KR20050041716A - 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법 - Google Patents

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법 Download PDF

Info

Publication number
KR20050041716A
KR20050041716A KR1020030076975A KR20030076975A KR20050041716A KR 20050041716 A KR20050041716 A KR 20050041716A KR 1020030076975 A KR1020030076975 A KR 1020030076975A KR 20030076975 A KR20030076975 A KR 20030076975A KR 20050041716 A KR20050041716 A KR 20050041716A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
period
driving
Prior art date
Application number
KR1020030076975A
Other languages
English (en)
Other versions
KR100612333B1 (ko
Inventor
이준영
이동영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030076975A priority Critical patent/KR100612333B1/ko
Priority to US10/977,366 priority patent/US7755576B2/en
Priority to CNB2004100900798A priority patent/CN100392700C/zh
Publication of KR20050041716A publication Critical patent/KR20050041716A/ko
Application granted granted Critical
Publication of KR100612333B1 publication Critical patent/KR100612333B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널에서 유지 전극을 일정 전압으로 바이어스한 상태에서 주사 전극에 리셋 기능, 어드레스 기능, 유지방전 기능을 가지는 파형을 인가한다. 이러한 파형은 일반적인 구동 파형에서 주사 전극에 인가되는 전압과 유지 전극에 인가되는 전압의 차이에 해당하는 전압으로 이루어진다. 이와 같이 하면, 유지 전극을 구동하는 보드를 제거할 수 있으며, 이에 따라 통합 보드를 구현할 수 있다.

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING APPARATUS AND METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마 표시 장치에 관한 것이다.
플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(pixel)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
직류형 플라즈마 표시 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
이러한 교류형 플라즈마 표시 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
그리고 일반적으로 교류형 플라즈마 표시 패널은 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레싱 기간, 유지 기간으로 이루어진다.
리셋 기간은 방전셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 방전셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 유지 전극이 일정한 전압으로 바이어스된 상태에서 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.
따라서 두 구동 보드를 하나로 통합하여 주사 전극의 한쪽 끝에 형성하고, 유지 전극의 한쪽 끝을 길게 연장하여 통합 보드에 연결하는 방법이 제안되었다. 그런데 이와 같이 두 구동 보드를 통합하면 길게 연장된 유지 전극에서 형성되는 임피던스 성분이 크게 된다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 주사 전극과 유지 전극을 구동할 수 있는 통합 보드를 가지는 플라즈마 표시 장치를 제공하는 것이다. 또한 본 발명은 통합 보드에 적합한 구동 파형을 제공하는 것을 그 기술적 과제로 한다.
이러한 과제를 해결하기 위해, 본 발명은 유지 전극을 일정한 전압으로 바이어스한 상태에서 주사 전극에 구동 파형을 인가한다.
본 발명의 한 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 적어도 하나의 서브필드에서, 이 구동 방법은, 제2 전극을 제1 전압으로 바이어스한 상태에서 제1 전극과 제2 전극을 어드레스 가능한 상태로 설정하기 위해 제1 전극에 리셋 파형을 인가하는 단계, 제2 전극을 제1 전압으로 바이어스한 상태에서 제1 전극에 순차적으로 제2 전압을 인가하는 단계, 그리고 제2 전극을 제1 전압으로 바이어스한 상태에서 제1 전극에 유지방전을 위한 파형을 인가하는 단계를 포함한다.
본 발명의 한 실시예에 따르면, 제1 전극에 제3 전압이 인가되는 제1 기간과 제1 전극에 제4 전압이 인가되는 제2 기간이 반복되어 제1 전극에 유지방전을 위한 파형이 인가되며, 제1 전압이 제3 전압과 제4 전압의 중간 전압일 수 있다.
본 발명의 다른 실시예에 따르면, 제1 기간과 제2 기간 사이 및 제2 기간과 제1 기간 사이에 제1 전극에 제1 전압이 인가되는 기간을 포함할 수 있다.
본 발명의 또다른 실시예에 따르면, 리셋 파형은 제3 전압에서 제4 전압까지 점진적으로 하강하는 파형일 수 있다.
본 발명의 또다른 실시예에 따르면, 제1 전압은 접지 전압일 수 있다.
본 발명의 다른 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 패널을 구동하는 장치가 제공된다. 이 구동 장치는, 제1 전극에 전기적으로 연결되어 어드레스 기간에서 제1 전극에 순차적으로 제1 전압을 인가하는 제1 구동부, 제1 전극에 전기적으로 연결되어 리셋 기간에서 제1 전극과 제2 전극에 의해 형성되는 방전 셀의 벽 전하를 어드레스 가능한 상태로 설정하는 리셋 파형을 제1 전극에 인가하는 제2 구동부, 그리고 제1 전극에 전기적으로 연결되어 유지 기간에서 제1 전극에 제2 전압과 제3 전압 사이를 스윙하는 유지방전 펄스를 인가하는 제3 구동부를 포함하며, 리셋 기간, 어드레스 기간 및 유지 기간 동안 제2 전극은 제4 전압으로 바이어스되어 있다.
본 발명의 한 실시예에 따르면, 제1 구동부는 제1 전극에 각각 전기적으로 연결되는 복수의 선택 회로와 제5 전압을 충전하고 있는 커패시터를 포함할 수 있다. 이때, 제1 전압을 공급하는 제1 전원에 커패시터의 음극이 전기적으로 연결되고 커패시터의 양극이 복수의 제1 전극에 전기적으로 연결되어 제1 전압과 제5 전압의 합에 해당하는 전압이 복수의 제1 전극에 인가되는 상태에서, 선택 회로에 의해 선택되는 제1 전극에는 커패시터의 양극과의 연결이 차단되어 제1 전압이 인가된다.
본 발명의 다른 실시예에 따르면, 제2 구동부는 제1 전극에 제5 전압에서 제6 전압까지 점진적으로 하강하는 파형을 인가할 수 있다.
본 발명의 또다른 실시예에 따르면, 제2 구동부는 제1 전극과 제5 전압 사이에 전기적으로 연결되는 제1 트랜지스터, 그리고 제1 전극과 제6 전압 사이에 전기적으로 연결되는 제2 트랜지스터를 포함할 수 있다. 이때, 제1 트랜지스터가 턴온되어 제1 전극에 제5 전압이 인가된 후, 제2 트랜지스터에 의해 제1 전극의 전압이 점진적으로 하강한다.
본 발명의 또다른 실시예에 따르면, 제2 구동부는 하강하는 파형을 인가하기 전에 제7 전압에서 제8 전압까지 상승하는 파형을 인가할 수 있다.
본 발명의 또다른 실시예에 따르면, 제2 구동부는 제1 전극과 제7 전압 사이에 전기적으로 연결되는 제1 트랜지스터, 제8 전압과 제7 전압의 차에 해당하는 전압을 충전하고 있으며 음극이 제1 트랜지스터에 전기적으로 연결되어 있는 커패시터, 그리고 커패시터의 양극과 제1 전극 사이에 전기적으로 연결되어 있는 제2 트랜지스터를 포함할 수 있다. 이때, 제1 트랜지스터가 턴온되어 제1 전극에 제7 전압이 인가된 후, 제2 트랜지스터에 의해 제1 전극의 전압이 제7 전압과 커패시터에 충전되어 있는 전압의 합에 해당하는 제8 전압까지 점진적으로 상승한다.
본 발명의 또다른 실시예에 따르면, 제3 구동부는 제1 전극에 제2 전압을 인가하는 동작과 제1 전극에 제3 전압을 인가하는 동작을 반복하며, 제4 전압이 제2 전압과 제3 전압의 중간 전압일 수 있다.
본 발명의 또다른 실시예에 따르면, 제3 구동부는 제1 전극에 전기적으로 연결되는 인덕터를 포함하며, 인덕터와 제1 전극과 제2 전극에 의해 형성되는 용량성 부하의 공진을 통하여 제1 전극의 전압을 제2 전압에서 제3 전압으로 변경하고 제3 전압에서 제2 전압으로 변경할 수 있다.
본 발명의 또다른 실시예에 따르면, 제3 구동부는, 제1 전극의 전압을 제4 전압에서 제2 전압까지 변경하고 제2 전압에서 제4 전압까지 변경하는 동작과 제1 전극의 전압을 제4 전압에서 제3 전압까지 변경하고 제3 전압에서 제4 전압까지 변경하는 동작을 반복하며, 제4 전압이 제2 전압과 제3 전압의 중간 전압일 수 있다.
본 발명의 또다른 실시예에 따르면, 제3 구동부는 제1 전극에 각각 전기적으로 연결되는 제1 인덕터와 제2 인덕터를 포함하며, 제1 인덕터와 제1 전극과 제2 전극에 의해 형성되는 용량성 부하의 공진을 통하여 제1 전극의 전압을 제4 전압에서 제2 전압으로 변경하고 제2 전압에서 제4 전압으로 변경하며, 제2 인덕터와 용량성 부하의 공진을 통하여 제1 전극의 전압을 제4 전압에서 제3 전압으로 변경하고 제3 전압에서 제4 전압으로 변경할 수 있다.
본 발명의 또다른 특징에 따르면, 플라즈마 표시 패널과 샤시 베이스를 포함하는 플라즈마 표시 장치가 제공된다. 플라즈마 표시 패널은, 제1 기판, 제1 기판 상에 형성되어 있는 복수의 어드레스 전극, 제1 기판과 대향하고 있는 제2 기판, 그리고 제2 기판 상에 서로 쌍을 이루며 평행하게 형성되어 있는 복수의 주사 및 유지 전극을 포함한다. 샤시 베이스는 어드레스 전극에 구동 신호를 전달하는 어드레스 버퍼 보드, 그리고 주사 전극에 구동 신호를 전달하는 주사 구동 보드를 포함하며, 플라즈마 표시 패널과 대향하고 있다. 이때, 주사 구동 보드에서 주사 전극에 구동 신호가 인가되는 동안 제1 전극이 제1 전압으로 바이어스되어 있다.
본 발명의 한 실시예에 따르면, 샤시 베이스는, 주사 구동 보드와 복수의 제1 전극 사이에 각각 전기적으로 연결되어, 어드레스 기간에서 복수의 제1 전극을 순차적으로 선택하는 복수의 선택 회로가 형성되어 있는 주사 버퍼 보드를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 주사 구동 보드는 유지 기간에서 제1 전극에 제2 전압과 제3 전압 사이를 스윙하는 유지방전 펄스를 인가하는 제1 구동부를 포함할 수 있다.
본 발명의 또다른 실시예에 따르면, 주사 구동 보드는 리셋 기간에서 제1 전극과 제2 전극에 의해 형성되는 방전 셀의 벽 전하를 어드레스 가능한 상태로 설정하는 리셋 파형을 제1 전극에 인가하는 제2 구동부를 더 포함할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 2는 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다. 도 3은 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.
도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. 샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.
도 2를 보면, 플라즈마 표시 패널(10)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am), 그리고 가로 방향으로 뻗어 있는 복수의 주사 전극(Y1-Yn) 및 복수의 유지 전극(X1-Xn)을 포함한다. 유지 전극(X1-Xn)은 각 주사 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(10)은 유지 및 주사 전극(X1-Xn, Y1-Yn)이 배열된 절연 기판과 어드레스 전극(A1-Am)이 배열된 절연 기판을 포함하다. 두 절연 기판은 주사 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 유지 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1-Am)과 유지 및 주사 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀(11)을 형성한다.
도 3에 나타낸 바와 같이, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100-500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 2에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1-Am)에 인가한다.
주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 주사 버퍼 보드(300)를 거쳐 주사 전극(Y1-Yn)에 전기적으로 연결되어 있으며, 유지 전극(X1-Xn)은 일정 전압으로 바이어스 되어 있다. 주사 버퍼 보드(300)는 어드레스 기간에서 주사 전극(Y1-Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1-Yn)에 인가한다. 주사 구동 보드(200)는 영상 처리 및 제어 보드(400)로부터 구동 신호를 수신하여 주사 전극(Y1-Yn)에 구동 전압을 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.
영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1-Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1-Yn, X1-Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 구동 보드(100)와 주사 구동 보드(200)에 인가한다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다.
아래에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)에 포함되는 구동 회로에 대해서 도 4, 도 5, 도 6, 도 7a 내지 도 7c, 도 8, 도 9a 및 도 9b를 참조하여 자세하게 설명한다.
도 4는 주사 전극과 유지 전극에 인가되는 일반적인 파형을 나타내는 도면이다. 아래에서는 편의상 어드레스 전극에 인가되는 파형을 생략하고 주사 전극과 유지 전극에 인가되는 파형에 대해서만 설명한다.
도 4를 보면, 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 소거 기간, 상승 기간 및 하강 기간으로 이루어진다.
소거 기간은 직전 서브필드의 유지 기간에서 형성된 벽 전하를 소거하는 기간으로서, 주사 전극(Y)에 마지막 유지방전 전압(Vs)이 인가된 상태에서 0V까지 점진적으로 하강하는 전압이 인가되고, 유지 전극은 Vs 전압으로 유지된다. 이와 같이 하면, 마지막 유지방전 전압(Vs)에 의해 주사 전극에 형성된 (-) 벽 전하와 유지 전극에 형성된 (+) 벽 전하가 점진적으로 하강하는 전압에 의해 소거된다.
다음, 상승 기간에서는 유지 전극을 0V로 유지한 상태에서 주사 전극에 Vs 전압을 인가한 후 Vset 전압까지 점진적으로 상승하는 전압을 주사 전극에 인가한다. 그러면 주사 전극과 유지 전극 사이에서 약한 방전이 일어나면서 주사 전극에 (-) 벽 전하가 형성되고 유지 전극에 (+) 벽 전하가 형성된다. 그리고 하강 기간에서는 유지 전극을 Ve 전압을 유지한 상태에서 주사 전극의 전압을 Vs 전압까지 감소시킨 후 Vs 전압에서 -Vnf 전압까지 점진적으로 하강하는 전압을 주사 전극에 인가한다. 그러면 주사 전극과 유지 전극 사이에서 약한 방전이 일어나면서 주사 전극에 형성된 (-) 벽 전하와 유지 전극에 형성된 (+) 벽 전하가 소거된다. 그리고 주사 전극의 전압을 0V까지 하강시킬 수 있으며 도 4와 같이 음의 전압(-Vnf)까지 하강시킬 수 있다. 주사 전극의 전압이 음의 전압까지 하강하면 유지 전극에 형성된 전하가 많이 소거되어 어드레스 기간에서 오방전이 일어날 확률이 줄어든다.
어드레스 기간에서는 선택되지 않는 주사 전극은 Vsch 전압으로 바이어스한 상태에서 선택되는 주사 전극에 -VscL 전압을 인가하며, 유지 전극은 Ve 전압으로 계속 유지한다. 그리고 도시하지는 않았지만 선택된 주사 전극에 형성된 방전 셀 중 켜질 방전 셀을 통과하는 어드레스 전극에 양의 전압(Va)을 인가한다. 그러면 Va 전압이 인가된 어드레스 전극과 -VscL 전압이 인가된 주사 전극 사이에서 방전이 일어나고, 이 방전을 시작으로 주사 전극과 유지 전극 사이에서 방전이 일어나서 유지 기간에서 유지방전을 할 수 있는 벽 전하 상태가 형성된다. 이때, 선택되는 주사 전극에 0V를 인가할 수도 있지만, 도 4와 같이 음의 전압(-VscL)을 사용하면 어드레스 전극에 인가되는 전압의 크기를 낮출 수 있다. 또한 어드레스 기간에서 방전이 일어나기 전의 벽 전하 상태는 리셋 기간에서의 최종 벽 전하 상태와 실질적으로 동일하므로, -VscL 전압을 -Vnf 전압보다 더 작게 하면 두 전압이 동일할 때보다 어드레스 전압을 더 낮출 수 있다.
다음, 유지 기간에서는 유지 전극에 0V를 인가한 상태에서 주사 전극에 Vs 전압을 가지는 펄스를 인가하여 주사 전극과 유지 전극 사이에서 유지방전을 일으킨다. 이어서 주사 전극에 0V를 인가한 상태에서 유지 전극에 Vs 전압을 가지는 펄스를 인가하여 주사 전극과 유지 전극 사이에서 유지방전을 일으킨다. 그리고 이 동작을 계속 반복하여 유지방전을 원하는 횟수만큼 일으킨다.
이상, 도 4에서 설명한 바와 같이 일반적인 구동 파형에서는 주사 전극과 유지 전극에 인가되는 전압차에 의해서 방전이 발생하고 이에 따라 필요한 동작이 수행된다. 그런데 본 발명의 실시예에서는 주사 전극을 구동하는 보드와 유지 전극을 구동하는 보드를 통합하였으므로 도 4와 같은 구동 파형을 생성할 수 없다. 아래에서는 통합된 주사 구동 보드(200)에서 도 4와 같은 기능을 할 수 있는 구동 파형을 주사 전극에 인가하는 방법과 구동 회로에 대해서 도 5, 도 6, 도 7a 내지 도 7c, 도 8, 도 9a 및 도 9b를 참조하여 설명한다.
먼저, 도 5 및 도 6을 참조하여 본 발명의 제1 실시예에 따른 구동 파형과 구동 회로에 대해서 설명한다.
도 5는 본 발명의 실시예에 따른 구동 파형을 나타내는 도면이며, 도 6은 도 5의 구동 파형을 생성하는 구동 회로의 개략적인 회로도이다.
도 5를 보면, 본 발명의 제1 실시예에 따르면 도 4의 파형에서 주사 전극에 인가되는 전압과 유지 전극에 인가되는 전압의 차에 해당하는 전압이 주사 전극)에 인가된다. 도 5의 구동 파형에서는 주사 전극과 유지 전극에 인가되는 전압의 차이가 동일하므로 도 4의 구동 파형과 동일하므로, 도 4의 구동 파형과 동일하게 방전이 일어난다.
다음, 도 5의 구동 파형을 생성할 수 있는 구동 회로에 대해서 설명한다. 일반적으로, 주사 버퍼 보드(300)에는 어드레스 기간에서 주사 전극(Y1-Yn)을 순차적으로 선택할 수 있도록 각각의 주사 전극(Y1-Yn)에 선택 회로(310)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(310)를 통하여 주사 구동 보드(200)의 구동 회로(210)가 주사 전극(Y1-Yn)에 공통으로 연결된다. 도 6에서는 설명의 편의상 하나의 주사 전극(Y)과 하나의 선택 회로(310)만 도시하였으며, 주사 전극(Y)과 인접한 유지 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 패널 커패시터(Cp)의 유지 전극(X)은 접지 전압으로 바이어스되어 있는 것으로 하였다. 또한 도 6에서는 전원은 그 전원이 공급하는 전압으로 도시하였다.
도 6을 보면, 선택 회로(310)는 두 트랜지스터(Sch, Scl)를 포함하며, 트랜지스터(Sch, Scl)에는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 패널 커패시터(Cp)의 주사 전극(Y)에 연결되어 있으며, 트랜지스터(Scl)의 소스는 제1 노드(N1)에 연결되어 있다.
다음, 주사 구동 보드(200)의 구동 회로(210)를 보면, 커패시터(Csch)가 선택 회로(310)의 트랜지스터(Sch)의 드레인과 제1 노드(N1) 사이에 연결되어 있다. 그리고 Vsch 전압을 공급하는 전원(Vsch)이 다이오드(Dsch)를 통하여 커패시터(Csch)에 연결되어 있다. 그리고 커패시터(Csch)는 아래에서 설명하는 트랜지스터(Yg)의 턴온시에 Vsch 전압으로 충전되며, Vsch 전압으로 충전되어 있는 커패시터(Csch)의 양극이 트랜지스터(Sch)의 드레인에 연결되고 음극이 제1 노드(N1)에 연결된다.
트랜지스터(Yer, Yfr)의 드레인이 제1 노드(N1)에 연결되고 트랜지스터(Yer, Yfr)의 소스가 전원(-Vnf-Ve)에 연결되어 있다. 트랜지스터(Yer, Yfr)는 턴온시에 패널 커패시터(Cp)의 전압이 점진적으로 감소하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다. 그리고 제1 노드(N1)와 (-VscL-Ve) 전압을 공급하는 전원(-VscL-Ve) 사이에는 트랜지스터(YscL)가 연결되어 있다.
그리고 제1 노드(N1)와 제2 노드(N2) 사이에는 소스가 제1 노드(N1)에 연결되고 드레인이 제2 노드(N2)에 연결되는 트랜지스터(Ynp)가 형성되어 있다. 또한, 제2 노드(N2)와 제3 노드(N3) 사이에는 드레인이 제2 노드(N2)에 연결되고 소스가 제3 노드(N3)에 연결되는 트랜지스터(Ypp)가 형성되어 있다. 제3 노드(N3)와 접지 전압 사이에는 트랜지스터(Yg)가 연결되어 있으며, (Vset-Vs) 전압을 공급하는 전원(Vset-Vs)이 다이오드(Dset)와 커패시터(Cset)를 통하여 제3 노드(N3)에 연결되어 있다. 커패시터(Cset)는 트랜지스터(Yg)가 턴온시에 (Vset-Vs) 전압으로 충전된다. 그리고 트랜지스터(Ypp)는 드레인이 커패시터(Cset)와 다이오드(Dset)의 접점에 연결되고 소스가 제2 노드(N2)에 연결되어 있으며, 트랜지스터(Yrr)는 턴온시에 패널 커패시터(Cp)의 전압이 점진적으로 상승하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다.
여기서, 트랜지스터(Yfr, Yer, YscL, Ynp, Ypp, Yrr, Yg)에는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다.
또한 유지 기간에서 Vs 전압과 -Vs 전압을 공급하는 유지방전 전압 공급 회로(211)가 제3 노드(N3)에 연결되어 있다. 유지방전 전압 공급 회로(211)는 패널 커패시터(Cp)의 전력를 회수하여 재사용하는 전력 회수 회로이다. 유지방전 전압 공급 회로(211)는 인덕터(L), 트랜지스터(Yh, Yl, Yr, Yf), 다이오드(Dr, Df) 및 커패시터(C1)를 포함하며, 트랜지스터(Yh, Yl, Yr, Yf)에는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다.
트랜지스터(Yh)는 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 소스가 제3 노드(N3)에 연결되며, 트랜지스터(Yl)는 드레인이 제3 노드(N3)에 연결되고 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되어 있다.
그리고 제3 노드(N3)에 제1단이 연결된 인덕터(L)의 제2단에 트랜지스터(Yr)의 소스가 연결되고 커패시터(C1)의 제1단에 트랜지스터(Yr)의 드레인이 연결되어 있다. 트랜지스터(Yf)는 드레인이 인덕터(L)의 제2단에 연결되고 소스가 커패시터(C1)의 제1단에 연결되어 있다. 트랜지스터(Yr, Yf)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 트랜지스터(Yr, Yf)의 바디 다이오드와 반대 방향으로 다이오드(Dr, Df)가 형성된다. 그리고 커패시터(C1)의 제2단은 전원(-Vs)에 연결되어 있으며, 커패시터(C1)에는 Vs 전압에 상당하는 전압이 충전되어 있다. 또한, 전원(-Vs)과 인덕터(L)의 제2단 사이 및 인덕터(L)의 제2단과 전원(Vs) 사이에는 인덕터(L)의 제2단 전위를 클램핑하는 다이오드(Dyh, Dyl)가 형성될 수도 있다.
그리고 도 5의 구동 파형에서는 -VscL 전압을 -Vnf 전압보다 낮게 하였으므로, 트랜지스터(YscL)의 턴온시에 트랜지스터(Yfr, Yer)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있다. 이 전류 경로를 차단하기 위해 도 6에 나타낸 바와 같이 트랜지스터(Yfr, Yer)의 바디 다이오드에 대해서 반대 방향으로 바디 다이오드가 형성되는 트랜지스터(Yfr1, Yer1)를 추가로 형성할 수 있다. 또한, 트랜지스터(Yfr1, Yer1) 대신에 다이오드를 연결할 수도 있다.
도 6에서는 트랜지스터(Yer)를 전원(-Vnf-Ve)에 연결하였지만, 실제로 트랜지스터(Yer)는 소거 기간에서 동작하므로 트랜지스터(Yer)를 (-Vnf-Ve)보다 높은 전압을 공급하는 전원에 연결할 수도 있다. 그리고 도 6에 나타낸 바와 같이 트랜지스터(Yg, YscL)는 높은 전압을 견디기 위해서 백투백(back to back)으로 형성될 수 있다.
아래에서는 도 6의 구동 회로를 이용하여 도 5의 구동 파형을 생성하는 방법에 대해서 도 7a 내지 도 7c, 도 8, 도 9a 및 도 9b를 참조하여 설명한다. 도 7a가 시작되기 전에 트랜지스터(Yh, Ypp, Ynp)가 턴온되어 패널 커패시터(Cp)에 Vs 전압이 인가되어 있는 것으로 가정한다. 그리고 도 6의 구동 회로에서 제3 노드(N3), 제2 노드(N2), 제1 노드 및 패널 커패시터(Cp)의 주사 전극(Y)으로의 전류 경로는 트랜지스터(Ypp)의 바디 다이오드, 트랜지스터(Ynp) 및 트랜지스터(Scl)의 바디 다이오드를 통하여 형성된다. 또한 패널 커패시터(Cp)의 주사 전극(Y), 제1 노드(N1), 제2 노드(N2) 및 제1 노드(N1)로의 전류 경로는 트랜지스터(Scl), 트랜지스터(Ynp)의 바디 다이오드 및 트랜지스터(Ypp)를 통하여 형성된다. 아래에서는 이 두 전류 경로를 "메인 경로"라 하고, 메인 경로가 형성될 때는 트랜지스터(Ypp, Ynp, Scl)는 턴온되어 있다.
도 7a 내지 도 7c는 각각 리셋 기간의 소거 기간, 상승 기간 및 하강 기간에서 도 6의 회로의 동작을 나타내는 도면이다. 도 8은 어드레스 기간에서 도 6의 회로의 동작을 나타내는 도면이다. 도 9a 및 도 9b는 각각 유지 기간에서 도 6의 회로의 동작을 나타내는 도면이다.
도 7a 내지 도 7f는 본 발명의 실시예에 따른 구동 회로에서 각 모드의 전류 경로를 나타내는 도면이다.
먼저, 도 7a 내지 도 7c를 참조하여 리셋 기간의 소거 기간, 상승 시간 및 하강 기간에서의 구동 파형을 생성하는 방법에 대해서 설명한다.
도 7a를 보면, 소거 기간에서는 트랜지스터(Yh)가 턴오프되고 트랜지스터(Yg)가 턴온되어 메인 경로를 통하여 주사 전극(Y)에 0V가 인가된다(①). 이어서 트랜지스터(Yer)가 턴온되어 주사 전극(Y)의 전압이 점진적으로 하강하고(②), 주사 전극(Y)의 전압이 -Vs 전압이 되면 트랜지스터(Yer)가 턴오프되고 트랜지스터(Yl)가 턴온되어 메인 경로를 통하여 주사 전극(Y)의 전압이 -Vs 전압으로 유지된다(③). 이어서 트랜지스터(Yl)가 턴오프되고 트랜지스터(Yg)가 턴온되어 주사 전극(Y)에 0V 전압이 인가된다(④).
다음, 도 7b를 보면 상승 기간에서는 트랜지스터(Yh)가 턴온되어 메인 경로를 통하여 주사 전극(Y)에 Vs 전압이 인가된다(⑤). 이어서 트랜지스터(Yh)가 턴온된 상태에서 트랜지스터(Ypp)가 턴오프되고 트래지스터(Yrr)가 턴온되어, 전원(Vs), 트랜지스터(Yh), 커패시터(Cset), 트랜지스터(Yrr), 트랜지스터(Ynp), 트랜지스터(Scl)의 바디 다이오드 및 패널 커패시터(Cp)의 경로를 통하여 주사 전극(Y)에 점진적으로 상승하는 전압이 인가된다(⑥). 이때, 주사 전극(Y)의 전압은 전원(Vs)의 Vs 전압과 커패시터(Cset)에 충전된 (Vset-Vs) 전압에 의해 Vset 전압까지 상승한다.
도 7c를 보면, 리셋 기간의 하강 기간에서는 트랜지스터(Yrr)가 턴오프되고 트랜지스터(Yh)가 턴온되어, 주사 전극(Y)의 전압이 메인 경로를 통하여 Vs 전압까지 감소한다(⑦). 이어서, 트랜지스터(Yh)가 턴오프되고 트랜지스터(Yfr)가 턴온되어 주사 전극(Y)의 전압이 (-Vnf-Ve) 전압까지 점진적으로 하강한다(⑧).
이와 같이 도 7a 내지 도 7c를 통하여 소거 기간, 상승 기간 및 하강 기간으로 이루어지는 리셋 기간에서의 리셋 파형을 주사 전극(Y)에 인가할 수 있다. 다음, 도 8을 참조하여 어드레스 기간에서의 구동 파형을 생성하는 방법에 대해서 설명한다.
도 8을 보면, 어드레스 기간에서는 트랜지스터(Yfr)가 턴오프되고 트랜지스터(YscL, Sch)가 턴온되어, 전원(-VscL-Ve), 트랜지스터(YscL), Vsch 전압으로 충전된 커패시터(Cset) 및 트랜지스터(Sch)의 경로를 통하여 주사 전극(Y)에 (Vsch-VscL-Ve) 전압이 인가된다(①). 그리고 해당 주사 전극(Y)이 선택될 때 스위치(Sch)가 턴오프되어 주사 전극(Y)에 (-VscL-Ve) 전압이 인가된다(②). 이어서 다른 주사 전극(Y)이 선택될 때 다시 트랜지스터(Sch)가 턴온되어 주사 전극(Y)에 (Vsch-VscL-Ve) 전압이 인가된다(①). 그리고 어드레스 기간이 끝날 때 트랜지스터(YscL)가 턴오프되고 트랜지스터(Yg)가 턴온되어 주사 전극(Y)에 0V가 인가된다(③).
이와 같이 하여, 어드레스 기간에서 순차적으로 선택되는 주사 전극(Y)에 선택 전압(-VscL-Ve)을 인가할 수 있다. 다음, 도 9a 및 도 9b를 참조하여 유지 기간에서의 구동 파형을 생성하는 방법에 대해서 설명한다. 여기서, 도 9a의 동작 전에 트랜지스터(Yl)가 턴온되어 주사 전극(Y)에 -Vs 전압이 인가되어 있는 것으로 가정한다.
도 9a를 보면, 트랜지스터(Yl)가 턴온되어 주사 전극(Y)이 -Vs 전압으로 유지된 상태에서 트랜지스터(Yr)가 턴온된다. 그러면 커패시터(C1), 트랜지스터(Yr), 인덕터(L), 트랜지스터(Yl) 및 전원(-Vs)의 경로를 통하여 인덕터(L)에 전류가 흐른다(①). 인덕터(L)에 전류가 흐르는 상태에서 트랜지스터(Yl)가 턴오프되어 커패시터(C1), 트랜지스터(Yr), 인덕터(L) 및 메인 경로를 통하여 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다(②). 이 공진에 의해 주사 전극(Y)의 전압이 Vs 전압까지 상승한다. 이어서 트랜지스터(Yr)가 턴오프되고 트랜지스터(Yh)가 턴온되어 주사 전극(Y)의 전압이 Vs 전압으로 유지된다(③).
도 9b를 보면, 주사 전극(Y)의 전압이 Vs 전압으로 유지된 상태에서 트랜지스터(Yf)가 턴온되어, 전원(Vs), 트랜지스터(Yh), 인덕터(L), 트랜지스터(Yf) 및 커패시터(C1)의 경로를 통하여 인덕터(L)에 도 9a와 반대 방향의 전류가 흐른다(④). 인덕터(L)에 전류가 흐르는 상태에서 트랜지스터(Yh)가 턴오프되어, 메인 경로와 인덕터(L), 트랜지스터(Yf) 및 커패시터(C1)의 경로를 통하여 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다(⑤). 이 공진에 의해 주사 전극(Y)의 전압이 -Vs 전압까지 하강한다. 이어서 트랜지스터(Yf)가 턴오프되고 트랜지스터(Yl)가 턴온되어 주사 전극(Y)의 전압이 -Vs 전압으로 유지된다(⑥).
그리고 도 9a 및 도 9b에 설명한 동작이 반복되어 주사 전극(Y)에 Vs 전압에서 -Vs 전압까지 스윙하는 유지방전 펄스를 인가할 수 있다.
이와 같이 본 발명의 제1 실시예에 따르면 도 4의 파형과 동일한 기능을 하는 도 5의 파형을 주사 전극(Y)에만 인가할 수 있으며, 이에 따라 도 3에 나타낸 바와 같이 유지 전극(X)을 구동하기 위한 보드를 제거할 수 있다.
이상, 제1 실시예에 따른 구동 회로를 정리하여 보면, 선택 회로(310), Vsch 전압을 충전하고 있는 커패시터(Csch) 및 (-VscL-Ve) 전압에 연결되어 있는 트랜지스터(YscL)는 어드레스 기간에서 주사 전극(Y)에 선택 파형을 인가할 수 있는 선택 구동부로서 동작한다. 또한 (Vset-Vs) 전압을 충전하고 있는 커패시터(Cset) 및 트랜지스터(Yrr)는 리셋 기간의 상승 기간에서 상승 파형을 주사 전극(Y)에 인가할 수 있는 상승 파형 구동부로서 동작하고, (-Vnf-Ve) 전압에 연결되어 있는 트랜지스터(Yfr)는 리셋 기간의 하강 기간에서 하강 파형을 인가할 수 있는 하강 파형 구동부로서 동작한다. 마찬가지로 (-Vnf-Ve) 전압에 연결되어 있는 트랜지스터(Yer)는 리셋 기간의 소거 기간에서 소거 파형을 인가할 수 있는 소거 파형 구동부로서 동작하고, 상승 파형 구동부, 하강 파형 구동부 및 소거 파형 구동부가 리셋 파형 구동부로서 동작한다.
그리고 본 발명의 제1 실시예에서는 유지 기간에서 커패시터(C1)와 전원(Vs, -Vs)의 전위차를 이용하여 인덕터(L)에 전류를 주입한 상태에서 패널 커패시터(Cp)와 인덕터(L) 사이에서 공진을 형성하였다. 이와 같이 하면, 공진 속도를 빠르게 할 수 있으며, 또한 회로에 기생 성분이 있는 경우에도 패널 커패시터(Cp)의 전압을 Vs 전압까지 증가시키거나 -Vs 전압까지 감소시킬 수 있으므로, 트랜지스터(Yh, Yl)가 영전압 스위칭을 하도록 할 수 있다. 또한, 이와는 달리 인덕터(L)에 전류를 주입하는 단계를 생략하고 패널 커패시터(Cp)와 인덕터(L)의 공진만으로 패널 커패시터(Cp)의 전압을 바꿀 수도 있다. 그리고 공진을 이용하지 않고 트랜지스터(Yh, Yl)의 하드 스위칭만으로 주사 전극(Y)에 Vs 전압 또는 -Vs 전압을 인가할 수도 있다. 또한, 리셋 기간과 어드레스 기간에서 Vs 전압을 인가하는 경우에 공진을 이용할 수도 있다.
그리고 본 발명의 제1 실시예에서는 리셋 기간이 소거 기간, 상승 기간 및 하강 기간으로 이루어지는 것으로 설명하였지만, 소거 기간과 상승 기간은 제거할 수도 있다. 또한, 본 발명의 제1 실시예에서는 유지 기간에서 주사 전극(Y)의 전압이 Vs 전압에서 -Vs 전압으로, 그리고 -Vs 전압으로 Vs 전압으로 크게 변한다. 이와 같이 전압이 크게 변하는 경우에는 큰 전압차로 인해 EMI(electro magnetic interference)가 발생할 수 있다. 아래에서는 주사 전극(Y)의 전압이 -Vs 전압에서 Vs 전압까지 바로 변하지 않는 실시예에 대해서 도 10, 도 11, 도 12a 내지 도 12d를 참조하여 상세하게 설명한다.
도 10은 본 발명의 제2 실시예에 따른 유지 기간에서의 구동 파형도이다. 도 11은 본 발명의 제2 실시예에 따른 유지방전 전압 공급 회로의 개략적인 도면이다. 도 12a 내지 도 12d는 각각 유지 기간에서 도 11의 회로의 동작을 나타내는 도면이다.
본 발명의 제2 실시예에 따른 구동 파형은 유지 기간을 제외하면 도 5의 구동 파형과 동일한 형태를 가지므로, 도 10에서는 유지 기간에서의 파형만을 도시하였다.
도 10을 보면, 본 발명의 제2 실시예에 따른 유지 기간에서의 구동 파형은 주사 전극(Y)의 전압이 -Vs 전압에서 0V까지 증가한 후 0V 전압에서 Vs 전압까지 증가하고, 또한 Vs 전압에서 0V까지 감소한 후 0V에서 -Vs 전압까지 감소한다는 점을 제외하면 도 5의 구동 파형과 동일하다. 이에 따라 본 발명의 제2 실시예에 따른 구동 회로는 유지방전 전압 공급 회로를 제외하고는 도 6의 구동 회로와 동일한 구조를 가지므로, 도 11에서는 유지방전 전압 공급 회로만을 도시하였다.
도 11을 보면, 본 발명의 제2 실시예에 따른 유지방전 전압 공급 회로는 인덕터(L1), 커패시터(C1), 트랜지스터(Ygp, Ysp, Yrp, Yfp) 및 다이오드(Drp, Dfp)를 포함하는 제1 전력 회수 회로와, 인덕터(L2), 커패시터(C2), 트랜지스터(Ygn, Ysn, Yrn, Yfn) 및 다이오드(Drn, Dfn)를 포함하는 제2 전력 회수 회로로 이루어진다. 그리고 트랜지스터(Ygn, Ygp, Ysp, Yrp, Yfp, Ysn, Yrn, Yfn)에는 각각 애노드가 소스에 연결되고 캐소드가 드레인에 연결되는 바디 다이오드가 형성될 수 있다.
트랜지스터(Ysp)는 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 소스가 제3 노드(N3)에 연결되며, 트랜지스터(Ygp)는 드레인이 제3 노드(N3)에 연결되고 소스가 접지 전압에 연결되어 있다. 그리고 트랜지스터(Ygp)의 바디 다이오드를 통한 전류 경로를 차단하기 위해 트랜지스터(Ygp)와 접지 전압 사이에는 트랜지스터(Ygp)의 바디 다이오드와 반대 방향으로 다이오드(Dgp)가 연결될 수 있으며, 다이오드(Dgp) 대신에 트랜지스터가 연결될 수도 있다.
그리고 제3 노드(N3)에 제1단이 연결된 인덕터(L1)의 제2단에 트랜지스터(Yrp)의 소스가 연결되고 커패시터(C1)의 제1단에 트랜지스터(Yrp)의 드레인이 연결되어 있다. 트랜지스터(Yfp)는 드레인이 인덕터(L1)의 제2단에 연결되고 소스가 커패시터(C1)의 제1단에 연결되어 있다. 트랜지스터(Yrp, Yfp)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 트랜지스터(Yrp, Yfp)의 바디 다이오드와 반대 방향으로 다이오드(Drp, Dfp)가 형성된다. 그리고 커패시터(C1)의 제2단은 접지 전압에 연결되어 있으며, 커패시터(C1)에는 Vs/2 전압에 상당하는 전압이 충전되어 있다. 또한, 트랜지스터(Ygp)와 다이오드(Dgp)의 접점과 인덕터(L1)의 제2단 사이 및 인덕터(L1)의 제2단과 전원(Vs) 사이에는 인덕터(L1)의 제2단 전위를 클램핑하는 다이오드(Dysp, Dygp)가 형성될 수도 있다.
이러한 제1 전력 회수 회로는 패널 커패시터(Cp)의 주사 전극(Y)에 Vs 전압과 0V를 인가할 수 있다.
마찬가지로, 트랜지스터(Ysn)는 소스가 -Vs 전압을 공급하는 전원(-Vs)에 연결되고 드레인이 제3 노드(N3)에 연결되며, 트랜지스터(Ygn)는 소스가 제3 노드(N3)에 연결되고 드레인이 접지 전압에 연결되어 있다. 그리고 트랜지스터(Ygn)의 바디 다이오드를 통한 전류 경로를 차단하기 위해 트랜지스터(Ygn)와 접지 전압 사이에는 트랜지스터(Ygn)의 바디 다이오드와 반대 방향으로 다이오드(Dgn)가 연결될 수 있으며, 다이오드(Dgn) 대신에 트랜지스터가 연결될 수도 있다.
그리고 제3 노드(N3)에 제1단이 연결된 인덕터(L2)의 제2단에 트랜지스터(Yrn)의 소스가 연결되고 커패시터(C2)의 제1단에 트랜지스터(Yrn)의 드레인이 연결되어 있다. 트랜지스터(Yfn)는 드레인이 인덕터(L2)의 제2단에 연결되고 소스가 커패시터(C2)의 제1단에 연결되어 있다. 트랜지스터(Yrn, Yfn)의 바디 다이오드로 인해 형성될 수 있는 전류를 차단하기 위해 트랜지스터(Yrn, Yfn)의 바디 다이오드와 반대 방향으로 다이오드(Drn, Dfn)가 형성된다. 그리고 커패시터(C2)의 제2단은 전원(-Vs)에 연결되어 있으며, 커패시터(C2)에는 Vs/2 전압에 상당하는 전압이 충전되어 있다. 또한, 트랜지스터(Ygn)와 다이오드(Dgn)의 접점과 인덕터(L2)의 제2단 사이 및 인덕터(L2)의 제2단과 전원(-Vs) 사이에는 인덕터(L2)의 제2단 전위를 클램핑하는 다이오드(Dysn, Dygn)가 형성될 수도 있다.
이러한 제1 전력 회수 회로는 패널 커패시터(Cp)의 주사 전극(Y)에 -Vs 전압과 0V를 인가할 수 있다.
다음, 도 11의 회로에서 도 10의 파형을 생성하는 방법에 대해서 도 12a 내지 도 12d를 참조하여 상세하게 설명한다. 여기서, 도 12a의 동작 전에 트랜지스터(Ygp)가 턴온되어 주사 전극(Y)에 -Vs 전압이 인가되어 있는 것으로 가정한다.
도 12a를 보면, 트랜지스터(Ygp, Ygn)가 턴온되어 주사 전극(Y)이 0V로 유지된 상태에서 트랜지스터(Yrp)가 턴온된다. 그러면 커패시터(C1), 트랜지스터(Yrp), 인덕터(L1), 트랜지스터(Ygp) 및 접지 전압의 경로를 통하여 인덕터(L1)에 전류가 흐른다(①). 인덕터(L1)에 전류가 흐르는 상태에서 트랜지스터(Ygp)가 턴오프되어 커패시터(C1), 트랜지스터(Yrp), 인덕터(L1) 및 메인 경로를 통하여 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다(②). 이 공진에 의해 주사 전극(Y)의 전압이 Vs 전압까지 상승한다. 이어서 트랜지스터(Yrp)가 턴오프되고 트랜지스터(Ysp)가 턴온되어 주사 전극(Y)의 전압이 Vs 전압으로 유지된다(③).
도 12b를 보면, 주사 전극(Y)의 전압이 Vs 전압으로 유지된 상태에서 트랜지스터(Yfp)가 턴온되어, 전원(Vs), 트랜지스터(Ysp), 인덕터(L1), 트랜지스터(Yfp) 및 커패시터(C1)의 경로를 통하여 인덕터(L1)에 도 12a와 반대 방향의 전류가 흐른다(④). 인덕터(L1)에 전류가 흐르는 상태에서 트랜지스터(Ysp)가 턴오프되어, 메인 경로와 인덕터(L1), 트랜지스터(Yfp) 및 커패시터(C1)의 경로를 통하여 인덕터(L1)와 패널 커패시터(Cp) 사이에서 공진이 발생한다(⑤). 이 공진에 의해 주사 전극(Y)의 전압이 0V까지 하강한다. 이어서 트랜지스터(Yfp)가 턴오프되고 트랜지스터(Ygp)가 턴온되어 주사 전극(Y)의 전압이 0V로 유지된다(⑥).
도 12c를 보면, 트랜지스터(Ygp, Ygn)가 턴온되어 주사 전극(Y)이 0V로 유지된 상태에서 트랜지스터(Yfn)가 턴온된다. 그러면 접지 전압, 트랜지스터(Ysg), 인덕터(L2), 트랜지스터(Yfn) 및 커패시터(C2)의 경로를 통하여 인덕터(L2)에 전류가 흐른다(⑦). 인덕터(L2)에 전류가 흐르는 상태에서 트랜지스터(Ygn)가 턴오프되어 메인 경로, 인덕터(L2), 트랜지스터(Yfn) 및 커패시터(C2)의 경로를 통하여 인덕터(L2)와 패널 커패시터(Cp) 사이에서 공진이 발생한다(⑧). 이 공진에 의해 주사 전극(Y)의 전압이 -Vs 전압까지 하강한다. 이어서 트랜지스터(Yfn)가 턴오프되고 트랜지스터(Ysn)가 턴온되어 주사 전극(Y)의 전압이 -Vs 전압으로 유지된다(⑨).
도 12d를 보면, 주사 전극(Y)의 전압이 -Vs 전압으로 유지된 상태에서 트랜지스터(Yrn)가 턴온되어, 커패시터(C2), 트랜지스터(Yrn), 인덕터(L2), 트랜지스터(Ysn) 및 전원(-Vs)의 경로를 통하여 인덕터(L2)에 도 12c와 반대 방향의 전류가 흐른다(⑩). 인덕터(L2)에 전류가 흐르는 상태에서 트랜지스터(Ysn)가 턴오프되어, 커패시터(C2), 트랜지스터(Yrn), 인덕터(L2)의 경로와 메인 경로를 통하여 인덕터(L2)와 패널 커패시터(Cp) 사이에서 공진이 발생한다(⑪). 이 공진에 의해 주사 전극(Y)의 전압이 0V까지 상승한다. 이어서 트랜지스터(Yrn)가 턴오프되고 트랜지스터(Ygn)가 턴온되어 주사 전극(Y)의 전압이 0V로 유지된다(⑫).
그리고 도 12a 내지 도 12d에 설명한 동작이 반복되어 주사 전극(Y)에 Vs 전압에서 -Vs 전압까지 스윙하는 유지방전 펄스를 인가할 수 있다.
그리고 본 발명의 제2 실시예에서도 인덕터(L1, L2)에 전류를 주입하는 단계를 생략하고 패널 커패시터(Cp)와 인덕터(L)의 공진만으로 패널 커패시터(Cp)의 전압을 바꿀 수도 있다. 그리고 공진을 이용하지 않고 트랜지스터(Ysp, Ysn, Ygn, Ygp)의 하드 스위칭만으로 주사 전극(Y)에 Vs 전압, -Vs 전압 및 0V를 인가할 수도 있다. 또한, 본 발명의 제2 실시예에서는 접지 전압을 트랜지스터(Ygn, Ygp)를 통하여 제공할 수 있으므로 도 6의 회로에서 트랜지스터(Yg)를 제거할 수도 있다.
그리고 본 발명의 제1 및 제2 실시예에서는 주사 전극(Y)에 구동 파형을 인가하는 동안 유지 전극(X)을 0V로 바이어스하였지만, 유지 전극(X)을 다른 전압으로 바이어스하고 이 전압차만큼 주사 전극(Y)의 구동 파형을 변경할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 유지 전극은 일정한 전압으로 바이어스한 상태에서 주사 전극에만 구동 파형이 인가되므로 유지 전극을 구동하는 보드를 제거할 수 있다. 즉, 실질적으로 하나의 보드만으로 구동하는 통합 보드를 구현할 수 있으며, 이에 따라 단가가 저감된다. 그리고 주사 전극과 유지 전극을 각각의 구동 보드로 구현하는 경우에는 주사 구동 보드와 유지 구동 보드에 형성되는 임피던스가 다르므로, 유지 기간에서 주사 전극에 인가되는 유지방전 펄스와 유지 전극에 인가되는 유지방전 펄스가 달라질 수 있다. 그러나 본 발명에 의하면 유지방전을 위한 펄스가 주사 구동 보드에서만 공급되므로 임피던스가 항상 일정하다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.
도 2는 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 개념도이다.
도 3은 본 발명의 실시예에 따른 샤시 베이스의 개략적인 평면도이다.
도 4는 주사 전극과 유지 전극에 인가되는 일반적인 파형을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 구동 파형을 나타내는 도면이다.
도 6은 도 5의 구동 파형을 생성하는 구동 회로의 개략적인 회로도이다.
도 7a 내지 도 7c는 각각 리셋 기간의 소거 기간, 상승 기간 및 하강 기간에서 도 6의 회로의 동작을 나타내는 도면이다.
도 8은 어드레스 기간에서 도 6의 회로의 동작을 나타내는 도면이다.
도 9a 및 도 9b는 각각 유지 기간에서 도 6의 회로의 동작을 나타내는 도면이다.
도 10은 본 발명의 제2 실시예에 따른 유지 기간에서의 구동 파형도이다.
도 11은 본 발명의 제2 실시예에 따른 유지방전 전압 공급 회로의 개략적인 도면이다.
도 12a 내지 도 12d는 각각 유지 기간에서 도 11의 회로의 동작을 나타내는 도면이다.

Claims (20)

  1. 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 패널에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,
    적어도 하나의 서브필드에서,
    상기 제2 전극을 제1 전압으로 바이어스한 상태에서 상기 제1 전극과 상기 제2 전극을 어드레스 가능한 상태로 설정하기 위해 상기 제1 전극에 리셋 파형을 인가하는 단계,
    상기 제2 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제1 전극에 순차적으로 제2 전압을 인가하는 단계, 그리고
    상기 제2 전극을 상기 제1 전압으로 바이어스한 상태에서 상기 제1 전극에 유지방전을 위한 파형을 인가하는 단계
    를 포함하는 플라즈마 표시 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 제1 전극에 상기 제3 전압이 인가되는 제1 기간과 상기 제1 전극에 상기 제4 전압이 인가되는 제2 기간이 반복되어 상기 제1 전극에 유지방전을 위한 파형이 인가되며,
    상기 제1 전압이 상기 제3 전압과 상기 제4 전압의 중간 전압인 플라즈마 표시 패널의 구동 방법.
  3. 제2항에 있어서,
    상기 제1 기간과 상기 제2 기간 사이 및 상기 제2 기간과 상기 제1 기간 사이에 상기 제1 전극에 상기 제1 전압이 인가되는 기간을 포함하는 플라즈마 표시 패널의 구동 방법.
  4. 제1항에 있어서,
    상기 리셋 파형은 제3 전압에서 제4 전압까지 점진적으로 하강하는 파형인 플라즈마 표시 패널의 구동 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 전압은 접지 전압은 플라즈마 표시 패널의 구동 방법.
  6. 복수의 제1 전극과 복수의 제2 전극을 포함하는 플라즈마 표시 패널을 구동하는 장치에 있어서,
    상기 제1 전극에 전기적으로 연결되어, 어드레스 기간에서 상기 제1 전극에 순차적으로 제1 전압을 인가하는 제1 구동부,
    상기 제1 전극에 전기적으로 연결되어, 리셋 기간에서 상기 제1 전극과 상기 제2 전극에 의해 형성되는 방전 셀의 벽 전하를 어드레스 가능한 상태로 설정하는 리셋 파형을 상기 제1 전극에 인가하는 제2 구동부, 그리고
    상기 제1 전극에 전기적으로 연결되어, 유지 기간에서 상기 제1 전극에 제2 전압과 제3 전압 사이를 스윙하는 유지방전 펄스를 인가하는 제3 구동부를 포함하며,
    상기 리셋 기간, 어드레스 기간 및 상기 유지 기간 동안 상기 제2 전극은 제4 전압으로 바이어스되어 있는 플라즈마 표시 패널의 구동 장치.
  7. 제6항에 있어서,
    상기 제1 구동부는, 상기 제1 전극에 각각 전기적으로 연결되는 복수의 선택 회로와 제5 전압을 충전하고 있는 커패시터를 포함하며,
    상기 제1 전압을 공급하는 제1 전원에 상기 커패시터의 음극이 전기적으로 연결되고 상기 커패시터의 양극이 상기 복수의 제1 전극에 전기적으로 연결되어 상기 제1 전압과 상기 제5 전압의 합에 해당하는 전압이 상기 복수의 제1 전극에 인가되는 상태에서, 상기 선택 회로에 의해 선택되는 상기 제1 전극에는 상기 커패시터의 양극과의 연결이 차단되어 상기 제1 전압이 인가되는 플라즈마 표시 패널의 구동 장치.
  8. 제6항에 있어서,
    상기 제2 구동부는 상기 제1 전극에 제5 전압에서 제6 전압까지 점진적으로 하강하는 파형을 인가하는 플라즈마 표시 패널의 구동 장치.
  9. 제8항에 있어서,
    상기 제2 구동부는 상기 제1 전극과 상기 제5 전압 사이에 전기적으로 연결되는 제1 트랜지스터, 그리고 상기 제1 전극과 상기 제6 전압 사이에 전기적으로 연결되는 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터가 턴온되어 상기 제1 전극에 상기 제5 전압이 인가된 후, 상기 제2 트랜지스터에 의해 상기 제1 전극의 전압이 점진적으로 하강하는 플라즈마 표시 패널의 구동 장치.
  10. 제8항에 있어서,
    상기 제2 구동부는 상기 하강하는 파형을 인가하기 전에 제7 전압에서 제8 전압까지 상승하는 파형을 인가하는 플라즈마 표시 패널의 구동 장치.
  11. 제10항에 있어서,
    상기 제2 구동부는 상기 제1 전극과 상기 제7 전압 사이에 전기적으로 연결되는 제1 트랜지스터, 상기 제8 전압과 상기 제7 전압의 차에 해당하는 전압을 충전하고 있으며 음극이 상기 제1 트랜지스터에 전기적으로 연결되어 있는 커패시터, 그리고 상기 커패시터의 양극과 상기 제1 전극 사이에 전기적으로 연결되어 있는 제2 트랜지스터를 포함하며,
    상기 제1 트랜지스터가 턴온되어 상기 제1 전극에 상기 제7 전압이 인가된 후, 상기 제2 트랜지스터에 의해 상기 제1 전극의 전압이 상기 제7 전압과 상기 커패시터에 충전되어 있는 전압의 합에 해당하는 상기 제8 전압까지 점진적으로 상승하는 플라즈마 표시 패널의 구동 장치.
  12. 제6항에 있어서,
    상기 제3 구동부는 상기 제1 전극에 상기 제2 전압을 인가하는 동작과 상기 제1 전극에 상기 제3 전압을 인가하는 동작을 반복하며,
    상기 제4 전압이 상기 제2 전압과 상기 제3 전압의 중간 전압인 플라즈마 표시 패널의 구동 장치.
  13. 제12항에 있어서,
    상기 제3 구동부는 상기 제1 전극에 전기적으로 연결되는 인덕터를 포함하며,
    상기 인덕터와 상기 제1 전극과 상기 제2 전극에 의해 형성되는 용량성 부하의 공진을 통하여 상기 제1 전극의 전압을 상기 제2 전압에서 상기 제3 전압으로 변경하고 상기 제3 전압에서 상기 제2 전압으로 변경하는 플라즈마 표시 패널의 구동 장치.
  14. 제6항에 있어서,
    상기 제3 구동부는,
    상기 제1 전극의 전압을 상기 제4 전압에서 상기 제2 전압까지 변경하고 상기 제2 전압에서 상기 제4 전압까지 변경하는 동작과 상기 제1 전극의 전압을 상기 제4 전압에서 상기 제3 전압까지 변경하고 상기 제3 전압에서 상기 제4 전압까지 변경하는 동작을 반복하며,
    상기 제4 전압이 상기 제2 전압과 상기 제3 전압의 중간 전압인 플라즈마 표시 패널의 구동 장치.
  15. 제14항에 있어서,
    상기 제3 구동부는 상기 제1 전극에 각각 전기적으로 연결되는 제1 인덕터와 제2 인덕터를 포함하며,
    상기 제1 인덕터와 상기 제1 전극과 상기 제2 전극에 의해 형성되는 용량성 부하의 공진을 통하여 상기 제1 전극의 전압을 상기 제4 전압에서 상기 제2 전압으로 변경하고 상기 제2 전압에서 상기 제4 전압으로 변경하며,
    상기 제2 인덕터와 상기 용량성 부하의 공진을 통하여 상기 제1 전극의 전압을 상기 제4 전압에서 상기 제3 전압으로 변경하고 상기 제3 전압에서 상기 제4 전압으로 변경하는 플라즈마 표시 패널의 구동 장치.
  16. 제1 기판, 상기 제1 기판 상에 형성되어 있는 복수의 어드레스 전극, 상기 제1 기판과 대향하고 있는 제2 기판, 그리고 상기 제2 기판 상에 서로 쌍을 이루며 평행하게 형성되어 있는 복수의 주사 및 유지 전극을 포함하는 플라즈마 표시 패널, 그리고
    상기 어드레스 전극에 구동 신호를 전달하는 어드레스 버퍼 보드, 그리고 상기 주사 전극에 구동 신호를 전달하는 주사 구동 보드를 포함하며, 상기 플라즈마 표시 패널과 대향하고 있는 샤시 베이스
    를 포함하며,
    상기 주사 구동 보드에서 상기 주사 전극에 구동 신호가 인가되는 동안 상기 제1 전극이 제1 전압으로 바이어스되어 있는 플라즈마 표시 장치.
  17. 제16항에 있어서,
    상기 샤시 베이스는,
    상기 주사 구동 보드와 상기 복수의 제1 전극 사이에 각각 전기적으로 연결되어, 어드레스 기간에서 상기 복수의 제1 전극을 순차적으로 선택하는 복수의 선택 회로가 형성되어 있는 주사 버퍼 보드를 더 포함하는 플라즈마 표시 장치.
  18. 제16항 또는 제17항에 있어서,
    상기 주사 구동 보드는, 유지 기간에서 상기 제1 전극에 제2 전압과 제3 전압 사이를 스윙하는 유지방전 펄스를 인가하는 제1 구동부를 포함하는 플라즈마 표시 장치.
  19. 제18항에 있어서,
    상기 주사 구동 보드는, 리셋 기간에서 상기 제1 전극과 상기 제2 전극에 의해 형성되는 방전 셀의 벽 전하를 어드레스 가능한 상태로 설정하는 리셋 파형을 상기 제1 전극에 인가하는 제2 구동부를 더 포함하는 플라즈마 표시 장치.
  20. 제19항에 있어서,
    상기 제2 구동부는 상기 리셋 기간에서 상기 제1 전극에 제4 전압에서 제5 전압까지 점진적으로 하강하는 파형을 인가하는 플라즈마 표시 장치.
KR1020030076975A 2003-10-31 2003-10-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법 KR100612333B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030076975A KR100612333B1 (ko) 2003-10-31 2003-10-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
US10/977,366 US7755576B2 (en) 2003-10-31 2004-10-29 Plasma display device, and device and method for driving plasma display panel
CNB2004100900798A CN100392700C (zh) 2003-10-31 2004-11-01 等离子体显示装置及驱动等离子体显示面板的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076975A KR100612333B1 (ko) 2003-10-31 2003-10-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법

Publications (2)

Publication Number Publication Date
KR20050041716A true KR20050041716A (ko) 2005-05-04
KR100612333B1 KR100612333B1 (ko) 2006-08-16

Family

ID=34698349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076975A KR100612333B1 (ko) 2003-10-31 2003-10-31 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법

Country Status (3)

Country Link
US (1) US7755576B2 (ko)
KR (1) KR100612333B1 (ko)
CN (1) CN100392700C (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612234B1 (ko) * 2004-05-28 2006-08-11 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100648703B1 (ko) * 2005-07-07 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100670183B1 (ko) * 2005-05-20 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100682381B1 (ko) * 2005-11-16 2007-02-15 광주과학기술원 단일벽 탄소 나노튜브-난백 단백질 복합체 및 그 제조 방법
KR100709217B1 (ko) * 2005-08-08 2007-04-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 장치
KR100740122B1 (ko) * 2005-08-31 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100786863B1 (ko) * 2005-11-25 2007-12-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100825428B1 (ko) * 2006-03-14 2008-04-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100877818B1 (ko) 2006-08-10 2009-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578975B1 (ko) * 2004-05-28 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR20060001641A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
US7656367B2 (en) * 2004-11-15 2010-02-02 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
KR100570971B1 (ko) * 2004-12-01 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100625533B1 (ko) * 2004-12-08 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100607259B1 (ko) * 2004-12-30 2006-08-01 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치
KR100696504B1 (ko) * 2005-03-23 2007-03-19 삼성에스디아이 주식회사 플라즈마 디스플레이 모듈 및 장치
JP4538354B2 (ja) * 2005-03-25 2010-09-08 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100702052B1 (ko) * 2005-05-19 2007-03-30 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동방법
KR101098814B1 (ko) 2005-05-24 2011-12-26 엘지전자 주식회사 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법
KR100710109B1 (ko) * 2005-06-13 2007-04-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100705814B1 (ko) * 2005-06-16 2007-04-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100692041B1 (ko) * 2005-07-15 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
US20070008248A1 (en) * 2005-07-05 2007-01-11 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR20070005372A (ko) * 2005-07-06 2007-01-10 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법
KR100739636B1 (ko) * 2005-07-06 2007-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100683792B1 (ko) * 2005-08-10 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
EP1758081A3 (en) * 2005-08-23 2010-01-20 LG Electronics Inc. Plama display apparatus and driving method thereof
KR100733311B1 (ko) 2005-08-23 2007-06-28 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동방법
KR100740089B1 (ko) * 2005-10-18 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100801703B1 (ko) * 2006-03-14 2008-02-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100748989B1 (ko) * 2006-03-14 2007-08-13 엘지전자 주식회사 플라즈마 디스플레이 장치의 구동 방법
CN101356560B (zh) * 2006-08-10 2010-12-29 松下电器产业株式会社 等离子显示装置以及等离子显示面板的驱动方法
KR100831015B1 (ko) * 2007-03-28 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
KR19980023076A (ko) * 1996-09-25 1998-07-06 배순훈 피디피(pdp)의 전력회수장치
KR100222203B1 (ko) * 1997-03-17 1999-10-01 구자홍 AC 플라즈마 디스플레이 패널을 위한 에너지 리커버리(recovery) 서스테인 회로
US5852347A (en) * 1997-09-29 1998-12-22 Matsushita Electric Industries Large-area color AC plasma display employing dual discharge sites at each pixel site
WO2000030065A1 (en) * 1998-11-13 2000-05-25 Matsushita Electric Industrial Co., Ltd. A high resolution and high luminance plasma display panel and drive method for the same
JP3399508B2 (ja) * 1999-03-31 2003-04-21 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
JP4827040B2 (ja) 1999-06-30 2011-11-30 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP2002215089A (ja) * 2001-01-19 2002-07-31 Fujitsu Hitachi Plasma Display Ltd 平面表示装置の駆動装置および駆動方法
KR100400007B1 (ko) * 2001-06-22 2003-09-29 삼성전자주식회사 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
KR100428624B1 (ko) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 유지 방전 회로
KR100428625B1 (ko) 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법
KR100433213B1 (ko) * 2001-09-14 2004-05-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100425481B1 (ko) * 2001-09-21 2004-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 주사/유지전극 구동회로
KR100420022B1 (ko) 2001-09-25 2004-02-25 삼성에스디아이 주식회사 어드레스 전위 가변의 플라즈마 디스플레이 패널 구동방법
KR100472505B1 (ko) 2001-11-14 2005-03-10 삼성에스디아이 주식회사 리셋기간에서 중간방전모드를 갖는 플라즈마 디스플레이패널의 구동방법 및 그 장치
KR100493912B1 (ko) * 2001-11-24 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100450192B1 (ko) 2002-03-12 2004-09-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
KR100457620B1 (ko) * 2002-03-28 2004-11-17 삼성에스디아이 주식회사 캐페시터를 이용하여 주사 동작을 수행하는 3-전극플라즈마 디스플레이 패널의 구동 장치
US6853144B2 (en) * 2002-06-28 2005-02-08 Matsushita Electric Industrial Co., Ltd Plasma display with split electrodes
AU2003262013A1 (en) * 2002-10-02 2004-04-23 Fujitsu Hitachi Plasma Display Limited Drive circuit and drive method
KR20040034275A (ko) * 2002-10-21 2004-04-28 주식회사 유피디 플라즈마 디스플레이 패널 및 그 구동방법
KR20040044035A (ko) * 2002-11-20 2004-05-27 주식회사 유피디 플라즈마 디스플레이 패널 및 그 구동방법
CN1216354C (zh) 2003-01-21 2005-08-24 东南大学 一种等离子体显示板的驱动方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612234B1 (ko) * 2004-05-28 2006-08-11 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100670183B1 (ko) * 2005-05-20 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100648703B1 (ko) * 2005-07-07 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100709217B1 (ko) * 2005-08-08 2007-04-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 장치
KR100740122B1 (ko) * 2005-08-31 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100682381B1 (ko) * 2005-11-16 2007-02-15 광주과학기술원 단일벽 탄소 나노튜브-난백 단백질 복합체 및 그 제조 방법
KR100786863B1 (ko) * 2005-11-25 2007-12-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100825428B1 (ko) * 2006-03-14 2008-04-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100877818B1 (ko) 2006-08-10 2009-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치
US7768478B2 (en) 2006-08-10 2010-08-03 Lg Electronics Inc. Plasma display apparatus

Also Published As

Publication number Publication date
US7755576B2 (en) 2010-07-13
US20050140588A1 (en) 2005-06-30
CN100392700C (zh) 2008-06-04
CN1612190A (zh) 2005-05-04
KR100612333B1 (ko) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100612333B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
KR100551010B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100578837B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100670151B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100561340B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100839370B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708853B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100599736B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR100627393B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100561343B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100551067B1 (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100823488B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599658B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100570619B1 (ko) 플라즈마 디스플레이 패널과 그의 구동 장치와 구동 방법
KR100627370B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100529084B1 (ko) 플라즈마 디스플레이 패널과 그의 구동방법
KR100521496B1 (ko) 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
KR100684801B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100570767B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR100839387B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20060127589A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080044088A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20070095050A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080081449A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20050113859A (ko) 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110725

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee