KR100400007B1 - 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법 - Google Patents

전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법 Download PDF

Info

Publication number
KR100400007B1
KR100400007B1 KR10-2001-0035761A KR20010035761A KR100400007B1 KR 100400007 B1 KR100400007 B1 KR 100400007B1 KR 20010035761 A KR20010035761 A KR 20010035761A KR 100400007 B1 KR100400007 B1 KR 100400007B1
Authority
KR
South Korea
Prior art keywords
plasma display
display panel
period
electrode
mode
Prior art date
Application number
KR10-2001-0035761A
Other languages
English (en)
Other versions
KR20030000107A (ko
Inventor
노정욱
박정필
임재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0035761A priority Critical patent/KR100400007B1/ko
Priority to JP2002173361A priority patent/JP4567277B2/ja
Priority to US10/177,768 priority patent/US6628087B2/en
Publication of KR20030000107A publication Critical patent/KR20030000107A/ko
Application granted granted Critical
Publication of KR100400007B1 publication Critical patent/KR100400007B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2942—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge with special waveforms to increase luminous efficiency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본 발명은 플라즈마 디스플레이 패널 구동 장치 및 방법에 관한 것으로서, 특히 플라즈마 디스플레이 패널 발광 및 소비전력에 기여하는 서스테인 회로를 간략화시키고, 전력 회수율을 향상시키기 위한 플라즈마 디스플레이 패널 구동 장치 및 방법에 관한 것이다.
본 발명에 의하면 PDP 충/방전 시에 전력 회수 회로의 인덕터 전류의 증가시키는 과도기를 최소화시키도록 회로 구성 및 스위칭 시퀀스를 설계함으로써, 무효 전력의 회수율을 향상시킬 수 있는 효과가 발생되며, 스위칭 손실이 0이 되도록 하여 EMI를 줄일 수 있는 효과가 발생되며, 뿐만 아니라 종래의 PDP 구동 회로에 비하여 회로 소자 수를 줄일 수 있는 효과가 발생된다.

Description

전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치 및 방법{Apparatus and method for improving power recovery rate of a plasma display panel driver}
본 발명은 플라즈마 디스플레이 패널 구동 장치 및 방법에 관한 것으로서,특히 플라즈마 디스플레이 패널 발광 및 소비전력에 기여하는 서스테인 회로를 간략화시키고, 전력 회수율을 향상시키기 위한 플라즈마 디스플레이 패널 구동 장치 및 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel ; PDP)은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 차세대 평판 디스플레이 장치로서, 플라즈마 디스플레이 패널은 크기에 따라 수십에서 수백만개 이상의 픽셀이 매트릭스(matrix)형태로 배열되어 있다.
도 1은 종래의 기술에 의한 플라즈마 디스플레이 패널 구동 회로이다.
종래의 기술에 의하면, 플라즈마 디스플레이 패널의 화상 구현을 위해 ADS(Address Display Separation) 방식에 근거하여 스위칭 동작이 결정된다. 도 1의 스위치 Ys, Yg, Xs, Xg는 플라즈마 디스플레이 패널의 발광 기간(Sustain period)동안 패널에 고주파의 교류 구형파 전압(high-frequency AC pulsed-voltage)을 인가하기 위한 서스테인(sustain) 스위치이고, 발광 기간동안(Ys, Xg), (Xs, Yg)의 쌍으로 교대로 도통/차단을 반복하게 된다. 스위치 Yr,Yf,Xr,Xf는 발광기간 동안 패널 전압 및 캐패시터 무효 전류(capacitive displacement current)의 급격한 변화를 막아 소비전력을 억제하기 위한 전력 회수 회로의 스위치이다. LY, LX는 전력 회수를 위한 인덕터이고, 캐패시터 C_Yerc, C_Xerc, 다이오드 D_Yr, D_Xf, D_Xr, D_Xf, D_YVsC, D_YGC는 웨버(Webber) 등에 의해 제안된 기존의 전력 회수 회로에 필요한 요소들이다. 통상 서스테인 스위치, 전력 회수 스위치, 그리고 수동 소자들이 형성하는 회로망을 통틀어 "서스테인" 회로라 하고, ADS 방식에 근거하면 서스테인 회로는 플라즈마 디스플레이 패널의 서스테인 구간 동안 작용한다. 스위치 Yp는 ADS방식에서 PDP의 서스테인 구간과 다른 구간(어드레스 구간과 리세트 구간)의 회로 동작 분리를 위한 스위치이며, 스위치 Yrr, Yfr, Xrr은 리세트 구간동안 패널에 램프형 고압 전압을 인가하기 위한 스위치이며, Cset, C_Xsink의 캐패시터와 같이 작용하여 전원전압보다 높은 고압 전압을 리세트 구간동안 인가한다. 스위치 Ysc, Ysp는 ADS 방식에서 어드레스 구간동안 작동하는 스위치로, 어드레스 구간에서 Ysp는 도통, Ysc는 차단, 다른 구간(리세트, 서스테인 구간)에서 Ysp는 차단, Ysc는 도통된다. 어드레스 구간동안 쉬프트 레지스터 +전압 버퍼로 구성된 스캔 드라이버 IC(100)가 PDP 스크린의 수평 동기신호 인가를 위한 동작을 하고, 다른 구간에서는 단락된다. 스위칭 순서에 의한 기존 PDP 구동 회로의 구체적인 동작은 미국 특허 공보번호 US4,866,349에 설명되어 있다.
이러한 종래의 기술에 의한 PDP 구동회로에 있어서 직접적으로 패널 발광 및 소비전력에 기여하는 기존의 서스테인 회로는 스위치 소자 수 및 수동 소자의 개수가 많을 뿐만 아니라, PDP 충/방전할 때 순수한 LC공진 작용을 이용하므로 패널의 기생 저항의 존재시 항상 급격한 패널 충/방전이 발생하고, 전계효과 트랜지스터(MOSFET) 스위치의 스위칭 손실이 발생된다. 이로 인하여, 회로의 전력 효율이 저하되고, EMI문제가 커지는 문제점이 있었다. 특히 캐패시터 무효 전류가 커져 무효 전력 및 소자 스트레스가 커져서 발광 효율이 저하되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 PDP 구동 회로의 소자수를 줄이고, 무효전력을 줄이기 위한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치 및 방법을 제공하는데 있다.
도 1은 종래의 기술에 의한 플라즈마 디스플레이 패널 구동 장치의 구성도이다.
도 2는 도 1의 플라즈마 디스플레이 패널 구동 장치에 적용되는 구동 파형도이다.
도 3은 본 발명의 제1실시 예에 의한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치의 구성도이다.
도 4는 본 발명에 적용되는 플라즈마 디스플레이 패널 구동 스위칭 시퀀스의 주요 파형도이다.
도 5는 본 발명의 제2실시 예에 의한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치의 구성도이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치는 전력 회수 회로 및 복수의 스위칭 수단을 포함하는 플라즈마 디스플레이 패널 구동 장치에 있어서, 상기 전력 회수 회로는 상기 플라즈마 디스플레이 패널의 발광 기간동안에 전압원을 인가하기 위한 스위치, 상기 전압원과 접지 사이에 직렬로 연결된 캐패시터 C1, C2 및 상기 캐패시터 C1 및 C2 사이의 접점과 상기 스위치 출력 단자에 접속된 인덕터(L)를 포함하여, 상기 플라즈마 디스플레이 패널 충/방전 천이 시점에 상기 플라즈마 디스플레이 패널로 상기 인덕터의 최대 순시 전류가 흐르도록 상기 스위치 및 복수의 스위칭 수단의 온/오프를 제어하는 스위칭 시퀀스를 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 방법은 인덕터를 구비하는 전력 회수 회로를 포함하며, 리세트 구간, 스캔 구간 및 서스테인 구간을 반복하는 스위칭 시퀀스를 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 서스테인 구간에서 패널 충/방전 천이 시점에 상기 플라즈마 디스플레이 패널로 상기 인덕터의 최대 순시 전류가 흐르도록 스위칭 시퀀스를 제어함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히설명하기로 한다.
도 3에 도시된 바와 같이, 본 발명의 제1실시 예에 의한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치는 전력회수부(10), Y전극 서스테인 스위칭 회로(20), 분리 회로(30), Y전극 램프 파형 발생 회로(40), 스캔 펄스 발생 회로(50), 플라즈마 디스플레이 패널(6O; CP), X전극 서스테인 스위칭 회로(70) 및 X전극 램프 파형 발생 회로(80)를 구비한다.
전력회수부(10)는 PDP의 발광 기간동안에 외부 전압원(Vs)을 인가하기 위한 스위치 Sa, 외부 전압원(Vs)과 접지 사이에 직렬로 연결된 캐패시터 C1, C2 및 캐패시터 C1 및 C2 사이의 접점과 스위치Sa의 출력 단자에 접속된 인덕터 L, 캐패시터 C1 및 C2에 각각 병렬로 다이오드D1, D2를 접속하는 회로 구성으로 이루어져 있다.
Y전극 서스테인 스위칭 회로(20) 및 X전극 서스테인 회로(70)는 PDP 발광 기간 동안 패널(CP)에 고주파의 교류 구형파 전압을 인가하기 위한 복수의 스위치(Ys, Yg, Xs, Xg)들로 구성되어 있다.
분리 회로(30)는 ADS방식에서 PDP(60)의 서스테인 구간과 다른 구간(어드레스 구간과 리세트 구간)의 회로 동작 분리를 위한 스위치이다.
Y전극 램프 파형 발생 회로(40) 및 X전극 램프 파형 발생 회로(80)는 리세트 구간동안 패널에 램프형 고압 전압을 발생시키기 위한 회로이다.
스캔 펄스 발생 회로(50)는 어드레스 구간동안 쉬프트 레지스터 +전압 버퍼로 구성된 스캔 드라이버 IC(50a)가 PDP 스크린의 수평 동기신호 인가를 위한 동작을 하고, 다른 구간에서는 단락된다.
위의 회로에 포함된 각종 스위치들은 일 실시 예로써 전계효과 트랜지스터(MOSFET)로 구성한다.
본 발명에 따른 플라즈마 디스플레이 패널 구동 방법의 핵심적인 내용은 PDP(60) 충/방전 시에 전력회수부(10)의 인덕터 L 전류의 증가시키는 과도기를 최소화시키도록 회로 구성 및 스위칭 시퀀스를 설계하여 무효 전력을 거의 0으로 유지하는데 있다. 이를 위하여 본 발명에서는 PDP(60)의 충/방전 천이 시점에 PDP(60)로 인덕터 L의 최대 순시 전류가 흐르도록 설계하였다.
PDP(60)의 구동 스위칭 시퀀스는 리세트 구간, 어드레스 구간 및 서스테인 구간을 반복적으로 실행시키는데, 본 발명에서 제안한 전력 회수를 개선한 서스테인 구간의 스위칭 시퀀스를 세부적인 모드로 나누어 설명하기로 한다.
1) 모드 1(서스테인 구간 중의 패널 충전 구간; V_Y; 0 →Vs, V_X = 0, time interval=Tr)
모드 1에서는 스위치 Ys, Xg, Ysp는 온(on)되고, 그 외의 다른 스위치들은 오프(off)되며, 스캔 펄스 발생 회로(50)의 스캔 드라이버 IC(50a)는 단락되어 있다. 따라서, PDP(60)의 X전극 전압(V_X)은 접지 상태를 유지하며, Y전극 전압(V_Y)은 Vs로 천이된다. 즉, 인덕터 L에 흐르던 최대 순시 인덕터 전류 IL,PK에 의해 PDP(60) Cp는 C2-L-Ys-Yp-Ysp-Cp-Xg의 경로로 충전이 시작되고, V_Y 전압은 상승하게 된다. V_Y 전압이 Vs가 되면 패널은 충전이 끝나게 된다. 이 구간 동안 패널 전압은 L의 순시 전류에 의하여 일정한 기울기로 서서히 증가하게 되고, 기존의 서스테인 회로와 달리 기생 저항의 존재 시에도 V_Y 전압이 급격한 전압 변동이 발생하지 않는다. 타임 인터벌 Tr은 통상 300ns-500ns가 되도록 설계한다.
2) 모드 2(서스테인 구간 중의 패널 발광 구간; V_Y = Vs, V_X = 0, time interval=Tsus)
모드 2에서는 패널의 Y전극 전압인 V_Y 전압이 Vs가 되며, 스위치 Sa의 내부 버디(body) 다이오드가 도통된다. 이 때 스위치 Sa를 턴-온(turn-on)하면, 스위치 Sa는 영 전압 스위칭(zero voltage switching) 동작을 하여 스위칭 손실은 영이 된다. 경로 Sa-Ys-Cp-Xg를 통해 패널은 발광을 유지하며, 경로 C1-L-Sa로 인덕터 전류 IL은 선형적으로 감소한다. 인덕터 전류는 +IL,PK에서 -IL,PK로 되고, 스위치 Sa가 오프되면 모드2는 끝난다. 타임 인터벌 Tsus는 통상 1.6us-2.0us정도로 설계하고, 바로 스위치 Sa의 도통시간이 된다.
3) 모드 3(서스테인 구간 중의 패널 방전 구간; V_Y = Vs →0, V_X = 0, time interval=Tf)
모드 3에서는 스위치 Sa가 턴 오프되며, 인덕터 L에 흐르는 순시 최대 전력 -IL,PK에 의해 패널은 Xg-Cp-Ysp-Yp-Ys-L-C2의 경로로 방전이 시작되고, V_Y 전압은 하강한다. V_Y 전압이 영이 되면 패널 방전은 끝난다. 이 구간 동안 패널 전압은 인덕터 L의 순시 전류에 의해 일정한 기울기로 서서히 감소하게 되어, 기생 전압 존재 시에도 V_Y 전압은 급격하게 변화되지 않는다. Tf는 통상 300ns-500ns가 되도록 하고, 일반적으로 Tf와 같다.
4) 모드 4(서스테인 구간 중의 패널 영전압 유지 구간; V_Y = 0, V_X = 0, time interval=Tgnd)
모드 4에서는 V_Y가 0이 되며, 스위치 Yg와 스위치 Xa의 내부 body 다이오드가 도통한다. 이 구간에서 스위치 Yg와 Xa를 턴 온하면, Yg와 Xa는 영전압 스위칭 동작을 하여, 스위칭 손실은 영이 된다. 경로 Xg-Cp-Yg를 통해 패널은 영전압 상태를 유지하며, 경로 C2-L-(Ys,Yg,Xs,Xg)로 인덕터 전류 IL은 선형적으로 증가하여, -IL,PK에서, +IL,PK로 된다. 스위치 Ys와 Xg가 턴 오프되면 이 모드는 끝난다. Tgnd은 통상 300ns-500ns가 되도록 한다.
5) 모드 5(서스테인 구간 중의 패널 충전 구간; V_Y = 0, V_X = 0 →Vs, time interval=Tr)
모드 5에서는 스위치 Xs,Yg,Yp,Ysp는 온 되고, 다른 스위치들은 오프된다. 스캔 드라이버 IC(50a)는 단락되어 있다. 인덕터 L에 흐르던 최대 순시 인덕터 전류 IL,PK에 의해 패널 Cp는 C2-L-Xs-Cp-Ysp-Yp-Yg의 경로로 충전이 시작되고, V_X 전압은 상승하게 된다. V_X전압이 Vs가 되면, 패널 충전은 끝난다.
6) 모드 6(서스테인 구간 중의 패널 발광 구간; V_Y = 0, V_X = Vs, time interval=Tsus)
이 구간에서는 패널의 X전극 전압인 V_X 전압이 Vs가 되며, 스위치 Sa의 내부 버디(body) 다이오드가 도통된다. 이 때 스위치 Sa를 턴 온하면, 스위치 Sa는 영 전압 스위칭(zero voltage switching) 동작을 하여 스위칭 손실은 영이 된다.경로 Sa-Xs-Cp-Yg를 통해 패널은 발광을 유지하며, 경로 C1-L-Sa로 인덕터 전류 IL은 선형적으로 감소한다. 인덕터 전류는 +IL,PK에서 -IL,PK로 되고, 스위치 Sa가 오프되면 모드 6은 끝난다.
7) 모드7(서스테인 구간 중의 패널 방전 구간; V_Y = 0, V_X = Vs →0, time interval=Tf)
이 구간에서는 스위치 Sa가 턴 오프되며, 인덕터 L에 흐르는 순시 최대 전력 -IL,PK에 의해 패널은 Yg-Cp-Ysp-Yp-Xs-L-C2의 경로로 방전이 시작되고, V_X 전압은 하강한다. V_X 전압이 영이 되면 패널 방전은 끝난다.
8) 모드 8-a(서스테인 구간 중의 패널 영전압 유지 구간; V_Y = 0, V_X = 0, time interval=Tgnd)
이 구간에서는 V_Y가 0이 되며, 스위치 Yg와 스위치 Xa의 내부 body 다이오드가 도통한다. 이 구간에서 스위치 Yg와 Xa를 턴 온하면, Yg와 Xa는 영전압 스위칭 동작을 하여, 스위칭 손실은 영이 된다. 경로 Xg-Cp-Yg를 통해 패널은 영전압 상태를 유지하며, 경로 C2-L-(Ys,Yg,Xs,Xg)로 인덕터 전류 IL은 선형적으로 증가하여, -IL,PK에서, +IL,PK로 된다.
그러면, 서스테인 구간에서 무효 전력을 해석하면 다음과 같다.
서스테인 구간에서, C1과 C2의 양단에 걸리는 전압 Vc1, Vc2는 각각 수학식 1 및 수학식 2와 같다.
그리고, 인덕터의 최대 순시 전류 IL,PK는 수학식 3과 같다.
일반적으로, PDP에서 Tsus가 Tgnd 보다 매우 크므로, Vc2는 거의 Vs에 가깝고, Vc1은 거의 0이 된다. 이 사실은 서스테인이 아닌 구간에서, 과도기 때 인덕터의 누설 전류가 매우 작게 된다는 것을 의미한다. 또한, 기존 회로의 인덕터 최대 순시 전류 ILpk* 값에 비하면(), 본 발명에 의한 회로에서의 인덕터 전류 크기가 항상 기존 회로에 비하여 작게 되고, 따라서 무효 전력이 감소하게 된다.
PDP가 직접 발광에 기여하는 서스테인 구간 동안에는 모드1에서 모드 8-a 동작을 반복하여 패널의 고주파 전압 펄스를 발생한다. 펄스 수는 ADS법의 서브-필드(SF)에 따라 2개에서 128까지 변할 수 있다. 서스테인 구간이 끝나고, 리세트가 시작되는 과도기에는 모드 8-a 대신 아래 설명하는 모드 8-b로 된다.
9) 모드 8-b(서스테인-리세트 구간 과도기; 패널 영전압 유지; V_Y = 0, V_X= 0, time interval=Tgnd_SR)
이 구간에서는 V_Y가 0이 되며, 스위치 Yg와 스위치 Xa의 내부 body 다이오드가 도통된다. 이 구간에서 스위치 Yg는 턴온되고, Ys는 턴오프 된다. 이 때 스위치 Yg 턴온, Ys 턴오프는 동시에 일어나고, 모드 8-a의 Tgnd 구간의 1/2배 보다 짧은 순간에 일어나게 한다. 인덕터 전류 IL은 -IL,PK에서 0이 되고, 이때까지의 시간은 약 Tgnd/2가 된다. 이 후 IL은 0이 되고, 패널은 0전압을 유지한다.
10) 모드 9(서스테인-리세트 구간 과도기; 패널 영전압 유지; V_Y = 0, V_X = 0, time interval=T9)
이 구간에서는 스위치 Sa는 턴온되고, Xg는 턴 오프된다. 이 구간부터 리세트 구간, 어드레스 총구간 동안 스위치 Sa는 도통된다. 이 구간에서 패널 전압은 변함없이 0이 되고, IL과 Vc1은 수학식 4,5와 같이 각각 증가, 감소한다.
X_RAMP가 도통하면 모드 9는 끝난다.
11) 모드 10(서스테인-리세트 구간 과도기; 패널 전압 서서히 상승; V_Y = 0, V_X = 0 →증가, time interval=T10)
이 구간은 엄밀히 PDP의 리세트 구간으로 스위치 X_ramp가 도통하여 X극 전압이 서서히 상승한다. 다만, 인덕터 전류 IL과 Vc1이 모드 9와 같이 동일하게 되어 IL이 최대치에 도달하게 되면(Vc1이 0이 되면), 모드 10은 끝난다. T9와 T10은 수학식 6과 같이 표현된다.
본 발명에 의한 회로에서 C1 및 C2의 캐패시터 값은 IL의 최대값이 서스테인 구간 동안의 인덕터 최대 순시값보다 작거나 같도록 설계한다.
12) 모드 11(서스테인-리세트 구간 과도기 : IL감소)
Vc1이 0이 되면, 다이오드 D1이 도통하게 되고, IL은 감소하게 된다. IL이 0이 되면 모드 11이 끝난다. 이 후 Vc1은 0이 되고, Vc2는 Vs가 된다.
이 후 리세트 구간과 어드레스 구간의 설명은 종래 기술에 의한 ADS 구동법과 동일하므로 생략하기로 한다. 동일한 구간은 서스테인 구간의 첫 펄스(V_Y=Vs, V_X=0)까지 계속되고, 이 펄스가 끝날 때부터 자세한 동작 설명을 하면 다음과 같다.
13) 모드 12(서스테인 구간 : 패널 영전압 : IL: 0 →IL,PK증가)
서스테인 첫 펄스가 끝나면, 스위치 Sa를 턴 오프하고, 스위치 Ys와 Yg를 턴 온한다. 경로 C2-L-Ys-Yg로 IL과 Vc2는 수학식 7, 8과 같다.
IL(t)가 IL,PK가 되는 순간, 스위치 Yg를 턴 오프하면 모드 12가 끝나고, 모드 1 동작을 반복한다. 이 때 필요한 모드 12의 기간 T12는 수학식 9와 같다.
실제 PDP 구동시 모드 12의 기간 T12가 윗식을 만족하도록 타이밍을 주면 이상적으로 서스테인 구간동안 모드 스위치의 영전압 스위칭을 보장하여 스위칭 손실이 0이 되고, EMI가 감소하게 된다.
본 발명과 종래 기술에 의한 42인치 PDP 구동 장치에서의 무효 전력 및 각종 파라미터들의 비교를 표 1에 도시하였다.
(표 1)
본 발명 회로 적용 종래 기술 회로 적용
Vc1, Vc2 Vc1 = 18V, Vc2 = 162V ㆍ
β, γ β = 0.9, γ = 1.0 ㆍ
인덕턴스 Lr(uH) *0.98 0.14(=L* REF)
특성 임피던스 Zn 3.892 1.446
피크 무효 전류 IL,PK 31.2 62.5
피크 리액티브 전력 Pr(W) 33.69 90.97
서스테인 스위치의스위칭 손실 PS*(W) ㆍ 151.26
보조 스위치의스위칭 손실 Paux*(w) ㆍ 4.98
도 5는 본 발명의 제2실시 예에 의한 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치의 구성도로서, 공통 전극 드라이브 보드(Common Electrode Drive Board ; 200)와 스캔 전극 드라이브 보드(Scan Electrode Drive Board ; 100)로 구성하는 것을 특징으로 한다.
공통 전극 드라이브 보드(200)에는 X전극 서스테인 스위치(Xs, Xg), X전극 램프 파형 발생 회로(Xrr, Ds, Rs 및 램프신호 발생회로) 및 전력회수부(L, Sa, C1, C2)가 내장되며, 스캔 전극 드라이브 보드(100)에는 Y전극 서스테인 스위치(Ys, Yg), Y전극 램프 파형 발생 회로(Yfr, Yrr, Cset, Dset, Rset 및 램프신호 발생회로), 분리회로(Yp) 및 스캔 펄스 발생 회로(100a, Ysc, Ysp, D_Ysink, Rsc, Dsc, C_Ysink)가 내장된다.
그리고, 공통 전극 드라이브 보드(200)와 스캔 전극 드라이브 보드(100)는 플라즈마 디스플레이 패널(300)의 X전극 단자 및 Y전극 단자에 각각 연결되어 있으며, 또한 플라즈마 디스플레이 패널(300)의 어드레스 단자에는 어드레스 드라이브 IC(400)가 연결되어 있다.
플라즈마 디스플레이 패널 구동 동작 및 스위칭 시퀀스는 도 3에 도시된 회로 구성에 의한 설명과 동일하므로 세부적인 동작 설명은 생략하기로 한다.
다만, 전력회수회로를 도 3의 실시 예에서는 Y전극 드라이브 회로 블록에 설치하였으나, 도 5의 다른 실시 예에서는 X전극 드라이브 회로 블록에 설치하였다는 점에서 상이하며, 다른 구성 및 동작에 있어서는 동일하다.
즉, 도 5의 실시 예에서도 도 3에서 이미 설명한 바와 같은 방법으로 PDP(300) 충/방전 시에 전력회수부(L, Sa, C1, C2)의 인덕터 L 전류의 증가시키는 과도기를 최소화시키도록 회로 구성 및 스위칭 시퀀스를 설계하여 무효 전력을 거의 0으로 유지하는데 있다. 이를 위하여 본 발명에서는 PDP(300)의 충/방전 천이 시점에 PDP(300)로 인덕터 L의 최대 순시 전류가 흐르도록 설계하였다.
본 발명은 방법, 장치, 시스템 등으로서 실행될 수 있다. 소프트웨어로 실행될 때, 본 발명의 구성 수단들은 필연적으로 필요한 작업을 실행하는 코드 세그먼트들이다. 프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되어 질 수 있으며 또는 전송 매체 또는 통신망에서 반송파와 결합된 컴퓨터 데이터 신호에 의하여 전송될 수 있다. 프로세서 판독 가능 매체는 정보를 저장 또는 전송할 수 있는 어떠한 매체도 포함한다. 프로세서 판독 가능 매체의 예로는 전자 회로, 반도체 메모리 소자, ROM, 플레쉬 메모리, E2PROM, 플로피 디스크, 광 디스크, 하드 디스크, 광 섬유 매체, 무선 주파수(RF) 망, 등이 있다. 컴퓨터 데이터 신호는 전자 망 채널, 광 섬유, 공기, 전자계, RF 망, 등과 같은 전송 매체 위로 전파될 수 있는 어떠한 신호도 포함된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
상술한 바와 같이, 본 발명에 의하면 PDP 충/방전 시에 전력 회수 회로의 인덕터 전류의 증가시키는 과도기를 최소화시키도록 회로 구성 및 스위칭 시퀀스를 설계함으로써, 무효 전력의 회수율을 향상시킬 수 있는 효과가 발생되며, 스위칭 손실이 0이 되도록 하여 EMI를 줄일 수 있는 효과가 발생되며, 뿐만 아니라 종래의 PDP 구동 회로에 비하여 회로 소자 수를 줄일 수 있는 효과가 발생된다.

Claims (17)

  1. 전력 회수 회로 및 복수의 스위칭 수단을 포함하는 플라즈마 디스플레이 패널 구동 장치에 있어서, 상기 전력 회수 회로는
    상기 플라즈마 디스플레이 패널의 발광 기간동안에 전압원을 인가하기 위한 스위치;
    상기 전압원과 접지 사이에 직렬로 연결된 캐패시터 C1, C2; 및
    상기 캐패시터 C1 및 C2 사이의 접점과 상기 스위치 출력 단자에 접속된 인덕터(L)를 포함하여, 상기 플라즈마 디스플레이 패널 충/방전 천이 시점에 상기 플라즈마 디스플레이 패널로 상기 인덕터의 최대 순시 전류가 흐르도록 상기 스위치및 복수의 스위칭 수단의 온/오프를 제어하는 스위칭 시퀀스를 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  2. 제1항에 있어서, 상기 스위치 및 복수의 스위칭 수단은 영전압 스위칭(zero-voltage-switching)되도록 스위칭 시퀀스를 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  3. 제1항에 있어서, 상기 캐패시터 C1 및 C2에 각각 병렬로 다이오드D1, D2를 접속하는 회로 구성을 더 포함함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  4. 제1항에 있어서, 서스테인 구간에서 상기 캐패시터 C1, C2의 접점과 접지 사이에 걸리는 전압은 상기 전압원 전압과 거의 같도록 서스테인 발광 모드에 비하여 서스테인 접지 모드의 인터벌 시간을 짧게되도록 스위칭 시퀀스를 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  5. 제1항에 있어서, 스위칭 시퀀스는 리세트 구간, 어드레스 구간 및 서스테인 구간을 반복적으로 실행시키며, 상기 서스테인 구간은
    Y전극 패널 충전 모드, Y전극 패널 발광 모드, Y전극 패널 방전 모드, 영전압 유지 모드, X전극 패널 충전 모드, X전극 패널 발광 모드, X전극 패널 방전 모드, 영전압 유지 모드를 서브 필드의 개수에 상응하여 반복적으로 실행하며, 상기 서스테인 구간의 영전압 모드 유지 모드와 리세트 구간 과도 기간은 상기 영전압 유지 모드 타임 인터벌의 1/2보다 짧게 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  6. 제5항에 있어서, 상기 서스테인 구간의 영전압 모드 유지 모드와 리세트 구간 과도 기간의 상기 인덕터(L)에 흐르는 전류(IL)는
    이 되며, 상기 전류(IL)가 서스테인 구간 동안의 인덕터 최대 순시전류 값보다 작거나 같게 되도록 캐패시터(C1) 값을 결정함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  7. 제5항에 있어서, 상기 서스테인 구간의 영전압 모드 유지 모드에서 인덕터(L) 전류가 0에서 최대 순시 인덕터 전류로 증가하는 기간(T)은
    (여기에서, Cp는 플라즈마 디스플레이 패널의 용량성 부하값이다)
    으로 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  8. 인덕터를 구비하는 전력 회수 회로를 포함하며, 리세트 구간, 어드레스 구간 및 서스테인 구간을 반복하는 스위칭 시퀀스를 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 서스테인 구간에서 패널 충/방전 천이 시점에 상기 플라즈마 디스플레이 패널로 상기 인덕터의 최대 순시 전류가 흐르도록 스위칭 시퀀스를 제어함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 방법.
  9. 제8항에 있어서, 상기 플라즈마 디스플레이 패널 구동회로의 스위치들은 서스테인 구간동안에 영전압 스위칭(zero-voltage-switching)되도록 스위칭 타이밍을 제어함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 방법.
  10. 리세트 구간, 어드레스 구간 및 서스테인 구간을 반복하는 스위칭 시퀀스에 의한 플라즈마 디스플레이 패널 구동 장치에 있어서,
    서스테인 구간 동안에 상기 플라즈마 디스플레이 패널의 Y전극에 고주파의 구형파 전압을 인가시키기 위한 Y전극 서스테인 스위칭 회로;
    서스테인 구간과 어드레스 구간 및 리세트 구간의 회로 동작을 분리시키기 위한 분리 회로;
    리세트 구간 동안에 상기 플라즈마 디스플레이 패널의 Y전극에 램프형 고압전압을 인가시키기 위한 Y전극 램프 파형 발생회로;
    어드레스 구간 동안 수평동기신호를 인가하고, 그 외의 구간에서는 단락되는 스캔 펄스 발생회로;
    서스테인 구간 동안에 상기 플라즈마 디스플레이 패널의 X전극에 고주파의 구형파 전압을 인가시키기 위한 X전극 서스테인 스위칭 회로;
    리세트 구간 동안에 상기 플라즈마 디스플레이 패널의 X전극에 램프형 고압 전압을 인가시키기 위한 X전극 램프 파형 발생회로; 및
    서스테인 구간의 상기 플라즈마 디스플레이 패널의 충/방전 시에 전력을 회수하기 위한 인덕터로 구성된 전력 회수 회로를 포함하여, 서스테인 구간에서 패널 충/방전 천이 시점에 상기 플라즈마 디스플레이 패널로 상기 전력 회수 회로를 구성하는 인덕터의 최대 순시 전류가 흐르도록 스위칭 시퀀스를 제어함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  11. 제10항에 있어서, 상기 Y전극 서스테인 스위칭 회로, 상기 분리 회로, 상기 Y전극 램프 파형 발생회로 및 상기 스캔 펄스 발생회로는 스캔 전극 드라이브 보드에 설계하고, 상기 X전극 서스테인 스위칭 회로, X전극 램프 파형 발생회로 및 상기 전력 회수 회로는 공통 전극 드라이브 보드에 설계하여, 상기 플라즈마 디스플레이 패널의 Y전극 단자 및 X전극 단자에 각각 연결되는 구조를 갖는 것을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  12. 제10항에 있어서, 상기 전력 회수 회로는
    상기 플라즈마 디스플레이 패널의 발광 기간동안에 전압원을 인가하기 위한 스위치;
    상기 전압원과 접지 사이에 직렬로 연결된 캐패시터 C1, C2; 및
    상기 캐패시터 C1 및 C2 사이의 접점과 상기 스위치 출력 단자에 접속된 인덕터(L)를 포함하여, 상기 플라즈마 디스플레이 패널 충/방전 천이 시점에 상기 플라즈마 디스플레이 패널로 상기 인덕터의 최대 순시 전류가 흐르도록 상기 스위치를 제어하는 스위칭 시퀀스를 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  13. 제10항에 있어서, 상기 플라즈마 디스플레이 패널 구동 장치에 포함된 스위칭 수단은 영전압 스위칭(zero-voltage-switching)되도록 스위칭 시퀀스를 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  14. 제12항에 있어서, 서스테인 구간에서 상기 캐패시터 C1, C2의 접점과 접지 사이에 걸리는 전압은 상기 전압원 전압과 거의 같도록 서스테인 발광 모드에 비하여 서스테인 접지 모드의 인터벌 시간을 짧게되도록 스위칭 시퀀스를 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  15. 제10항에 있어서, 스위칭 시퀀스는 리세트 구간, 어드레스 구간 및 서스테인구간을 반복적으로 실행시키며, 상기 서스테인 구간은
    Y전극 패널 충전 모드, Y전극 패널 발광 모드, Y전극 패널 방전 모드, 영전압 유지 모드, X전극 패널 충전 모드, X전극 패널 발광 모드, X전극 패널 방전 모드, 영전압 유지 모드를 서브 필드의 개수에 상응하여 반복적으로 실행하며, 상기 서스테인 구간의 영전압 모드 유지 모드와 리세트 구간 과도 기간은 상기 영전압 유지 모드 타임 인터벌의 1/2보다 짧게 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  16. 제15항에 있어서, 상기 서스테인 구간의 영전압 모드 유지 모드와 리세트 구간 과도 기간의 상기 인덕터(L)에 흐르는 전류(IL)는
    이 되며, 상기 전류(IL)가 서스테인 구간 동안의 인덕터 최대 순시전류 값보다 작거나 같게 되도록 캐패시터(C1) 값을 결정함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
  17. 제15항에 있어서, 상기 서스테인 구간의 영전압 모드 유지 모드에서 인덕터(L) 전류가 0에서 최대 순시 인덕터 전류로 증가하는 기간(T)은
    (여기에서, Cp는 플라즈마 디스플레이 패널의 용량성 부하값이다)
    으로 설계함을 특징으로 하는 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동 장치.
KR10-2001-0035761A 2001-06-22 2001-06-22 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법 KR100400007B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0035761A KR100400007B1 (ko) 2001-06-22 2001-06-22 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
JP2002173361A JP4567277B2 (ja) 2001-06-22 2002-06-13 ディスプレイパネル駆動装置及び方法
US10/177,768 US6628087B2 (en) 2001-06-22 2002-06-24 Apparatus for driving plasma display panel capable of increasing energy recovery rate and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0035761A KR100400007B1 (ko) 2001-06-22 2001-06-22 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030000107A KR20030000107A (ko) 2003-01-06
KR100400007B1 true KR100400007B1 (ko) 2003-09-29

Family

ID=19711234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0035761A KR100400007B1 (ko) 2001-06-22 2001-06-22 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법

Country Status (3)

Country Link
US (1) US6628087B2 (ko)
JP (1) JP4567277B2 (ko)
KR (1) KR100400007B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111740A (zh) * 2019-06-26 2019-08-09 京东方科技集团股份有限公司 显示面板充电时间的控制装置及其方法、电子设备

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428625B1 (ko) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법
KR100490614B1 (ko) * 2002-05-14 2005-05-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100472372B1 (ko) * 2002-08-01 2005-02-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040029689A (ko) * 2002-10-02 2004-04-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100487809B1 (ko) * 2003-01-16 2005-05-06 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
EP1471491A3 (en) * 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
KR100491838B1 (ko) * 2003-05-01 2005-05-27 엘지전자 주식회사 플라즈마 디스플레이 패널의 램프파형 구동장치
KR100497394B1 (ko) * 2003-06-20 2005-06-23 삼성전자주식회사 디스플레이 패널 구동 시스템의 단일 사이드 구동 장치 및그 설계 방법
JP2005037604A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100488463B1 (ko) * 2003-07-24 2005-05-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100515334B1 (ko) 2003-08-25 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 플라즈마디스플레이 장치
KR100515341B1 (ko) 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
JP4026838B2 (ja) * 2003-10-01 2007-12-26 三星エスディアイ株式会社 プラズマディスプレイパネルの駆動方法とプラズマディスプレイパネルの階調表現方法およびプラズマ表示装置
JP4276157B2 (ja) * 2003-10-09 2009-06-10 三星エスディアイ株式会社 プラズマディスプレイパネル及びその駆動方法
KR100542235B1 (ko) 2003-10-16 2006-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치
KR100603298B1 (ko) * 2003-10-17 2006-07-20 삼성에스디아이 주식회사 패널 구동 장치
KR100536249B1 (ko) * 2003-10-24 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR100612333B1 (ko) * 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
KR100578962B1 (ko) * 2003-11-24 2006-05-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치와 구동 방법
KR100578837B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100551051B1 (ko) * 2003-11-27 2006-02-09 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100553205B1 (ko) * 2004-01-30 2006-02-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR100544139B1 (ko) 2004-03-10 2006-01-23 삼성에스디아이 주식회사 디스플레이 패널구동장치
US20050231440A1 (en) * 2004-04-15 2005-10-20 Matsushita Electric Industrial Co., Ltd. Plasma display panel driver and plasma display
US7471264B2 (en) * 2004-04-15 2008-12-30 Panasonic Corporation Plasma display panel driver and plasma display
KR100607241B1 (ko) * 2004-07-19 2006-08-01 엘지전자 주식회사 플라즈마 표시장치 및 그 구동방법
KR100571212B1 (ko) * 2004-09-10 2006-04-17 엘지전자 주식회사 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100590112B1 (ko) * 2004-11-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100590116B1 (ko) * 2004-11-17 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치와 그의 구동 방법
KR100578933B1 (ko) * 2005-01-25 2006-05-11 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법
JP4538354B2 (ja) * 2005-03-25 2010-09-08 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
WO2006126314A1 (en) 2005-05-23 2006-11-30 Matsushita Electric Industrial Co., Ltd. Plasma display panel drive circuit and plasma display apparatus
KR100599696B1 (ko) * 2005-05-25 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
TWI299153B (en) * 2005-10-24 2008-07-21 Chunghwa Picture Tubes Ltd Circuit and method for resetting plasma display panel
WO2007057957A1 (ja) * 2005-11-17 2007-05-24 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
US20070115219A1 (en) * 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) * 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
KR100659128B1 (ko) * 2005-12-21 2006-12-19 삼성에스디아이 주식회사 디스플레이 패널의 구동장치 및 그 방법
JPWO2007091325A1 (ja) * 2006-02-09 2009-07-02 篠田プラズマ株式会社 表示装置
US20070188415A1 (en) * 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20070188416A1 (en) * 2006-02-16 2007-08-16 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
KR100796686B1 (ko) * 2006-03-29 2008-01-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
JP2008134372A (ja) * 2006-11-28 2008-06-12 Hitachi Ltd プラズマディスプレイパネルの駆動回路及びｐｄｐモジュール
KR100823490B1 (ko) * 2007-01-19 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100831015B1 (ko) * 2007-03-28 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4946605B2 (ja) * 2007-04-26 2012-06-06 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR100902212B1 (ko) * 2007-11-08 2009-06-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20090050690A (ko) * 2007-11-16 2009-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
US8259037B2 (en) 2008-06-18 2012-09-04 Samsung Sdi Co., Ltd. Plasma display and driving apparatus thereof
KR20100119352A (ko) * 2009-04-30 2010-11-09 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP5734725B2 (ja) 2011-04-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JPH0997034A (ja) * 1995-10-02 1997-04-08 Fujitsu Ltd Ａｃ型プラズマディスプレイ装置及びその駆動回路
KR970029292A (ko) * 1995-11-06 1997-06-26 다까노 야스아끼 디스플레이 패널 구동회로
JP2000172229A (ja) * 1998-12-03 2000-06-23 Pioneer Electronic Corp Ｐｄｐの駆動方法
KR20010002457A (ko) * 1999-06-15 2001-01-15 구자홍 플라즈마 디스플레이 패널의 전압분리 구동방법 및 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559402A (en) * 1994-08-24 1996-09-24 Hewlett-Packard Company Power circuit with energy recovery for driving an electroluminescent device
KR100277300B1 (ko) * 1997-12-31 2001-01-15 황기웅 교류형플라즈마방전표시기의전력회수구동회로
KR100277407B1 (ko) * 1998-06-30 2001-01-15 전주범 플라즈마 디스플레이 패널 텔레비전의 전력 회수방법 및 그 회로
US6448950B1 (en) * 2000-02-16 2002-09-10 Ifire Technology Inc. Energy efficient resonant switching electroluminescent display driver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866349A (en) * 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JPH0997034A (ja) * 1995-10-02 1997-04-08 Fujitsu Ltd Ａｃ型プラズマディスプレイ装置及びその駆動回路
KR970029292A (ko) * 1995-11-06 1997-06-26 다까노 야스아끼 디스플레이 패널 구동회로
JP2000172229A (ja) * 1998-12-03 2000-06-23 Pioneer Electronic Corp Ｐｄｐの駆動方法
KR20010002457A (ko) * 1999-06-15 2001-01-15 구자홍 플라즈마 디스플레이 패널의 전압분리 구동방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110111740A (zh) * 2019-06-26 2019-08-09 京东方科技集团股份有限公司 显示面板充电时间的控制装置及其方法、电子设备

Also Published As

Publication number Publication date
US6628087B2 (en) 2003-09-30
KR20030000107A (ko) 2003-01-06
JP4567277B2 (ja) 2010-10-20
JP2003015600A (ja) 2003-01-17
US20030057851A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
KR100400007B1 (ko) 전력 회수율을 개선한 플라즈마 디스플레이 패널 구동장치 및 방법
KR100421014B1 (ko) 플라즈마 디스플레이 패널 구동 시스템의 자기 결합인덕터를 이용한 전력 회수 장치 및 설계 방법
US6850213B2 (en) Energy recovery circuit for driving a capacitive load
KR100425314B1 (ko) 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법
US7358932B2 (en) Driving circuit of a plasma display panel
US7242399B2 (en) Capacitive load drive circuit and plasma display apparatus
JP2008542792A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR20030003564A (ko) 교류형 플라즈마 디스플레이 패널의 유지 구동 장치의에너지 회수 회로
JP4953563B2 (ja) ディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法
KR100484175B1 (ko) 고효율 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100390887B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동회로
US7221334B2 (en) Energy recovery circuit of plasma display panel and driving apparatus of plasma display panel including energy recovery circuit
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20060006825A (ko) 플라즈마 디스플레이 패널을 위한 에너지 복구 디바이스
KR100508243B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100421673B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100490554B1 (ko) 자기 에너지를 이용한 플라즈마 디스플레이 패널의 에너지회수장치 및 이를 구비하는 플라즈마 디스플레이 패널의구동장치
US7355569B2 (en) Driving circuit of a plasma display panel
KR100519019B1 (ko) 플라즈마 디스플레이 패널의 구동장치
Kim et al. A cost effective PDP sustainer using two-winding transformer with hybrid operation
WO2009157181A1 (ja) プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置
KR100502349B1 (ko) 자기 에너지를 이용한 플라즈마 디스플레이 패널의 에너지회수 장치 및 이를 구비하는 플라즈마 디스플레이 패널의구동장치
KR20060004395A (ko) 플라즈마 디스플레이 패널 구동장치
KR20090111944A (ko) 플라즈마 디스플레이 패널의 에너지 회수 회로 및 이를적용한 플라즈마 디스플레이 패널의 에너지 회수 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee