CN110111740A - 显示面板充电时间的控制装置及其方法、电子设备 - Google Patents

Abstract

本申请实施例提供一种显示面板充电时间的控制装置及其方法、电子设备，涉及显示技术领域，解决显示面板采用同一充电时间时，部分亚像素出现充电过量或者充电不足的现象。该方法包括：在第k+1个消影时间的t0+k△t内将数据电压写入驱动晶体管的栅极。侦测驱动晶体管第二极的电压Vk_ji。在第k+1+r个消影时间中的t0+(k+r)△t内将数据电压写入至驱动晶体管的栅极。侦测驱动晶体管第二极的电压Vk+r_ji。判断△V＝Vk+r_ji‑Vk_ji是否小于或等于目标电压VT。当上述判断结果为△V≤VT时，上述亚像素的期望充电时间为T＝t0+k△t。当判断结果为△V＞VT时，重复执行上述充电步骤。

Description

显示面板充电时间的控制装置及其方法、电子设备

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板充电时间的控制装置及其方法、电子设备。

背景技术

有机发光二极管(organic light emitting diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。

为了对驱动晶体管的阈值电压进行补偿，需要在消影时间将数据电压写入至驱动OLED的像素电路中，对该像素电路进行充电，以通过侦测充电电压对阈值电压进行补偿。然而，受到制作工艺等因素的影响，显示面板各处的像素电路中TFT的阈值电压等参数不尽相同，充电过程中，TFT达到饱和状态的时间也不同，这样一来当采用同一充电时间时，部分亚像素会出现充电过量或者充电不足的现象。

发明内容

本申请的实施例提供一种显示面板充电时间的控制装置及其方法、电子设备，用于解决由于显示面板各处TFT的阈值电压不同，导致整个显示面板采用同一充电时间时，部分亚像素会出现充电过量或者充电不足的现象。

为达到上述目的，本申请的实施例采用如下技术方案：

本申请实施例提供的一方面，提供一种显示面板充电时间的控制方法，显示面板包括m行n列亚像素，每个亚像素包括发光器件和驱动晶体管。驱动晶体管的第二极与发光器件的阳极电连接。其中，m≥1，n≥1；m、n为正整数。上述方法包括：S101、在第k+1个消影时间中，设定充电时间T＝t0+k△t；在充电时间T＝t0+k△t内将数据电压写入至第j行第i列亚像素中驱动晶体管的栅极；当充电时间T＝t0+k△t结束时，侦测驱动晶体管第二极的电压Vk_ji。其中，t0为初始充电时间；1≤j≤m，1≤i≤n；k≥0；j、k为正整数。S102、在第k+1+r个消影时间中，设定充电时间T＝t0+(k+r)△t；在充电时间T＝t0+(k+r)△t内，将数据电压写入至第j行第i列的亚像素的驱动晶体管的栅极；当充电时间T＝t0+(k+r)△t结束时，侦测驱动晶体管第二极的电压Vk+r_ji；r≥1；r为正整数。S103、获取同一驱动晶体管在相邻两个消隐时间，驱动晶体管第二极的电压差△V＝Vk+r_ji-Vk_ji，并判断电压差△V与目标电压VT的大小。这样一来，通过在原本设定固定充电时间T＝t0的基础上，增加△t，判断两次侦测到的驱动晶体管第二极的差值是否小于或等于目标电压，可以确定出上述两次侦测到的驱动晶体管第二极的电压是否接近，如果△V＝V1_ji–V0_ji≤VT，则说明两次侦测到的驱动晶体管第二极的电压接近，此时说明在上述两次充电过程中，感测电容的电量已经接近或者在第二次充电时已经达到水平状态，感测电容的电量不会再进一步增加。所以此时可以选取前一次充电过程中设定的充电时间为该亚像素的期望充电时间。或者，当S103的判断结果为△V≤VT时，第j行第i列亚像素的期望充电时间为T＝t0+k△t。当S103的判断结果为△V＞VT时，重复执行S102和S103，且每重复执行一次时，k的数值增加1。此时，说明两次侦测到的驱动晶体管第二极的电压相差较大，此时说明在上述两次充电过程中，感测电容的电量还处于上升的阶段，驱动晶体管还未接近或达到饱和状态。因此需要在显示中接下来的消影时间内，重复上述充电过程，并且每重复一次，第j行第i列亚像素的充电时间可以在上一次充电时间的基础上增加时间△t。

综上所述，通过上述显示面板充电时间的控制方法，可以在多个消隐时间，逐渐增加一亚像素的驱动晶体管第二极的充电时间，使得驱动晶体管第二极的电压逐渐增加，以逐渐达到饱和状态。在此过程中，通过逐渐增加充电时间，可以获得驱动晶体管在接近饱和状态或者到达饱和状态时对应的充电时间，从而可以更为精确得获得驱动晶体管的期望充电时间。

可选的，上述方法还包括：S201、在第k+1个消影时间内，重复执行S101，且每重复执行一次时，i的数值不同，以获得第k+1个消影时间内第j行每个亚像素中驱动晶体管第二极的电压。S202、在第k+1+r个消影时间内，重复执行S102，且每重复执行一次时，i的数值不同，以获得第k+1+r个消影时间内第j行每个亚像素中驱动晶体管第二极的电压。S203、重复执行S103，且每重复执行一次时，i的数值不同，以获得第j行每个亚像素的期望充电时间。S204、获取第j行所有亚像素的充电时间中的最大值Tjmax，作为第j行亚像素的充电充电时间。这样一来，通过将第j行所有亚像素的充电时间中的最大值Tjmax作为第j行亚像素的充电时间Tj，可以使得第j行所有亚像素的充电时间为最小的合理充电时间。在该最小的合理充电时间内，即可以能够保证一行亚像素中各个亚像素均不会出现充电不足的现象，此外还可以避免由于第j行亚像素的充电时间大于上述Tjmax，导致第j行亚像素中所有的亚像素均出现充电过量的现象。

可选的，方法还包括：S301、在第k+1个消影时间内，重复执行S201，且每重复执行一次时，j的数值增加1，以获得第k+1个消影时间内q行中每一行的每个亚像素内的驱动晶体管第二极的电压。其中，j≤q≤m；q≥0，q为正整数。S302、在第k+2个消影时间内，当q＜m时，重复执行S201，且每重复执行一次时，q的数值增加1，以获得第k+2个消影时间内第q行之后，的至少一行亚像素中每一行的每个亚像素内的驱动晶体管第二极的电压。这样一来，当前一个消影时间未完成对所有行亚像素中各个驱动晶体管源极电压侦测时，可以在紧接着的后一个消影时间内，对上述未完成侦测的亚像素逐行进行侦测，从而可以确保所有行亚像素内的驱动晶体管源极电压均可以被侦测到。

可选的，上述方法还包括：将每一行亚像素的充电时间，并将每一行亚像素的充电时间进行存储。在此情况下，后续显示过程中在一消隐时间内，获取第j行亚像素的充电时间Tjmax，并在Tjmax内，将数据电压输入至第j行中各个亚像素内的驱动晶体管的栅极。由上述可知，此时驱动晶体管导通，第一电源电压对驱动晶体管第二极进行充电，从而减小该行亚像素出现充电过量或者充电不足的现象。

可选的，上述方法还包括：在第k+1个消影时间内，且在侦测驱动晶体管第二极的电压Vk_ji之前，将复位电压写入至第j行第i列亚像素中驱动晶体管的第二极。从而可以避免驱动晶体管的源极上残留的电压对侦测结果造成影响。

本申请实施例的另一方面，提供一种计算机可读介质，其上存储有计算机程序，计算机程序被执行时，实现如上所述的任意一种方法。该计算机可读介质具有与上述实施例提供的方法相同的技术效果，此处不再赘述。

本申请实施例的另一方面，提供一种电子设备，包括：处理器、存储器。存储器用于一个或多个程序。当一个或多个程序被处理器执行时，实现如上所述的任意一种方法。上述电子设备具有与上述实施例提供的方法相同的技术效果，此处不再赘述。

可选的，电子设备还包括显示面板，显示面板包括m行n列亚像素。每个亚像素包括：发光器件、驱动晶体管、感测晶体管、感测信号线、感测电容。驱动晶体管的第二极与发光器件的阳极电连接。感测晶体管的第一极与驱动晶体管的第二极电连接。感测信号线与感测晶体管的第二极电连接。感测电容的一端与感测信号线电连接，另一端接地。电子设备还包括源极驱动芯片、该源极驱动芯片与感测信号线和处理器电连接，用于根据感测电容的电容值，侦测在消隐时间内，驱动晶体管第二极的电压。在一图像帧内，当驱动晶体管导通后，第一电源电压和第二电源电压之间的电流通路导通，从而可以使得驱动晶体管产生的电流流过发光器件，从而可以驱动发光器件发光。在消隐时间内，数据电压传输至驱动晶体管的栅极。导通感测晶体管，并控制复位开关闭合，复位电压端的复位电压通过感测晶体管传输至驱动晶体管的第二极。复位过程结束后，复位开关打开。驱动晶体管的栅源电压Vgs＞Vth，驱动晶体管导通，第一电源电压对驱动晶体管的源极进行充电，使得驱动晶体管的源极电压逐渐增加。同时对感测信号线所电连接的感测电容进行充电，直至Vgs＝Vth，驱动晶体管处于饱和状态而截至。其中，驱动晶体管从导通到处于饱和状态的时间为具有该驱动晶体管的亚像素的充电时间。

可选的，亚像素还包括：写入晶体管和存储电容。写入晶体管第一极用于接受数据电压，第二极与驱动晶体管的栅极电连接。存储电容的一端与驱动晶体管的栅极电连接，另一端与驱动晶体管的第二极电连接。该亚像素进行显示时，写入晶体管导通，数据电压通过写入晶体管传输至驱动晶体管的栅极。在消影时间，写入晶体管导通，数据电压通过写入晶体管传输至驱动晶体管的栅极，当充电时间结束后，写入晶体管截止。

可选的，亚像素还包括复位开关。复位开关的一端与感测信号线电连接。复位开关的另一端与复位电压端电连接。复位电压端用于输出复位电压。在消影时间内，在对感测信号线所电连接的感测电容进行充电之前，控制复位开关闭合，复位电压端的复位电压通过感测晶体管传输至驱动晶体管的第二极，例如源极，从而避免驱动晶体管源极的电压对侦测结果的精度造成影响。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为本申请实施例提供的一种电子设备的结构示意图；

图1b为图1a中显示面板的结构示意图；

图2为图1b所示的亚像素内的像素电路的结构示意图；

图3为图2所示的像素电路与源极驱动信号和处理器的电连接示意图；

图4为本申请实施例提供的一种信号时序图；

图5为本申请实施例提供的一种显示面板充电时间的控制方法流程图；

图6为本申请实施例提供的另一种信号时序图；

图7为本申请实施例提供的另一种显示面板充电时间的控制方法流程图；

图8为本申请实施例提供的另一种显示面板充电时间的控制方法流程图；

图9为本申请实施例提供的一种显示面板的结构示意图。

附图标记:

01-电子设备；10-显示面板；11-中框；12-壳体；20-亚像素；30-源极驱动芯片；31-处理器。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

此外，本申请中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据附图中部件所放置的方位的变化而相应地发生变化。

本申请实施例提供一种电子设备。该电子设备包括例如电脑、电视、手机、平板电脑、个人数字助理(personal digital assistant，PDA)、车载电脑等。本申请的实施例对上述电子设备的具体形式不做特殊限制。

在此情况下，如图1a所示，上述电子设备01主要包括显示面板10、中框11以及壳体12。显示面板10安装于中框11上，中框11与壳体12相连接。其中，显示面板10具有显示面以及远离显示面的背面。

在本申请的实施例中，上述显示面板包括m行n列如图1b所示的亚像素20。其中，m≥1，n≥1；m、n为正整数。上述m行n列亚像素20所在的区域为有效显示区(active area，AA)。该AA区周边为非显示区。

需要说明的是，本申请实施例中，沿水平方向X排列成一排的亚像素20称为同一行亚像素，沿竖直方向Y排列成一排的亚像素20称为同一列亚像素。

每个亚像素20可以包括如图2所示的发光器件L。在本申请的一些实施例中，上述发光器件L可以为OLED。在此情况下，上述显示面板10为OLED显示面板。或者，发光器件L可以为微型发光二极管(mirco light emitting diode，mirco LED)。在此情况下，上述显示面板10为mirco LED显示面板。

此外，上述亚像素20还包括用于驱动发光器件L发光的像素电路。该像素电路包括如图2所示的写入晶体管M1、存储电容C2、驱动晶体管M3。

其中，驱动晶体管M3的栅极(gate，简称g)与写入晶体管M1的源极(source，简称s)电连接。驱动晶体管M3的第一极，例如漏极(drain，d)与第一电源电压ELVDD电连接。驱动晶体管M3的第二极，例如源极d与发光器件L的阳极(anode，简称a)电连接。上述发光器件L的阴极(cathode，简称c)与第二电源电压ELVSS电连接。

上述存储电容C2的第一端与驱动晶体管M3的栅极g电连接，另一端与驱动晶体管M3的源极s电连接。

在此情况下，在一图像帧内，当该亚像素20进行显示时，写入晶体管M1导通，数据电压Vdata通过写入晶体管M1传输至驱动晶体管M3的栅极g。此时，驱动晶体管M3导通后，第一电源电压ELVDD和第二电源电压ELVSS之间的电流通路导通，从而可以使得驱动晶体管M3产生的电流Ids流过发光器件L，从而可以驱动发光器件L发光。

其中，上述电流Isd＝1/2×μ×Cgi×W/L×(Vgs-Vth)²；

μ为驱动晶体管M3的载流子迁移率；Cgi为驱动晶体管M3的栅极g与沟道之间的电容；W/L为驱动晶体管M3的宽长比，Vth为驱动晶体管M3的阈值电压。由上式可知，发光器件L的亮度与驱动晶体管M3的Vth有关。

由于显示面板10各处的驱动晶体管M3的Vth存在差异，因此需要在相邻两图像帧之间的消影时间(blanking time)对各个驱动晶体管M3第二极，例如源极s的电压进行侦测，获取驱动晶体管M3的Vth，从而根据侦测结果在下一图像帧时通过调整数据电压Vdata的大小，实现Vth的补偿。

为了实现上述侦测过程，亚像素20的像素电路还包括如图2所示的感测晶体管M2、感测信号线SL、感测电容C1以及复位开关SW。

感测晶体管M2的第一极，例如漏极d与驱动晶体管M3的第二极，例如源极s电连接。该感测晶体管M2的第二极，例如源极s与感测信号线SL电连接。

此外，感测电容C1的第一端与感测信号线SL电连接，另一端接地。复位开关SW的一端与感测信号线SL电连接，该复位开关SW的另一端与复位电压端Vpresl电连接。该上述复位电压端Vpresl用于输出复位电压。

基于此，显示面板10还包括如图3所示的源极驱动芯片30。源极驱动芯片30与感测信号线SL电连接。在此情况下，源极驱动芯片30用于根据感测电容C1的电容值，侦测在消隐时间内，驱动晶体管M3第二极，例如源极s的电压。

基于图3所示的结构，通过感测信号线SL感测驱动晶体管M3第二极，例如源极s的电压的过程为：

首先，在上述消隐时间内，导通写入晶体管M1和感测晶体管M2。数据电压Vdata通过写入晶体管M1传输至驱动晶体管M3的栅极g。

此时，向复位开关SW如图4所示的控制信号SPRE，且该控制信号SPRE为高电平，以使得复位开关SW闭合。在复位开关SW期间，复位电压端Vpresl的复位电压通过感测晶体管M2传输至驱动晶体管M3的第二极，例如源极s。

在本申请的一些实施例中，上述复位电压端Vpresl输出的复位电压可以为0V，此时驱动晶体管M3的源极s为0V。从而对驱动晶体管M3的源极s进行复位，避免驱动晶体管M3的源极s上具有残留电压而影响侦测结果。

上述复位过程结束后，控制信号SPRE为如图4所示的低电平，复位开关SW打开。驱动晶体管M3的栅源电压Vgs＝Vdata＞Vth，驱动晶体管M3导通，第一电源电压ELVDD开始对驱动晶体管M3的源极s进行充电，使得驱动晶体管M3的源极s电压从而控制信号SPRE下降沿开始逐渐增加。同时与感测信号线SL电连接的感测电容C1的电量Q如图4所示也随之增加，直至Vgs＝Vth，驱动晶体管M3处于饱和状态而截至，对驱动晶体管M3的源极s进行充电的过程结束。

本申请中，驱动晶体管M3的源极s从开始充电到充电结束这段时间，可以称为具有上述驱动晶体管M3的亚像素20的如图4所示的充电时间Tc(charge time)。

当对驱动晶体管M3的源极s充电即将结束时，可以向源极驱动器30的信号控制端提供一控制信号SMP。该源极驱动器30检测到控制信号SMP的下降沿到来后，说明上述充电过程已经结束。此时，将图3中的写入晶体管M1和感测晶体管M2截止。

接下来，源极驱动芯片30中的模数转换器(analog to digital converter，ADC)可以将感测信号线SL所电连接的感测电容C1中充入的电压进行数模转换，并根据数模转换的结果得到在消隐时间内，驱动晶体管M3的源极s充电后的电压(即亚像素20的充电电压)，达到侦测亚像素20的充电电压的目的。

由于驱动晶体管M3处于饱和状态时源极s电压Vs＝Vg-Vth＝Vdata-Vth。因此可以通过上述侦测过程获得驱动晶体管M3的Vth，以在下一图像帧对该Vth进行补偿。

需要说明的是，本申请实施例中，上述写入晶体管M1、感测晶体管M2以及驱动晶体管M3中的任意一个晶体管均是该晶体管为N型晶体管为例进行的说明。在此情况下，该晶体管的第一极为漏极d，第二极为源极s。或者，在本申请的另一些实施例中，上述写入晶体管M1、感测晶体管M2以及驱动晶体管M3中的任意一个晶体管可以为P型晶体管。在此情况下，该晶体管的第一极为源极s，第二极为漏极d。以下为了方便说明，均是以写入晶体管M1、感测晶体管M2以及驱动晶体管M3中的任意一个晶体管为N型晶体管为例，进行的说明。

基于上述侦测过程，本申请实施例提供一种显示面板10充电时间的控制方法，以获得每个亚像素在上述侦测过程中的充电时间Tc。

上述显示面板充电时间的控制方法包括如图5所示的S101～S103。

S101、在第k+1个消影时间中，设定充电时间T＝t0+k△t。在该充电时间T＝t0+k△t内将数据电压Vdata写入至第j行第i列亚像素20中驱动晶体管M3的栅极g。当充电时间T＝t0+k△t结束时，侦测驱动晶体管M3第二极，例如源极s的电压Vk_ji。其中，t0为初始充电时间；1≤j≤m，1≤i≤n；k≥0；j、k为正整数。

在本申请的一些实施例中，当驱动晶体管M3导通时，将对驱动晶体管M3的源极s进行充电，直至驱动晶体管M3截止这段时间成为驱动晶体管M3的饱和充电时间。上述初始充电时间t0可以小于或者接近该饱和充电时间。

由上述可知，为了提高侦测结果的精度，上述控制方法还包括：在第k+1个消影时间中，侦测驱动晶体管M3源极s的电压Vk_ji之前，将复位电压端Vpresl提供的复位电压写入至第j行第i列亚像素20中驱动晶体管M3的源极s。从而可以避免驱动晶体管M3的源极s上残留的电压对侦测结果造成影响。

在此情况下，如图6所示，当控制信号SPRE输入低电平时，上述复位过程结束。此时，可以执行上述S101开始向一亚像素20中驱动晶体管M3的源极s进行充电。

示例的，以k＝0为例。在显示面板10显示过程中的第一个消影时间内，设定一亚像素20，例如第j行第i列亚像素20的充电时间T＝t0+k△t＝t0。

接下来，在设定的充电时间T＝t0内，将数据电压Vdata写入至第j行第i列亚像素中驱动晶体管M3的栅极g。由上述可知，此时驱动晶体管M3导通，第一电源电压ELVDD对驱动晶体管M3的源极s进行充电。驱动晶体管M3源极电压Vs逐渐增大，如图6所示，感测电容C1的电量Q也逐渐增大。

接下来，由上述可知，可以通过向源极驱动芯片30提供如图4所示的控制信号SMP。该源极驱动器30检测到控制信号SMP的下降沿到来后，说明充电时间T＝t0结束。由于上述初始充电时间t0可以小于或者接近该饱和充电时间，因此当设定的充电时间T＝t0结束时，驱动晶体管M3并未处于饱和状态或者接近饱和状态。

接下来，通过上述感测信号线SL以及源极驱动芯片30侦测驱动晶体管M3源极s的电压V0_ji。

需要说明的是，上述是以k＝0为例对执行S101的过程进行的说明。当k选取其他数值时，侦测过程同上所述，此处不再赘述。

S102、在第k+1+r个消影时间中，设定充电时间T＝t0+(k+r)△t。在充电时间T＝t0+(k+r)△t内，将数据电压Vdata写入至第j行第i列的亚像素20的驱动晶体管M3的栅极g。当充电时间T＝t0+(k+r)△t结束时，侦测驱动晶体管M3第二极，例如源极s的电压Vk+r_ji；r≥1；r为正整数。

示例的，在k＝0，r＝1的情况下，在显示面板10显示过程中的第二个消影时间内，设定第j行第i列亚像素20的充电时间为T＝t0+(k+r)△t＝t0+△t。即在S101中的充电时间T＝t0的基础上增加了时间△t。

接下来，在设定的充电时间T＝t0+△t内，将数据电压Vdata写入至第j行第i列亚像素中驱动晶体管M3的栅极g。由上述可知，此时驱动晶体管M3导通，第一电源电压ELVDD对驱动晶体管M3的源极s进行充电。驱动晶体管M3源极电压Vs继续增大，如图6所示，感测电容C1的电量Q也继续增大。

接下来，同理可得，可以再次向源极驱动芯片30提供如图4所示的控制信号SMP。该源极驱动器30检测到控制信号SMP的下降沿到来后，说明充电时间T＝t0+△t结束。

接下来，通过上述感测信号线SL以及源极驱动芯片30侦测驱动晶体管M3源极s的电压V1_ji。

需要说明的是，上述是r＝1为例进行的说明。当r＝2时，上述S102可以在第三个消影时间进行。r＝3时，上述S102可以在第四个消影时间进行，以此类推本申请对此不作限定。因此，执行S102时所在的消影时间可以与执行S101时所在的消影时间连续，也可以不连续，本申请对此不做限定。

S103、获取同一驱动晶体管M3在相邻两个消隐时间，驱动晶体管M3第二极，例如源极s的电压差△V＝Vk+r_ji-Vk_ji，并判断电压差△V与目标电压VT的大小。

需要说明的是，由上述可知执行S102时所在的消影时间可以与执行S101时所在的消影时间连续，也可以不连续。因此，这里的同一驱动晶体管M3在相邻两个消隐时间是指，当时间最近的两个消隐时间均对同一个亚像素20中的驱动晶体管M3源极s的电压进行侦测时，上述两个消影时间为相邻的两个消隐时间。

例如，执行S101时，在第一个消隐时间对第j行第i列的亚像素20驱动晶体管M3源极s的电压进行侦测。在执行S102时，在第三个消隐时间对第j行第i列的亚像素20驱动晶体管M3源极s的电压进行侦测。那么上述第一个消隐时间和第三个消隐时间均对同一个亚像素20，即上述第j行第i列的亚像素20源极s的电压进行侦测，所以第一个消隐时间和第三个消隐时间为S103中同一驱动晶体管M3在相邻两个消隐时间。

此外，当S103的判断结果为△V≤VT时，可以确定出第j行第i列亚像素20的期望充电时间为T＝t0+k△t。

示例的，当k＝0，r＝1时，△V＝V1_ji–V0_ji≤VT，因此，第j行第i列亚像素20的期望充电时间为执行上述S102时，设定的充电时间T＝t0。

在本申请的一些实施例中，上述目标电压VT可以设置在0V～3V的范围内。在本申请的一些实施例中，考虑到电路中IC以及其他电子器件导致的误差，上述目标电压VT可以接近0V。

这样一来，通过在原本设定固定充电时间T＝t0的基础上，增加△t，判断两次侦测到的驱动晶体管M3源极s的差值是否小于或等于目标电压VT，可以确定出上述两次侦测到的驱动晶体管M3源极s的电压是否接近，如果△V＝V1_ji–V0_ji≤VT，则说明两次侦测到的驱动晶体管M3源极s的电压接近，此时说明在上述两次充电过程中，感测电容C1的电量Q如图6所示，已经接近或者在第二次充电时已经达到水平状态，感测电容C1的电量Q不会再进一步增加。所以此时可以选取前一次充电过程中设定的充电时间，例如T＝t0为该亚像素20的期望充电时间。

或者，当S103的判断结果为△V＞VT时，重复执行上述S102和上述S103，且每重复执行一次时，k的数值增加1。

当S103的判断结果为△V＞VT时，说明两次侦测到的驱动晶体管M3源极s的电压相差较大，此时说明在上述两次充电过程中，感测电容C1的电量Q如图6所示还处于上升的阶段，驱动晶体管M3还未接近或达到饱和状态。因此需要在显示中接下来的消影时间内，重复上述充电过程，并且每重复一次，第j行第i列亚像素20的充电时间可以在上一次充电时间的基础上增加时间△t。

示例的，当k的初始值为0时，在第一次重复执行S102时，k＝1。此时，在r＝1的情况下，在显示面板10显示过程中的第三个消影时间内，设定第j行第i列亚像素20的充电时间T＝t0+(k+r)△t＝t0+2△t＝t0+△t+△t。

同理可得，在设定的充电时间T＝t0+2△t内，通过第一电源电压ELVDD对驱动晶体管M3的源极s进行充电。当源极驱动器30检测到控制信号SMP的下降沿到来后，说明充电时间T＝t0+2△t结束，侦测驱动晶体管M3源极s的电压V2_ji。

接下来，重复执行S103，判断△V＝V2_ji–V1_ji是否小于或等于目标电压VT，如果小于那么，可以确定出第j行第i列亚像素20的期望充电时间为T＝t0+k△t＝t0+△t。

如果△V＝V2_ji–V1_ji＞VT，仍然重复上述步骤，使得第j行第i列亚像素20的充电时间继续增加△t，直至S103的判断结果为△V≤VT，此时第j行第i列亚像素20期望充电时间为如图6所示的T＝t0+k△t。

综上所述，通过上述显示面板10充电时间的控制方法，可以在多个消隐时间，逐渐增加一亚像素20的驱动晶体管M3的源极s的充电时间，使得驱动晶体管M3的源极s的电压逐渐增加，以逐渐达到饱和状态。在此过程中，通过逐渐增加充电时间，可以获得驱动晶体管M3在接近饱和状态或者到达饱和状态时对应的充电时间，从而可以更为精确得获得驱动晶体管M3的期望充电时间。

此外，通过上述方法可以单独获得一个亚像素20的期望充电时间。进而能够避免所有亚像素20采用同一充电时间，导致过充或充电不足的问题。

需要说明的是，上述S101、S102、S103仅作为步骤的标号，并不对步骤的先后顺序进行限定。

在此基础上，本申请实施例提供的显示面板充电时间的控制方法还包括如图7所示的S201～S204。

S201、在第k+1个消影时间内，重复执行S101，且每重复执行一次时，i的数值不同，以获得第k+1个消影时间内第j行每个亚像素20中驱动晶体管M3第二极，例如源极s的电压。

示例的，当k＝0时，在第一个消影时间内，通过执行上述S201，可以获得在第一消影时间内，第j行每个亚像素20中驱动晶体管M3源极s的电压(V0_j1、V0_j2、V0_j3……V0_jn)。

S202、在第k+1+r个消影时间内，重复执行S102，且每重复执行一次时，i的数值不同，以获得第k+1+r个消影时间内第j行每个亚像素中驱动晶体管第二极的电压。

示例的，当k＝0，r＝1时，在第二个消影时间内，通过执行上述S202，可以获得在第二消影时间内，第j行每个亚像素20中驱动晶体管M3源极s的电压(V1_j1、V1_j2、V1_j3……V1_jn)。

S203、重复执行S103，且每重复执行一次时，i的数值不同，以获得第j行每个亚像素20的充电时间。

示例的，将同一驱动晶体管M3在相邻两个消隐时间，例如将第二个消影时间和第一个消影时间中，同一个亚像素20中的驱动晶体管M3源极s的电压差和上述目标电压VT进行比对，比对方式同上所述，同理可以最终确定出第j行每个亚像素20的期望充电时间(Tj1、Tj2、Tj3……Tj4)。每一次比对过程以及单个亚像素20的期望充电时间的确定过程同上所述，此处不再赘述。

S204、获取第j行所有亚像素20的充电时间中的最大值Tjmax，作为第j行亚像素的期望充电时间。

即该第j行亚像素20的期望充电时间Tj＝Tjmax＝max(Tj1、Tj2、Tj3……Tj4)。这样一来，通过将第j行所有亚像素20的充电时间中的最大值Tjmax作为第j行亚像素的充电时间Tj，可以使得第j行所有亚像素20的充电时间为最小的合理充电时间。

在该最小的合理充电时间内，即可以能够保证一行亚像素20中各个亚像素20均不会出现充电不足的现象，此外还可以避免由于第j行亚像素20的充电时间大于上述Tjmax，导致第j行亚像素20中所有的亚像素20均出现充电过量的现象。

此外，当对位于同一行的各个亚像素20采用一个充电时间，例如上述期望充电时间Tj时，能够避免对每个亚像素20单独采用一个充电时间，导致充电控制过程复杂。

需要说明的是，上述S201、S202、S203以及S204仅作为步骤的标号，并不对步骤的先后顺序进行限定。

在此基础上，为了获得每一行亚像素20期望充电时间，本申请实施例中，还可以逐行对每一行亚像素20中驱动晶体管M3源极s的电压进行侦测。为了实现逐行侦测，上述显示面板充电时间的控制方法还包括如图8所示的S301、S302。

S301、在第k+1个消影时间内，重复执行S201，且每重复执行一次时，j的数值增加1，以获得第k+1个消影时间内q行中每一行的每个亚像素20内的驱动晶体管M3第二极，例如源极s的电压。其中，j≤q≤m；q≥0，q为正整数。

示例的，当k＝0，q＝2，j的初始值为1时，上述步骤可以为在第一个消影时间内，重复执行S201，且每重复执行一次时，j的数值增加1。当重复两次上述S201后，可以获得第一个消影时间内相邻的2行，例如第一行和第二行亚像素20中，每一行的每个亚像素20内的驱动晶体管M3源极s的电压。

因此，q数值的设定，为在第一个消影时间内，能够逐行侦测每一行的每个亚像素20内的驱动晶体管M3源极s的电压的亚像素20的行数。

在逐行侦测的过程中，每一行的每个亚像素20内的驱动晶体管M3源极s的电压，可以通过如图9所示的一条感测信号线SL传输至源极驱动芯片30中。在此情况下，同一列亚像素20可以连接同一条感测信号线SL。

S302、在第k+2个消影时间内，当q＜m时，重复执行S201，且每重复执行一次时，q的数值增加1，以获得第k+2个消影时间内第q行之后，的至少一行亚像素20中每一行的每个亚像素20内的驱动晶体管M3第二极，例如源极s的电压。

示例的，当k＝0，q＝2时，在第二个消影时间，重复执行S201，且每重复执行一次时，q的数值增加1，从而可以获得第二个消影时间内第二行亚像素20以后的至少一行亚像素20中每个亚像素20内的驱动晶体管M3源极s的电压。这样一来，当前一个消影时间未完成对所有行亚像素20中各个驱动晶体管M3源极s电压侦测时，可以在紧接着的后一个消影时间内，对上述未完成侦测的亚像素20逐行进行侦测，从而可以确保所有行亚像素20内的驱动晶体管M3源极s电压均可以被侦测到。

需要说明的是，上述S301、S302仅作为步骤的标号，并不对步骤的先后顺序进行限定。

基于此，可以通过上述方法获得每一行亚像素20的期望充电时间(T1、T2、T3……Tm)。接下来，将每一行亚像素20的期望充电时间(T1、T2、T3……Tm)进行存储。

在此情况下，后续显示过程中在一消隐时间内，可以直接读取任意一行，例如第j行亚像素20的期望充电时间Tj＝Tjmax，并在Tj内，将数据电压Vdata输入至第j行中各个亚像素20内的驱动晶体管M3的栅极g。由上述可知，此时驱动晶体管M3导通，第一电源电压ELVDD对驱动晶体管M3的源极s进行充电，从而减小该行亚像素20出现充电过量或者充电不足的现象。

需要说明的，上述获取每一行亚像素20的期望充电时间(T1、T2、T3……Tm)的步骤可以在电子设备01出厂之前，也可以在电子设备01销售后，用户的使用过程中进行，本申请对此不做限定。

本申请的一些实施例提供一种计算机可读介质，其上存储有计算机程序，上述计算机程序被执行时，实现如上所述的任意一种方法。

此外，本申请实施例提供的电子设备01还包括存储器，以及如图3所示的处理器31，该处理器31与源极驱动芯片30电连接。存储器用于一个或多个程序。当上述一个或多个程序被处理器31执行时，实现如上所述的任意一种方法。

在本申请的一些实施例中，上述处理器31可以为现场可编程门阵列(fieldprogrammable gate array，FPGA)芯片。或者，在本申请的另一些实施例中，上述处理器31可以为中央处理器(central processing unit，CPU)。

本领域普通技术人员可以理解：前述的存储器包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示面板充电时间的控制方法，其特征在于，所述显示面板包括m行n列亚像素，每个亚像素包括发光器件和驱动晶体管；所述驱动晶体管的第二极与所述发光器件的阳极电连接；其中，m≥1，n≥1；m、n为正整数；

所述方法包括：

S101、在第k+1个消影时间中，设定充电时间T＝t0+k△t；在充电时间T＝t0+k△t内将数据电压写入至第j行第i列亚像素中驱动晶体管的栅极；当充电时间T＝t0+k△t结束时，侦测所述驱动晶体管第二极的电压Vk_ji；

其中，t0为初始充电时间；1≤j≤m，1≤i≤n；k≥0；j、k为正整数；

S102、在第k+1+r个消影时间中，设定充电时间T＝t0+(k+r)△t；在充电时间T＝t0+(k+r)△t内，将数据电压写入至第j行第i列的亚像素的驱动晶体管的栅极；当充电时间T＝t0+(k+r)△t结束时，侦测所述驱动晶体管第二极的电压Vk+r_ji；r≥1；r为正整数；

S103、获取同一驱动晶体管在相邻两个消隐时间，所述驱动晶体管第二极的电压差△V＝Vk+r_ji-Vk_ji，并判断所述电压差△V与目标电压VT的大小；

当S103的判断结果为△V≤VT时，所述第j行第i列亚像素的期望充电时间为T＝t0+k△t；

当S103的判断结果为△V＞VT时，重复执行所述S102和所述S103，且每重复执行一次时，k的数值增加1。

2.根据权利要求1所述的显示面板充电时间的控制方法，其特征在于，所述方法还包括：

S201、在第k+1个消影时间内，重复执行所述S101，且每重复执行一次时，i的数值不同，以获得第k+1个消影时间内第j行每个亚像素中驱动晶体管第二极的电压；

S202、在第k+1+r个消影时间内，重复执行所述S102，且每重复执行一次时，i的数值不同，以获得第k+1+r个消影时间内第j行每个亚像素中驱动晶体管第二极的电压；

S203、重复执行所述S103，且每重复执行一次时，i的数值不同，以获得第j行每个亚像素的期望充电时间；

S204、获取第j行所有亚像素的充电时间中的最大值Tjmax，作为第j行亚像素的期望充电时间。

3.根据权利要求2所述的显示面板充电时间的控制方法，其特征在于，所述方法还包括：

S301、在第k+1个消影时间内，重复执行所述S201，且每重复执行一次时，j的数值增加1，以获得第k+1个消影时间内q行中每一行的每个亚像素内的驱动晶体管第二极的电压；其中，j≤q≤m；q≥0，q为正整数；

S302、在第k+2个消影时间内，当q＜m时，重复执行所述S201，且每重复执行一次时，q的数值增加1，以获得第k+2个消影时间内第q行之后，的至少一行亚像素中每一行的每个亚像素内的驱动晶体管第二极的电压。

4.根据权利要求3所述的显示面板充电时间的控制方法，其特征在于，所述方法还包括：

将每一行亚像素的充电时间进行存储；

在一消隐时间内，至少获取第j行亚像素的充电时间Tjmax，并在Tjmax内，将数据电压输入至第j行中各个亚像素内的驱动晶体管的栅极。

5.根据权利要求1-4任一项所述的显示面板充电时间的控制方法，其特征在于，所述方法还包括：

在第k+1个消影时间内，且在侦测所述驱动晶体管第二极的电压Vk_ji之前，将复位电压写入至第j行第i列亚像素中驱动晶体管的第二极。

6.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述计算机程序被执行时，实现如权利要求1-5任一项所述的方法。

7.一种电子设备，其特征在于，包括：处理器、存储器；所述存储器用于一个或多个程序；

当所述一个或多个程序被所述处理器执行时，实现如权利要求1-5任一项所述的方法。

8.根据权利要求7所述的电子设备，其特征在于，所述电子设备还包括显示面板，所述显示面板包括m行n列亚像素；其中，m≥1，n≥1；m、n为正整数；每个所述亚像素包括：

发光器件；

驱动晶体管，所述驱动晶体管的第二极与所述发光器件的阳极电连接；

感测晶体管，所述感测晶体管的第一极与所述驱动晶体管的第二极电连接；

感测信号线，与所述感测晶体管的第二极电连接；

感测电容，一端与所述感测信号线电连接，另一端接地；

所述电子设备还包括源极驱动芯片；所述源极驱动芯片与所述感测信号线和所述处理器电连接，用于根据所述感测电容的电容值，侦测在消隐时间内，驱动晶体管第二极的电压。

9.根据权利要求8所述的电子设备，其特征在于，所述亚像素还包括：

写入晶体管，所述写入晶体管的第一极用于接受数据电压，第二极与所述驱动晶体管的栅极电连接；

存储电容，所述存储电容的一端与所述驱动晶体管的栅极电连接，另一端与所述驱动晶体管的第二极电连接。

10.根据权利要求8所述的电子设备，其特征在于，所述亚像素还包括复位开关；

所述复位开关的一端与所述感测信号线电连接；所述复位开关的另一端与复位电压端电连接；所述复位电压端用于输出复位电压。