KR100733311B1 - 플라즈마 디스플레이 장치 및 그 구동방법 - Google Patents

플라즈마 디스플레이 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100733311B1
KR100733311B1 KR1020050077414A KR20050077414A KR100733311B1 KR 100733311 B1 KR100733311 B1 KR 100733311B1 KR 1020050077414 A KR1020050077414 A KR 1020050077414A KR 20050077414 A KR20050077414 A KR 20050077414A KR 100733311 B1 KR100733311 B1 KR 100733311B1
Authority
KR
South Korea
Prior art keywords
voltage
setup
scan
switch
sustain
Prior art date
Application number
KR1020050077414A
Other languages
English (en)
Other versions
KR20070023142A (ko
Inventor
정해영
안병남
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050077414A priority Critical patent/KR100733311B1/ko
Priority to EP06291336A priority patent/EP1758081A3/en
Priority to US11/466,635 priority patent/US20070046578A1/en
Priority to JP2006226237A priority patent/JP2007058219A/ja
Publication of KR20070023142A publication Critical patent/KR20070023142A/ko
Application granted granted Critical
Publication of KR100733311B1 publication Critical patent/KR100733311B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Abstract

본 발명은 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것으로서, 그 장치는 스캔 IC와, 스캔 IC로 셋업신호를 인가하는 셋업구동부와, 스캔 IC로 셋다운신호를 인가하는 셋다운구동부; 및 패널과 공진회로를 형성하는 인덕터를 구비하는 에너지회수부를 포함하며, 에너지 회수부의 인덕터의 일단과 스캔 IC는 직접적으로 연결되며, 셋업구동부와 스캔 IC도 직접적으로 연결되도록 구성되어, 셋업 신호 또는 셋 다운신호가 역류하는 것을 방지하는 차단 스위치 없이도 셋업 신호 및 셋 다운 신호를 안정적으로 공급할 수 있다.
플라즈마 디스플레이 패널, 차단 스위치, 서스테인 전압

Description

플라즈마 디스플레이 장치 및 그 구동방법{Plasma display panel device and the operating method of the same}
도 1 은 일반적인 플라즈마 디스플레이 패널의 구조가 도시된 도,
도 2 는 플라즈마 디스플레이 패널을 구동하기 위한 구동 파형이 도시된 도,
도 3 은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 회로가 도시된 도,
도 4 는 본 발명에 의한 플라즈마 디스플레이 장치가 도시된 도,
도 5a 내지 도5e 는 본 발명에 의한 플라즈마 디스플레이 장치에 의해 형성되는 전류 패스가 도시된 도,
도 6a 내지 도 6b 는 본 발명에 의한 플라즈마 디스플레이 장치에 의해 형성된 구동 파형의 실시예가 도시된 도,이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 셋업 구동부 20: 셋다운 구동부
30: 스캔 구동부 40: 서스테인 구동부
ER: 에너지 회수부
본 발명은 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것으로써, 특히 플라즈마 디스플레이 패널 구동시 사용되는 전원의 종류를 줄이고 차단 스위치 없이도 안정적인 셋업 신호 및 셋 다운신호 인가가 가능한 플라즈마 디스플레이 장치 및 그 구동방법에 관한 것이다.
플라즈마 디스플레이 패널은 패널 내부의 가스를 방전시켜 발생하는 진공자외선(VUV)이 패널 내부의 형광체와 충돌하여 빛을 발생시키는 표시장치이다. 플라즈마 디스플레이 패널은 도 1 에 도시된 바와 같이 크게 전면기판(A)과 배면기판(B)으로 이루어진다.
상기 전면기판(A)에는 순차적으로 형성되는 스캔 전극(1) 및 서스테인 전극(2)과, 상기 스캔 전극 및 서스테인 전극위에 적층되는 유전체층(3)과, 상기 유전체층 상에 형성되는 유전체 보호층(4)으로 이루어진다.
상기 스캔 전극(1) 및 서스테인 전극(2)는 각각 상대적으로 넓은 폭을 가지고 가시광을 투과하기 위하여 투명 전극 물질(ITO)로 이루어진 투명 전극(1a, 2a)과, 상대적으로 좁은 폭을 가지며 상기 투명 전극의 면저항을 보상하기 위하여 구비되는 금속 물질로 이루어진 버스 전극(1b, 2b)으로 구성된다.
상기 스캔 전극(1) 및 서스테인 전극(2)으로 플라즈마 디스플레이 패널 구동을 위한 구동신호가 공급되면, 상기 유전체층(3)에는 벽전하가 축적되고, 상기 유전체층 보호막(4)은 스퍼터링에 의한 상기 유전체층(3)의 손상을 방지하고 2차 전자의 방출 효율을 높인다.
상기 배면기판(B)에는 상기 스캔 전극(1) 및 서스테인 전극(2)과 직교하도록 어드레스 전극(6)이 형성되고, 상기 어드레스 전극 위로 벽전하가 축적되는 유전체층(8)이 순차적으로 형성된다.
상기 유전체층(8) 상에는 방전 공간을 구획하는 격벽(7) 및 상기 격벽의 측면 및 상기 방전 공간 저면부에 도포되고 방전에 의해 발생되는 자외선에 의해 여기 발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하는 형광체(9)가 형성된다.
상기 플라즈마 디스플레이 패널은 열 방향으로 배열되어 있는 복수의 어드레스 전극(X) 및 행 방향으로 배열되어 있는 복수의 스캔 전극(Y) 및 서스테인 전극(Z)간 방전을 일으켜 화면을 표시한다.
상기와 같이 구성되는 플라즈마 디스플레이 패널에 화상을 표시하기 위하여 하나의 프레임을 발광 횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 상기 각 서브필드는 도 2 에 도시된 바와 같이, 리셋 기간(R), 어드레스 기간(A), 서스테인 기간(S)으로 이루어진다.
리셋 기간(R)동안 스캔 전극(Y)으로 인가되는 리셋 신호를 살펴보면, 상기 셋업 리셋 신호(R_up)은 그라운드 레벨(GND)을 기준으로 일정 전압까지 상승한 이 후에 램프 파형의 형태를 띄면서 셋업 전압(Vsetup)까지 상승한다. 셋 다운 리셋 신호(R_dn)의 경우에는 소정의 전압까지 감소후, 셋 다운 전압(Vsetdn)까지 램프 파형의 형태를 띄면서 감소한다.
상기 리셋 기간(R)동안에는 리셋 기간 전체 또는 일부 구간에서 방전셀 내부에 벽전하 형성을 활성화시키기 위하여 부극성의 바이어스 전압이 서스테인 전극(Z)으로 인가되기도 한다.
어드레스 기간(A)동안 스캔 전극(Y)으로는 스캔 전압(Vsc)이 인가되어 상기 스캔 전극은 스캔 바이어스 전압(Vby)을 유지한다. 이때, 상기 리셋 기간(R) 종료시 상기 스캔 전극(Y)으로는 부(-)극성의 셋다운 전압(Vsetdn)이 인가되는 상태이므로, 상기 스캔 전극으로는 상기 셋다운 리셋 신호(R_dn)의 최저 전압 레벨(Vsetdn)인 상태에서 스캔 전압이 인가된다.
이때, 어드레스 전극(X)으로 영상 데이터에 따른 데이터 펄스(dp)가 인가되면, 상기 스캔 전극(Y)으로는 상기 데이터 펄스와 대향해서 스캔 펄스(scp)가 인가되는데 상기 스캔 펄스가 인가되면 상기 스캔 전극은 최저 스캔 전압(-Vy)까지 전압이 감소한다.
상기 데이터 펄스(dp)와 스캔 펄스(scp)가 인가되면, 상기 스캔 전극(Y)과 어드레스 전극(X)간에는 어드레스 방전이 발생되는데, 이때 상기 서스테인 전극(Z)으로는 상기 전극(X, Y)간 어드레스 방전을 강화하기 위하여 부(-)극성의 바이어스 전압을 인가하기도 한다.
서스테인 기간(S)이 시작되면 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 교번되게 서스테인 펄스(sus)가 인가된다. 상기 서스테인 펄스가 인가되면 상기 스캔 전극과 서스테인 전극 사이에서는 방전이 발생되어 화상이 표시된다.
상기와 같이 플라즈마 디스플레이 패널을 구동하기 위해서는 도 3 에 도시된 바와 같이, 셋업 신호(R_up)를 인가하기 위해 구비되는 셋업 구동부(1)와, 셋 다운 신호(R_dn)를 인가하기 위해 구비되는 셋 다운 구동부(2)와, 스캔 전압(Vsc)을 인가하는 스캔 구동부(3)와, 패널에 저장된 무효 전류를 회수하여 이를 재사용하는 에너지 회수부(ER)와, 상기 에너지 회수부와 연결되어 서스테인 펄스를 인가하기 위해 구비되는 서스테인 구동부(4)가 구비된다.
상기 도 3 에 도시된 회로는 상기 스캔 전극(Y)으로 인가되는 구동파형을 형성하기 위한 회로물이다.
상기 셋업 구동부(1)에 구비되고, 외부 전원(Vsetup)과 연결된 셋 업 스위치(SET_UP)가 도통되면 램프 파형의 셋업 신호(R_up)가 인가된다.
상기 셋 다운 구동부(2)에 구비되고, 외부 전원(-Vy)과 연결된 셋 다운 스위치(SET_DN)가 도통되면 셋 다운 신호(R_dn)가 인가된다.
어드레스 기간(A)이 시작되면 상기 스캔 구동부(3)에 구비된 스캔 스위치(SCAN)가 도통되면 패널로 스캔 전압(Vsc)이 인가되어 상기 스캔 전극(Y)은 스캔 바이어스 전압(Vby)을 가지게 된다.
상기 스캔 전극(Y)으로 스캔 펄스(scp)를 인가하기 위해서는 스캔 펄스 스위치(SW)가 도통되면 상기 스캔 전극으로는 스캔 최저 전압(-Vy)가 인가된다.
여기서 상기 셋다운 전압(Vsetdn)과 상기 스캔 최저 전압(-Vy)는 동일하게 형성될 수도 있고 다르게 형성될 수도 있는데, 본 명세서에서는 상기 셋다운 전압과 스캔 최저 전압이 동일하다고 가정하고 기술하나 상기 셋다운 전압과 스캔 최저 전압은 수V 내지 수십V 범위에서 다르게 형성될 수 있다.
서스테인 펄스(sus)를 인가하기 위해서는 상기 에너지 회수부(ER)에 구비된 스위치(ER_UP 내지 ER_DN)와 서스테인 구동부(40)에 구비된 스위치(SUS_UP 내지 SUS_DN)의 온/오프 타이밍을 조정하여 서스테인 펄스를 인가한다.
이때, 상기 서스테인 구동부(40)의 스위치는 각각 서스테인 전압(Vs)을 인가하는 전압원과 기저 전압(GND)과 연결되어 있으므로, 상기 서스테인 펄스(sus)의 고전위 전압은 서스테인 전압(Vs)의 크기를 가지고 저전위 전압은 기저 전압(GND)을 가지게 된다.
상기와 같은 회로에 있어서, 셋업 신호(R_up) 또는 셋 다운 신호(R_dn), 스캔 펄스(scp)를 인가함에 있어서 전류가 역류하여 신호 왜곡이 발생될 수 있다.
즉, 상기 셋업 스위치(SET_UP)가 도통되면 상기 셋업 스위치로부터 스캔 IC를 거쳐 패널로 이르는 전류 패스가 형성되어 셋업 신호(R_up)가 인가되는데, 이때 상기 셋업 스위치를 통과한 전류가 상기 서스테인 구동부(40)로 흐를 수 있다.
이 경우, 상기 스캔 전극(Y)으로 정상적인 셋업 신호(R_up)가 인가될 수 없으므로, 별도의 스위치(PASS_BOTTOM)를 구비하여 상기 역류하는 전류를 차단한다.
상기 제 1 차단 스위치(PASS_BOTTOM)가 상기 셋업 구동부(10)와 서스테인 구동부(40) 사이에 구비되면 상기 셋업 스위치(SET_UP)가 도통되어도 상기 셋업 스위치를 통과한 전류가 서스테인 구동부(40)로 역류하지 않아 상기 셋업 신호가 왜곡 이 감소된다.
또한 상기 셋 다운 신호(R_dn) 인가시에도 상기 셋다운 스위치(SET_DN)가 도통되면 상기 패널의 전압이 셋다운 전압(Vsetdn=-Vy)까지 감소해야 한다.
그러나 상기 셋다운 스위치(SET_DN)가 상기 서스테인 구동부(40)와 연결되므로 상기 패널로부터 상기 서스테인 구동부의 제 2 서스테인 스위치(SUS_DN)으로의 전류 패스(Idn)가 형성되어 정상적인 셋다운 신호(R_dn)인가가 되지 않는다.
또한 스캔 펄스(scp) 인가시에도 상기 스캔 펄스 스위치(SW)가 도통되어도 상기 패널로부터 제 2 서스테인 스위치(SUS_DN)로의 전류 패스(Idn)가 형성되어 스캔 펄스가 스캔 최저 전압(-Vy)까지 도달하지 못하게 된다.
이를 방지하기 위하여 제 2 차단 스위치(PASS_TOP)가 상기 셋업 구동부(10)와 스캔 구동부(30) 사이에 구비되면 셋다운 신호(R_dn) 또는 스캔 펄스(scp) 인가시 상기 패널로부터 제 2 서스테인 스위치(SUS_DN)로의 전류 패스(Idn)가 차단되므로 신호 왜곡을 줄일 수 있다.
상기 제 1 내지 제 2 차단 스위치(PASS_BOTTOM, PASS_TOP)의 경우에는 서스테인 펄스(sus) 형성시 공진 전류 및 방전전류가 모두 흐르게 되므로 대용량의 스위치를 병렬로 연결하여 사용한다.
상기와 같이 대용량의 스위치를 병렬로 연결하여 사용하는 경우 신호 왜곡이 발생할 수 있을 뿐만 아니라, 상기 회로상에 존재하는 기생 저항 성분 및 스위칭 소자에 의한 전압 강하 성분이 커지게 되므로 상기 에너지 회수부(ER)의 회수율이 감소하여 플라즈마 디스플레이 패널의 소비 전력이 증가할 수 있다.
또한 사용되는 스위치의 개수가 증가하면 회로의 크기가 커져 회로가 실장되는 보드의 사이즈가 증가해야 하고 이에 따라 회로 구성에 소요되는 비용이 증가된다는 문제점이 추가로 발생하게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 임의의 정극성 전압과 부극성 전압을 사용하여 플라즈마 디스플레이 패널을 구동하기 위한 구동 파형을 형성함에 따라 별도의 차단 스위치 없이도 안정적으로 셋업 신호 및 셋다운 신호 인가가 가능한 플라즈마 디스플레이 장치를 제공하고자 한다.
상기한 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는 스캔 IC; 상기 스캔 IC로 셋업신호를 인가하는 셋업구동부와, 상기 스캔 IC로 셋다운신호를 인가하는 셋다운구동부; 및 패널과 공진회로를 형성하는 인덕터를 구비하는 에너지회수부를 포함하며, 상기 인덕터의 일 단과 상기 스캔 IC는 직접적으로 연결되며, 상기 셋업구동부와 상기 스캔 IC도 직접적으로 연결되도록 구성되는 것을 특징으로 한다.
상기 셋업 신호를 형성하는 정극성 전원과 상기 셋다운 신호를 형성하는 부극성 전원의 전압차는 일정하며, 각 전원의 절대값은 동일하게 형성될 수도 있고 상이하게 형성될 수도 있다.
상기와 같이 구성되는 플라즈마 디스플레이 장치의 구동방법은 리셋기간 및 서스테인 기간을 포함하는 플라즈마 디스플레이 장치의 구동방법에 있어서, 리셋 기간동안 저전위 서스테인 전압으로부터 제 1 셋업 전압까지 상승하는 전압이 제 1 전극으로 공급되는 단계와, 상기 제 1 셋업 전압으로부터 제 2 셋업 전압까지 램프 파형 형태로 상승하는 전압이 상기 제 1 전극으로 공급되는 단계와, 상기 제 1 전극의 전압을 상기 제 2 셋업 전압으로부터 상기 제 1 셋업 전압까지 감소시키는 단계와, 상기 제 2 셋업 전압으로부터 셋 다운 전압까지 램프 파형의 형태로 하강하는 전압이 상기 제 1 전극으로 공급되는 단계를 포함하여 이루어지고, 상기 제 1 셋업 전압은 고전위 서스테인 전압과 동일하게 형성되는 것을 특징으로 한다.
이때, 상기 고전위 서스테인 전압과 저전위 서스테인 전압간의 중간 전압(이하, 서스테인 중심 전압)이 그라운드 레벨로 설정될 수도 있고, 정극성의 전압 레벨 또는 부극성의 전압 레벨로 설정될 수 있다.
또한, 상기 서스테인 중심 전압으로부터 상기 제 1 셋업 전압간의 전압차(V1)와 상기 제 1 셋업 전압으로부터 상기 제 2 셋업 전압간의 전압차(V2)가 동일하게 설정되는 것을 특징으로 한다.
그리고, 상기 서스테인 중심 전압으로부터 상기 셋 다운 전압간의 전압차도 상기 V1 또는/및 V2가 동일하게 설정된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 4 는 본 발명에 의한 플라즈마 디스플레이 장치가 도시된 도이고, 도 5a 내 지 도 5b 는 본 발명에 의한 플라즈마 디스플레이 장치에 의해 형성된 구동 파형의 실시예가 도시된 도이고, 도 6a 내지 도6e 는 본 발명에 의한 플라즈마 디스플레이 장치에 의해 형성되는 전류 패스가 도시된 도이다.
플라즈마 디스플레이 패널에 화상을 표시하기 위해서는 하나의 프레임을 발광 횟수가 다른 다수개의 서브필드로 나누어 시분할 구동한다. 상기 각 서브필드는 전화면을 초기화시키기 위한 리셋 기간(R)과, 주사 라인을 선택하고 선택된 주사라인에서 방전셀을 선택하기 위한 어드레스 기간(A)과, 방전횟수에 따라 계조를 구현하는 서스테인 기간(S)으로 나뉘어 진다.
본 명세서에서는 스캔 전극(Y)으로 인가되는 구동 파형 및 상기 구동파형을 인가하기 위한 회로 구성을 예시로 설명하고, 어드레스 전극(X) 및 서스테인 전극(Z)으로 인가되는 구동 파형 및 상기 구동파형을 인가하기 위한 회로 구성은 공지에 의한 구동 파형 및 구동 회로를 사용할 수 있음을 명시한다.
하나의 서브필드(SF)는 리셋 기간(R)으로 시작되는데, 상기 리셋 기간은 모든 스캔 전극(Y)으로 정(+)극성의 램프파형을 가지는 셋 업 신호(R_up)가 인가되고, 이어서 부(-)극성의 램프파형을 가지는 셋 다운 신호(R_dn)가 인가된다.
상기 셋 업 신호(R_up)는 정극성 제 1 셋업 전압(Vsetup1)에서부터 제 2 셋업 전압(Vsetup2)까지 램프 파형의 형태로 상승하는 신호이다. 상기 셋 업 신호에 의하여 전 방전셀 내 스캔 전극(Y)과 어드레스 전극(X)간 리셋 방전이 발생하여 방전셀 내부에 벽전하가 생성된다.
상기 셋 다운 신호(R_dn)는 상기 제 2 셋업 전압(Vsetup2)에서 상기 제 1 셋업 전압(Vsetup1)까지 감소하고, 이어서 부극성의 셋다운 전압(Vsetdn)까지 램프 파형의 형태로 감소하는 형태를 가진다.
상기 셋 다운 신호(R_dn)가 인가되면 상기 방전셀 내부에 과도하게 생성된 벽전하가 소거되어, 상기 스캔 전극(Y)과 어드레스 전극(X)간 전압차이는 방전 개시전압 근처로 형성된다.
어드레스 기간(A)에는 부(-)극성의 스캔 펄스(scp)가 스캔 전극(Y)으로 순차적으로 인가된다. 상기 스캔 펄스(scp)의 전압은 스캔 바이어스 전압(Vby)으로부터 부극성의 스캔 최저 전압(-Vy)까지 낮아지는 스캔 전압(Vsc)이다.
여기서 상기 셋다운 전압(Vsetdn)과 상기 스캔 최저 전압(-Vy)는 동일하게 형성될 수도 있고 다르게 형성될 수도 있는데, 본 명세서에서는 상기 셋다운 전압과 스캔 최저 전압이 동일하다고 가정하고 기술하나 상기 셋다운 전압과 스캔 최저 전압은 수V 내지 수십V 범위에서 다르게 형성될 수 있다.
서스테인 기간(S)에는 상기 스캔 전극(Y)과 서스테인 전극(Z)으로 서스테인 신호가 교번적으로 인가되는데, 상기 서스테인 신호는 저전위 서스테인 전압에서부터 고전위 서스테인 전압까지 상승/하강을 반복하는 펄스 신호이다.
어드레스 기간(A)동안 어드레스 방전이 일어난 셀의 경우에는 상기 서스테인 펄스(sus)가 인가되면 상기 스캔 전극(Y)과 서스테인 전극(Z)간 서스테인 방전이 일어나고, 하나의 프레임을 구성하는 모든 서브필드에 대하여 수행된 서스테인 방전이 누적되어 방전셀의 계조를 표현하게 된다.
이와 같이 플라즈마 디스플레이 패널로 상기 신호들을 인가하기 위해서는 도 4 에 도시된 바와 같은 회로 구성이 필요하다. 본 발명에서는 상기 스캔 전극(Y)으로 셋업 신호(R_up), 셋 다운 신호(R_dn), 스캔 펄스(scp) 및 서스테인 펄스(sus)를 인가하기 위한 회로 구성을 기본으로 설명한다.
즉, 도 4 에 도시된 바와 같이, 셋업 신호(R_up)를 인가하기 위해 구비되는 셋업 구동부(10)와, 셋 다운 신호(R_dn)를 인가하기 위해 구비되는 셋 다운 구동부(20)와, 스캔 전압(Vsc)을 인가하는 스캔 구동부(30)와, 전류를 회수하여 이를 재사용하는 에너지 회수부(ER)와, 상기 에너지 회수부와 연결되어 서스테인 펄스를 인가하기 위해 구비되는 서스테인 구동부(40)를 구비한다.
상기 셋업 구동부(10)는 도통되어 상기 스캔 전극(Y)으로 제 2 셋업 전압(Vsetup2)을 인가하는 셋업 스위치(SET_UP)가 구비된다. 상기 셋업 스위치의 일단은 상기 제 2 셋업 전압(Vsetup2)을 인가하기 위하여 정극성의 제 1 전원(Vs1)과 연결되고 타단은 후술되는 스캔 구동부(30)의 스캔 IC(31)와 연결된다.
상기 스캔IC(31)는 패널로 인가되는 상기 셋업 신호(R_up)의 경로를 형성하는 하이스위치(31a)와, 패널로 인가되는 셋다운 신호(R_dn)의 경로를 형성하는 로우스위치(31b)를 포함하여 구성된다. 또한 상기 셋업 스위치(SET_UP)가 상기 제 1 전원(Vs1)과 연결되므로, 상기 제 2 셋업 전압(Vsetup2)은 상기 제 1 전원(Vs1)과 동일하게 형성된다.
또한 상기 셋업 스위치(SET_UP)에는 병렬로 커패시터(C)가 연결되는데, 상기 커패시터의 일단은 상기 제 1 전원(Vs1)과 연결되고 타단은 후술되는 셋다운 스위 치(SET_DN)와 연결된다. 서스테인 기간(S)동안 상기 셋업 스위치(SET_UP)에는 상기 제 1 전원(Vs1)과 후술되는 제 2 전원(-Vs2)간의 전압차 만큼의 전압이 저장된다.
상기 셋 다운 구동부(20)는 도통되어 상기 스캔 전극(Y)으로 셋 다운 전압(Vsetdn)을 인가하는 셋다운 스위치(SET_DN)가 구비된다. 상기 셋다운 스위치의 일단은 상기 셋 다운 전압을 인가하기 위하여 부극성의 제 2 전원(-Vs2)과 연결되고 타단은 상기 스캔 IC(31)와 연결된다.
이때, 상기 셋다운 스위치(SET_DN)가 제 2 전원(-Vs2)과 연결되어 있으므로, 상기 셋 다운 전압(Vsetdn)은 상기 제 2 전원(-Vs2)과 동일하게 형성된다.
스캔 구동부(30)에는 도통되어 스캔 전압(Vsc)을 인가하는 스캔 스위치(SCAN) 및 스캔 IC(31)와, 도통되어 스캔 펄스(scp)를 인가하는 스캔 펄스 스위치(SW)가 구비된다.
상기 스캔 스위치(SCAN)의 일단은 스캔 전압(Vsc)을 인가하는 제 3 전원(Vsc)과 연결되고, 타단은 상기 스캔 IC(31)와 연결된다. 이때, 상기 스캔 스위치와 상기 스캔 IC 사이에는 전류의 역류를 방지하는 역류 방지용 소자가 추가로 연결될 수 있다. 상기 스캔 펄스 스위치(SW)는 일단이 상기 스캔 IC(31)와 연결되고 타단이 상기 제 2 전원(-Vs2)과 연결된다.
상기 스캔 펄스 스위치(SW)는 일단이 상기 스캔 IC(31)와 연결되고 타단이 상기 제 2 전원(-Vs2)과 연결되므로, 상기 스캔 펄스 스위치가 도통되어 형성되는 스캔 최저 전압(Vmin)은 상기 제 2 전원의 크기와 동일하게 형성된다.
상기 에너지 회수부(ER)는 소스 커패시터(Cs)와, 상기 소스 커패시터에 저장 된 전류를 패널로 인가하는 충전 스위치(ER_UP)와, 상기 패널로부터 전류를 회수하여 소스 커패시터로 충전하는 회수 스위치(ER_DN)과, 공진 회로를 형성하는 인덕터(L)를 포함하여 구성된다.
상기 소스 커패시터(Cs)는 일단이 상기 충전 스위치(ER_UP)와 연결되고, 타단이 상기 회수 스위치(ER_DN) 및 제 2 전원(-Vs2)와 연결된다. 따라서 상기 소스 커패시터에 회수되어 저장되는 전압은 상기 제 1 전원(Vs1)과 제 2 전원(-Vs2)간의 전압 차이의 절반으로 형성된다.
상기 서스테인 구동부(40)는 도통되어 고전위 서스테인 전압(Vs_high)을 인가하는 제 1 스위치(SUS_UP)와, 도통되어 저전위 서스테인 전압(Vs_low)을 인가하는 제 2 스위치(SUS_DN)을 포함하여 구성된다.
상기 제 1 스위치(SUS_UP)는 일단이 상기 제 1 전원(Vs1)과 연결되고 타단이 상기 에너지 회수부(ER)의 인덕터(L)와 접속된다. 이때, 상기 제 1 스위치(SUS_UP)와 상기 인덕터(L) 사이에는 다이오드와 같이 전류의 역류를 방지하는 역류 방지용 소자가 연결된다.
상기 제 1 스위치(SUS_UP)는 도통되면 상기 제 1 전원(Vs1)을 상기 패널로 인가하므로, 상기 제 1 스위치가 도통됨에 따라 형성되는 고전위 서스테인 전압(Vs_high)는 상기 제 1 전원(Vs1)과 동일하게 형성된다.
상기 제 2 스위치(SUS_DN)는 일단이 상기 제 2 전원(-Vs2)과 연결되고 타단이 상기 에너지 회수부(ER)의 인덕터(L)와 접속된다. 이때 상기 제 2 스위치(SUS_DN)와 상기 인덕터(L) 사이에도 다이오드와 같이 전류의 역류를 방지하는 역 류 방지용 소자가 연결된다.
상기 제 2 스위치(SUS_DN)는 도통되면 상기 제 2 전원(-Vs2)을 상기 패널로 인가하므로, 상기 제 2 스위치가 도통됨에 따라 형성되는 저전위 서스테인 전압(Vs_low)는 상기 제 2 전원(-Vs2)과 동일하게 형성된다.
여기서, 상기 제 1 전원(Vs1)과 제 2 전원(-Vs2)은 임의의 값을 가지도록 설정될 수 있는데, 상기 제 1 전원과 제 2 전원간의 전압차는 일정하게 설정되고, 상기 전압차는 서스테인 전압(Vs)으로 설정되는 것이 바람직하다.
만일, 상기 제 1 전원(Vs1)과 제 2 전원(-Vs2)의 전압차가 서스테인 전압(Vs)이고, 상기 제 1 전원의 절대값과 상기 제 2 전원의 절대값이 동일하면 상기 스캔 전극(Y)으로 인가되는 구동파형은 도 5a 에 도시된 바와 같다.
즉, 상기 제 1 셋업 전압(Vsetup1)은 상기 제 1 전원(Vs1)과 동일하게 형성되고 상기 제 2 셋업 전압 역시 상기 제 1 전압과 동일하게 형성된다. 상기 셋다운 전압(Vsetdn)은 상기 제 2 전원(-Vs2)으로 형성되고 스캔 최저 전압(Vmin)도 상기 제 2 전원으로 형성된다.
서스테인 펄스(sus)는 상기 제 1 전원(Vs1)과 상기 제 2 전원(-Vs2) 사이에서 상승/하강을 반복하면서 형성되는데, 상기 서스테인 펄스의 고전위 서스테인 전압(Vs_high)과 저전위 서스테인 전압(Vs_low)은 그라운드 레벨(GND)을 중심으로 스윙하여 형성된다.
만일, 상기 상기 제 1 전원(Vs1)과 제 2 전원(-Vs2)의 전압차가 서스테인 전압(Vs)이고, 상기 제 1 전원의 절대값과 상기 제 2 전원의 절대값이 동일하지 않으 면 상기 스캔 전극(Y)으로 인가되는 구동 파형이 달라진다.
도 5b 에는 상기 제 1 전원(Vs1)의 절대값과 상기 제 2 전원(-Vs2)의 절대값이 동일하지 않고, 상기 제 2 전원(-Vs2)의 절대값이 더 큰 경우에 상기 스캔 전극(Y)으로 인가되는 구동파형이 도시된 도이다.
이때, 상기 서스테인 펄스(sus)는 상기 제 1 전원(Vs1)과 상기 제 2 전원(-Vs2) 사이에서 상승/하강을 반복하면서 형성되는데, 상기 서스테인 펄스의 고전위 서스테인 전압(Vs_high)과 저전위 서스테인 전압(Vs_low)은 부극성의 전압을 중심으로 스윙하여 형성된다.
상기와 같이 구성되는 플라즈마 디스플레이 장치를 사용하여 상기 스캔 전극(Y)으로 구동파형이 인가되는 것을 도 6a 내지 6e 를 참조로 하여 설명하면 다음과 같다.
리셋 기간(R)이 시작되면 서스테인 구동부(40)의 제 1 스위치(SUS_UP)가 도통되어 상기 스캔 전극(Y)으로는 상기 제 1 전원(Vs1)과 동일한 제 1 셋업 전압(Vsetup1)이 인가된다.
이후, 상기 셋업 스위치(SET_UP)가 도통되면 상기 제 1 셋업 전압(Vsetup1)으로부터 제 2 셋업 전압(Vsetup2)까지 램프 파형의 형태로 상승하는 전압을 인가한다. 이때 상기 제 1 셋업 전압으로부터 상기 제 2 셋업 전압간의 전압차는 상기 제 1 전원(Vs1)에서 공급되는 전압과 동일하게 형성된다.
상기 셋업 스위치(SET_UP)가 도통되면 상기 제 1 전원(Vs1)으로부터 제 2 셋업 전압(Vsetup2)이 상기 스캔 IC(31)의 하이 스위치(31a)를 거치는 전류 패스(I1) 가 형성되고, 상기 스캔 전극(Y)으로는 셋업 신호가 인가된다. 이때, 상기 스캔 IC(31)의 하이 스위치(31a)는 턴 온되고 로우 스위치(31b)는 턴 오프된다.
상기 셋업 스위치(SET_UP)가 상기 스캔 IC(31)와 연결되어 있으므로, 셋업 신호(R_up) 인가시 상기 셋업 스위치(SET_UP)로부터 다른 구동부(20 내지 40)로 유입되는 전류가 없으므로 안정적인 셋업 신호의 인가가 가능하다.
특히, 상기 스캔 IC(31)와 상기 제 3 전원(Vsc) 사이에는 역류 방지용 소자가 구비되므로, 상기 셋업 신호(R_up)가 상기 제 3 전원으로 유입되는 것이 방지된다.
상기 셋업 스위치(SET_UP)가 턴 오프되면 상기 스캔 전극(Y)의 전압은 제 1 셋업 전압(Vsetup1)까지 감소된다. 이어서 상기 셋다운 스위치(SET_DN)가 도통되면 상기 스캔 전극(Y)의 전압이 상기 셋다운 전압(Vsetdn)까지 감소하는데, 상기 셋다운 스위치에 연결된 가변 저항을 조절하여 램프 파형의 형태로 셋다운 전압까지 감소하도록 한다.
즉, 도 6b 에 도시된 바와 같이, 상기 셋다운 스위치(SET_DN)가 도통되면 상기 스캔 IC(31)의 로우 스위치(31b)와 상기 셋다운 스위치를 거치는 전류 패스(I2)가 형성되므로 상기 스캔 전극(Y)으로 인가되는 전압은 제 2 전원(-V2)까지 감소하게 된다.
이때, 상기 셋다운 스위치(SET_DN)가 제 2 전원(Vs2)과 연결되어 있으므로, 셋 다운 전압(Vsetdn)은 상기 제 2 전원(-Vs2)과 동일하게 형성된다.
상기 셋다운 스위치(SET_DN)과 상기 제 2 스위치(SUS_DN)의 일단이 모두 상 기 제 2 전원(-Vs2)과 연결되어 있으므로 상기 셋다운 스위치 도통시 패널로부터 상기 서스테인 스위치로 전류가 빠져나가 스캔 전극(Y)으로 인가되는 전압이 상기 셋다운 전압(Vsetdn)까지 낮아지지 못하는 것을 없앨 수 있다.
즉, 상기 셋다운 스위치(SET_DN)와 상기 제 2 스위치(SUS_DN)가 동일한 전원에 연결되어 있으므로 셋다운 신호(R_dn) 인가시 전류 누설이 없어지므로 별도의 차단 스위치가 없이도 안정적인 셋다운 신호의 인가가 가능해진다.
또한 상기 셋업 스위치(SET_UP) 및 상기 셋다운 스위치(SET_DN)는 모두 램프 스위치로 구성되므로 상기 셋업 스위치 또는 셋다운 스위치가 도통되면 상기 스캔 전극(Y)으로는 램프 파형의 형태로 전압이 인가된다.
상기 스캔 스위치(SCAN)는 어드레스 기간(A) 시작시 도통되어 상기 스캔 전극(Y)으로 스캔 바이어스 전압(Vby)을 인가한다. 이때, 상기 스캔 IC(31)의 하이 스위치(31a)가 도통됨에 따라 상기 스캔 전극(Y)으로 스캔 전압(Vsc)이 인가된다.
상기 리셋 기간(R) 종료시 상기 스캔 전극(Y)은 셋다운 전압(Vsetdn)을 가지므로 상기 스캔 스위치가 도통됨에 따라 상기 스캔 전극으로는 스캔 전압(Vsc)이 인가되고 이때 상기 스캔 전극이 가지는 전압을 스캔 바이어스 전압(Vby)이라 한다.
상기 스캔 전극(Y)으로 스캔 펄스(scp)를 인가하기 위해서는 상기 스캔 구동부(30)에 구비되는 스캔 펄스 스위치(SW)를 도통시켜 상기 스캔 전극으로 스캔 최저 전압(Vmin)이 인가되도록 한다. 도 6c 에 도시된 바와 같이, 상기 스캔 펄스 스위치(SW)가 도통되면 상기 스캔 IC(31)로부터 상기 스캔 펄스 스위치를 거치는 전 류 패스(I3)이 형성되어 상기 스캔 전극의 전압이 스캔 최저 전압(Vmin)까지 낮아지게 된다.
이때 상기 스캔 펄스 스위치(SW)의 일단이 상기 제 2 전원(-Vs2)과 연결되어 있으므로, 상기 스캔 최저 전압(Vmin)은 상기 제 2 전원의 크기와 동일하게 형성된다.
상기 스캔 펄스 스위치(SW)도 상기 셋다운 스위치(SET_DN)와 마찬가지로 후술되는 제 2 스위치(SUS_DN)와 연결되어 있으므로 상기 스캔 펄스 스위치 도통시 상기 제 2 스위치로의 전류 누설이 없으므로 별도의 차단 스위치 없이도 안정적인 스캔 펄스(scp) 인가가 가능해진다.
서스테인 기간(S)이 시작되면 상기 스캔 전극(Y)으로는 서스테인 펄스(sus)가 인가된다. 우선 상기 에너지 회수부(ER)의 충전 스위치(ER_UP)가 도통되면 상기 소스 커패시터(Cs)에 충전된 전압이 LC 공진되어 상기 스캔 전극(Y)으로 인가된다.
이때 도 6d 에 도시된 바와 같이, 상기 소스 커패시터(Cs)로부터 패널로 흐르는 전류(I4)는 공진에 의해 상기 소스 커패시터에 저장된 전압의 두배의 전압이 상기 스캔 전극(Y)으로 인가되어야 한다.
그러나 상기 회로상 존재하는 기생저항 성분 또는 회로 소자에 의한 전압 강하로 인하여 상기 공진 전류에 의해 상기 스캔 전극(Y)으로 인가되는 전압은 소스 커패시터(Cs)에 저장된 전압의 두배가 되지 못한다.
따라서, 상기 서스테인 구동부(40)의 제 1 스위치(SUS_UP)가 도통되면 상기 제 1 전원(Vs1)으로부터 상기 패널로 전류 패스(I5)가 형성되어 상기 스캔 전극(Y) 으로는 고전위 서스테인 전압(Vs_high)이 인가된다.
도 6e 에 도시된 바와 같이, 회수 스위치(ER_DN)가 도통되면 상기 패널로부터 회수 스위치를 거쳐 소스 커패시터(Cs)로 전류 패스(I6)가 형성되어 전류가 회수된다. 이때, 상기 소스 커패시터(Cs)로 회수되는 전압은 상기 고전위 서스테인 전압(Vs_high)과 저전위 서스테인 전압(Vs_low)의 중간정도로 형성된다.
상기와 같이 소스 커패시터(Cs)로 전압이 회수되는 경우에도 상기 스캔 전극(Y)의 전압은 저전위 서스테인 전압(Vs_low)까지 낮아지지 못하므로 상기 제 2 스위치(SUS_DN)이 도통되어야 한다.
상기 제 2 스위치(SUS_DN)가 도통되면 상기 패널로부터 제 2 스위치를 거치는 전류 패스(I7)가 형성되고, 상기 스캔 전극(Y)으로는 저전위 서스테인 전압(Vs_low)이 인가된다.
이와 같이 상기 충전 스위치(ER_UP), 회수 스위치(ER_DN), 제 1 내지 제 2 스위치(SUS_UP, SUS_DN)을 구동하여 상기 스캔 전극(Y)으로 서스테인 펄스를 인가할 수 있다.
상기와 같이 플라즈마 디스플레이 장치가 구성되면 고전위 서스테인 전압(Vs_high)을 인가하는 전원과 저전위 서스테인 전압(Vs_low)을 인가하는 전원을 사용하여 상기 셋업 신호(R_up), 셋다운 신호(R_dn), 스캔 펄스(scp) 및 서스테인 펄스(sus)를 인가할 수 있으므로 전원단의 구성이 간단해진다.
또한, 별도의 차단 스위치를 구비하지 않고도 플라즈마 디스플레이 패널을 구동하기 위한 신호의 인가가 가능해지므로, 종래에 비해 플라즈마 디스플레이 패 널 구동회로를 구성하는데 소요되는 비용이 절감되고 회로 효율이 개선될 수 있다.
특히, 상기 구동 신호를 형성하기 위해 사용되는 제 1 전원(Vs1) 및 제 2 전원(-Vs2)의 크기가 고정되지 않고 회로 설계자가 자유롭게 형성할 수 있으므로 패널 특성에 따라 상기 제 1 전원(Vs1) 및 제 2 전원(-Vs2)을 가변할 수 있다.
상기와 같이 구성되는 플라즈마 디스플레이 장치를 사용하여 형성되는 구동회로는 본 명세서에 한정되지 않고, 상기 구동 회로에 구비되는 다수개의 스위치의 온/오프 타이밍과 상기 다수개의 전원을 가변하여 구동 파형을 다양하게 형성될 수 있다.
상기와 같이 구성되는 플라즈마 디스플레이 장치의 구동방법을 도 7a 내지 7c 를 참조로 하여 살펴보면 다음과 같다.
도 7a 내지 7c 에 도시된 바와 같이, 리셋 기간이 시작되면 저전위 서스테인 전압(Vs_low)로부터 상기 제 1 셋업 전압(Vsetup1)까지 상승하는 전압이 제 1 전극으로 인가된다. 이때 상기 제 1 전극은 3전극 교류형 플라즈마 디스플레이 패널인 경우 스캔 전극으로 구현될 수 있다.
이때, 상기 제 1 셋업 전압(Vsetup1)은 고전위 서스테인 전압(Vs_high)과 동일하게 형성된다.
이후에는 상기 제 1 셋업 전압(Vsetup1)으로부터 상기 제 2 셋업 전압(Vsetup2)까지 램프 파형의 형태로 상승하는 전압이 상기 제 1 전극으로 공급되고 상기 제 1 전극의 전압이 상기 제 2 셋업 전압에 도달하면 상기 제 1 전극의 전압 을 상기 제 2 셋업 전압으로부터 제 1 셋업 전압까지 감소시킨다.
이어서 상기 제 1 셋업 전압(Vsetup1)으로부터 셋다운 전압(Vsetdn)까지 램프 파형의 형태로 감소하는 전압이 상기 제 1 전극으로 인가되는데, 상기 셋다운 전압(Vsetdn)은 저전위 서스테인 전압(Vs_low)과 동일하게 형성된다.
이때, 상기 고전위 서스테인 전압(Vs_high)과 저전위 서스테인 전압(Vs_low)간의 중간 전압(이하, 서스테인 중심 전압, Vsm)은 도 7a 에 도시된 바와 같이, 그라운드 레벨로 설정될 수 있는데, 이 경우에는 상기 고전위 서스테인 전압과 저전위 서스테인 전압의 절대값은 동일하고 극성이 반대로 형성된다.
또한 상기 서스테인 중심 전압(Vsm)은 도 7b 에 도시된 바와 같이, 정극성의 전압 레벨로 설정될 수 있는데, 이때에는 상기 고전위 서스테인 전압의 절대값이 저전위 서스테인 전압의 절대값보다 크다.
이와 반대로 상기 서스테인 중심 전압(Vsm)은 도 7c 에 도시된 바와 같이, 부극성의 전압 레벨로 설정될 수 있고 이 경우 상기 고전위 서스테인 전압의 절대값은 저전위 서스테인 전압의 절대값보다 작게 형성된다.
또한, 상기 서스테인 중심 전압(Vsm)으로부터 상기 제 1 셋업 전압(Vsetup1)간의 전압차(V1)는 상기 제 1 셋업 전압으로부터 상기 제 2 셋업 전압(Vsetup2)간의 전압차(V2)와 동일하게 형성되고, 상기 서스테인 중심 전압으로부터 상기 셋 다운 전압(Vsetdn)간의 전압차(V3)도 상기 서스테인 중심 전압으로부터 제 1 셋업 전압간의 전압차(V1) 또는/및 상기 제 1 셋업 전압으로부터 상기 제 2 셋업 전압간의 전압차(V2)와 동일하게 형성된다.
이상과 같이 본 발명에 의한 플라즈마 디스플레이 장치 및 그 구동방법에 관하여 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명이 속하는 분야의 통상의 지식을 가진 자에 의해 본 발명의 기술사상이 보호되는 범위 이내에서 응용이 가능하다.
상기와 같이 구성되는 본 발명의 플라즈마 디스플레이 장치 및 그 구동방법은 임의의 정극성의 전압원과 부극성의 전압원을 사용하여 셋업 신호, 셋다운 신호 및 서스테인 신호를 인가하여 플라즈마 디스플레이 패널의 구동 마진을 높이는 동시에 상기 플라즈마 디스플레이 패널로 전원을 인가하는 전원단의 구성이 간단해지는 효과가 있다.
뿐만 아니라, 임의의 정극성의 전압원과 부극성의 전압원을 사용하여 셋업 신호, 셋다운 신호 및 서스테인 신호 생성함에 따라 별도의 차단 스위치 없이도 안정적으로 셋업 신호 및 셋다운 신호를 인가할 수 있게 되므로 플라즈마 디스플레이 장치를 구성하는데 소요되는 비용이 절감될 수 있다는 효과가 있다.

Claims (17)

  1. 스캔 IC;
    상기 스캔 IC로 셋업신호를 인가하는 셋업구동부와,
    상기 스캔 IC로 셋다운신호를 인가하는 셋다운구동부; 및
    패널과 공진회로를 형성되도록 하는 인덕터를 구비하는 에너지회수부를 포함하는 플라즈마 디스플레이 장치에 있어서,
    상기 인덕터의 일 단과 상기 스캔 IC는 직접적으로 연결되며,
    상기 셋업구동부와 상기 스캔 IC도 직접적으로 연결되도록 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 청구항 1에 있어서,
    상기 셋업구동부는 셋업신호를 상기 스캔 IC로 인가하기 위하여 도통되는 셋업 스위치와, 상기 셋업 스위치와 병렬로 연결된 커패시터를 포함하여 구성되며,
    상기 커패시터의 일단은 외부전원과 연결되고, 타단은 셋다운 스위치와 직접적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 삭제
  4. 청구항 1에 있어서,
    상기 스캔IC는,
    상기 패널로 인가되는 셋업신호의 경로를 형성하기 위하여 상기 셋업 스위치와 직접적으로 연결되는 하이스위치; 및
    상기 패널로 인가되는 셋다운 신호의 경로를 형성하는 로우스위치를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 에너지 회수부와 연결되어, 패널로 서스테인 펄스를 인가하는 제1 스위치 및 제2 스위치로 구성되는 서스테인 구동부를 더 포함하며,
    상기 제1 스위치 및 제2 스위치는 상기 스캔IC 와 직접적으로 연결되도록 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 청구항 6에 있어서,
    상기 제 1 스위치는 상기 셋업 신호를 형성하는 정극성 전원과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 청구항 6에 있어서,
    상기 제 2 스위치는 상기 셋다운 신호를 형성하는 부극성 전원과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 삭제
  10. 청구항 1에 있어서,
    상기 셋업 신호를 형성하는 정극성 전원과 상기 셋다운 신호를 형성하는 부극성 전원의 전압차는 일정하며,
    각 전원의 절대값은 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 청구항 1에 있어서,
    상기 셋업 신호를 형성하는 정극성 전원과 상기 셋다운 신호를 형성하는 부극성 전원의 전압차는 일정하며,
    각 전원의 절대값은 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 리셋기간 및 서스테인 기간을 포함하는 플라즈마 디스플레이 장치의 구동방 법에 있어서,
    리셋 기간동안 저전위 서스테인 전압으로부터 제 1 셋업 전압까지 상승하는 전압이 제 1 전극으로 공급되는 단계와,
    상기 제 1 셋업 전압으로부터 제 2 셋업 전압까지 램프 파형 형태로 상승하는 전압이 상기 제 1 전극으로 공급되는 단계와,
    상기 제 1 전극의 전압을 상기 제 2 셋업 전압으로부터 상기 제 1 셋업 전압까지 감소시키는 단계와,
    상기 제 2 셋업 전압으로부터 셋 다운 전압까지 램프 파형의 형태로 하강하는 전압이 상기 제 1 전극으로 공급되는 단계를 포함하여 이루어지고,
    상기 제 1 셋업 전압은 고전위 서스테인 전압과 동일하게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.
  13. 청구항 12 에 있어서,
    상기 고전위 서스테인 전압과 저전위 서스테인 전압간의 중간 전압(이하, 서스테인 중심 전압)이 그라운드 레벨로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.
  14. 청구항 12 에 있어서,
    상기 서스테인 중심 전압이 정극성의 전압 레벨로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.
  15. 청구항 12 에 있어서,
    상기 서스테인 중심 전압이 부극성의 전압 레벨로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.
  16. 청구항 12 에 있어서,
    상기 서스테인 중심 전압으로부터 상기 제 1 셋업 전압간의 전압차(V1)와 상기 제 1 셋업 전압으로부터 상기 제 2 셋업 전압간의 전압차(V2)가 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.
  17. 청구항 12 에 있어서,
    상기 서스테인 중심 전압으로부터 상기 셋 다운 전압간의 전압차와 상기 V1 또는/및 V2가 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동방법.
KR1020050077414A 2005-08-23 2005-08-23 플라즈마 디스플레이 장치 및 그 구동방법 KR100733311B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050077414A KR100733311B1 (ko) 2005-08-23 2005-08-23 플라즈마 디스플레이 장치 및 그 구동방법
EP06291336A EP1758081A3 (en) 2005-08-23 2006-08-22 Plama display apparatus and driving method thereof
US11/466,635 US20070046578A1 (en) 2005-08-23 2006-08-23 Plasma display apparatus and driving method thereof
JP2006226237A JP2007058219A (ja) 2005-08-23 2006-08-23 プラズマディスプレイ装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077414A KR100733311B1 (ko) 2005-08-23 2005-08-23 플라즈마 디스플레이 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20070023142A KR20070023142A (ko) 2007-02-28
KR100733311B1 true KR100733311B1 (ko) 2007-06-28

Family

ID=41634165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077414A KR100733311B1 (ko) 2005-08-23 2005-08-23 플라즈마 디스플레이 장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100733311B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013030A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 구동 스위치 수를 줄인 교류 플라즈마 디스플레이 패널의스캔 전극 구동 장치
KR20030013029A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법
KR20030027173A (ko) * 2001-09-14 2003-04-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040032510A (ko) * 2002-10-10 2004-04-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20050036621A (ko) * 2003-10-16 2005-04-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치
KR100612333B1 (ko) 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030013030A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 구동 스위치 수를 줄인 교류 플라즈마 디스플레이 패널의스캔 전극 구동 장치
KR20030013029A (ko) * 2001-08-06 2003-02-14 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법
KR20030027173A (ko) * 2001-09-14 2003-04-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040032510A (ko) * 2002-10-10 2004-04-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR20050036621A (ko) * 2003-10-16 2005-04-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치
KR100612333B1 (ko) 2003-10-31 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치 및구동 방법

Also Published As

Publication number Publication date
KR20070023142A (ko) 2007-02-28

Similar Documents

Publication Publication Date Title
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1755101B1 (en) Plasma display apparatus
KR20030071188A (ko) 플라즈마 디스플레이 패널의 전하 제어 구동 회로
JPWO2006082621A1 (ja) 充放電装置、プラズマ・ディスプレイ・パネルおよび充放電の方法
KR100733311B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100666106B1 (ko) 플라즈마 디스플레이 장치
KR100743716B1 (ko) 플라즈마 디스플레이 장치
US7791564B2 (en) Plasma display apparatus
KR100728685B1 (ko) 플라즈마 디스플레이 구동 장치 및 구동 방법
EP1758081A2 (en) Plama display apparatus and driving method thereof
KR100794347B1 (ko) 플라즈마 디스플레이 장치
KR100764662B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
US20080007489A1 (en) Apparatus for driving plasma display panel
US20100128013A1 (en) Plasma display device
US7928930B2 (en) Plasma display apparatus
KR100511791B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
US20080036700A1 (en) Plasma display apparatus and method of driving the same
US20080079668A1 (en) Plasma display apparatus
KR20040092618A (ko) 에너지 회수장치 및 방법
KR100870689B1 (ko) 충방전 장치, 플라스마 디스플레이 패널 및 충방전 방법
US7924241B2 (en) Plasma display apparatus and method of driving the same
KR100680705B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100710269B1 (ko) 플라즈마 디스플레이 장치
KR20040098265A (ko) 플라즈마 디스플레이 패널 모듈
JP2009236990A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee