KR100743716B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100743716B1
KR100743716B1 KR1020050080766A KR20050080766A KR100743716B1 KR 100743716 B1 KR100743716 B1 KR 100743716B1 KR 1020050080766 A KR1020050080766 A KR 1020050080766A KR 20050080766 A KR20050080766 A KR 20050080766A KR 100743716 B1 KR100743716 B1 KR 100743716B1
Authority
KR
South Korea
Prior art keywords
switch
sustain
setup
voltage
signal
Prior art date
Application number
KR1020050080766A
Other languages
English (en)
Other versions
KR20070025036A (ko
Inventor
정해영
안병남
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050080766A priority Critical patent/KR100743716B1/ko
Priority to EP06291336A priority patent/EP1758081A3/en
Priority to US11/466,635 priority patent/US20070046578A1/en
Priority to JP2006226237A priority patent/JP2007058219A/ja
Publication of KR20070025036A publication Critical patent/KR20070025036A/ko
Application granted granted Critical
Publication of KR100743716B1 publication Critical patent/KR100743716B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024—Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 도통됨에 따라 패널로 셋업신호를 인가하는 셋업 스위치가 구비되는 셋업신호 인가부와, 도통됨에 따라 패널로 셋다운 신호를 인가하는 셋다운 스위치가 구비되는 셋다운신호 인가부와, 서스테인 펄스를 패널로 인가하는 서스테인 구동부를 포함하여 구성되고, 상기 서스테인 구동부에는 셋업 신호 또는 셋다운 신호의 역류를 방지하는 경로차단용 스위치가 구비되어, 종래보다 작은 용량의 스위치를 사용하여 상기 셋업 신호 또는 셋다운 신호가 상기 서스테인 구동부로 유입되는 것을 차단하여 출력파형의 왜곡 및 회로 효율저감을 줄일 수 있다.
플라즈마 디스플레이 패널, 하프 서스테인, 경로 차단

Description

플라즈마 디스플레이 장치{Plasma display panel device}
도 1 은 플라즈마 디스플레이 패널의 구조가 도시된 도,
도 2 는 플라즈마 디스플레이 패널을 구동하기 위해 인가되는 구동파형이 도시된 도,
도 3 은 종래 기술에 의한 플라즈마 디스플레이 패널 구동 회로가 도시된 도,
도 4 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 1 실시예가 도시된 도,
도 5a 내지 5e 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 1 실시예의 전류 패스가 도시된 도,
도 6 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 2 실시예가 도시된 도,
도 7a 내지 7e 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 2 실시예의 전류 패스가 도시된 도이다.
<도면의 주요 부분에 관한 부호의 설명>
120: 서스테인 구동부 ER: 에너지 회수부
Ysus_up: 제 1 스위치 Ysus_dn: 제 2 스위치
Ysus_gnd: 제 3 스위치 Sblock: 경로차단용 스위치
본 발명은 플라즈마 디스플레이 장치에 관한 것으로써, 특히 용량이 작은 스위칭 소자를 사용하여 셋업 신호 또는 셋다운 신호가 서스테인 구동부로 유입되는 것을 막을 수 있는 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널은 패널 내부의 가스를 방전시켜 발생하는 진공자외선(VUV)이 패널 내부의 형광체와 충돌하여 빛을 발생시키는 표시장치이다. 플라즈마 디스플레이 패널은 도 1 에 도시된 바와 같이 크게 전면기판(A)과 배면기판(B)으로 이루어진다.
상기 전면기판(A)에는 순차적으로 형성되는 스캔 전극(1) 및 서스테인 전극(2)과, 상기 스캔 전극 및 서스테인 전극위에 적층되는 유전체층(3)과, 상기 유전체층 상에 형성되는 유전체 보호층(4)으로 이루어진다.
상기 스캔 전극(1) 및 서스테인 전극(2)으로 플라즈마 디스플레이 패널 구동을 위한 구동신호가 공급되면, 상기 유전체층(3)에는 벽전하가 축적되고, 상기 유 전체층 보호막(4)은 스퍼터링에 의한 상기 유전체층(3)의 손상을 방지하고 2차 전자의 방출 효율을 높인다.
상기 배면기판(B)에는 어드레스 전극(6)이 형성되고, 상기 어드레스 전극 위로 벽전하가 축적되는 유전체층(8)이 순차적으로 형성된다.
상기 유전체층(8) 상에는 방전 공간을 구획하는 격벽(7) 및 상기 격벽의 측면 및 상기 방전 공간 저면부에 도포되고 방전에 의해 발생되는 자외선에 의해 여기 발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하는 형광체(9)가 형성된다.
상기 플라즈마 디스플레이 패널은 열 방향으로 배열되어 있는 복수의 어드레스 전극(X) 및 행 방향으로 배열되어 있는 복수의 스캔 전극(Y) 및 서스테인 전극(Z)간 방전을 일으켜 화면을 표시한다.
상기와 같이 구성되는 플라즈마 디스플레이 패널에 화상을 표시하기 위하여 하나의 프레임을 발광 횟수가 다른 여러 서브필드로 나누어 시분할 구동한다. 상기 각 서브필드는 도 2 에 도시된 바와 같이, 리셋 기간(R), 어드레스 기간(A), 서스테인 기간(S)으로 이루어진다.
상기 리셋 기간(R)동안에는 셋업 리셋 신호(R_up)과 셋다운 리셋 신호(R_dn)가 연속적으로 공급된다. 상기 셋업 리셋 신호(R_up)가 공급되면 상기 스캔 전극(Y) 및 서스테인 전극(Z)간에 리셋 방전이 발생되면서 상기 스캔 전극 및 서스테인 전극상의 유전체층에 벽전하가 축적되고, 셋다운 리셋 신호(R_dn)가 공급되면 상기 방전셀 내부의 벽전하를 소거시켜 구동회로의 동작 마진을 확보한다.
어드레스 기간(A)동안에는 영상 데이터에 따라 상기 어드레스 전극(X)으로 정(+) 극성의 데이터 펄스(dp)가 인가되고, 상기 스캔 전극(Y)으로는 상기 데이터 펄스에 대향되게 부(-) 극성의 스캔 펄스(scp)가 공급되는데, 상기 데이터 펄스가 인가되는 셀의 경우 상기 데이터 펄스와 스캔 펄스간의 전압차에 의하여 어드레스 방전이 일어나게 된다.
서스테인 기간(S)동안에는 상기 스캔 전극(Y)과 서스테인 전극(Z)에 교번적으로 서스테인 펄스(sus)가 공급되는데, 상기 어드레스 방전이 발생된 셀로 서스테인 펄스가 공급되면 서스테인 방전이 발생되어 화면이 표시된다.
상기 서스테인 기간(S)동안 상기 스캔 전극(Y) 또는 서스테인 전극(Z)으로 공급되는 서스테인 펄스(sus)의 고전위 전압과 저전위 전압간의 차이를 서스테인 전압(Vs)이라고 한다.
상기 서스테인 펄스의 고전위 서스테인 전압과 저전위 서스테인 전압의 절대값이 동일하고 상기 절대값이 서스테인 전압의 절반(Vs/2)인 경우 이를 하프 서스테인(half sustain) 구동 방식이라 한다.
상기 서스테인 펄스(sus)의 저전위 전압이 기저전압, 즉 그라운드 레벨의 전압이 아니라 부(-)극성의 전압을 가지고, 상기 전압의 크기가 서스테인 전압의 절반(Vs/2)에 해당한다.
도 2 에 도시된 바와 같이, 리셋 기간(R)동안 스캔 전극(Y)으로 인가되는 리셋 신호를 살펴보면, 상기 셋업 리셋 신호(R_up)은 그라운드 레벨(GND)을 기준으로 서스테인 전압의 절반 정도(Vs/2) 상승한 이후에 램프 파형의 형태를 띄면서 셋업 전압(Vsetup)까지 상승한다. 셋 다운 리셋 신호(R_dn)의 경우에는 일단, 서스테인 전압의 절반(Vs/2)까지 전압 감소후, 셋다운 전압(Vsetdn)까지 램프 파형의 형태를 띄면서 감소한다.
어드레스 기간(A)동안 스캔 전극(Y)으로는 스캔 전압(Vsc)이 인가되는데, 상기 스캔 전극이 상기 셋다운 리셋 신호(R_dn)의 최저 전압 레벨(-Vy)인 상태에서 스캔 전압이 인가되어 스캔 바이어스 전압(Vby)을 형성한다.
이때, 어드레스 전극(X)으로 영상 데이터에 따른 데이터 펄스(dp)가 인가되면, 상기 스캔 전극(Y)으로는 상기 데이터 펄스와 대향해서 스캔 펄스(scp)가 인가되는데 상기 스캔 펄스가 인가되면 상기 스캔 전극은 스캔 최저 전압(-Vy)까지 전압이 감소한다.
서스테인 기간(S)이 시작되면 상기 스캔 전극(Y) 및 서스테인 전극(Z)으로 교번되게 서스테인 펄스(sus)가 인가된다. 상기 서스테인 펄스는 그라운드 레벨(GND)을 기준으로 정(+)극성 방향으로 Vs/2 만큼 상승하고, 부(+)극성 방향으로 Vs/2 만큼 하강한다.
즉, 종래 그라운드 레벨(GND)을 기준으로 리셋 신호, 어드레스 신호 및 서스테인 신호가 인가되던 것에 반해 하프 서스테인 구동방식은 -Vs/2를 기준으로 리셋 신호, 어드레스 신호 및 서스테인 신호가 인가되어 플라즈마 디스플레이 패널을 안정적으로 구동함과 동시에 구동 마진을 높인다.
상기 하프 서스테인 구동방식은 종래 서스테인 펄스가 그라운드 전압 레벨에서부터 서스테인 전압 레벨까지 상승/하강을 반복하여 서스테인 방전을 수행하는 것과 비슷하게 상기 스캔 전극(Y) 및 서스테인 전극(Z)에 벽전하가 형성된다.
상기와 같이 하프 서스테인 구동방식에 의하여 플라즈마 디스플레이 패널을 구동하기 위해서는 도 3 에 도시된 바와 같이, 셋업 신호(R_up)를 인가하기 위해 구비되는 셋업 신호 인가부(10)와, 셋 다운 신호(R_dn)를 인가하기 위해 구비되는 셋 다운 신호 인가부(30)와, 패널에 저장된 무효 전류를 회수하여 이를 재사용하는 에너지 회수부(ER)와, 상기 에너지 회수부와 연결되어 서스테인 펄스를 인가하기 위해 구비되는 서스테인 구동부(20)와, 스캔 신호를 인가하는 스캔 신호 인가부(40)가 구비된다.
이때, 상기 리셋 신호 인가부(10)와 서스테인 구동부(20) 사이에는 셋업 신호 인가시, 상기 셋업 신호(R_up)가 서스테인 구동부로 유입되는 것을 방지하기 위한 제 1 차단 스위치(Spass_bottom)가 구비된다.
셋 다운 신호(R_dn)를 인가하기 위해서는 상기 셋 다운 신호 인가부(30)에 구비되는 셋 다운 스위치(Sdn)가 도통되어 상기 스캔 전극(Y)으로 램프 파형의 셋 다운 신호(R_dn)가 인가된다.
어드레스 기간(A)이 시작되면 상기 스캔 신호 인가부(40)에 구비되는 스위치의 온/오프에 의하여 스캔 전압(Vsc)이 스캔 전극(Y)으로 인가되어 바이어스 전압(Vby)을 형성한다.
데이터 펄스(dp)에 동기화되어 스캔 펄스(scp)를 인가하기 위해서는 상기 스캔 신호 인가부(40)에 구비되는 스캔 펄스 스위치(Ssw)가 도통됨에 따라, 상기 스캔 전극(Y)의 전압이 스캔 최저 전압(-Vy)까지 감소하게 된다.
상기 셋 다운 신호(R_dn)가 인가되는 경우 또는 상기 스캔 펄스(scp)가 인가되는 경우 모두에서 상기 서스테인 구동부(20)에 구비되는 스위치에 연결된 바디 다이오드가 도통된다.
이와 더불어, 상기 셋업 신호(R_up)가 상기 서스테인 구동부(20)로 유입되는 것을 차단하는 상기 제 1 차단스위치(Spass_bottom)의 바디 다이오드 역시 도통된다.
즉, 상기 서스테인 구동부(20) 및 에너지 회수부(ER)에 구비되는 다수개의 스위치 및 상기 제 1 차단스위치(Spass_bottom)의 드레인단의 전압이 소스단보다 낮아지게 되면 상기 스위치에 연결되는 바디 다이오드가 도통되어 상기 서스테인 구동부(20) 또는 에너지 회수부(ER)로부터 상기 패널로 전류가 유입된다.
이 경우, 상기 스캔 전극(Y)의 전압이 셋 다운 전압(Vsetdn) 또는 스캔 최저 전압(-Vy)까지 감소하지 못하게 되어 안정적인 신호 인가가 불가능해 진다.
이를 방지하기 위하여, 상기 셋다운 스위치(Sdn) 및 상기 스캔 펄스 스위치(Ssw)의 일단에는 셋 다운 신호(R_dn) 또는 스캔 펄스(scp) 인가시 상기 서스테인 구동부(20) 또는 에너지 회수부(ER)로부터 상기 패널로 전류가 유입되는 것을 차단하기 위하여 제 2 차단 스위치(Spass_top)가 구비되는 것이다..
상기 제 1 차단 스위치(Spass_bottom) 내지 제 2 차단 스위치(Spass_top)로는 상기 에너지 회수부(ER) 및 서스테인 구동부(20)가 구동함에 따라 패널로 서스테인 펄스를 인가하기 위한 공진전류 및 방전전류가 흐르게 된다. 상기와 같이 공진 전류 및 방전 전류를 모두 통과하기 위해서는 대용량의 스위칭 소자를 필요로 하는데, 일반적으로 상기 제 1 차단 스위치 내지 제 2 차단 스위치를 구현하기 위해서는 FET과 같은 스위칭 소자를 다수개 병렬 연결하여 사용한다.
단일 스위칭 소자가 아닌 다수개의 스위칭 소자를 병렬로 연결하여 사용하는 경우에는 전류가 동시에 다수개의 스위칭 소자를 통과하여야 하므로 신호 왜곡이 발생하고 회로 효율성이 떨어지는 문제점이 발생한다.
특히, 상기 공진전류가 상기 제 1 차단 스위치(Spass_bottom) 내지 제 2 차단 스위치(Spass_top)를 통과하면서 형성되므로 에너지 회수 효율이 저감된다는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 적은 용량의 스위칭 소자를 사용하여 셋업 기간동안 인가되는 셋업 신호 또는 셋다운 기간동안 인가되는 셋다운 신호가 서스테인 구동부로 유입되는 것을 막을 수 있는 플라즈마 디스플레이 장치를 제공하고자 한다.
상기한 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는 도통됨에 따라 패널로 셋업신호를 인가하는 셋업 스위치가 구비되는 셋업 구동부와, 도통됨에 따라 패널로 셋다운 신호를 인가하는 셋다운 스위치가 구비되는 셋다운 구동부와, 서스테인 펄스를 패널로 인가하는 서스테인 구동부를 포함하여 구성 되고, 상기 서스테인 구동부에는 셋업 신호 또는 셋다운 신호의 역류를 방지하는 경로차단용 스위치가 구비되는 것을 특징으로 한다.
상기 서스테인 구동부는 정극성의 외부전원을 패널로 인가하는 제 1 스위치와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 커패시터와, 상기 제 1 스위치와 상보적으로 동작하고, 도통됨에 따라 상기 패널 및 커패시터로부터 전류를 방전시키는 제 2 스위치 및 제 3 스위치를 포함하여 구성된다.
상기 경로차단용 스위치는 상기 패널로 인가되는 셋업신호가 상기 서스테인 구동부로의 유입을 방지하도록 상기 제 1 스위치와 푸쉬풀(push&pull) 방식으로 연결될 수 있는데, 이때 상기 경로차단용 스위치는 상기 제 1 스위치와 셋업 스위치 사이에 연결되는 것을 본 발명에 의한 플라즈마 디스플레이 장치의 제 1 특징이다.
또한, 상기 경로차단용 스위치는 셋다운 신호 또는 스캔 펄스가 상기 서스테인 구동부로 유입되는 것을 방지하도록 상기 제 3 스위치와 푸쉬풀 방식으로 연결되는 것을 본 발명에 의한 플라즈마 디스플레이 장치의 제 2 특징이라 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 4 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 1 실시예가 도시된 도이고, 도 5a 내지 5e 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 1 실시예의 전류 패스가 도시된 도이고, 도 6 는 본 발명에 의한 플라즈 마 디스플레이 패널 구동 회로의 제 2 실시예가 도시된 도이고, 도 7a 내지 7e 는 본 발명에 의한 플라즈마 디스플레이 패널 구동 회로의 제 2 실시예의 전류 패스가 도시된 도이다.
플라즈마 디스플레이 패널에 화상을 표시하기 위해서는 하나의 프레임을 발광 횟수가 다른 다수개의 서브필드로 나누어 시분할 구동한다. 상기 각 서브필드는 전화면을 초기화시키기 위한 리셋 기간(R)과, 주사 라인을 선택하고 선택된 주사라인에서 방전셀을 선택하기 위한 어드레스 기간(A)과, 방전횟수에 따라 계조를 구현하는 서스테인 기간(S)으로 나뉘어 진다.
본 명세서에서는 하프 서스테인 방식에 의하여 구동되는 플라즈마 디스플레이 장치에 한정하여 설명한다.
이와 같이 플라즈마 디스플레이 패널을 구동하기 위해서는 도 4 에 도시된 바와 같은 회로 구성이 필요하다. 본 발명에서는 상기 스캔 전극(Y)으로 셋업 신호(R_up), 셋 다운 신호(R_dn), 스캔 펄스(scp) 및 서스테인 펄스(sus)를 인가하기 위한 회로 구성을 기본으로 설명하나, 이는 본 명세서에 한정되지 않음을 명시한다.
또한 본 발명에서 서스테인 펄스(sus)를 인가하기 위해서 구비되는 회로 구성은 상기 서스테인 전극(Z)을 구동하기 위한 회로에도 동일하게 사용될 수 있음을 명시한다.
본 발명의 플라즈마 디스플레이 장치의 제 1 실시예는 도 4 에 도시된 바와 같이, 셋 업 신호(R_up)를 인가하기 위해 구비되는 셋업 신호 인가부(110)와, 셋 다운 신호(R_dn)를 인가하기 위해 구비되는 셋 다운 신호 인가부(130), 패널에 저장된 무효 전류를 회수하여 이를 재사용하는 에너지 회수부(ER)와, 상기 에너지 회수부와 연결되어 서스테인 펄스를 인가하기 위해 구비되는 서스테인 구동부(120)와, 스캔 신호를 인가하는 스캔 신호 인가부(140)가 구비된다.
상기 셋업 신호 인가부(110)는 외부 전원(Vsetup)과 연결되어 상기 스캔 전극(Y)으로 셋 업 신호(R_up)를 인가하는 셋 업 스위치(Sup)을 구비한다.
상기 셋 업 스위치(Sup)는 가변 저항과 연결되므로 상기 셋 업 스위치가 도통되어도 상기 스캔 전극(Y)으로 셋 업 전압(Vsetup)이 바로 인가되지 않는다.
즉, 상기 셋 업 스위치(Sup)와 연결된 가변저항을 조절하여 상기 스캔 전극(Y)으로 정(+)극성의 램프 파형 형태를 가지는 셋 업 신호(R_up)가 인가되도록 한다.
상기 셋 업 스위치(Sup)에는 병렬로 커패시터(C1)가 연결되는데, 상기 커패시터의 일단은 상기 셋 업 전압(Vsetup)을 인가하는 외부 전원(Vsetup)과 연결되고, 타단은 상기 서스테인 구동부(120)와 연결된다.
상기 셋 다운 신호 인가부(130)는 셋다운 전압(Vsetdn)을 인가하는 외부 전원(-Vy)과 연결되는 셋 다운 스위치(Sdn)을 포함하여 구성된다. 상기 셋 다운 스위치는 상기 셋 업 스위치(Sup)와 같이 가변 저항과 연결되어, 상기 가변 저항을 조절하여 램프 파형의 셋 다운 신호(R_dn)가 인가되도록 한다.
상기 스캔 신호 인가부(140)는 어드레스 기간이 시작되면 상기 스캔 전극(Y) 으로 부(-)극성의 스캔 바이어스 전압(Vby)을 인가하기 위해 구비되는 하나 이상의 스캔 스위치(Sscan, Snscan)과, 스캔 IC(141)와, 상기 스캔 펄스(scp)를 인가하기 위해 구비되는 스캔 펄스 스위치(Ssw)를 포함한다.
상기 제 1 스캔 스위치(Sscan)의 일단은 상기 스캔 전압(Vsc)을 인가하는 외부 전원(Vsc)과 연결되고 타단은 상기 스캔 IC(141)과 연결된다.
상기 제 2 스캔 스위치(Snscan)은 상기 제 1 스캔 스위치(Sscan)와 상보적으로 동작하고, 상기 제 2 스캔 스위치의 일단은 스캔 IC(141)와 연결되고 타단은 상기 셋다운 신호 인가부(130)와 연결된다.
상기 스캔IC(141)는 패널로 인가되는 상기 셋업 신호(R_up)의 경로를 형성하는 하이스위치(141a)와, 패널로 인가되는 셋다운 신호(R_dn)의 경로를 형성하는 로우스위치(141b)를 포함하여 구성된다.
어드레스 기간(A)이 시작되면 상기 제 1 스캔 스위치(Sscan)가 도통되어 상기 스캔 전극(Y)으로는 스캔 전압(Vsc)이 인가되어 상기 스캔 전극(Y)은 결국, 부(-)극성의 바이어스 전압(Vby)을 가지게 된다.
상기 스캔 펄스 스위치(Ssw)는 일단이 상기 스캔 IC(141)와 연결되고 타단이 상기 스캔 최저 전압(-Vy)를 인가하는 외부 전원(-Vy)과 연결된다.
이때, 상기 스캔 펄스 스위치(Ssw)와 상기 셋다운 스위치(Sdn)가 동일한 전원(-Vy)에 연결되므로 상기 스캔 최저 전압(-Vy)과 셋다운 전압(Vsetdn)은 동일하게 형성된다.
그러나 회로 구성이 달라지거나 상기 스위치의 온/오프 타이밍을 조절하면 상기 스캔 최저 전압(-Vy)과 셋다운 전압(Vsetdn)이 다르게 형성될 수 있다.
즉, 상기 스캔 펄스 스위치(Ssw)와 상기 셋다운 스위치(Sdn)가 상이한 외부 전원과 연결되거나, 상기 스캔 최저 전압(-Vy)과 셋다운 전압(Vsetdn)간의 전압 차이를 보상하는 보상 전원이 구비되는 경우 상기 스캔 최저 전압(-Vy)과 셋다운 전압(Vsetdn)이 다르게 형성될 수 있다.
상기 셋 다운 스위치(Sdn) 또는 상기 스캔 펄스 스위치(Ssw)가 도통되면 상기 스캔 전극(Y)의 전압은 셋 다운 전압(Vsetdn) 또는 스캔 최저 전압(-Vy)까지 낮아지게 된다.
이때, 상기 셋 다운 스위치(Sdn) 및 상기 스캔 펄스 스위치(Ssw)의 일단이 상기 서스테인 구동부(120) 및 에너지 회수부(ER)과 연결되므로 상기 스캔 전극(Y)의 전압이 셋다운 전압(Vsetdn) 또는 스캔 최저 전압(-Vy)까지 낮아지지 못하게 된다.
따라서, 셋 다운 신호(R_dn)가 인가되는 기간 또는 어드레스 기간(A)동안 상기 스캔 전극(Y)이 상기 셋 다운 전압(Vsetdn) 또는 스캔 최저 전압(-Vy)까지 도달하지 못하는 전류 패스를 차단하기 위하여 차단 스위치(Spass_top)를 구비한다.
상기 차단 스위치(Spass_top)는 상기 셋 업 스위치(Sup)와 상기 셋 다운 스위치(Sdn)사이에 연결된다.
상기 에너지 회수부(ER)는 상기 경로차단용 스위치(Sblock)와 상기 셋 업 스위치(Sup)가 연결된 노드에 연결된다. 상기 노드에는 상기 차단 스위치(Spass_top)도 연결되어 있다.
상기 에너지 회수부(ER)는 공진 전류를 형성하는 인덕터(L)와, 상기 인덕터와 연결되어 상기 패널로부터 무효 전류를 회수하는 하나 이상의 에너지 회수 스위치(ER_up, ER_dn)로 이루어진다.
상기 에너지 회수용 스위치(ER_up, ER_dn)가 패널(Cp)에 저장된 에너지를 회수하는 제 1 회수스위치(ER_up)와, 상기 회수된 에너지를 상기 패널로 인가하는 제 2 회수스위치(ER_dn)으로 이루어진다.
이때, 상기 에너지 회수용 스위치(ER_up, ER_dn)의 일단에는 공진 전류의 역류를 방지하기 위하여 다이오드(D3, D4)가 각각 연결된다.
상기 에너지 회수부(ER)로 회수되는 전압은 상기 고전위 서스테인 전압(Vs/2)과 저전위 서스테인 전압(-Vs/2)의 중간 레벨로 설정되는데, 본 발명의 플라즈마 디스플레이 장치는 하프 서스테인 구동을 수행하므로 상기 에너지 회수부로 회수되는 전압은 그라운드 레벨로 설정된다.
따라서 상기 에너지 회수부(ER)는 별도의 커패시터를 구비하지 않고, 상기 제 1 회수스위치(ER_up)와 제 2 회수스위치(ER_dn) 사이를 기저 전압(GND)로 접속하여도 무방하다.
상기 서스테인 구동부(120)에는 정(+)극성의 외부전원(Vs/2)을 스캔 전극(Y)으로 인가하는 제 1 스위치(Ysus_up)와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 커패시터(C2)와, 상기 제 1 스위치와 상보적으로 동작하고, 도통되어 상기 패널 및 제 1 커패시터로부터 전류를 방전시키는 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)를 포함하여 구성된다.
상기 제 1 스위치(Ysus_up)는 드레인단이 상기 정극성의 외부 전원(Vs/2)과 연결되고, 상기 제 2 스위치(Ysus_dn)는 상기 제 1 스위치의 소스와 동일노드(n1)에 연결된다.
상기 커패시터(C2)는 일단이 상기 제 2 스위치(Ysus_dn)의 소스단과 동일 노드(n2)에 연결되고, 상기 제 3 스위치(Ysus_gnd)의 드레인단과 상기 커패시터의 타 단이 동일 노드(n3)과 연결되고, 상기 제 3 스위치와 상기 커패시터는 병렬로 연결된다. 이때, 상기 제 2 및 제 3 스위치는 기저 전압(GND)과 연결된다.
상기 제 2 회수 스위치(ER_dn)이 도통되면 상기 패널로부터 전류가 회수되고, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 패널로부터 전류가 빠져나와 상기 스캔 전극(Y)은 고전위 서스테인 전압(Vs/2)에서부터 저전위 서스테인 전압(-Vs/2)까지 감소하게 된다.
상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 상기 커패시터(C2)로부터 방전되는 전류가 상기 제 1 스위치(Ysus_up)로 흘러갈 수 있게 된다.
즉, 상기 커패시터(C2)보다 상기 제 1 스위치(Ysus_up)와 상기 셋업 신호 인가부(110)가 연결된 노드(n1)의 전압이 높기 때문에 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 제 1 커패시터로부터 상기 제 1 스위치로 전류가 흘러가게 되어 상기 서스테인 전극(Y)으로 인가되는 전압이 저전위 서스테인 전압(-Vs/2)까지 낮아질 수 없다.
이를 방지하기 위하여 상기 제 1 스위치(Ysus_up)와 상기 커패시터(C2) 사이에는 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 상기 커패시터로부터 방전되는 전류가 상기 제 1 스위치로 역류되는 것을 방지하는 다이오드(D1, 이하 제 1 다이오드)와 같은 역류방지용 소자가 연결된다.
상기 다이오드(D1, 이하 제 1 다이오드)는 애노드가 상기 제 1 스위치(Ysus_up)와 연결되고(n1), 캐소드가 상기 커패시터 일단과 연결된다(n3).
또한, 상기 스캔 전극(Y)으로 부극성의 서스테인 전압(-Vs/2)의 파형을 인가 하기 위하여 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되어 상기 커패시터(C2)로부터 전류가 방전될 때 접지(GND)로 향하는 전류가 역류할 수 있다.
이 경우, 상기 패널(Cp)에서부터 상기 제 2 스위치(Ysus_dn), 커패시터(C2)와 상기 제 3 스위치(Ysus_gnd)를 거치는 전류 패스가 정상적으로 형성될 수 없어 상기 스캔 전극(Y)으로 정상적인 서스테인 펄스가 인가되지 않는다.
이를 방지하기 위하여, 다이오드(D2, 이하 제 2 다이오드)와 같은 역류방지용 소자가 구비되는데, 상기 다이오드의 애노드는 상기 커패시터(C2)의 일단(n2)과 연결되고 캐소드는 상기 제 3 스위치(Ysus_gnd)의 소스단과 연결된다.
도 4 에 도시된 바와 같이, 상기 서스테인 구동부(120)는 스캔 전극(Y)으로 서스테인 펄스(sus)를 인가하기 위하여 에너지 회수부(ER)와 연결되고, 이와 동시에 상기 셋업 신호 인가부(110)와 연결된다.
따라서, 상기 셋 업 스위치(Sup)이 도통되어 셋 업 전압(Vsetup)이 상기 스캔 전극(Y)으로 인가될 때, 상기 셋 업 스위치를 통과한 전류가 상기 스캔 전극(Y)으로만 흘러가는 것이 아니라 상기 서스테인 구동부(120)로 흘러갈 수 있다.
상기 셋 업 전압(Vsetup)이 상기 서스테인 구동부(120)로 인가되면 상기 스캔 전극(Y)으로 정상적인 셋 업 신호(R_up)를 인가할 수 없기 때문에, 상기 서스테인 구동부(120)에는 상기 셋 업 신호를 차단하기 위한 경로차단용 스위치(Sblock)를 포함하여 구성된다.
상기 경로차단용 스위치(Sblock)는 상기 제 1 스위치(Ysus_up)과 푸쉬풀(push&pull) 방식으로 연결되어, 상기 제 1 스위치로부터 상기 스캔 전극(Y)으로 향하는 전류는 통과시키고, 상기 셋업 스위치(Sup)로부터 상기 제 1 스위치로 흘러들어가는 전류는 차단시킨다.
즉, 제 1 스위치(Ysus_up) 및 상기 셋업 신호를 패널로 인가하는 셋 업 스위치(Sup)사이에는 경로차단용 스위치(Sblock)가 연결되므로, 상기 셋 업 스위치(Sup)가 도통되면 상기 경로차단용 스위치(Sblock)에 의해 상기 서스테인 구동부(120)로 흘러들어가는 전류를 차단할 수 있게 된다.
상기 경로차단용 스위치(Sblock)의 경우 방전 전류만 흘러가게 되므로 상기 경로차단용 스위치를 통과하는 전류의 양이 작아 작은 용량의 스위칭 소자를 사용하여 서스테인 구동부(120)를 구성할 수 있다.
또한, 상기 경로차단용 스위치(Sblock)가 상기 제 1 스위치(Ysus_up)와 푸쉬풀 방식으로 연결되므로, 상기 고전위 서스테인 전압(Vs/2)에서부터 저전위 서스테인 전압(-Vs/2)으로 하강하는 서스테인 펄스(sus) 인가가 종래와 동일하게 이루어진다.
따라서, 별도의 스위치 온/오프 타이밍을 변화시킬 필요 없이, 상기 경로차단용 스위치(Sblock)을 사용하여 간단하게 스캔 전극(Y)으로 구동 파형을 인가하기 위한 구동 회로를 구성할 수 있게 된다.
상기와 같이 구성되는 본 발명의 제 1 실시에에 의한 플라즈마 디스플레이 장치를 사용하여 상기 스캔 전극(Y)으로 구동파형이 인가되는 것을 전류 패스를 사용하여 살펴보면 다음과 같다.
리셋 기간(R)이 시작되면 상기 서스테인 구동부(120)의 제 1 스위치 (Ysus_up)이 도통되어 상기 스캔 전극(Y)으로 고전위 서스테인 전압(Vs/2)과 동일한 전압이 인가된다.
이후, 상기 셋 업 스위치(Sup)가 도통되면 도 5a 에 도시된 바와 같이, 셋업 전압(Vsetup)을 공급하는 외부 전원(Vsetup)으로부터 셋업 스위치, 차단 스위치(Spass_top)와 스캔 IC(141)를 거쳐 스캔 전극(Y)으로 전류 패스(I1)가 형성됨에 따라 셋 업 신호(R_up)가 인가된다.
이때, 상기 스캔 IC(141)의 하이 스위치(141a)는 턴 온되고, 로우 스위치(141b)는 턴 오프된다. 따라서, 상기 셋 업 신호(R_up)는 상기 로우 스위치의 바디 다이오드를 통과하여 상기 스캔 전극(Y)으로 인가된다.
이때, 상기 셋 업 스위치(Sup)를 통과한 전류는 상기 서스테인 구동부(120)로 흐르는데(I1'), 상기 서스테인 구동부로 유입되는 전류는 상기 경로차단용 스위치(Sblock)에 의해서 차단된다.
셋 다운 신호(R_dn)를 인가하기 위해서는 상기 셋 업 스위치(Sup)가 턴 오프되고 상기 셋 다운 스위치(Sdn)가 턴 온된다. 상기 셋 업 스위치가 턴 오프되면 상기 스캔 전극(Y)의 전압은 고전위 서스테인 전압(Vs/2)까지 하강하고, 상기 셋 다운 스위치가 턴온되면, 도 5b 에 도시된 바와 같이 상기 스캔 전극(Y)으로부터 부(-)극성의 외부 전원(-Vy)까지 전류 패스(I2)가 형성되어 상기 스캔 전극으로는 셋다운 전압(Vsetdn)이 인가된다.
상기 셋 다운 스위치(Sdn)가 도통되면 상기 스캔 전극(Y)으로부터 상기 에너지 회수부(ER)의 제 2 회수 스위치(ER_dn)로의 전류 패스(I2')가 형성된다.
상기 스캔 전극(Y)으로부터 제 2 회수 스위치(ER_dn)까지의 전류 패스(I2')가 형성되면 상기 스캔 전극으로는 부(-)극성의 셋다운 전압(Vsetdn)이 인가될 수 없다.
따라서, 상기 스캔 전극(Y)으로부터 제 2 회수 스위치(ER_dn)까지의 전류 패스(I2')는 상기 차단 스위치(Spass_top)에 의해서 차단되어 안정적인 셋 다운 신호(R_dn)인가가 가능해 진다.
또한 상기 셋업 스위치(Sup) 및 상기 셋다운 스위치(Sdn)는 모두 램프 스위치로 구성되므로 상기 셋업 스위치 또는 셋다운 스위치가 도통되면 상기 스캔 전극(Y)으로는 램프 파형의 형태로 전압이 인가된다.
어드레스 기간(A)이 시작되면 상기 제 1 스캔 스위치(Sscan)가 턴온되고, 동시에 상기 제 2 스캔 스위치(Snscan)는 턴 오프된다. 도 5c 에 도시된 바와 같이, 상기 제 1 스캔 스위치가 턴 온되면 상기 제 1 스캔 스위치를 통과한 전류(I3)는 상기 스캔 IC(141)의 하이 스위치(141a)를 통과하여 스캔 전극(Y)으로 인가된다.
이에 따라, 상기 스캔 전극(Y)으로는 스캔 전압(Vsc)이 인가되어 상기 스캔 전극은 부극성의 바이어스 전압(Vby)을 가진다.
상기 스캔 전극(Y)으로 스캔 펄스(scp)를 인가하기 위해서는 상기 스캔 구동부(140)에 구비되는 스캔 펄스 스위치(Ssw)를 도통시켜 상기 스캔 전극으로 스캔 최저 전압(-Vy)이 인가되도록 한다.
상기 스캔 펄스 스위치(Ssw)가 도통되면 상기 스캔 전극(Y)으로부터 부(-)극성의 외부 전원(-Vy)까지의 전류 패스(I4)가 형성되어, 상기 스캔 전극으로는 스캔 최저 전압(-Vy)이 인가된다.
이때, 상기 스캔 전극(Y)으로부터 상기 에너지 회수부(ER)의 제 2 회수 스위치(ER_dn)로의 전류 패스(I4')가 형성되면 상기 스캔 전극(Y)의 전압이 상기 스캔 최저 전압(-Vy)까지 감소되지 않기 때문에, 상기 차단 스위치(Spass_top)는 상기 전류 패스(I4')를 차단한다.
서스테인 기간(S)이 시작되면, 우선 상기 에너지 회수부(ER)의 제 1 회수 스위치(ER_up)를 턴 온 시켜 상기 스캔 전극(Y)으로 정극성의 고전위 서스테인 전압(Vs/2)을 인가한다(I5).
이때, 전류 패스상 존재하는 기생 저항 및 스위치 또는 다이오드에 의한 전압강하로 인하여 상기 회수된 전압이 공진하여 상기 회수된 전압의 두 배만큼의 전압을 상기 패널로 인가하지 못하므로, 상기 제 1 회수 스위치(ER_up) 턴온 후 상기 제 1 스위치(Ysus_up)를 턴 온시킨다(I6).
즉, 도 5d 에 도시된 바와 같이, 전류 패스(I5, I6)이 형성되어 상기 스캔 전극(Y)으로 상승하는 서스테인 펄스가 인가되는데, 상기 제 1 회수 스위치(ER_up)가 턴온되면 상기 스캔 전극(Y)은 저전위 서스테인 전압(-Vs/2)에서 상승하여 고전위 서스테인 전압(Vs/2) 근처까지 상승한다.
이때 상기 제 1 스위치(Ysus_up)가 잇달아 턴 온되면 공진에 의해 형성된 전압으로부터 고전위 서스테인 전압(Vs/2)까지의 차동분이 보상되어 상기 스캔 전극(Y)으로는 고전위 서스테인 전압이 인가되고, 상기 제 1 스위치가 도통되는 동안 상기 스캔 전극은 고전위 서스테인 전압을 유지하게 된다.
반대로, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)를 턴 온 시키기 전에 상기 제 2 회수 스위치(ER_dn)를 턴온시켜 상기 스캔 전극(Y)으로 인가된 전압을 회수하여 다음 번 서스테인 펄스 인가시 사용하도록 한다.
즉, 도 5e 에 도시된 바와 같이, 상기 제 2 회수 스위치(ER_dn)이 턴 온되면 상기 스캔 전극(Y)으로부터 인덕터(L)를 거쳐 상기 제 2 회수 스위치까지 전류 패스(I7)이 형성되어 상기 패널의 무효 전류가 회수된다.
상기 전류의 회수는 패널과 상기 인덕터(L)간 공진에 의해 이루어지는데, 회로상 존재하는 기생 저항 성분 또는 회로 소자에 의한 전압 강하로 인하여 상기 제 2 회수 스위치(ER_dn)이 도통되어도 상기 스캔 전극(Y)의 전압은 부극성의 저전위 서스테인 전압(-Vs/2)까지 감소되지 못한다.
따라서, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 스캔 전극(Y)으로부터 상기 제 2 내지 제 3 스위치를 거치는 전류 패스(I8)가 형성되어 상기 공진에 의해 형성된 전압으로부터 저전위 서스테인 전압(-Vs/2)간의 차동분이 보상되어 상기 스캔 전극의 전압은 저전위 서스테인 전압(-Vs/2)까지 감소된다.
상기와 같이 스캔 전극(Y)으로 구동 파형을 인가하기 위한 구동 회로의 구성이 도시되었으나, 상기 서스테인 구동부(120) 및 에너지 회수부(ER)를 사용하여 서스테인 전극(Z)으로 서스테인 펄스(sus)를 인가하는 회로를 구성할 수 있다.
즉, 상기와 동일한 서스테인 구동부(120) 및 에너지 회수부(ER)를 사용하여 상기 스캔 전극(Y)으로 인가되는 것과 동일한 서스테인 펄스(sus)를 서스테인 전극 (Z)으로 인가할 수 있다.
본 발명의 플라즈마 디스플레이 장치의 제 2 실시예를 도 6 을 참조로 하여 살펴보면 다음과 같다. 본 실시예도 제 1 실시예와 마찬가지로 셋 업 신호(R_up)를 인가는 셋업 신호 인가부(210)와, 셋 다운 신호(R_dn)를 인가 셋 다운 신호 인가부(230), 패널에 저장된 무효 전류를 회수하여 이를 재사용하는 에너지 회수부(ER)와, 상기 에너지 회수부와 연결되어 서스테인 펄스를 인가하는 서스테인 구동부(220)와, 스캔 신호를 인가하는 스캔 신호 인가부(240)가 구비된다.
상기 셋업 신호 인가부(210)와, 셋 다운 신호 인가부(230), 에너지 회수부(ER) 및 스캔 신호 인가부(240)의 구성은 도 4 에 도시된 제 1 실시예와 동일하다.
상기 셋업 신호 인가부(210)에는 외부 전원(Vsetup)과 연결되어 셋 업 신호(R_up)를 인가하는 셋 업 스위치(Sup)가 구비되고, 셋 다운 신호 인가부(230)는 외부 전원(-Vy)과 연결되어 셋다운 신호(R_dn)를 인가하는 셋 다운 스위치(Sdn)가 구비된다. 상기 셋업 스위치와 셋다운 스위치는 모두 램프 파형 형태의 신호를 인가한다.
상기 스캔 신호 인가부(240)는 도통되어 스캔 전압(Vsc)을 인가하는 하나 이상의 스캔 스위치(Sscan, Snscan)과, 스캔 IC(241)와, 상기 스캔 펄스(scp)를 인가하기 위해 구비되는 스캔 펄스 스위치(Ssw)를 포함한다.
상기 서스테인 구동부(220)에는 정(+)극성의 외부전원(Vs/2)을 스캔 전극(Y)으로 인가하는 제 1 스위치(Ysus_up)와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 커패시터(C2)와, 상기 제 1 스위치와 상보적으로 동작하고, 도통되어 상기 패널 및 커패시터로부터 전류를 방전시키는 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)를 포함하여 구성된다.
삭제
삭제
삭제
상기 커패시터(C2)는 일단이 상기 제 2 스위치(Ysus_dn)와 연결되고, 타단이 상기 제 1 스위치(Ysus_up)과 연결된다. 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)는 상기 커패시터(C2)를 사이에 두고 병렬로 연결된다. 이때 상기 제 2 내지 제 3 스위치의 일단은 접지(GND)와 연결된다.
상기 제 1 스위치(Ysus_up)이 도통되면 정(+)극성의 고전위 서스테인 전압(Vs/2)이 상기 외부 전원으로부터 상기 제 1 스위치를 거쳐 상기 스캔 전극(Y)으로 인가된다. 이와 동시에 상기 커패시터(C2)에는 상기 외부 전원의 크기만큼의 전압이 충전되는데, 상기 외부 전압을 통해서 고전위 서스테인 전압(Vs/2)이 인가되므로 상기 커패시터에는 고전위 서스테인 전압 레벨 만큼의 전압이 충전된다.
상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 패널로부 터 전류가 빠져나와 상기 스캔 전극(Y)은 정(+)극성의 고전위 서스테인 전압(Vs/2)에서부터 부(-)극성의 저전위 서스테인 전압(-Vs/2)까지 감소하게 된다.
상기 제 1 스위치(Ysus_up)와 상기 커패시터(C) 사이에는 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 상기 커패시터로부터 방전되는 전류가 상기 제 1 스위치로 역류되는 것을 방지하는 역류방지용 소자(D1)가 구비된다.
또한, 상기 제 2 및 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 접지(GND)로 향하는 전류가 상기 커패시터(C)로 역류되는 것을 방지하는 역류방지용 소자(D2)가 구비된다.
상기 서스테인 구동부(220)는 스캔 전극(Y)으로 서스테인 펄스(sus)를 인가하기 위하여 에너지 회수부(ER)와 연결되고, 이와 동시에 상기 셋업 신호 인가부(210)와 연결된다.
따라서, 상기 셋 업 스위치(Sup)이 도통되어 셋 업 전압(Vsetup)이 상기 스캔 전극(Y)으로 인가될 때, 상기 셋 업 스위치를 통과한 전류가 상기 스캔 전극(Y)으로만 흘러가는 것이 아니라 상기 서스테인 구동부(220)로 흘러갈 수 있다.
상기 셋 업 전압(Vsetup)이 상기 서스테인 구동부(120)로 인가되면 상기 스캔 전극(Y)으로 정상적인 셋 업 신호(R_up)를 인가할 수 없기 때문에, 상기 서스테인 구동부(220)와 상기 셋 업 신호 인가부(210) 사이에는 차단 스위치(Spass_bottom)를 포함하여 구성된다.
여기서, 상기 차단 스위치(Spass_bottom)는 상기 서스테인 구동부(220)의 제 1 스위치(Ysus_up)와 상기 셋 업 신호 인가부(210)의 셋 업 스위치(Sup) 사이에 연결된다.
또한, 셋 다운 신호(R_dn) 또는 스캔 펄스(scp)가 인가될 때, 상기 패널의 전압이 감소하면, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)와 상기 차단 스 위치(Spass_bottom)에 연결된 바디 다이오드가 도통되어 상기 서스테인 구동부(220)로부터 전류가 유입될 수 있다.
이 경우, 상기 셋 다운 스위치(Sdn) 또는 스캔 펄스 스위치(Ssw)가 도통되어도 상기 스캔 전극(Y)으로는 저전위 서스테인 전압(-Vs/2) 이하로는 전압 강하가 이루어지지 않기 때문에 정상적인 셋 다운 신호(R_dn) 또는 스캔 펄스(scp)의 인가가 불가능해진다.
따라서, 상기 서스테인 구동부(220)에는 셋 다운 신호(R_dn) 또는 스캔 펄스(scp) 인가시 상기 서스테인 구동부로부터 패널로 유입되는 전류를 차단하기 위하여 상기 제 3 스위치(Ysus_gnd)를 통해 패널로 역류하는 전류의 경로를 차단하는 경로차단용 스위치(Sblock)가 구비된다.
상기 경로차단용 스위치(Sblock)은 상기 제 3 스위치(Ysus_gnd)와 푸쉬풀(push&pull) 방식으로 연결된다. 따라서, 상기 경로차단용 스위치는 서스테인 기간(S)동안 고전위 서스테인 전압(Vs/2)에서 저전위 서스테인 전압(-Vs/2)으로 감소되는 서스테인 펄스(sus)를 인가하기 위하여 상기 커패시터(C2)로부터 제 3 스위치로 흐르는 전류는 통과시키고 리셋 기간(R) 또는 어드레스 기간(A)동안에는 상기 제 3 스위치로부터 패널로 향하는 전류는 차단한다.
상기 경로차단용 스위치(Sblock)는 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통됨에 따라 형성되는 방전 전류만이 통과하기 때문에 종래보다 작은 용량의 스위칭 소자를 사용하여 상기 서스테인 구동부(220)를 구성할 수 있다.
특히, 상기 방전 전류가 통과하는 스위치의 개수가 감소되고, 상기 전류 패 스도 줄어들기 때문에 상기 경로차단용 스위치(Sblock)를 거친 신호의 왜곡 및 에너지 회수율이 떨어지는 것을 방지하게 된다.
뿐만 아니라, 사용되는 스위칭 소자의 개수가 감소하므로 상기 구동 회로를 구성하는데 소요되는 비용을 줄일 수 있어 플라즈마 디스플레이 장치 제조 비용을 줄일 수 있게 된다.
따라서, 별도의 스위치 온/오프 타이밍을 변화시킬 필요 없이, 상기 경로차단용 스위치(Sblock)을 사용하여 간단하게 스캔 전극(Y)으로 구동 파형을 인가하기 위한 구동 회로를 구성할 수 있게 된다.
상기 에너지 회수부(ER)는 상기 서스테인 펄스 구동부(220)의 제 1 스위치(Ysus_up)와 제 2 스위치(Ysus_dn)가 연결된 노드에 연결된다. 또한, 상기 노드에는 상기 차단 스위치(Spass_bottom)도 연결된다.
상기 에너지 회수부(ER)는 공진 전류를 형성하는 인덕터(L)와, 패널(Cp)에 저장된 에너지를 회수하는 제 1 회수스위치(ER_up)와, 상기 회수된 에너지를 상기 패널로 인가하는 제 2 회수스위치(ER_dn)으로 이루어진다.
이때, 상기 에너지 회수용 스위치(ER_up, ER_dn)의 일단에는 공진 전류의 역류를 방지하기 위하여 다이오드(D3, D4)가 각각 연결된다.
본 명세서에 구비되는 에너지 회수부(ER)는 웨버(Weber) 회로에 기인한 에너지 회수부를 예시하여 설명하나, 상기 에너지 회수부는 공지에 의한 어떠한 다른 에너지 회수부로 대체될 수 있음을 명시한다.
상기 서스테인 구동부(220) 및 에너지 회수부(ER)를 사용하여 서스테인 전극(Z)으로 서스테인 펄스(sus)를 인가하는 회로를 구성할 수 있다.
상기와 같이 구성되는 본 발명의 제 2 실시에에 의한 플라즈마 디스플레이 장치를 사용하여 상기 스캔 전극(Y)으로 구동파형이 인가되는 것을 전류 패스를 사용하여 살펴보면 다음과 같다.
우선, 리셋 기간(R)이 시작되면 상기 서스테인 구동부(220)의 제 1 스위치(Ysus_up)이 도통되어 상기 스캔 전극(Y)으로 고전위 서스테인 전압(Vs/2)과 동일한 전압이 인가된다.
이후, 도 7a 에 도시된 바와 같이, 셋 업 스위치(Sup)가 도통되면 셋업 전압(Vsetup)을 인가외부 전원(Vsetup)으로부터 셋업 스위치, 스캔 IC(141)를 거쳐 스캔 전극(Y)으로 전류 패스(I1)가 형성됨에 따라 셋 업 신호가 인가된다.
이때, 상기 스캔 IC(141)의 하이 스위치(141a)는 턴 온되고, 로우 스위치 (141b)는 턴 오프되므로, 상기 셋 업 신호(R_up)는 상기 로우 스위치의 바디 다이오드를 통과하여 상기 스캔 전극(Y)으로 인가된다.
상기 셋 업 스위치(Sup)로부터 상기 서스테인 구동부(120)로 유입되는 전류(I1')는 상기 차단 스위치(Spass_bottom)에 의해서 차단된다.
셋 다운 신호(R_dn)를 인가하기 위해서는 상기 셋 업 스위치(Sup)가 턴 오프되고 상기 셋 다운 스위치(Sdn)가 턴 온된다. 상기 셋 업 스위치가 턴 오프되면 상기 스캔 전극(Y)의 전압은 고전위 서스테인 전압(Vs/2)까지 하강
이후에, 도 7b 에 도시된 바와 같이, 상기 셋 다운 스위치(Sdn)가 도통되면 상기 스캔 전극(Y)으로부터 부(-)극성의 외부 전원(-Vy)까지 전류 패스(I2)가 형성되어 상기 스캔 전극으로는 셋다운 전압(Vsetdn)이 인가된다. 본 명세서에서 상기 셋 다운 전압(Vsetdn)은 상기 외부 전원(-Vy)으로 형성된다.
상기 셋 다운 스위치(Sdn)가 도통되면 상기 스캔 전극(Y)으로부터 상기 에너지 회수부(ER) 또는 상기 서스테인 구동부(220)로부터 패널로 전류(I2')가 유입되고, 이 경우 상기 스캔 전극(Y)으로는 부(-)극성의 셋다운 전압(Vsetdn)이 인가될 수 없다.
상기 서스테인 구동부(220)에서 패널로 유입되는 전류는 상기 경로차단용 스위치(Sblock)에 의해서 차단되어 안정적인 셋 다운 신호(R_dn)인가가 가능해 진다.
어드레스 기간(A)이 시작되면 상기 제 1 스캔 스위치(Sscan)가 턴온되고, 동시에 상기 제 2 스캔 스위치(Snscan)는 턴 오프되어 스캔 전극(Y)으로 스캔 바이어스 전압(Vby)이 인가된다.
도 7c 에 도시된 바와 같이, 상기 제 1 스캔 스위치(Sscan)를 통과한 전류(I3)는 상기 스캔 IC(141)의 하이 스위치(141a)를 통과하여 패널로 인가된다.
상기 어드레스 기간(A) 시작시 상기 스캔 전극(Y)으로 인가되던 셋 다운 전압(Vsetdn)이 상기 제 1 스캔 스위치가 도통됨에 따라 인가되는 스캔 전압(Vsc)보다 크므로, 상기 스캔 전극으로는 부(-)극성의 바이어스 전압(Vby)이 인가되는 것이다.
상기 스캔 펄스 스위치(Ssw)가 도통되면 상기 스캔 전극(Y)으로부터 부(-)극성의 외부 전원(-Vy)까지의 전류 패스(I4)가 형성되어, 상기 스캔 전극으로는 스캔 최저 전압(-Vy)이 인가된다.
이때, 상기 서스테인 구동부(220)로부터 상기 패널로 전류(I4')가 유입되어 상기 스캔 전극(Y)의 전압이 상기 스캔 최저 전압(-Vy)까지 감소되지 않을 수 있다. 따라서, 상기 서스테인 구동부(220)에 경로차단용 스위치(Sblock)가 구비되면, 상기 서스테인 구동부로부터 패널로 유입되는 전류(I4')가 상기 경로차단용 스위치(Sblock)에 의해 차단된다.
서스테인 기간(S)이 시작되면, 도 7d 에 도시된 바와 같이, 상기 에너지 회수부(ER)의 제 1 회수 스위치(ER_up)를 턴 온 시켜 상기 스캔 전극(Y)으로 정극성의 고전위 서스테인 전압(Vs/2)을 인가한다(I5).
이때, 전류 패스상 존재하는 기생 저항 및 스위치 또는 다이오드에 의한 전압강하로 인하여 상기 회수된 전압이 공진하여 상기 회수된 전압의 두 배만큼의 전압을 상기 패널로 인가하지 못하므로, 상기 제 1 회수 스위치(ER_up) 턴온 후 상기 제 1 스위치(Ysus_up)를 턴 온시킨다(I6).
상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)를 턴 온 시키기 전에 상기 제 2 회수 스위치(ER_dn)를 턴온시켜 상기 스캔 전극(Y)으로 인가된 전압을 회수하여 다음 번 서스테인 펄스 인가시 사용하도록 한다.
도 7e 에 도시된 바와 같이, 상기 제 2 회수 스위치(ER_dn)이 턴 온되면 상기 스캔 전극(Y)으로부터 인덕터(L)를 거쳐 상기 제 2 회수 스위치까지 전류 패스(I7)이 형성되어 상기 패널의 무효 전류가 회수된다.
상기 전류의 회수는 패널과 상기 인덕터(L)간 공진에 의하므로, 상기 제 2 회수 스위치(ER_dn)이 도통되어도 상기 스캔 전극(Y)의 전압은 부극성의 서스테인 최저 전압(-Vs/2)까지 감소되지 못한다.
따라서, 상기 제 2 내지 제 3 스위치(Ysus_dn, Ysus_gnd)가 도통되면 상기 스캔 전극(Y)으로부터 상기 제 2 내지 제 3 스위치를 거치는 전류 패스(I8)가 형성되어 상기 스캔 전극(Y)의 전압은 부극성의 서스테인 최저 전압(-Vs/2)까지 감소된다.
이때, 상기 커패시터(C)로부터 제 3 스위치(Ysus_gnd)를 통과한 전류(I8)는 상기 경로차단용 스위치(Sblock)에 연결된 바디 다이오드를 통과하여 흘러간다.
상기와 같이, 플라즈마 디스플레이 패널로 구동 파형을 인가하기 위한 회로 구성을 가지는 플라즈마 디스플레이 장치는 종래보다 사용되는 스위칭 소자의 개수를 감소시켜 회로 구성에 소요되는 비용이 절감될 뿐만 아니라, 구동 파형을 인가하기 위해 형성되는 전류가 통과하는 스위치의 개수가 줄어들게 되어 신호 왜곡이 감소되는 동시에 회로 구성에 소요되는 비용을 절감할 수 있다.
또한, 에너지 회수시 형성되는 공진 전류가 상기 경로 차단용 스위치(Sblock)을 거치지 않아 공진 전류 패스가 감소하여 에너지 회수 효율이 높아져 플라즈마 디스플레이 패널 구동시 소요되는 전력 소모를 줄일 수 있게 된다.
이상과 같이 본 발명에 의한 플라즈마 디스플레이 장치에 관하여 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명이 속하는 분야의 통상의 지식을 가진 자에 의해 본 발명의 기술사상이 보호되는 범위 이내에서 응용이 가능하다.
상기와 같이 구성되는 본 발명의 플라즈마 다스플레이 장치는 적은 용량의 스위칭 소자(경로차단용 스위치)를 사용하여 셋업 신호 또는 셋다운 신호 인가시 서스테인 구동부로 유입되는 전류를 차단하여 신호 왜곡을 줄이는 동시에, 상기 경로차단용 스위치를 통과하는 전류의 양이 줄어들어 회로 효율을 높이는 동시에 에너지 회수율이 증가하여 서스테인 펄스 왜곡이 줄어드는 효과가 있다.

Claims (14)

  1. 도통됨에 따라 패널로 셋업신호를 인가하는 셋업 스위치가 구비되는 셋업신호 인가부와,
    도통됨에 따라 패널로 셋다운 신호를 인가하는 셋다운 스위치가 구비되는 셋다운신호 인가부와,
    서스테인 펄스를 패널로 인가하는 서스테인 구동부를 포함하여 구성되고,
    상기 서스테인 구동부에는 셋업 신호 또는 셋다운 신호의 역류를 방지하는 경로차단용 스위치가 구비되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 청구항 1에서,
    상기 서스테인 구동부는 정극성의 외부전원을 패널로 인가하는 제 1 스위치와, 상기 제 1 스위치가 도통됨에 따라 전류가 충전되는 커패시터와, 상기 제 1 스위치와 상보적으로 동작하고, 도통됨에 따라 상기 패널 및 커패시터로부터 전류를 방전시키는 제 2 스위치 및 제 3 스위치를 포함하여 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 청구항 2에서,
    상기 커패시터, 제 2 스위치 및 제 3 스위치는 병렬로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 청구항 2에서,
    상기 제 2 및 제 3 스위치가 도통됨에 따라 접지로 향하는 전류가 상기 커패시터로 역류되는 것을 방지하는 역류방지용 소자가 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 청구항 2에서,
    상기 제 2 및 제 3 스위치가 도통됨에 따라 상기 커패시터로부터 방전되는 전류가 상기 제 1 스위치로 역류되는 것을 방지하는 역류방지용 소자가 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 청구항 1에서,
    상기 셋업 스위치에는 차단 스위치가 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 청구항 2에서,
    상기 경로차단용 스위치는 상기 패널로 인가되는 셋업신호가 상기 서스테인 구동부로의 유입을 방지하도록 상기 제 1 스위치와 푸쉬풀 방식으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 청구항 7에서,
    상기 경로차단용 스위치는 상기 제 1 스위치와 셋업 스위치 사이에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 청구항 6에서,
    상기 차단 스위치의 일단은 상기 셋업 스위치와 연결되고 타단은 상기 셋다운 스위치와 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 청구항 7에서,
    서스테인 구간동안 상기 패널의 전류를 회수하는 하나 이상의 스위치 및 인덕터를 구비하는 에너지 회수부가 더 포함되어 구성되고, 상기 에너지 회수부는 상기 경로차단용 스위치와 상기 셋업 스위치가 연결된 노드에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 청구항 2에서,
    상기 경로차단용 스위치는 셋다운 신호 또는 스캔 펄스가 상기 서스테인 구동부로 유입되는 것을 방지하도록 상기 제 3 스위치와 푸쉬풀 방식으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 청구항 11에서,
    상기 제 1 스위치와 상기 셋업 스위치 사이에는 차단 스위치가 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 청구항 11에서,
    상기 셋업 스위치와 상기 셋다운 스위치는 동일노드에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 청구항 11에서,
    서스테인 구간동안 상기 패널의 전류를 회수하는 하나 이상의 스위치 및 인덕터를 구비하는 에너지 회수부가 더 포함되어 구성되고,
    상기 에너지 회수부는 상기 제 1 스위치와 제 2 스위치가 연결된 노드에 접속되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050080766A 2005-08-23 2005-08-31 플라즈마 디스플레이 장치 KR100743716B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050080766A KR100743716B1 (ko) 2005-08-31 2005-08-31 플라즈마 디스플레이 장치
EP06291336A EP1758081A3 (en) 2005-08-23 2006-08-22 Plama display apparatus and driving method thereof
US11/466,635 US20070046578A1 (en) 2005-08-23 2006-08-23 Plasma display apparatus and driving method thereof
JP2006226237A JP2007058219A (ja) 2005-08-23 2006-08-23 プラズマディスプレイ装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080766A KR100743716B1 (ko) 2005-08-31 2005-08-31 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070025036A KR20070025036A (ko) 2007-03-08
KR100743716B1 true KR100743716B1 (ko) 2007-07-30

Family

ID=38099353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080766A KR100743716B1 (ko) 2005-08-23 2005-08-31 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100743716B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005225A (ko) 2002-07-09 2004-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20040035361A (ko) 2002-10-22 2004-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
JP2005070787A (ja) * 2003-08-25 2005-03-17 Samsung Sdi Co Ltd プラズマディスプレイパネル駆動装置及びプラズマディスプレイ装置
KR100599608B1 (ko) * 2005-04-20 2006-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005225A (ko) 2002-07-09 2004-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20040035361A (ko) 2002-10-22 2004-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
JP2005070787A (ja) * 2003-08-25 2005-03-17 Samsung Sdi Co Ltd プラズマディスプレイパネル駆動装置及びプラズマディスプレイ装置
KR100599608B1 (ko) * 2005-04-20 2006-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치

Also Published As

Publication number Publication date
KR20070025036A (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
EP1796068B1 (en) Plasma display apparatus
US7598932B2 (en) Plasma display apparatus and driving method thereof
US7710352B2 (en) Plasma display panel comprising energy recovery circuit and driving method thereof
US20060033683A1 (en) Plasma display apparatus and driving method thereof
KR100743716B1 (ko) 플라즈마 디스플레이 장치
KR100666106B1 (ko) 플라즈마 디스플레이 장치
EP1739646A2 (en) Plasma display apparatus and method of driving the same
US20060284799A1 (en) Plasma display apparatus
KR100676756B1 (ko) 플라즈마 디스플레이 패널의 집적된 어드레스 구동 회로모듈, 구동 장치 및 구동방법
US20050007310A1 (en) Apparatus and method for energy recovery
KR100676755B1 (ko) 플라즈마 디스플레이 패널의 집적된 스캔/서스테인 구동회로 모듈, 구동 장치 및 구동 방법
US20070126662A1 (en) Plasma display apparatus
KR100764662B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100733311B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100728685B1 (ko) 플라즈마 디스플레이 구동 장치 및 구동 방법
US20080018564A1 (en) Plasma display apparatus and method of driving the same
EP1758081A2 (en) Plama display apparatus and driving method thereof
US7791564B2 (en) Plasma display apparatus
KR100837323B1 (ko) 플라즈마 디스플레이 패널의 데이터 구동회로 모듈
KR100381267B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법
US20070115220A1 (en) Plasma display apparatus
US20100128013A1 (en) Plasma display device
US20080007489A1 (en) Apparatus for driving plasma display panel
EP1777677B1 (en) Method of driving plasma display apparatus
KR100820659B1 (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee