KR20080033776A - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20080033776A
KR20080033776A KR1020060099929A KR20060099929A KR20080033776A KR 20080033776 A KR20080033776 A KR 20080033776A KR 1020060099929 A KR1020060099929 A KR 1020060099929A KR 20060099929 A KR20060099929 A KR 20060099929A KR 20080033776 A KR20080033776 A KR 20080033776A
Authority
KR
South Korea
Prior art keywords
voltage
data
address
electrodes
switch
Prior art date
Application number
KR1020060099929A
Other languages
English (en)
Inventor
정제석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060099929A priority Critical patent/KR20080033776A/ko
Publication of KR20080033776A publication Critical patent/KR20080033776A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것으로, 어드레스 구동 회로는 전력 회수용 커패시터와 패널 커패시터 사이에 연결된 스위치를 포함한다. 그리고 본 발명은 적어도 하나의 서브필드에서 상기 복수의 어드레스 전극에 인가될 데이터의 변화량을 임계값과 비교하여 데이터 변화량이 임계값 이상이면 상기 스위치를 어드레스 전극에 데이터가 인가되는 시점에 대응하여 턴 온시키고 상기 데이터의 변화량이 임계값 이하이면 상기 스위치를 턴 오프 상태로 유지시킴으로써, 플라즈마 표시 장치의 소비 전력의 효율을 높일 수 있다.
플라즈마 표시 장치, 어드레스 전력, 어드레스 구동 회로, 데이터 변화량, 패널 커패시터

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 실시예에 따른 어드레스 전극 구동부를 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도이다.
도 4a 내지 도 4d 는 본 발명의 실시예에 따른 어드레스 전력 회수 회로의 동작 모드별 전류 경로를 보인 도면이다.
도 5는 본 발명의 제2 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도이다.
도 6은 본 발명의 제3 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도이다.
도 7은 본 발명의 제4 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도이다.
도 8은 본 발명의 실시예에 따른 제어부의 동작을 나타낸 동작 흐름도이다.
본 발명은 플라즈마 표시 장치에 관한 것으로, 특히 플라즈마 표시 장치의 어드레스 전력을 제어하는 방법 및 그 장치에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 표시 패널은 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하, "셀"이라 함)이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치는 1 프레임을 각각의 가중치를 가지는 복수의 서브필드로 나누고 이를 시분할 제어하여 계조를 구현한다. 각 서브필드는 어드레스 기간 및 유지 기간으로 이루어진다. 어드레스 기간은 어드레스 방전을 통하여 복수의 셀 중에서 켜질 셀과 켜지지 않을 셀을 구분하는 기간이다. 즉, 어드레스 기간에서는 복수의 주사 전극에 순차적으로 주사 펄스가 인가되고, 어드레스 전극에 어드레스 펄스가 인가된다. 이때, 주사 펄스와 어드레스 펄스가 동시에 인가된 셀에서 어드레스 방전이 일어난다. 유지 기간에서는 켜질 셀에서 해당 서브필드의 가중치에 대응하는 횟수만큼 유지 방전이 일어나서 화상이 표시된다.
한편, 켜질 셀과 켜지지 않을 셀을 구분하기 위해 어드레스 동작을 수행하는데 있어서, 어드레스 방전을 위한 전력 이외에 커패시턴스에 소정의 전압을 발생시키는 무효 전력이 많이 필요하다. 이때, 어드레스 전극에 어드레스 데이터를 인가하기 위한 스위치의 스위칭 회수가 많은 경우에는 더욱더 어드레스 전력이 소비된 다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 종래의 문제점을 해결하기 위한 것으로, 어드레스 소비 전력의 효율을 높이는 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 한 특징에 따르면, 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시 장치는, 복수의 어드레스 전극; 제1 전압을 공급하는 제1 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 온 데이터가 인가되는 경우에 턴온되는 복수의 제1 스위치; 상기 제1 전압과 다른 제2 전압을 공급하는 제2 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 오프 데이터가 인가되는 경우에 턴온되는 복수의 제2 스위치; 전력 회수용 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 제어신호에 따라 제1 스위칭 또는 제2 스위칭을 수행하는 복수의 제3 스위치; 및 적어도 하나의 서브필드에서 상기 복수의 어드레스 전극에 인가될 데이터의 변화량을 임계값과 비교하여 그 결과에 따라 상기 제3 스위치의 제1 스위칭 또는 제2 스위칭을 결정하는 상기 제어신호를 출력하는 제어부를 포함한다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치는, 복수의 제1 전극; 상기 복수의 제1 전극에 교차하는 방향으로 형성되어 있는 복수의 제2 전극; 상기 복수 의 제1 전극과 상기 복수의 제2 전극이 교차하는 영역에 각각 형성되어 있는 복수의 방전 셀; 상기 복수의 제1 전극에 선택적으로 주사 펄스를 인가하는 제1 구동부; 상기 주사 펄스가 인가되는 제1 전극에 형성되는 복수의 방전 셀 중 켜질 방전 셀의 제2 전극에 제1 전압을 인가하고 켜지지 않을 방전 셀의 제2 전극에 제2 전압을 인가하는 제2 구동부; 상기 복수의 제2 전극과 전력 회수용 전원 사이에 각각 연결되어 있으며, 제어신호에 따라 제1 스위칭 또는 제2 스위칭을 수행하는 복수의 제1 스위치; 적어도 하나의 서브필드에서 상기 복수의 제2 전극에 인가될 데이터의 변화량을 임계값과 비교하여 그 결과에 따라 상기 제3 스위치의 제1 스위칭 또는 제2 스위칭을 결정하는 상기 제어신호를 출력하는 제어부를 포함한다.
본 발명의 다른 특징에 따르면, 복수의 어드레스 전극, 상기 각 어드레스 전극에 형성되어 있는 복수의 방전 셀, 커패시터 및 상기 커패시터와 상기 복수의 어드레스 전극 사이에 각각 연결되어 있는 복수의 제1 Z스위치를 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 적어도 하나의 서브필드에서 상기 복수의 어드레스 전극에 인가될 데이터의 변화량을 산출하고 이를 설정된 임계값과 비교하는 단계; 상기 복수의 어드레스 전극에 각각 온 데이터 또는 오프 데이터를 인가하는 단계; 상기 비교 결과가 상기 데이터 변화량이 상기 임계값 이상이면 상기 복수의 어드레스 전극 중 직전에 인가된 데이터와 현재 인가될 데이터가 다른 어드레스 전극에 연결된 상기 제1 스위치를 턴 온시키는 단계; 상기 비교 결과가 상기 데이터 변화량이 상기 임계값 이하이면 상기 복수의 어드레스 전극에 연결된 상기 제1 스위치를 오프 상태로 유지시키는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 평면도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 세로 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 가로 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동되도록 제어하며, 이 서브필드의 가중치의 조합에 의해 계조가 표현된다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 주사 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 유지 전극에 구동 전압을 인가한다.
도 2는 본 발명의 실시예에 따른 어드레스 전극 구동부(300)를 나타낸 도면이다.
도 2에 도시한 바와 같이, 어드레스 전극 구동부(300)는 복수의 어드레스 전극에 각각 연결되는 복수의 어드레스 구동 회로(310)와 전력 회수용 커패시터(C1)를 포함한다. 도 2에서는 설명의 편의상 하나의 어드레스 전극에 연결되어 있는 어드레스 구동 회로(310)만을 도시하였으며, 어드레스 전극과 주사 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다. 그리고 복수의 어드레스 구동 회로(310) 중에서 소정 개수의 어드레스 구동 회로는 하나의 집적 회 로(integrated circuit,IC) 형태로 제작될 수 있다.
각 어드레스 구동 회로(310)는 스위치(S1, S2, S3)를 포함한다. 도 2에서는 스위치(S1. S2, S3)를 각각 전계 효과 트랜지스터, 절연 게이트 바이폴라 트랜지스터 등으로 형성할 수 있다. 이때, 트랜지스터에는 각각 바디 다이오드가 형성될 수 있다. 그리고 스위치(S3)에 바디 다이오드가 형성되는 경우에는 바디 다이오드로 인한 경로를 차단하기 위해 스위치(S3)를 백투백 형태로 연결된 트랜지스터들로 형성할 수도 있다.
스위치(S1)는 어드레스 전압(Va)을 공급하는 Va 전원과 패널 커패시터(Cp)의 어드레스 전극 사이에 연결되어 있다. 스위치(S2)는 어드레스 전압보다 낮은 전압을 공급하는 전원(도 2에서는 접지 전압을 공급하는 접지단)과 패널 커패시터(Cp)의 어드레스 전극 사이에 연결되어 있다.
한편, 어드레스 전극에 온 데이터가 인가되는 경우. 스위치(S1)를 턴온시키는 신호가 스위치(S1)의 제어 단자로 입력되고, 오프 데이터가 인가되는 경우, 스위치(S2)를 턴온시키는 신호가 스위치(S1)의 제어 단자로 입력된다. 또한, 스위치(S3)는 패널 커패시터(Cp)의 어드레스 전극과 전력 회수용 커패시터(C1) 사이에 연결되어 있다.
그리고 적어도 하나의 커패시터(C1)가 복수의 어드레스 전극(A1~Am)에 공통으로 연결될 수도 있으며, 소정 개수의 어드레스 전극마다 별개의 커패시터(C1)가 연결될 수도 있다. 이때, 커패시터(C1)의 크기가 패널 커패시터(Cp)에 비해서 커서, 스위치(S3)가 턴 온될 때, 패널 커패시터(Cp)에서 충전 또는 방전되는 전류에 의한 커패시터(C1)의 전압 변화가 작은 것으로 가정한다. 그리고 커패시터(C1)는 Va 전압과 0V 사이의 전압, 특히 Va/2 전압 근처의 전압을 공급하는 것으로 가정한다.
다음으로, 도 2의 어드레스 전극 구동부(300)의 동작에 대해서 도 3 내지 도 7을 참조로 하여 설명한다.
설명에 앞서, 어드레스 라인에 인가되는 데이터의 변화량(이하 "어드레스 데이터 변화량"이라 함) 즉, 데이터가 0에서 1로 또는, 데이터가 1에서 0으로 변화하는 횟수가 임계치 이상인 경우와 임계치 이하인 경우를 구분하여 어드레스 전극 구동부(300)의 동작을 설명한다.
우선 도 3, 도 4a 내지 도 4d를 참조로 하여 어드레스 데이터 변화량이 임계치 이상인 경우에 대한 본 발명의 제1 실시예에 따른 어드레스 전극 구동부(300)의 동작을 설명한다.
도 3은 어드레스 전극(A)에 인가되는 구동 파형을 생성하기 위한 어드레스 구동 회로(310)의 신호 타이밍도이며, 도 4a 내지 도 4d 는 본 발명의 실시예에 따른 어드레스 전력 회수 회로의 동작 모드별 전류 경로를 보인 도면이다.
한편, 도 3에 나타낸 구동 파형은 도 3과 같이 데이터가 1에서 0, 0에서 1로 어드레스 데이터량이 계속 변화하는 도트 패턴을 가지는 것으로 가정하였다.
먼저 모드 1(M1)이 시작되기 전에, 스위치(S2)가 턴온되어 어드레스 전극(A)에 오프 데이터 신호가 인가되어 있다고 가정한다.
모드 1(M1)에서 스위치(S2)가 턴 오프되고, 스위치(S3)가 턴 온된다. 그러면 도 4a 에 나타낸 바와 같이, 전력 회수용 커패시터(C1), 스위치(S3) 및 패널 커패시터(Cp)로 이루어지는 전류 경로(①)가 형성된다. 따라서 경로(①)에 의해 전력 회수용 커패시터(C1)에 충전되었던 전압이 패널 커패시터(Cp)로 충전되어, 패널 커패시터(Cp)의 전압은 0V 에서 Va/2 전압 근처까지 증가한다. 여기서 어드레스 전극 구동부(300)는 전력 회수용 커패시터(C1)와 패널 커패시터(Cp) 사이에 인덕터를 포함하지 않아, 공진을 일으키지 않으므로 최대한으로 전압을 상승시키더라도 Va/2 전압까지만 상승하게 된다.
다음, 모드 2(M2)에서 스위치(S3)가 턴 오프되고, 스위치(S1)가 턴온된다. 그러면 도 4b 에 나타낸 바와 같이, Va 전원, 스위치(S1) 및 패널 커패시터(Cp)로 이루어지는 전류 경로(②)가 형성된다. 따라서, 경로(②)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 Va 전압이 인가된다.
다음, 모드 3(M3)에서 스위치(S1)가 턴 오프되고, 스위치(S3)가 턴 온된다. 그러면 도 4c 에 나타낸 바와 같이, 패널 커패시터(Cp), 스위치(S3) 및 전력 회수용 커패시터(C1)로 이루어지는 전류 경로(③)가 형성된다. 따라서 경로(③)에 의해 패널 커패시터(Cp)에 충전되었던 전압이 전력 회수용 커패시터(C1)로 회수되어, 패널 커패시터(Cp)의 전압은 Va 에서 Va/2 전압 근처까지 감소한다. 이때, 전압을 하강할 때와 마찬가지로 어드레스 전극 구동부(300)는 전력 회수용 커패시터(C1)와 패널 커패시터(Cp) 사이에 인덕터를 포함하지 않아, 공진을 일으키지 않으므로, 최대한으로 하강시키더라도 Va/2 전압까지만 하강하게 된다.
다음, 모드 4(M4)에서 스위치(S3)가 턴 오프되고, 스위치(S2)가 턴 온된다. 그러면 도 4d 에 나타낸 바와 같이, 패널 커패시터(Cp), 스위치(S2) 및 접지 전원으로 이루어지는 전류 경로(④)가 형성된다. 따라서, 경로(④)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 0V 전압이 인가된다.
이와 같이, 어드레스 라인에 인가되는 어드레스 데이터가 1에서 0, 0에서 1로 계속 변화하는 도트 패턴을 가지는 경우에, 스위치(S3)는 어드레스 라인별로 어드레스 데이터(데이터 온 및 오프 신호)가 전송될 때 일정 시간 "하이" 상태를 유지한 후 "로우" 상태가 되어 충전 전압 제공 및 전력 회수 동작을 수행한다.
따라서 모드 1(M1)은 무효 소비 전력을 전력 회수용 커패시터(C1)로부터 패널 커패시터(Cp)에 공급하는 기간이며, 모드 3(M3)은 무효 소비 전력을 패널 커패시터(Cp)로부터 전력 회수용 커패시터(C1)로 다시 회수하는 기간이다. 또한 모드 2(M2)는 스위치(S1)의 하드 스위칭(Hard switching)을 통해 패널 커패시터(Cp)의 어드레스 전극(A)의 전압을 Va 전압으로 상승시키는 기간이며, 모드 4(M4)는 스위치(S2)의 하드 스위칭을 통해 어드레스 전극(A)의 전압을 0V로 하강시키는 기간이다.
한편, 이하에서는 풀 화이트(full white) 등과 같이 어드레스 데이터 변화량이 임계치 이하인 경우에 대한 본 발명의 제2 실시예에 따른 어드레스 전력 회수 회로의 동작을 도 5 내지 도 7을 참조로 하여 설명한다.
어드레스 데이터 변화량이 적은 경우 즉, 데이터가 0에서 1로, 또는 데이터가 1에서 0으로 변화하는 횟수가 적은 경우에 연속하는 복수의 데이터 라인에 데이터 온 신호가 계속해서 인가되는 경우가 빈번히 발생한다.
이 경우에 본 발명의 제2 실시예에 따른 어드레스 전력 회수 회로의 동작은 S3)의 동작은 도 5와 같다.
도 5는 본 발명의 제2 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도로서, N개의 어드레스 라인에 데이터 온 신호가 연속해서 인가되는 경우를 보인 도면이다.
도 5에서도 도 3과 마찬가지로 모드 1(M1)이 시작되기 전에, 스위치(S2)가 턴온되어 어드레스 전극(A)에 오프 데이터 신호가 인가되어 있다고 가정한다.
우선, 도 5에 도시된 신호 타이밍은 도 3에 도시된 신호 타이밍에 대해 모드 1(M1), 모드 3(M3)과 모드 4(M4)가 동일하고, 모드 2(M20)이 다르다.
모드 1(M1)에서 스위치(S2)가 턴 오프되고, 스위치(S3)가 턴 온된다. 그러면 도 4a 에 나타낸 바와 같이, 전력 회수용 커패시터(C1), 스위치(S3) 및 패널 커패시터(Cp)로 이루어지는 전류 경로(①)가 형성된다. 따라서 경로(①)에 의해 전력 회수용 커패시터(C1)에 충전되었던 전압이 패널 커패시터(Cp)로 충전되어, 패널 커패시터(Cp)의 전압은 0V 에서 Va/2 전압 근처까지 증가한다.
즉, 모드 3(M3)에서 스위치(S1)가 턴 오프되고, 스위치(S3)가 턴 온된다. 그러면 도 4c 에 나타낸 바와 같이, 패널 커패시터(Cp), 스위치(S3) 및 전력 회수용 커패시터(C1)로 이루어지는 전류 경로(③)가 형성된다. 따라서 경로(③)에 의해 패널 커패시터(Cp)에 충전되었던 전압이 전력 회수용 커패시터(C1)로 회수되어, 패널 커패시터(Cp)의 전압은 Va 에서 Va/2 전압 근처까지 감소한다.
모드 4(M4)는 모드 4(M4)에서 스위치(S3)가 턴 오프되고, 스위치(S2)가 턴 온된다. 그러면 도 4d 에 나타낸 바와 같이, 패널 커패시터(Cp), 스위치(S2) 및 접지 전원으로 이루어지는 전류 경로(④)가 형성된다. 따라서, 경로(④)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 0V 전압이 인가된다.
그리고 모드 2(M20)가 되면, 스위치(S1)가 데이터 온 신호에 따라 턴 온되고 이후의 턴 온 신호에 대해 계속해서 온 상태가 되며, 스위치(S3)은 어드레스 라인에 어드레스 데이터가 인가될 때마다 턴 온한다. 즉, 스위치(S3)은 스위치(S1)의 턴 온/오프에 관계없이 어드레스 라인에 데이터가 인가될 때마다 턴 온한다.
따라서 모드 2(M20)가 되면, 도 4b에 도시된 바와 같이 Va 전원, 스위치(S1) 및 패널 커패시터(Cp)로 이루어지는 전류 경로(②)가 형성되고, 경로(②)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 Va 전압이 인가된다. 이때 스위치(S3)가 턴 온되더라도 패널 커패시터(Cp)로부터 회수되는 무효 전력은 거의 없게 된다.
여기서 도 5에 도시된 본 발명의 제2 실시예에 따른 연속하는 복수의 라인에 데이터 온 신호가 인가되는 경우에 대한 따른 어드레스 전력 회수 회로의 동작은 어드레스 데이터 변화량이 임계치 이상인 경우와 동일하게 스위치(S3)가 동작한다.
그런데 어드레스 데이터 변화량이 임계치 이하인 경우에 도 5에 나타낸 바와 같이 스위치(S3)를 동작시키면, 스위치(S3)에 의한 무효전력 회수 효과는 없고 스위치(S3)의 스위칭만 발생하게 되므로, 스위치(S3)에 의한 전력손실, 스위칭 노이즈 발생 및 발열문제가 발생하게 될 수 있다.
이하에서는 도 6을 참조로 하여 어드레스 데이터 변화량이 임계치 이하인 경 우에 대한 본 발명의 제3 실시예에 따른 어드레스 전력 회수 회로의 동작을 설명한다.
도 6은 본 발명의 제3 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도로서, N개의 어드레스 라인에 데이터 온 신호가 연속해서 인가되는 경우를 보인 도면이다.
도 6에서도 도 3과 마찬가지로 모드 1(M1)이 시작되기 전에, 스위치(S2)가 턴온되어 어드레스 전극(A)에 오프 데이터 신호가 인가되어 있다고 가정한다.
우선, 도 6에 도시된 신호 타이밍은 도 3에 도시된 신호 타이밍에 대해 모드 1(M1), 모드 3(M3)과 모드 4(M4)가 동일하고, 모드 2(M21)이 다르다. 따라서 모드 1(M1), 모드 3(M3)과, 모드 4(M4)에 대한 동작은 설명하지 않는다.
모드 2(M21)에서 스위치(S1)가 데이터 온 신호에 따라 턴 온되고 이후의 데이터 온 신호에 따라 계속해서 온 상태가 되며, 스위치(S3)은 턴 오프 된다. 즉, 스위치(S3)은 어드레스 라인에 데이터가 인가되더라도 턴 오프 상태가 된다.
따라서 모드 2(M21)가 되면, 도 4b에 도시된 바와 같이 Va 전원, 스위치(S1) 및 패널 커패시터(Cp)로 이루어지는 전류 경로(②)가 형성되고, 경로(②)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 Va 전압이 인가된 후 지속적으로 Va 전압이 인가된다. 이때 모드 2(M21)에서 스위치(S3)는 턴 오프 상태이므로, 스위치(S3)에 의한 전력손실, 스위칭 노이즈 발생 및 발열 문제를 저감시킨다.
이하에서는 도 7을 참조로 하여 어드레스 데이터 변화량이 임계치 이하인 경 우에 대한 본 발명의 제4 실시예에 따른 어드레스 전력 회수 회로의 동작을 설명한다.
도 7은 본 발명의 제4 실시예에 따른 어드레스 전극에 인가되는 구동 파형을 생성하기 위한 어드레스 전력 회수 회로의 신호 타이밍도로서, N개의 어드레스 라인에 데이터 온 신호가 연속해서 인가되는 경우를 보인 도면이다.
도 7에 도시된 본 발명의 제4 실시예에 따른 어드레스 전력 회수 회로의 신호 타이밍도를 보면, 연속하는 복수의 라인에 데이터 온 신호가 인가 되는 경우에 2개의 모드(M22, M4)로 동작한다.
도 7에서도 도 3과 마찬가지로 모드 1(M22)이 시작되기 전에, 스위치(S2)가 턴온되어 어드레스 전극(A)에 오프 데이터 신호가 인가되어 있다고 가정한다.
모드 1(M22)에서 스위치(S1)가 데이터 온 신호에 따라 턴 온되고 이후의 데이터 온 신호에 따라 계속해서 온 상태가 되며, 스위치(S3)은 턴 오프 된다. 즉, 스위치(S3)은 어드레스 라인에 데이터가 인가되더라도 턴 오프 상태가 된다.
따라서 모드 1(M22)에서는 도 4b에 도시된 바와 같이 Va 전원, 스위치(S1) 및 패널 커패시터(Cp)로 이루어지는 전류 경로(②)가 형성되고, 경로(②)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 Va 전압이 인가된 후 지속적으로 Va 전압이 인가된다. 이때 모드 1(M22)에서 스위치(S3)는 턴 오프 상태이므로, 스위치(S3)에 의한 전력손실, 스위칭 노이즈 발생 및 발열 문제를 저감시킨다.
그리고 모드 2(M4)에서 스위치(S1)가 데이터 오프 신호에 따라 턴 오프되고 스위치(S2)가 턴 온된다. 따라서, 모드 2(M4)에서는 도 4d에 나타낸 바와 같이 패널 커패시터(Cp), 스위치(S2) 및 접지 전원으로 이루어지는 전류 경로(④)가 형성된다. 따라서, 경로(④)를 통해 패널 커패시터(Cp)의 어드레스 전극(A)에는 하드 스위칭에 의해 0V 전압이 인가된다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 어드레스 라인에 인가되는 데이터 패턴에 따라 도 3 및 도 5에 나타낸 구동파형을 출력할 것인지 또는 도 6 및 도 7에 나타낸 구동파형 중 하나를 출력할 것인지를 결정한다.
이하에서는 도 3 및 도 5에 나타낸 구동파형을 출력할 것인지 또는 도 6 및 도 7에 나타낸 구동파형 중 하나를 출력할 것인지를 결정하는 제어부(200)의 동작을 도 8을 참조하여 설명한다.
도 8은 본 발명의 실시예에 따른 제어부(200)의 동작을 나타낸 동작 흐름도이다.
도 8에 나타낸 바와 같이, 제어부(200)는 입력된 영상 데이터를 이용하여 서브필드 별로 어드레스 데이터 변화량을 측정한다(S210~S220).
즉, 제어부(200)는 서브필드마다 각 어드레스 전극에 순차적으로 상기 온 데이터 또는 상기 오프 데이터를 대응시키며, 적어도 하나의 서브필드 동안 상기 각 어드레스 전극에 순차적으로 대응되는 데이터 중에서 인접한 두 데이터의 차이의 총합을 계산한다. 그리고 이와 같은 방법으로 얻은 총합을 복수의 어드레스 전극에 대해서 합산하여 어드레스 데이터의 변화량을 구한다.
그런 다음 제어부(200)는 구해진 어드레스 데이터의 변화량을 설정된 임계값과 비교한다(S230).
이때, 측정된 서브필드별 어드레스 데이터 변화량의 총합이 임계값 이상인 경우에, 무효 전력 소비가 많이 발생하기 때문에 제어부(200)는 도 3 및 도 5에 도시된 구동 파형을 생성하기 위해 어드레스 라인에 데이터가 인가될 때마다 스위치(S3)를 턴 온시키는 제어 신호를 어드레스 전극 구동부(300)에 인가한다(S240).
반면에, 측정된 서브필드별 어드레스 데이터 변화량의 총합이 임계치 이하인 경우에, 스위치(S3)에 의한 무효전력 소비가 미비하기 때문에 제어부(200)는 도 6 또는 도 7에 도시된 구동 파형을 생성하기 위해 어드레스 라인에 데이터가 인가되더라도 스위치(S3)를 오프시키는 제어 신호를 어드레스 전극 구동부(300)에 인가한다(S250)X.
이와 같이, 어드레스 데이터 변화량이 임계치 이하일 때 스위치(S3)의 턴 온/오프 스위칭을 제거하여 스위치(S3)에 의한 전력 소모를 줄임으로써, 플라즈마 표시 장치의 전체 소비 전력을 줄일 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 어드레스 구동 회로에있어 서, 어드레스 데이터 변화량에 따라 전력회수에 사용되는 스위치의 턴 온/오프를 제어함으로써, 플라즈마 표시 장치의 구동시에 무효 소비 전력을 줄일 수 있다.

Claims (15)

  1. 복수의 어드레스 전극;
    제1 전압을 공급하는 제1 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 온 데이터가 인가되는 경우에 턴온되는 복수의 제1 스위치;
    상기 제1 전압과 다른 제2 전압을 공급하는 제2 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 대응하는 어드레스 전극에 오프 데이터가 인가되는 경우에 턴온되는 복수의 제2 스위치;
    전력 회수용 전원과 상기 복수의 어드레스 전극 사이에 각각 연결되어 있으며, 제어신호에 따라 제1 스위칭 또는 제2 스위칭을 수행하는 복수의 제3 스위치; 및
    적어도 하나의 서브필드에서 상기 복수의 어드레스 전극에 인가될 데이터의 변화량을 임계값과 비교하여 그 결과에 따라 상기 제3 스위치의 제1 스위칭 또는 제2 스위칭을 결정하는 상기 제어신호를 출력하는 제어부를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제1 스위칭은 대응하는 어드레스 전극의 데이터가 변경될 때 제1 기간동안 턴 온 후 턴 오프하는 것이고,
    상기 제2 스위칭은 대응하는 어드레스 전극의 데이터 변경에 무관하게 오프 상태를 유지하는 것인 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 제어부는,
    상기 데이터의 변화량이 상기 임계값 이상이면 상기 제1 스위칭을 위한 제어신호를 출력하고, 상기 데이터의 변화량이 상기 임계값 이하이면 상기 제2 스위칭을 위한 제어신호를 출력하는 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 제1 전압은 상기 제2 전압보다 높으며,
    상기 제1 기간 전에 턴온되어 있는 상기 제1 스위치에 연결되어 있는 상기 어드레스 전극의 전압은 상기 제1 기간 동안 상기 제3 스위치의 턴온에 의해 감소하며,
    상기 제1 기간 전에 턴온되어 있는 상기 제2 스위치에 연결되어 있는 상기 어드레스 전극의 전압은 상기 제1 기간 동안 상기 제3 스위치의 턴온에 의해 증가하는 플라즈마 표시 장치.
  5. 제4항에 있어서,
    상기 전력 회수용 전원은 상기 제1 전압과 상기 제2 전압 사이에 해당하는 제3 전압을 충전하고 있는 적어도 하나의 커패시터를 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제어부는 서브필드마다 각 어드레스 전극에 순차적으로 상기 온 데이터 또는 상기 오프 데이터를 대응시키며,
    상기 적어도 하나의 서브필드 동안 상기 각 어드레스 전극에 순차적으로 대응되는 데이터 중에서 인접한 두 데이터의 차이의 총합을 계산하고, 상기 총합을 상기 복수의 어드레스 전극에 대해서 합산하여 상기 데이터의 변화량을 계산하는 플라즈마 표시 장치.
  8. 복수의 제1 전극;
    상기 복수의 제1 전극에 교차하는 방향으로 형성되어 있는 복수의 제2 전극;
    상기 복수의 제1 전극과 상기 복수의 제2 전극이 교차하는 영역에 각각 형성되어 있는 복수의 방전 셀;
    상기 복수의 제1 전극에 선택적으로 주사 펄스를 인가하는 제1 구동부;
    상기 주사 펄스가 인가되는 제1 전극에 형성되는 복수의 방전 셀 중 켜질 방 전 셀의 제2 전극에 제1 전압을 인가하고 켜지지 않을 방전 셀의 제2 전극에 제2 전압을 인가하는 제2 구동부;
    상기 복수의 제2 전극과 전력 회수용 전원 사이에 각각 연결되어 있으며, 제어신호에 따라 제1 스위칭 또는 제2 스위칭을 수행하는 복수의 제1 스위치;
    적어도 하나의 서브필드에서 상기 복수의 제2 전극에 인가될 데이터의 변화량을 임계값과 비교하여 그 결과에 따라 상기 제3 스위치의 제1 스위칭 또는 제2 스위칭을 결정하는 상기 제어신호를 출력하는 제어부를 포함하는 플라즈마 표시 장치.
  9. 제8항에 있어서,
    상기 제1 스위칭은 각각 대응하는 상기 제2 전극의 전압이 변경될 때 제1 기간동안 턴 온 후 턴 오프하는 것이고,
    상기 제2 스위칭은 각각 대응하는 상기 제2 전극의 전압 변경에 무관하게 오프 상태를 유지하는 것인 플라즈마 표시 장치.
  10. 제9항에 있어서,
    턴온되는 상기 제1 스위치에 연결된 제2 전극의 전압은 상기 제1 전압과 상기 제2 전압의 사이에 해당하는 제3 전압으로 변경되는 플라즈마 표시 장치.
  11. 제10항에 있어서,
    상기 복수의 제2 전극과 상기 제1 전압을 공급하는 제1 전원 사이에 각각 연결되고, 턴 온하여 각각 대응하는 제2 전극에 상기 제1 전압을 인가하는 복수의 제2 스위치,
    상기 복수의 제2 전극과 상기 제2 전압을 공급하는 제2 전원 사이에 각각 연결되고, 턴 온하여 각각 대응하는 제2 전극에 상기 제2 전압을 인가하는 복수의 제3 스위치를 더 포함하는 플라즈마 표시 장치.
  12. 제11항에 있어서,
    상기 전력 회수용 전원은 상기 제1 전압과 상기 제2 전압 사이에 해당하는 제5 전압을 충전하고 있는 적어도 하나의 커패시터를 포함하는 플라즈마 표시 장치.
  13. 제12항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치.
  14. 복수의 어드레스 전극, 상기 각 어드레스 전극에 형성되어 있는 복수의 방전 셀, 커패시터 및 상기 커패시터와 상기 복수의 어드레스 전극 사이에 각각 연결되어 있는 복수의 제1 스위치를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    적어도 하나의 서브필드에서 상기 복수의 어드레스 전극에 인가될 데이터의 변화량을 산출하고 이를 설정된 임계값과 비교하는 단계;
    상기 복수의 어드레스 전극에 각각 온 데이터 또는 오프 데이터를 인가하는 단계;
    상기 비교 결과가 상기 데이터 변화량이 상기 임계값 이상이면 상기 복수의 어드레스 전극 중 직전에 인가된 데이터와 현재 인가될 데이터가 다른 어드레스 전극에 연결된 상기 제1 스위치를 턴 온시키는 단계;
    상기 비교 결과가 상기 데이터 변화량이 상기 임계값 이하이면 상기 복수의 어드레스 전극 에 연결된 상기 제1 스위치를 오프 상태로 유지시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 제14항에 있어서,
    상기 데이터의 변화량은, 서브필드마다 각 어드레스 전극에 순차적으로 상기 온 데이터 또는 상기 오프 데이터를 대응시키며, 상기 적어도 하나의 서브필드 동안 상기 각 어드레스 전극에 순차적으로 대응되는 데이터 중에서 인접한 두 데이터의 차이의 총합을 계산하고, 상기 총합을 상기 복수의 어드레스 전극에 대해서 합산하여 얻는 플라즈마 표시 장치의 구동 방법.
KR1020060099929A 2006-10-13 2006-10-13 플라즈마 표시 장치 및 그 구동 방법 KR20080033776A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060099929A KR20080033776A (ko) 2006-10-13 2006-10-13 플라즈마 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060099929A KR20080033776A (ko) 2006-10-13 2006-10-13 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20080033776A true KR20080033776A (ko) 2008-04-17

Family

ID=39573611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060099929A KR20080033776A (ko) 2006-10-13 2006-10-13 플라즈마 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR20080033776A (ko)

Similar Documents

Publication Publication Date Title
KR100515330B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
JP2005157294A (ja) プラズマ表示パネルの駆動方法及びプラズマ表示装置
KR100869795B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100739640B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR20080033776A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100708860B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839373B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080006742A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100670183B1 (ko) 플라즈마 표시 장치 및 그의 구동 방법
KR20060020810A (ko) 플라즈마 표시 장치와 그 구동 방법
US20070008246A1 (en) Plasma display and a method of driving the plasma display
KR100918046B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20090054222A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100658636B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658685B1 (ko) 플라즈마 표시 장치와 그 구동 방법
KR20090014793A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100561345B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100658634B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100658635B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080024657A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100869794B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR20080006348A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100627345B1 (ko) 플라즈마 표시장치와 플라즈마 표시 패널의 구동장치
KR20090119199A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080026775A (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination