KR100778510B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100778510B1
KR100778510B1 KR1020060062918A KR20060062918A KR100778510B1 KR 100778510 B1 KR100778510 B1 KR 100778510B1 KR 1020060062918 A KR1020060062918 A KR 1020060062918A KR 20060062918 A KR20060062918 A KR 20060062918A KR 100778510 B1 KR100778510 B1 KR 100778510B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
capacitor
electrodes
power
Prior art date
Application number
KR1020060062918A
Other languages
English (en)
Inventor
손진부
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060062918A priority Critical patent/KR100778510B1/ko
Application granted granted Critical
Publication of KR100778510B1 publication Critical patent/KR100778510B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 표시 장치 및 그 구동 방법에 있어서, 화면 부하율에 따라, 리셋 하강 기간 또는 어드레스 기간에서 유지 전극에 바이어스되는 Ve 전압의 레벨이 달라지는 것을 방지하기 위하여, 패널 커패시터의 충전 및 방전을 통해 Ve 전압을 공급하는 Ve 전원에 연결되는 커패시터에 과충전된 전압을 강제 방전시킨다.
따라서 Ve 전압의 전압 레벨이 일정하게 유지되므로, 유지 기간에서 유지 방전이 안정적으로 일어날 수 있고, 플라즈마 표시 장치의 구동 중에 별도의 방전 저항에 의해 전력 소모가 커지는 것을 방지할 수 있다.
PDP, 플라즈마 표시 장치, 패널 커패시터, 전원, 강제방전, 유지 전극

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개념도이다.
도 2는 도 1에 도시된 제어부(200)의 동작을 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 도 1의 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 동작을 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형의 일부를 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치이다. 플라즈마 표시 장치의 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하 "셀"이라 함)이 매트릭스(matrix)형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 각각의 계조 가중치를 갖는 복수의 서브필드로 분할된다. 이때, 방전 셀의 휘도는 복수의 서브필드 중 해당 방전 셀이 발광하는 서브필드의 가중치 합에 의해 결정된다.
각각의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. 리셋기간은 방전 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 방전 셀 중 발광 셀과 비발광 셀을 선택하기 위해 어드레싱 동작을 수행하는 기간이다. 유지기간은 어드레스 기간에서 발광 셀 상태로 설정된 셀을 해당 서브필드의 가중치에 해당하는 기간동안 유지방전시켜 화상을 표시하는 기간이다.
리셋 기간의 하강 기간에서 주사 전극과 유지 전극 사이에 전압차를 더욱 크게 하기 위하여, 주사 전극의 전압이 하강하는 기간동안 유지 전극을 소정의 전압 레벨을 갖는 Ve 전압으로 바이어스한다. 또한 어드레스 기간에서 유지 전극을 Ve 전압으로 바이어스한 상태에서, 켜질 방전 셀에 대하여 주사 펄스와 어드레스 펄스를 주사 전극과 어드레스 전극에 각각 인가하여 어드레싱 방전이 적절하게 일어나도록 한다.
일반적으로 플라즈마 표시 장치는 복수의 전압을 공급하는 복수의 전원에 각각 연결된 커패시터에 전압을 충전시킨 후, 전극과 전원 사이에 연결된 각각의 스위치가 턴온되면, 전원에 연결된 커패시터에 충전되어 있던 전압이 전극에 인가된 다. 예를들면 유지 전극에 Ve 전압을 공급하는 Ve 전원에는 Ve 전압을 충전할 수 있는 커패시터가 연결되어 있으며, Ve 전원과 유지 전극 사이에 연결된 스위치를 턴온하면, 커패시터에 충전된 Ve 전압이 유지 전극에 인가된다.
또한 유지 전극, 주사 전극 및 어드레스 전극 사이에는 각각 용량성 부하인 패널 커패시터가 형성된다.
한편 어드레스 기간에서 선택되는 방전 셀의 개수가 적거나, 낮은 계조를 표현하게 되어 전체적으로 화면 부하율이 낮아지는 경우, 어드레스 전극 및 주사 전극과 복수의 전원 사이에 연결된 커패시터에 충전된 전압의 소모량이 작아지게 된다. 이에 따라 어드레스 전극 및 주사 전극에 연결된 커패시터에 충전되어 있던 전압이 패널 커패시터를 통해 유지 전극에 Ve 전압을 공급하는 Ve 전원에 연결된 커패시터에 인가되어, Ve 전원에 연결된 커패시터는 과도한 전압이 충전되게 된다.
이처럼 Ve 전원에 연결된 커패시터에 전압이 과충전되는 경우, 리셋 하강 기간 및 어드레스 기간에 유지 전극에 Ve 전압을 인가할 때, Ve 전압보다 높은 레벨의 전압으로 유지 전극을 바이어스하게 된다. 따라서, 주사 전극과 유지 전극 사이의 전압차가 커지게 되므로 어드레싱이 적절히 수행되지 않아, 유지 기간에서 오방전이 발생할 수 있다.
종래에는 Ve 전원에 연결된 커패시터에 별도의 방전 저항을 연결하고, Ve 전원에 연결된 커패시터를 지속적으로 방전시켜서, Ve 전압의 전압 레벨을 소정의 전압보다 낮게 유지되도록 하였다. 그러나 화면 부하율에 관계없이 방전 저항을 이용하여 Ve 전원에 연결된 커패시터를 강제방전시키므로, 플라즈마 표시 장치의 구동 시에 Ve 전원에 연결된 커패시터에 전압이 제대로 충전되지 않게 된다. 따라서 별도의 방전 저항에 의해 플라즈마 표시 장치의 소비 전력이 증가하고, 리셋 하강 기간 및 어드레스 기간에서 유지 전극에 Ve 전압보다 낮은 전압이 인가될 수 있어 구동 안정성이 떨어지는 문제점이 있다.
본 발명은 종래 기술의 문제점을 해결하기 위한 것으로 별도의 방전 저항없이, 유지 전극을 바이어스하는 Ve 전압의 레벨이 높아지는 것을 방지하여 유지 방전이 안정적으로 일어날 수 있고, 방전 저항으로 인한 전력 소모를 방지할 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것을 그 기술적 과제로 한다.
본 발명의 한 특징에 따르면, 복수의 제1 전극 및 복수의 제2 전극을 포함하고, 상기 복수의 제1 전극과 제2 전극에 의해 용량성 성분인 패널 커패시터가 형성되는 플라즈마 표시 패널, 상기 플라즈마 표시 패널을 구동하기 위한 제어 신호를 생성하며, 입력되는 영상 신호를 통해 자동 전력 레벨을 결정하는 제어부, 및 상기 제어부로부터 제어신호를 인가받아 상기 플라즈마 표시 패널을 구동시키는 구동부를 포함하는 플라즈마 표시 장치를 제공한다.
이때 상기 구동부는, 상기 복수의 제1 전극과 전력 회수용 전원 사이에 연결되는 인덕터, 제1 전압을 공급하는 제1 전원과 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터, 상기 전력 회수용 전원과 상기 인덕터 사이에 연결되어, 턴온하면 상기 복수의 제1 전극의 전압을 상기 제1 전압보다 낮은 제2 전 압까지 하강시키는 제2 트랜지스터, 그리고 상기 복수의 제2 전극과 상기 제2 전압보다 낮은 제3 전압을 공급하는 제3 전원 사이에 연결되어 있는 제3 트랜지스터를 포함한다. 또한 상기 제어부는, 상기 자동 전력 레벨이 소정의 값보다 작은 경우, 유지 기간이 종료되고 다음 서브필드의 리셋 기간이 시작되기 전에, 상기 제1 트랜지스터 및 제3 트랜지스터를 턴온하여, 상기 제1 전원에 잔존하는 제4 전압을 상기 패널 커패시터에 충전시킨 후, 상기 제1 트랜지스터를 턴오프하고 상기 제2 트랜지스터를 턴온하여, 상기 패널 커패시터에 충전되어 있는 전압을 상기 전력 회수용 전원으로 방전시키는 것을 반복하여 상기 제1 전원에 충전된 전압을 방전시킨다.
또한 상기 제어부는, 상기 자동 전력 레벨이 소정의 값보다 작은 경우, 유지 기간 중 일부 기간동안, 상기 제1 트랜지스터 및 제3 트랜지스터를 턴온하여, 상기 제1 전원에 잔존하는 제4 전압을 상기 패널 커패시터에 충전시킨 후, 상기 제1 트랜지스터를 턴오프하고 상기 제2 트랜지스터를 턴온하여, 상기 패널 커패시터에 충전되어 있는 전압을 상기 전력 회수용 전원으로 방전시키는 것을 반복하여 상기 제1 전원에 충전된 전압을 방전시킨다.
그리고 상기 구동부는, 상기 제1 전원과 상기 제1 트랜지스터 사이의 접점에 제1단이 연결되고, 상기 제2단에 제2단이 연결되어, 상기 제1 전압을 충전하고 있는 제1 커패시터를 더 포함한다.
상기 제1 전압은 리셋 기간의 하강기간 또는 어드레스 기간에서 상기 제1 전극에 인가하는 바이어스 전압의 전압 레벨과 동일한 전압 레벨을 가진다.
상기 구동부는, 상기 전력 회수용 전원과 상기 인덕터 사이에 전기적으로 연 결되어, 턴온시에 상기 패널 커패시터를 상기 제1 전압보다 높은 제5 전압으로 충전시키는 제4 트랜지스터를 더 포함하고, 상기 제2 트랜지스터 및 제4 트랜지스터는 바디 다이오드를 가지며, 상기 제2 트랜지스터와 직렬로 연결되고, 상기 제2 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제1 다이오드 및 상기 제4 트랜지스터와 직렬로 연결되고, 상기 제3 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제2 다이오드를 더 포함한다. 또한 상기 제5 전압을 공급하는 제4 전원과 상기 제2 전극사이에 연결되어, 턴온하면 상기 복수의 제2 전극에 상기 제5 전압을 인가하는 제5 트랜지스터를 더 포함한다.
상기 전력 회수용 전원은 상기 제2 전압과 상기 제5 전압 사이의 제6 전압을 충전한다. 이때 상기 제4 전압은 상기 제6 전압보다 높은 레벨이다. 그리고 상기 제2 전압은 접지 전압이다.
또한 본 발명의 다른 실시예에 따르면 복수의 제1 전극 및 복수의 제2 전극을 포함하고, 상기 복수의 제1 전극 및 제2 전극에 의해 형성되는 용량성 부하인 패널 커패시터를 포함하는 플라즈마 표시 장치를 구동하는 방법을 제공한다.
상기 플라즈마 표시 장치의 구동 방법은 입력되는 영상 신호를 통해 자동 전력 레벨을 결정하는 단계; 상기 자동 전력 레벨이 소정의 값보다 작은 경우, 상기 제1 전극에 제1 전압을 공급하는 제1 전원, 상기 패널 커패시터, 그리고 상기 제1 전압보다 낮은 제2 전압을 상기 제2 전극에 공급하는 제2 전원을 포함하는 제1 경로를 통하여 상기 제1 전원에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계; 및 상기 패널 커패시터, 턴온시에 상기 제1 전극의 전압을 감소시키는 제1 트랜지 스터 및 전력 회수용 커패시터를 포함하는 제2 경로를 통하여 상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계를 포함한다.
상기 제1 전원에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계 및 상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계는 유지 기간의 일부 기간에서 수행될 수 있고, 또는 유지 기간의 종료 후에 수행될 수도 있다.
또한 상기 플라즈마 표시 장치의 구동 방법은 상기 제1 전원과 상기 패널 커패시터 사이의 접점에 제1단이 연결되고 상기 제2 전원에 제2단이 연결되는 제1 커패시터에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계를 포함한다.
상기 제1 경로는, 상기 제1 전원과 상기 제1 전극 사이에 연결되는 제1 트랜지스터, 상기 제2 전원과 상기 제2 전극 사이에 연결되는 제2 트랜지스터를 더 포함한다. 그리고 상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계에서, 상기 패널 커패시터에 잔존하는 전압은 상기 전력 회수용 커패시터에 충전되는 전압보다 높은 레벨이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를들어, 유전체층)에 형성되어, 상기 전극에 축적되는 전하를 말한다. 상기 벽전하는 실제로 전극 자체에 접촉하지 않지만, 이하에서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한, 상기 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 의미한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개념도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500) 및 전원부(600)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am)(이하 "A 전극"이라 함), 그리고 행 방향으로 뻗어 있는 복수의 유지 전극(X1-Xn) (이하 "X 전극"이라 함) 및 복수의 주사 전극(Y1-Yn) (이하 "Y 전극"이라 함)을 포함한다. 복수의 Y 전극(Y1-Yn) 및 X 전극(X1-Xn)은 서로 쌍을 이루며 배열되어 있다. 그리고 인접하는 Y 전극(Y1-Yn)과 X 전극(X1-Xn) 및 A 전극(A1-Am)이 교차하는 곳에 방전 셀이 형성된다.
제어부(200)는 외부로부터 영상신호를 수신하여, 영상신호로부터 R, G, B 데이터를 생성하여 평균 신호 레벨을 검출하고, 평균 신호 레벨로부터 화면 부하율을 생성하며, 생성된 R, G, B 데이터로부터 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 하나의 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동한다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 신호를 각 A 전극(A1-Am)에 인가한다. 주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가하고, 유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가한다.
전원부(600)는 플라즈마 표시 장치의 구동에 필요한 전압을 제어부(200) 및 각 구동부(300, 400, 500)에 공급한다.
다음, 본 발명의 실시예에 따른 플라즈마 표시 장치에서, 제어부의 동작(200)에 대해 도 2를 참고로 하여 상세하게 설명한다.
도 2는 도 1에 도시된 제어부(200)의 동작을 나타낸 도면이다.
도 2에서 보는 바와 같이, 제어부(200)는 화면 부하율에 따라 유지 기간 종료 후에 Ve 전원에 연결된 커패시터(Ce)에 충전된 전압을 방전시키는 동작을 수행 하게 된다.
제어부(200)는 영상 신호를 통해 입력되는 R, G, B 데이터로부터 평균 신호 레벨(Average Signal Level, 이하 "ASL"이라 함)을 검출한다.
여기서 프레임 별 ASL의 계산은 아래의 수학식 1에 의해 계산된다.
Figure 112006048269627-pat00001
수학식 1에서, Rx,y, Gx,y, Bx,y는 각각 (x, y)위치의 방전 셀에서 R, G, B 계조값이며, N과 M은 각각 프레임의 가로, 세로의 크기이다.
먼저 제어부(200)는 ASL에 기초하여 플라즈마 표시 장치의 구동에 필요한 자동 전력 제어(Automatic Power Control, 이하 "APC"라 함)레벨값을 결정하여, 결정된 APC레벨값에 따라 화면 부하율을 계산한다(S410).
그리고 제어부(200)는 계산된 화면 부하율을 이미 설정된 소정의 값과 비교한다(S420).
이때 계산된 화면 부하율이 소정의 값 미만인 경우, 제어부(200)는 서브필드의 유지 기간이 종료된 이후에 소정의 제1 기간을 설정하고, 소정의 제1 기간동안 커패시터(Ce)에 충전된 전압을 방전시키는 제어신호를 출력한다(S430).
반면 계산된 화면 부하율이 소정의 값 이상인 경우, 제어부(200)는 유지 기간이 종료된 이후에 소정의 제1 기간을 설정하지 않고 다음 서브필드의 리셋 동작 이 수행되도록 하는 일반 제어 신호를 출력한다(S440).
이와 같이 제어부(200)로부터 출력된 제어신호는 주사 전극 구동부(400) 및 유지 전극 구동부(500)에 입력되어, 유지 기간 종료 후에 소정의 제1 기간동안 커패시터(Ce)에 충전된 전압을 방전시키는 동작을 제어한다(S450). 여기서 소정의 값이란, 커패시터(Ce)에 충전되는 전압의 크기가 리셋 하강 기간 및 어드레스 기간에서 오방전을 발생시키는 지점의 화면 부하율로서, 실험적인 방법을 통해 구할 수 있으며, 이에 대한 구체적인 방법은 당업자가 용이하게 알 수 있으므로 이에 대한 설명은 생략한다.
또한 소정의 제1 기간은, 일반적으로 유지 기간이 종료된 후 다음 서브필드의 리셋 기간이 시작되기 전의 휴지 기간을 포함하는 기간으로, 프레임에서 표현하고자 하는 계조값 또는 서브필드의 개수등에 의하여 변동될 수 있다.
도 3는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 도 3에서는 편의상 하나의 셀을 형성하는 Y 전극, X 전극 및 A 전극에 인가되는 구동 파형에 대해서만 설명한다.
도 3에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는, A 전극 및 X 전극이 기준 전압(도 3에서는, "0V"으로 도시함)으로 유지한 상태에서 Y 전극의 전압이 Vs 전압에서 Vset 전압까지 점진적으로 증가된다. 도 3에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 이와 같이, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-)의 벽 전하가 형성되고 X 및 A 전극에는 (+)의 벽 전하가 형성된다.
리셋 기간의 하강 기간에서는, A 전극과 X 전극의 전압이 각각 기준 전압과 Ve 전압으로 유지한 상태에서, Y 전극의 전압이 Vs 전압에서 Vnf 전압까지 점진적으로 감소된다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-)의 벽 전하와 X 전극 및 A 전극에 형성된 (+)의 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압(Vfxy) 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는, 켜질 방전 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극에 순차적으로 VscL 전압을 가지는 주사 펄스를 인가한다. 이때, Y 전극에 의해 VscL 전압이 인가된 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 A 전극에 Va 전압을 인가한다. 그러면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+)의 벽 전하, A 전극 및 X 전극에 각각 (-)의 벽 전하가 형성된다. 여기서, VscL 전압은 Vnf 전압과 같거나 낮은 레벨로 설정될 수 있다. 그리고 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 VscH 전압이 인가되고, 선택되지 않는 방전 셀의 A 전극에는 기준 전압이 인가된다.
유지 기간에서는 Y 전극과 X 전극에 Vs 전압과 0V 전압을 교대로 가지는 유 지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.
한편 도 2에서 설명한 바와 같이, 화면 부하율이 소정의 값보다 미만인 경우, 유지 전극에 Ve 전압을 공급하는 Ve 전원에 연결되는 커패시터(Ce)에 과도한 전압이 충전되어, 리셋 하강 기간 및 어드레스 기간에서 Ve 전압보다 높은 전압으로 X 전극이 바이어스될 수 있으므로, 유지 기간에서 오방전이 발생될 수 있다.
따라서 화면 부하율이 소정의 값보다 작은 경우, 도 3에서 보는 바와 같이, 유지 기간이 종료한 후 소정의 제1 기간동안 Y 전극은 0V 전압으로 바이어스 시킨 상태에서 X 전극의 전압을 Ve 전압까지 상승시켰다가 0V 전압까지 하강시키는 동작을 수차례 반복함으로써, Ve 전원에 연결된 커패시터(Ce)에 과충전된 전압을 방전시킨다.
이하에서는, 도 3의 플라즈마 표시 장치의 구동 파형을 생성하기 위한 방법에 대하여 도 4 및 도 5를 참조하여 설명하기로 한다.
도 4은 본 발명의 실시예에 따른 도 1의 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 나타낸 것이다. 이하에서 설명하는 트랜지스터는 바디 다이오드(도시하지 않음)를 갖는 n-채널 전계 효과 트랜지스터(FET)로 도시하였으며, 바디 다이오드의 캐소드는 트랜지스터의 드레인에, 바디 다이오드의 애노드는 트랜지스터의 소스에 각각 연결된다. 이러한 트랜지스터는 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 대체될 수 있고, 각 트랜지스터는 병렬 연결된 복수의 트랜지스터로 형성될 수도 있다.
도 4 및 도 5에서 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, 하나의 X 전극 및 Y 전극에 연결되는 주사 전극 구동부(400) 및 유지 전극 구동부(500)만 도시하였다.
도 4에 나타낸 것과 같이, 주사 전극 구동부(400)는 Vs 전압을 공급하는 Vs 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있는 트랜지스터(Ys) 및 0V 전압을 공급하는 GND 전원과 패널 커패시터(Cp)의 Y 전극 사이에 연결되어 있는 트랜지스터(Yg)를 포함한다. 또한, 패널 커패시터(Cp)의 Y 전극에는 전력 회수 회로(410)가 연결되어 있다.
도 4에서 상세히 도시하지 않았으나, 주사 전극 구동부의 전력 회수 회로(410)는 전력 회수용 커패시터와 인덕터를 포함하여, LC 공진을 이용하여 패널 커패시터(Cp)의 전압을 Vs 전압으로 충전시키거나, 0V 전압으로 방전시키는 역할을 한다. 주사 전극 구동부의 전력 회수 회로(410)는 이하에서 설명할 유지 전극 구동부의 전력 회수 회로(510)와 그 구성 및 구조가 동일 또는 유사하므로, 주사 전극 구동부의 전력 회수 회로(410)의 상세한 설명은 생략한다.
또한 유지 전극 구동부(500)는 전력 회수 회로(510), 유지 전압 공급부(520) 및 Ve 전압 공급부(530)를 포함한다.
전력 회수 회로(510)는 두 개의 트랜지스터(Xr, Xf), 다이오드(Dr, Df), 전력 회수용 인덕터(L) 및 전력 회수용 커패시터(Cer)를 포함한다.
전력 회수용 인덕터(L)의 일단은 패널 커패시터(Cp)에 전기적으로 연결되고, 전력 회수용 인덕터(L)의 다른 일단은 다이오드(Dr)의 캐소드에 연결된다. 다이오드(Dr)의 애노드는 트랜지스터(Xr)의 소스에 연결되고, 트랜지스터(Xr)의 드레인은 전력 회수용 커패시터(Cer)의 일단에 연결된다.
전력 회수용 인덕터(L)의 다른 일단은 다이오드(Df)의 애노드에 연결된다. 다이오드(Df)의 캐소드는 트랜지스터(Xf)의 드레인에 연결되고, 트랜지스터(Xf)의 소스는 전력 회수용 커패시터(Cer)의 일단에 연결된다. 전력 회수용 커패시터(Cer)에는 Vs 전압과 0V 전압의 차의 절반에 해당하는 약 Vs/2 전압이 충전된다.
이때 전력 회수용 커패시터(Cer)의 다른 일단은 0V 전압을 공급하는 GND 전원에 연결되고, 전력 회수용 커패시터(Cer)에는 커패시터(Cer)에는 Vs 전압과 0V 전압의 차의 대략 절반에 해당하는 전압(Vs/2)이 충전되어 있다.
다이오드(Dr)는, 트랜지스터(Xr)가 바디 다이오드를 가질 경우, 인덕터(L)에서 트랜지스터(Xr)의 바디 다이오드를 통하여 전력 회수용 커패시터(Cer)로 형성되는 전류 경로를 차단하는 역할을 한다. 마찬가지로 다이오드(Df)는, 트랜지스터(Xf)가 바디 다이오드를 가질 경우, 전력 회수용 커패시터(Cer)에서 트랜지스터(Xf)의 바디 다이오드를 통하여 인덕터(L)로 형성되는 경로를 차단하는 역할을 한다. 이때 트랜지스터(Xr)와 트랜지스터(Xf)가 바디 다이오드를 갖지 않는 소자인 경우에는, 다이오드(Dr) 및 다이오드(Df)를 제거할 수도 있다.
전력 회수 회로(510)에서, 트랜지스터(Xr)를 턴온하면 전력 회수용 커패시터(Cer)-트랜지스터(Xr)-다이오드(Dr)-인덕터(L)-패널 커패시터(Cp)로 공진 전류가 흘러서 패널 커패시터(Cp)의 전압이 Vs 전압까지 상승하는 경로가 형성된다.
또한 트랜지스터(Xf)를 턴온하면 패널 커패시터(Cp)-인덕터(L)-다이오드(Df)-트랜지스터(Xf)-전력 회수용 커패시터(Cer)로 공진 전류가 흘러서 패널 커패시터(Cp)의 전압이 0V 전압까지 하강하는 경로가 형성된다.
또한 유지 전압 공급부(520)에서, 트랜지스터(Xs)의 드레인은 Vs 전압을 공급하는 Vs 전원에 연결되고, 트랜지스터(Xs)의 소스는 패널 커패시터(Cp)에 연결된다. 그리고 트랜지스터(Xg)의 드레인은 패널 커패시터(Cp)에 연결되고, 트랜지스터(Xg)의 소스는 GND 전원에 연결된다.
유지 기간에서, 트랜지스터(Xs)가 턴온하면, Vs 전원-트랜지스터(Xs)-트랜지스터(Xpp)-패널 커패시터(Cp)의 전류 경로를 통해 패널 커패시터(Cp)에 Vs 전압이 인가된다. 그리고 트랜지스터(Xg)가 턴온하면, 패널 커패시터(Cp)-트랜지스터(Xpp)-트랜지스터(Xg)-GND 전원의 전류 경로를 통해 패널 커패시터(Cp)에 0V 전압이 인가된다. 이때, 트랜지스터(Xpp)는 Ve 전압을 공급하는 Ve 전원에서 트랜지스터(Xg)를 통해 GND 전원으로 전류가 흐르는 것을 방지하기 위하여, Vs 전원과 Ve 전원사이에 연결된다.
Ve 전압 공급부(530)에서, 트랜지스터(Xe1, Xe2)는 Ve 전압을 공급하는 Ve 전원과 패널 커패시터(Cp)의 X 전극 사이에 연결된다. 이때 트랜지스터(Xe1, Xe2)에 존재하는 각각의 바디 다이오드에 의해, 양방향으로 흐르는 전류를 차단하기 위하여 트랜지스터(Xe1, Xe2)를 백투백(back-to-back)으로 연결한다. 즉 트랜지스터(Xe1, Xe2)를 백투백으로 연결함으로써, Vs 전압이 Ve 전압보다 높은 전압 레벨 을 가지는 경우, 패널 커패시터(Cp)에 Vs 전압이 인가된 후 Ve 전압을 인가할 때, 패널 커패시터(Cp)로부터 Ve 전원으로 전류가 흐르는 것을 방지할 수 있다. 그러나 Ve 전원과 패널 커패시터(Cp)사이에 연결되는 스위치로서 바디 다이오드가 존재하지 않는 트랜지스터를 이용할 경우에는 하나의 트랜지스터만으로 구성하는 것도 가능하다.
도 4에 도시한 것과 같이 트랜지스터(Xe1)의 드레인은 Ve 전원에 연결되고, 트랜지스터(Xe1)의 소스와 트랜지스터(Xe2)의 소스는 서로 연결되어 있으며, 트랜지스터(Xe2)의 드레인은 패널 커패시터(Cp)의 X 전극에 연결된다. 또한, Ve 전원과 트랜지스터(Xe1) 사이의 접점에 커패시터(Ce)의 일단이 연결되고, 커패시터(Ce)의 다른 일단은 GND 전원에 연결된다.
리셋 기간의 하강 기간이 시작되는 시점에서 트랜지스터(Xe1)를 턴온하면, 커패시터(Ce)-트랜지스터(Xe1)-트랜지스터(Xe2)의 바디 다이오드-패널 커패시터(Cp)의 전류 경로를 통해, 패널 커패시터(Cp)에 Ve 전압이 인가된다.
이하에서는 화면 부하율이 소정의 값보다 작은 경우, 도 3에 도시한 플라즈마 표시 장치의 구동 파형 중 소정의 제1 기간에서 패널 커패시터(Cp)의 충전을 이용하여 커패시터(Ce)를 강제방전시켜서, Ve 전압의 전압 레벨을 일정하게 유지시키는 것에 대해 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 동작을 나타낸 도면이다. 즉 도 5는 화면 부하율이 소정의 값보다 작은 경우에, 유지 기간이 종료된 후 소정의 제1 기간에서, 주사 전극 구동부(400) 및 유지 전극 구동부(500)의 구동 동작을 도시하였다.
커패시터(Ce)를 강제방전시키기 위하여, 트랜지스터(Xe1, Yg)를 턴온하여 커패시터(Ce)-트랜지스터(Xe1)-트랜지스터(Xe2)의 바디 다이오드-패널 커패시터(Cp)-트랜지스터(Yg)-GND 전원의 전류 경로(①)를 형성한다. 이와 같이 형성된 전류 경로(①)를 통해 커패시터(Ce)에 남아있는 전압은 패널 커패시터(Cp)에 충전된다.
X 전극의 전압이 Ve 전압 근처까지 상승하면, 트랜지스터(Xe1)를 턴오프하고 트랜지스터(Xpp) 및 트랜지스터(Xf)를 턴온하여, 패널 커패시터(Cp)-트랜지스터(Xpp)-인덕터(L)-다이오드(Df)-트랜지스터(Xf)-전력 회수용 커패시터(Cer)의 하강 경로를 형성시켜서, 패널 커패시터(Cp)에 충전되어 있는 전압을 방전시킨다. 이때, 일반적으로 Ve 전압은 전력 회수용 커패시터(Cer)에 충전되는 전압(약 Vs/2 전압)보다 높은 레벨이므로, 패널 커패시터(Cp)에서 전력 회수용 커패시터(Cer)방향으로 전류 경로가 형성된다.
또한 전류 경로(①)와 전류 경로(②)를 교대로 반복하는 동안 주사 전극 구동부(400)의 트랜지스터(Yg)는 턴온상태로 있으므로, Y 전극에는 0V 전압이 인가된다. 따라서, 소정의 제1 기간과 같이 플라즈마 표시 장치의 일부 구간에 한하여 전류 경로(①)와 전류 경로(②)를 교대로 반복한다. 이때 소정의 제1 기간동안 X 전극에 인가되는 전압 파형은 펄스폭이 매우 작으므로, 리셋 방전이나 유지 방전에는 영향을 미치지 않는다.
한편, 화면 부하율이 낮을수록, 전류 경로(①)와 전류 경로(②)를 교대로 형성시키는 횟수를 증가시켜서, 커패시터(Ce)에 충전된 전압을 더 많이 방전시킬 수 있다. 반면 화면 부하율이 높을수록, 전류 경로(①)와 전류 경로(②)를 교대로 형성시키는 횟수를 감소시키는 것도 가능하다.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 6에서 보는 바와 같이, 본 발명의 제2 실시예에서는 유지 기간 중 일부 기간에서 Y 전극에 0V 전압이 인가된 상태에서, 전류 경로(①)와 전류 경로(②)를 교대로 형성하여 X 전극에 Ve 전압과 0V 전압을 교대로 인가시키는 점을 제외하면 도 3과 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이, 본 발명의 실시예에 따르면, 화면 부하율에 따라 유지 전극을 바이어스하는 Ve 전압을 공급하는 전원에 연결된 커패시터에 충전된 전압의 방전량을 조절함으로써, 유지 전극에 인가하는 Ve 전압의 레벨이 일정하게 유지되므로 유지 기간에서의 유지 방전이 안정적으로 일어날 수 있고, 별도의 방전 저항에 의한 전력 소모를 방지할 수 있다.

Claims (18)

  1. 복수의 제1 전극 및 복수의 제2 전극을 포함하고, 상기 복수의 제1 전극과 제2 전극에 의해 용량성 성분인 패널 커패시터가 형성되는 플라즈마 표시 패널,
    상기 플라즈마 표시 패널을 구동하기 위한 제어 신호를 생성하며, 입력되는 영상 신호를 통해 자동 전력 레벨을 결정하는 제어부, 그리고
    상기 제어부로부터 제어신호를 인가받아 상기 플라즈마 표시 패널을 구동시키는 구동부를 포함하고,
    상기 구동부는,
    상기 복수의 제1 전극과 전력 회수용 전원 사이에 연결되는 인덕터,
    제1 전압을 공급하는 제1 전원과 상기 복수의 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터,
    상기 전력 회수용 전원과 상기 인덕터 사이에 연결되어, 턴온하면 상기 복수의 제1 전극의 전압을 상기 제1 전압보다 낮은 제2 전압까지 하강시키는 제2 트랜지스터, 그리고
    상기 복수의 제2 전극과 상기 제2 전압보다 낮은 제3 전압을 공급하는 제3 전원 사이에 연결되어 있는 제3 트랜지스터를 포함하며,
    상기 제어부는,
    상기 자동 전력 레벨이 소정의 값보다 작은 경우,
    유지 기간이 종료되고 다음 서브필드의 리셋 기간이 시작되기 전에, 상기 제 1 트랜지스터 및 제3 트랜지스터를 턴온하여, 상기 제1 전원에 잔존하는 제4 전압을 상기 패널 커패시터에 충전시킨 후, 상기 제1 트랜지스터를 턴오프하고 상기 제2 트랜지스터를 턴온하여, 상기 패널 커패시터에 충전되어 있는 전압을 상기 전력 회수용 전원으로 방전시키는 것을 반복하여 상기 제1 전원에 충전된 전압을 방전시키는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 제어부는,
    상기 자동 전력 레벨이 소정의 값보다 작은 경우,
    유지 기간 중 일부 기간동안, 상기 제1 트랜지스터 및 제3 트랜지스터를 턴온하여, 상기 제1 전원에 잔존하는 제4 전압을 상기 패널 커패시터에 충전시킨 후, 상기 제1 트랜지스터를 턴오프하고 상기 제2 트랜지스터를 턴온하여, 상기 패널 커패시터에 충전되어 있는 전압을 상기 전력 회수용 전원으로 방전시키는 것을 반복하여 상기 제1 전원에 충전된 전압을 방전시키는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 구동부는,
    상기 제1 전원과 상기 제1 트랜지스터 사이의 접점에 제1단이 연결되어, 상기 제1 전압을 충전하고 있는 제1 커패시터를 더 포함하는 플라즈마 표시 장치.
  4. 제1항에 있어서,
    상기 제1 전압은 리셋 기간의 하강기간 또는 어드레스 기간에서 상기 제1 전극에 인가하는 바이어스 전압의 전압 레벨과 동일한 전압 레벨을 갖는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 구동부는,
    상기 전력 회수용 전원과 상기 인덕터 사이에 전기적으로 연결되어, 턴온시에 상기 패널 커패시터를 상기 제1 전압보다 높은 제5 전압으로 충전시키는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 구동부는,
    상기 제2 트랜지스터 및 제4 트랜지스터는 바디 다이오드를 가지며,
    상기 제2 트랜지스터와 직렬로 연결되고, 상기 제2 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제1 다이오드 및
    상기 제4 트랜지스터와 직렬로 연결되고, 상기 제3 트랜지스터의 바디 다이오드와 반대 방향으로 연결되는 제2 다이오드를 더 포함하는 플라즈마 표시 장치.
  7. 제5항에 있어서,
    상기 구동부는,
    상기 제5 전압을 공급하는 제4 전원과 상기 제2 전극사이에 연결되어, 턴온하면 상기 복수의 제2 전극에 상기 제5 전압을 인가하는 제5 트랜지스터를 더 포함하는 플라즈마 표시 장치.
  8. 제5항에 있어서,
    상기 전력 회수용 전원은 상기 제2 전압과 상기 제5 전압 사이의 제6 전압을 충전하고 있는 플라즈마 표시 장치.
  9. 제8항에 있어서,
    상기 제4 전압은 상기 제6 전압보다 높은 레벨인 플라즈마 표시 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치.
  11. 복수의 제1 전극 및 복수의 제2 전극을 포함하고, 상기 복수의 제1 전극 및 제2 전극에 의해 형성되는 용량성 부하인 패널 커패시터를 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    입력되는 영상 신호를 통해 자동 전력 레벨을 결정하는 단계;
    상기 자동 전력 레벨이 소정의 값보다 작은 경우, 상기 복수의 제1 전극에 제1 전압을 공급하는 제1 전원, 상기 패널 커패시터, 그리고 상기 제1 전압보다 낮은 제2 전압을 상기 복수의 제2 전극에 공급하는 제2 전원을 포함하는 제1 경로를 통하여 상기 제1 전원에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계; 및
    상기 패널 커패시터, 턴온시에 상기 복수의 제1 전극의 전압을 감소시키는 제1 트랜지스터 및 전력 회수용 커패시터를 포함하는 제2 경로를 통하여 상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  12. 제11항에 있어서,
    상기 제1 전원에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계 및 상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계는 유지 기간의 일부 기간에서 수행되는 플라즈마 표시 장치의 구동 방법.
  13. 제11항에 있어서,
    상기 제1 전원에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계 및 상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계는 유지 기간의 종료 후에 수행되는 플라즈마 표시 장치의 구동 방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 전원과 상기 패널 커패시터 사이의 접점에 제1단이 연결되고 상기 제2 전원에 제2단이 연결되는 제1 커패시터에 잔존하는 전압을 상기 패널 커패시터에 충전시키는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 경로는,
    상기 제1 전원과 상기 제1 전극 사이에 연결되는 제1 트랜지스터, 상기 제2 전원과 상기 제2 전극 사이에 연결되는 제2 트랜지스터를 더 포함하는 플라즈마 표시 장치의 구동 방법.
  16. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 패널 커패시터에 충전된 전압을 상기 전력 회수용 커패시터로 방전시키는 단계에서, 상기 패널 커패시터에 잔존하는 전압은 상기 전력 회수용 커패시터에 충전되는 전압보다 높은 레벨인 플라즈마 표시 장치의 구동 방법.
  17. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 전압은 리셋 기간의 하강기간 또는 어드레스 기간에서 상기 제1 전극에 바이어스되는 전압과 동일한 전압 레벨을 갖는 플라즈마 표시 장치의 구동 방법.
  18. 제17항에 있어서,
    상기 제2 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.
KR1020060062918A 2006-07-05 2006-07-05 플라즈마 표시 장치 및 그 구동 방법 KR100778510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060062918A KR100778510B1 (ko) 2006-07-05 2006-07-05 플라즈마 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062918A KR100778510B1 (ko) 2006-07-05 2006-07-05 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100778510B1 true KR100778510B1 (ko) 2007-11-22

Family

ID=39080476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062918A KR100778510B1 (ko) 2006-07-05 2006-07-05 플라즈마 표시 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR100778510B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132210A (ja) 2000-10-30 2002-05-09 Nec Corp プラズマディスプレイ駆動方法及びプラズマディスプレイ
JP2005338708A (ja) 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132210A (ja) 2000-10-30 2002-05-09 Nec Corp プラズマディスプレイ駆動方法及びプラズマディスプレイ
JP2005338708A (ja) 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置

Similar Documents

Publication Publication Date Title
KR100839386B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100599696B1 (ko) 플라즈마 표시 장치 및 그 전원 장치
KR100502927B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20050015295A (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
US20070097027A1 (en) Plasma display apparatus and method of driving the same
US8159418B2 (en) Plasma display and driving method thereof
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100578938B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778510B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839383B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839413B1 (ko) 플라즈마 표시 장치 및 디스플레이 장치의 구동 장치
KR100830992B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20090128526A1 (en) Plasma display device and driving apparatus thereof
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
EP1914707A2 (en) Driving circuit for a plasma display device
KR100839425B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100937966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20070103818A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839422B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100637513B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100670149B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US20080068301A1 (en) Plasma display device and driving method thereof
KR100908719B1 (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee