JP2005338708A

JP2005338708A - プラズマディスプレイ装置

Info

Publication number: JP2005338708A
Application number: JP2004161043A
Authority: JP
Inventors: Hiroshige Taniguchi; 啓成谷口; Hajime Mae; 肇前
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2005-12-08

Abstract

【課題】プラズマディスプレイ装置において、プラズマディスプレイパネルに維持放電のための維持パルス電圧を印加するための維持回路を構成する部品の破壊を防ぐことを目的とする。
【解決手段】維持回路は、プラズマディスプレイパネルの表示電極に接続される維持電圧源２１と、この維持電圧源２１とアースとの間に接続されかつ互いに並列接続したコンデンサ３０および抵抗３１と、このコンデンサ３０と維持電圧源２１との接続点とアースとの間に配置されかつ直列に接続したＦＥＴ３２、３３と、このＦＥＴ３２、３３のスイッチングを制御する制御ドライバ３４と、前記ＦＥＴ３２に並列に配置されかつ互いに並列接続したコンデンサ３８および抵抗３９とを有し、かつ前記コンデンサ３８と抵抗３９による時定数を前記コンデンサ３０と抵抗３１による時定数より大きくした。
【選択図】図３

Description

本発明は、テレビジョン受像機およびコンピュータ端末等の画像表示に用いられるプラズマディスプレイ装置に関するものである。

プラズマディスプレイパネル（以下、ＰＤＰと略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的であり、データ電極と走査電極の間に書込みパルスを印加することにより、データ電極と走査電極の間で書込み放電を行い、放電セルを選択した後、走査電極と維持電極との間に、交互に反転する周期的な維持パルスを印加することにより、走査電極と維持電極との間で維持放電を行い、所定の表示を行うものである（特許文献１参照）。
特開平１１−１０９９１５号公報

本発明はこのようなプラズマディスプレイ装置において、プラズマディスプレイパネルに維持放電のための維持パルス電圧を印加するための維持回路を構成する部品の破壊を防ぐことを目的とする。

上記課題を解決するために、本発明のプラズマディスプレイ装置は、表示電極とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネルと、このプラズマディスプレイパネルの表示電極に維持放電のための維持パルス電圧を印加するための維持回路とを有し、前記維持回路は、前記プラズマディスプレイパネルの表示電極に接続される維持電圧源と、この維持電圧源とアースとの間に接続されかつ互いに並列接続した第１のコンデンサおよび第１の抵抗と、この第１のコンデンサと維持電圧源との接続点とアースとの間に配置されかつ直列に接続した第１および第２のスイッチング素子と、この第１および第２のスイッチング素子のスイッチングを制御する制御ドライバと、前記第１のコンデンサと維持電圧源との接続点に一端を接続した第１のスイッチング素子に並列に配置されかつ互いに並列接続した第２のコンデンサおよび第２の抵抗とを有し、かつ前記第２のコンデンサと第２の抵抗による時定数を前記第１のコンデンサと第１の抵抗による時定数より大きくしたものである。

本発明のプラズマディスプレイ装置によれば、装置の電源をオフした後、直ぐオンするような操作が行われた場合であっても、制御ドライバが誤動作することがなくなり、これによりスイッチング素子が同時にオンして破壊するということを防ぐことができる。

以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図４の図面を参照しながら説明する。

図１は本発明の一実施の形態によるプラズマディスプレイ装置の全体構成を示す図であり、図１において、１はＰＤＰであり、透明な一対のガラス基板を間に放電空間が形成されるように対向配置するとともに、前面側の基板に設けた走査電極および維持電極からなる表示電極と、背面側の基板に設けたデータ電極との交差部に放電セルを形成した構成である。

このＰＤＰ１のデータ電極Ｄ₁〜Ｄｍにはデータ電極Ｄ₁〜Ｄｍに所定の書込みパルス電圧を印加するための書込み回路２が接続され、走査電極ＳＣＮ₁〜ＳＣＮｎには、走査電極ＳＣＮ₁〜ＳＣＮｎに所定の走査電圧を印加するための走査回路３、初期化回路４および維持回路５からなる走査電極駆動回路が接続され、維持電極ＳＵＳ₁〜ＳＵＳｎには、維持電極ＳＵＳ₁〜ＳＵＳｎに所定の電圧を印加するための維持回路６および消去回路７からなる維持電極駆動回路が接続されている。

この図１に示すプラズマディスプレイ装置においては、図２に示すような駆動波形により駆動される。すなわち、まず初期化期間において、走査電極ＳＣＮ₁〜ＳＣＮｎに初期化波形８を印加してパネル内の壁電荷を書込み放電に適した状態に初期化する。続く書込み期間において、データ電極Ｄ₁〜Ｄｍに書込みパルス９を、走査電極ＳＣＮ₁〜ＳＣＮｎに走査パルス１０を印加して書込み放電を行う。続く維持期間において、走査電極ＳＣＮ₁〜ＳＣＮｎおよび維持電極ＳＵＳ₁〜ＳＵＳｎに交互に維持パルス１１を印加し、前記書込み放電を行った放電セルで維持放電をさせて表示発光を行う。続く消去期間において、維持電極ＳＵＳ₁〜ＳＵＳｎに消去波形１２を印加して維持放電を停止させる。

また、図１において、維持回路は図３に示すように構成されている。図３において、２１は前記ＰＤＰ１の表示電極に接続される、例えば１７０Ｖの直流電圧Ｖｓｕｓを発生する維持電圧源で、スイッチング用トランジスタ２２、ダイオード２３、２４、抵抗２５、２６、および互いに直列接続したスイッチング用ＦＥＴ２７、２８を介してＰＤＰ１に接続されている。なお、２９はトランジスタ２２をオンオフするためのスイッチング回路である。また、ＰＤＰ１にはＦＥＴ２７、２８の中間接続点が接続されている。

３０は維持電圧源２１とアースとの間に接続したコンデンサで、維持回路動作時には維持電圧源２１からの１７０Ｖの電圧に充電される。３１はこのコンデンサ３０に並列に接続された抵抗で、このコンデンサ３０と抵抗３１とでＣＲ時定数回路が形成されている。
３２、３３はこのコンデンサ３０と維持電圧源２１との接続点とアースとの間に配置された第１および第２のスイッチング素子としてのＦＥＴで、このＦＥＴ３２、３３は互いに直列接続されており、制御ドライバ３４によりスイッチング動作が制御され、交互にオンオフのスイッチングを行うものである。なお、３５は制御ドライバ３４を動作させるための制御用電源、３６はダイオード、３７はコンデンサである。

３８、３９は互いに並列に接続したコンデンサおよび抵抗で、コンデンサ３８は、前記コンデンサ３０と維持電圧源２１との接続点に一端を接続したＦＥＴ３２に並列に配置されており、例えば２２０Ｖの直流電圧Ｖｓｅｔの電位に充電される。また、このコンデンサ３８と抵抗３９により形成されるＣＲ時定数回路は、前記コンデンサ３０と抵抗３１による時定数より大きくなるように抵抗３９の抵抗値が設定されている。

このようにコンデンサ３０、３８への充放電とＦＥＴ２７、２８、３２、３３によるスイッチングにより、ＰＤＰ１の維持放電動作に必要な維持パルス電圧を生成し、ＰＤＰ１に供給するのであるが、装置全体の電源をオフした後、直ぐオンするような操作が行われた場合、回路が誤動作を起こすことが判明した。図４（ａ）、（ｂ）、（ｃ）は本発明の作用効果を説明するために図３に示す回路のＡ点〜Ｄ点および制御ドライバ３４の要部の電圧波形を示す図である。

図４に示すように、電源がオンされ、維持電圧源２１を含め各電圧源が立上り、維持パルス電圧が供給されている段階で電源がオフされると、コンデンサ３０の電荷は、コンデンサ３０と抵抗３１による時定数により実線４０のカーブで放電を行う。このとき、コンデンサ３８も放電を行うが、コンデンサ３８と抵抗３９による時定数がコンデンサ３０と抵抗３１による時定数より小さい場合、図４（ａ）の点線４１に示すように、コンデンサ３０よりも早く放電してしまう。そして、これにより、Ｄ点では図４（ｂ）の点線に示すような電圧が回路に加わり、制御ドライバ３４のＶ_B−Ｖ_S間に図４（ｃ）の点線に示すような逆バイアス状態となる。この状態で、再度電源がオンされると、制御ドライバ３４が誤動作を起こし、ＦＥＴ３２、３３を同時にオンさせて破壊してしまうおそれがある。

本発明では、コンデンサ３８と抵抗３９により形成されるＣＲ時定数回路は、コンデンサ３０と抵抗３１による時定数より大きくなるように抵抗３９の抵抗値を設定しており、このため、図４（ａ）の実線４２に示すようなカーブで放電を行うため、図４（ｂ）の点線のような電圧が発生することがなく、制御ドライバ３４が逆バイアス状態になることがなくなり、装置の電源をオフした後、直ぐオンするような操作が行われた場合であっても、制御ドライバが誤動作することがなく、ＦＥＴ３２、３３の破壊を防ぐことができる。

以上説明したように本発明は、装置の電源をオフした後、直ぐオンするような特殊な操作が行われる場合でも回路の破壊を防ぐことができ、プラズマディスプレイ装置の信頼性をより一層高めることができる。

本発明の一実施の形態によるプラズマディスプレイ装置のブロック図同装置の駆動波形図同プラズマディスプレイ装置の維持回路の一例を示す回路図本発明の作用効果を説明するために図３の回路の要部の電圧波形を示す波形図

符号の説明

１プラズマディスプレイパネル
５、６維持回路
２１維持電圧源
３０、３８コンデンサ
３１、３９抵抗
３２、３３ＦＥＴ
３４制御ドライバ

Claims

表示電極とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネルと、このプラズマディスプレイパネルの表示電極に維持放電のための維持パルス電圧を印加するための維持回路とを有し、前記維持回路は、前記プラズマディスプレイパネルの表示電極に接続される維持電圧源と、この維持電圧源とアースとの間に接続されかつ互いに並列接続した第１のコンデンサおよび第１の抵抗と、この第１のコンデンサと維持電圧源との接続点とアースとの間に配置されかつ直列に接続した第１および第２のスイッチング素子と、この第１および第２のスイッチング素子のスイッチングを制御する制御ドライバと、前記第１のコンデンサと維持電圧源との接続点に一端を接続した第１のスイッチング素子に並列に配置されかつ互いに並列接続した第２のコンデンサおよび第２の抵抗とを有し、かつ前記第２のコンデンサと第２の抵抗による時定数を前記第１のコンデンサと第１の抵抗による時定数より大きくしたことを特徴とするプラズマディスプレイ装置。