KR100218842B1 - 플라즈마 디스플레이 패널의 구동회로 - Google Patents

플라즈마 디스플레이 패널의 구동회로 Download PDF

Info

Publication number
KR100218842B1
KR100218842B1 KR1019960010842A KR19960010842A KR100218842B1 KR 100218842 B1 KR100218842 B1 KR 100218842B1 KR 1019960010842 A KR1019960010842 A KR 1019960010842A KR 19960010842 A KR19960010842 A KR 19960010842A KR 100218842 B1 KR100218842 B1 KR 100218842B1
Authority
KR
South Korea
Prior art keywords
circuit
power supply
scan
diode
driving circuit
Prior art date
Application number
KR1019960010842A
Other languages
English (en)
Other versions
KR960038719A (ko
Inventor
다다시 나까무라
마사히로 시미즈
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시기가이샤 filed Critical 가네꼬 히사시
Publication of KR960038719A publication Critical patent/KR960038719A/ko
Application granted granted Critical
Publication of KR100218842B1 publication Critical patent/KR100218842B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

[목적]
본 발명은 주사펄스 구동회로의 저소비 전력화를 도모하여 대용량의 플라즈마 디스플레이 패널의 구동회로를 제공하는 것을 목적으로 한다.
[구성]
주사펄스 구동회로(21)는 종래와 동일한 작동을 행하는 IC회로이다. 다이오드 어레이(34c)는 주사펄스 구동회로(21)의 출력단자(OUT1~OUTm)의 각각에 대응하여 전부가 m개의 다이오드로 이루어지며, 각각의 애노드 스위치 소자(24c)를 통하여 접지되고, 캐소드는 출력단자(OUT1~OUTm)에 접속되어 있다. 유지기간에 있어서, 스위치 소자(24c)가 오프, 스위치 소자(22c)가 온으로 절환되었을 때, 다이오드 어레이(34c)를 통하여 PDP의 표시 셀에 방전전류가 흐른다. 이 방전전류는 주사 펄스 구동회로(21)내를 통과하지 않고, 모두 다이오드 어레이(34c)로 흐른다.

Description

플라즈마 디스플레이 패널의 구동회로
제1도는 본 발명의 실시예 1의 회로 구성도.
제2도는 제1도, 제3도 및 제4도의 유지시간의 설명용 타이밍 차트.
제3도는 본 발명의 실시예 1의 요부의 구체적인 회로도.
제4도는 본 발명의 실시예 2의 회로 구성도.
제5도는 본 발명의 실시예 3의 회로 구성도.
제6도는 임피던스 소자의 각 예를 나타내는 도면.
제7도는 본 발명의 실시예 4의 요부의 구체적인 회로도.
제8도는 본 발명의 실시예 5의 회로 구성도.
제9도는 본 발명의 실시예 6의 회로 구성도.
제10도는 제9도의 유지기간의 설명용 타이밍 차트.
제11도는 본 발명의 실시예 7의 회로 구성도.
제12도는 본 발명의 실시예 8의 회로 구성도.
제13도는 교류방전 메모리 동작형 PDP의 한 표시판넬의 구성을 나타내는 단면도.
제14도는 교류방전 메모리 동작형 PDP의 전극배치를 나타내는 도면.
제15도는 종래의 구동파형의 일 예의 타이밍 차트.
제16도는 종래회로의 일 예의 회로 구성도.
제17도는 종래회로의 다른 예의 회로 구성도.
* 도면의 주요부분에 대한 부호의 설명
21, 21d : 주사펄스 구동회로 22c : 제1스위치 소자
24c, 24d : 제2 스위치 소자 26c, 26d, 26e : 펄스 제어회로
30, 31 : 주사펄스 구동회로내의 스위치 소자
32, 33 : 주사펄스 구동회로내의 다이오드
34c : 제1 다이오드 어레이 35c : 제2 다이오드 어레이
39 : 임피던스 소자 40, 41, 70 : 전하회수회로
42, 49 : 회수용 코일 43, 48 : 역류 방지용 다이오드
44 : 제4스위치 소자 45 : 제6스위치 소자
47 : 제5스위치 소자 50a, 50b, 53a, 53b : 충전전류
51a, 51b, 54a, 54b : 기체방전 전류
52a, 52b, 55a, 55b : 방전전류 56a, 56b : 전하회수 타이밍회로
63 : 고전위측 전원단자 64 : 저전위측 전원단자
65c : 제3스위치 소자
본 발명은 플라즈마 디스플레이 패널의 구동회로에 관한 것이며, 특히 플라즈마 디스플레이 패널의 주사유지 전극을 구동하는 플라즈마 디스플레이 패널의 구동회로에 관한 것이다.
일반적으로, 플라즈마 디스플레이 패널(이하 PDP라 표기한다)은, 박형구조로 흐리지 않고 표시 콘트러스트비가 클 것, 또, 비교적 대화면으로 하는 것이 가능하며, 응답속도가 빠르고, 자발광형으로 형광체의 이용으로 다색발광도 가능한 것 등 많은 특징을 갖고 있다. 이 때문에 근년, 컴퓨터 관련의 표시장치의 분야 및 컬러화상표시의 분야 등에 있어서, 널리 이용되게 되어 왔다.
이 PDP에는, 그 동작방식에 의해, 전극이 유전체로 피복되어서 간접적으로 교류방전의 상태에서 동작시키는 교류방전형의 것과, 전극이 방전 공간에 노출되어 직류방전의 상태로 동작되는 직류 방전형의 것이 있다. 또한, 상기 교류 방전형에는, 구동방식으로서 방전 셀의 메모리를 이용하는 메모리 동작형과, 그를 이용하지 않는 리프레시 동작형이 있다. 그리고, 교류 방전형 PDP의 휘도는, 방전횟수 즉, 펄스 전압의 반복수에 비례한다. 상기의 리프레시형인 경우는, 표시용량이 커지면 휘도가 저하하므로, 소표시용량의 PDP에 대하여 주로 사용되고 있다.
제13도는 교류방전 메모리형의 PDP의 한 표시판넬의 단면도를 나타낸다. 동도면에 나타내는 바와 같이, 이 표시 셀은, 글라스로 이루어지는 전면 및 배면의 2개의 대향배치된 절연기판(11) 및(5)과, 배면의 절연기판(5) 상에 형성되는 주사전극(3) 및 유지전극(6) 과, 전면의 절연기판(11)의 저면에 주사전극(3) 및 유지전극(6) 과 직교하는 방향에 배치형성된 데이터 전극(10)과, 절연기판(5) 및(11) 의 사이의 공간에, 헬륨, 네온 및 크세논등 또는 이들의 혼합가스로 이루어지는 전극가스가 충전되는 방전가스 공간(4)과, 이 방전가스 공간(4) 을 확보함과 동시에 표시 셀을 구획하기 위한 격벽(1)과, 상기 방전가스의 방전에 의해 발생하는 자외선을 가시광을 변환하는 형광체(8)와, 주사전극(3) 및 유지전극(6)을 덮는 유전체(2)와, 이 유전체(2)를 방전으로부터 보호하는 산화 마그네슘 등으로 이루어지는 보호층(7)과, 형광체(8)와 데이터 전극(10)의 사이에 끼여 있는 유전체(9)로 구성되어 있다.
다음에, 제13도의 단면도와 동시에, 선택된 표시 셀의 방전동작에 대하여 설명한다. 주사전극(3)과 데이터 전극(10)의 사이에 방전 문턱치를 초과하는 데이터 펄스를 인가하여 방전을 개시하고, 그 데이터 펄스의 극성에 대응하여 음양의 전하가 양측의 유전체(2) 및(9)의 표면에 흡인되어서 전하의 퇴적을 발생시킨다. 이 전하의 퇴적에 기인하는 등가적인 내부 전압, 즉 벽전압은, 상기 데이터·펄스의 전압과 역극성으로 되므로, 상기 방전의 성장과 함께 셀 내부의 실효전압이 저하하고, 상기의 데이터·펄스의 전압이 일정치를 유지하고 있어도, 방전을 유지할 수 없으며, 결국은 정지한다.
그 후에, 인접하는 주사전극(3)과 유지전극(6)의 사이에, 상기의 벽 전압과 동극성의 펄스전압인 유지펄스를 인가하면, 상기의 벽전압 만큼이 실효전압으로서 중첩되므로, 상기의 유지 펄스의 전압진폭이 낮아도, 방전 문턱치를 초과하여 방전할 수 있다. 따라서, 상기의 유지 펄스를 주사전극(3)과 유지전극(6) 사이에 계속인가함으로서, 상기 방전을 유지하는 것이 가능하다. 이 기능이 상기 메모리 기능이다.
또한, 주사전극(3) 또는 유지전극(6)에 상기 벽전압을 중화하는 것과 같은 크기 및 폭이 있는 저전압의 펄스 전압인 소거 펄스를 인가함으로써, 상기의 방전을 정지시킬 수 있다.
제14도는 상기의 교류방전 메모리 동작형 PDP의 종래의 전극배치를 나타낸다. 도트·매트릭스 표시용의 PDP 판넬(12a)에는 마치 모식적으로 나타내는 표시셀(13a)이 j 형, k 열의 매트릭스상으로 배치되어 있다. PDP 판넬(12a)은, 상호 평행하게 배열된 주사전극(Sc1,Sc2,...,Scj) 및 유지전극(Su1,Su2,...,Suj) 과, 이들의 주사전극(Sc1~Scj) 및 유지전극(Su1~Suj) 과 각각 직교하여 배열되어 있는 데이터 전극(D1,D2,...,Dk)으로 이루어지는 구성이다. 이 표시 셀(13a)을 구성하는 형광체(제13도의 부호(8))를 적(R), 녹(G) 및 청(B)의 삼원색으로 나누어 칠함으로써, 칼라 표시 가능한 PDP을 얻을 수 있다.
다음에, 제14도의 동작에 대하여 제15도의 종래의 구동파형의 일예의 타이밍 차트와 함께 설명한다. 제15a도는 유지전극(Su1~Suj)에 인가하는 공통의 유지전극 구동파형(COM)을, 동도면 (b),(c) 및(d)는 주사전극(Sc1),(Sc2) 및(Scj)에 각각 인가되는 주사전극 구동파형(S1),(S2) 및(Sj)을 , 동도면(e)은 데이터 전극(Di : 1≤i≤k)에 인가되는 데이터전극 구동파형 데이타를 각각 나타낸다.
구동의 일 주기는, 예비방전 기간(60)과 주사기입 기간(61)과 유지기간(62)으로 이루어진다. 예비방전기간(60)은 주사기입기간(61)에 있어서 안정된 기입방전특성을 얻기 위하여, 방전가스 공간(4) 내에 활성입자 및 벽전하를 생성하기 위한 기간이며, PDP 패널(12a)의 전표시 셀에 있어서 동시에 방전 및 그 소거가 행해진다.
주사기입기간(61)은, 주사전극(Sc1~Scj)에 각각 주사펄스(16)를 시퀀셜로 독립된 타이밍으로 인가해 두고, 선 순차에 기입 방전을 행하는 기간이다. PDP 패널(12a)의 1행째(1라인째)의 i행의 표시 셀(13a)에 기입을 행할 때에는, 데이터 펄스(20)를 구동파형(S1)의 주사펄스(16)의 타이밍과 일치를 시켜서 인가함으로써, 주사전극(Sc1)과 데이터 전극(Di)의 사이에 방전을 발생시킨다. 이 표시 셀(13a)에 기입을 행하지 않는 경우에는, 데이터 펄스를 인가하지 않는다.
유지기간(62)은, 주사기입기간에 있어서 기입방전한 표시 셀을 상기의 메모리 기능하에, 유지방전시키는 기간이며, 제15a도의 유지펄스(18) 및 동도면(b)~(d)의 유지펄스(19)에 의해 유지전극과 주사전극의 사이에 방전이 반복되어서 점등이 계속된다. 주사전극에 제15b~d도에 부호(14)로 나타내는 유지소거 펄스가 인가되면, 상기의방전이 정지되어서 소등된다.
다음에, 상기의 주사전극 구동파형(S1~Sj)을 발생하는 종래의 플라즈마 디스플레이 패널의 구동회로의 각 예에 대하여 설명한다. 제16도는 종래의 플라즈마 디스플레이 패널의 구동회로의 일 예의 회로 구성도를 나타낸다. 이 종래회로는 특개평 5-249916호 공보 기재의 구동회로로, 유지펄스 구동회로와 주사펄스 구동회로에 대하여 나타내고 있다. 도면중, 주사펄스 구동회로(21)는, 집적회로(IC)이며, 출력회로가 푸시 풀 형으로 구성된 한쌍의 스위치 소자(30),(31)와, 그들에 병렬로 접속된 한 쌍의 역전압 방지용 다이오드(32),(33)를 가지며, 그들 한 쌍의 스위치 소자의 접속점의 각 출력(OUT1~OUTm)은 주사전극에 접속된다.
또, 주사펄스 구동회로(21)에 입력되는 복수의 제어신호(27)에 의해서, 시프트 레지스터(28) 및 래치회로(29)는, 그들의 스위치 소자(30),(31)의 제어신호를 생성하고, 이 제어신호에 의해 스위치 소자(30),(31)를 온(ON)/오프(OFF)동작을 함으로써, 주사펄스를 출력한다.
접지로부터 전원 VSSCAN 의 음단자의 사이에 스위치 소자(22a), 다이오드(23a)(25a) 및 스위치 소자(24a)가 접속되어 있으며, 다이오드(23a) 및(25a)의 접속점은 주사펄스 구동회로(21)의 고전위측 전원단자(63)에 접속되고, 음전원(VW)이 주사펄스 구동회로(21)의 저전위측 전원단자(64)에 접속되어 있다. 스위치 소자(22a) 및(24a)는 유지펄스의 스위칭 콘트롤신호 출력회로(26a)로부터 공급되는 제어신호에 의해서 스위칭 제어됨으로써, 유지펄스를 출력하는 유지펄스회로, 즉 스위칭 소자(22a)(24a) 의 출력단자를 접속하고, 유지펄스 파형상에 주사펄스 파형을 중첩하는 형으로 양 펄스의 혼합을 행하고, 전극을 구동한다.
제17도는 종래의 플라즈마 디스플레이의 구동회로의 다른 예의 회로 구성도를 나타낸다. 이 종래의 구동회로는 예를 들면 일본국 특개평 5-265397호 공보에 기재된 구동회로로, 제16도와 동일 구성부분에는 동일 부호를 붙이고 있다. 제17도에 있어서, 각 애노드가 스위치 소자(22b)를 통하여 접지와 주사펄스 구동회로(21)의 고전위측 전원단자(63)에 공통으로 접속되고, 또한 각 캐소드 주사펄스 구동회로(21)의 각 출력단자에 접속된 m개의 다이오드로 이루어지는 제1다이오드(34b)와, 각 캐소드가 스위치 소자(24b)를 통하여 음전원 VSSCAN에 공통접속되고, 또한, 각 애노드가 주사펄스 구동회로(21)의 각 출력단자에 접속된 m개의 다이오드로 이루어지는 제2다이오드 어레이(35b)를 갖는다.
이로써, 주사펄스 구동회로(21)를 통과시키지 않고, 스위칭 콘트롤신호 출력회로(26b)로부터 공급되는 스위칭 콘트롤신호에 의해 스위칭 소자(22b) 및(24b)를 스위칭 제어함으로써, 스위칭소자(22b) 및 (24b)를 통하여 유지펄스를 공급하고, 다이오드 어레이(34b) 및(35b)를 통하여 주사펄스 구동회로(21)로부터의 주사펄스와 혼합을 행한다. 이 주사펄스 구동회로(21)의 출력형태는, 유지펄스가 출력되어 있는 기간은, 하이임피던스 상태로 되어 있다.
그런데, 제16도에 나타낸 종래의 구동회로에서는, 유지펄스 구동에 의해서 발생하는 플라즈마 디스플레이 패널의 정전용량의 충·방전전류 및 기체방전전류 등의 구동전류가 모든 IC 회로인 주사펄스 구동회로(21)를 통과하므로, 이 구동회로에 있어서의 소비전력의 과대해 지며, 발열량이 커진다는 문제가 있다.
또, 제17도에 나타낸 종래의 구동회로에서는, 상기한 바와 같이 주사 펄스 구동회로(21)의 출력부에 임피던스 기능을 구비할 필요가 있다. 이에 수반하여, 복잡한 제어 및 회로구성이 필요해지며, 회로의 비용상승을 초래한다는 문제가 있었다.
본 발명은 상기의 점을 해결하기 위하여 이루어진 것으로, 주사유지 전극구동시의 유지펄스 구동전류를 다이오드에 의해서 주사펄스 구동회로 통과경로로부터 바이 패스시키고, 주사펄스 구동회로의 저소비 전력화를 도모하여 대용량의 플라즈마 디스플레이 패널을 구동할 수 있는 플라즈마 디스플레이 패널의 구동회로를 제공하는 것을 목적으로 한다.
본 발명은 상기의 목적을 달성하기 위한, 주사전극기능과 유지전극기능을 공유하는 복수의 주사유지전극과, 주사유지전극과 직교하는 데이터 전극을 적어도 구비하는 플라즈마 디스플레이 패널의 주사유지전극 구동회로에 있어서, 집적회로로 구성되고, 복수의 출력단자로부터 주사유지전극으로 주사 펄스를 출력하는 주사펄스 구동회로와, 주사펄스 구동회로의 복수의 출력단자에 각각 캐소드가 접속된 복수의 다이오드로 이루어지는 제1다이오드 어레이와, 제1다이오드 어레이를 구성하는 다이오드의 애노드와 제1전원의 사이에 접속된 제1스위치 소자와, 주사펄스 구동회로의 고전위측 전원단자와 제1전원보다도 저전위인 제2전원의 사이에 접속된 제2스위치 소자와, 적어도 유지기간에 있어서 제1 및 제2 스위치 소자를 번갈아 스위칭 제어하는 펄스 제어회로를 갖는 구성으로 하고, 본 발명의 제2태양 (청구범위 제2항)에서는 추가로 주사펄스 구동회로로의 고전위측 전원단자와 제1전원 보다도 저전위인 제3전원의 사이에 접속된 제3 스위칭 소자를 갖는 구성으로 한 것이다.
또, 본 발명의 제3태양(청구범위 제3항)에서는, 주사펄스 구동회로의 복수의 출력단자에 애노드가 각각 접속되고, 또, 주사펄스 구동회로의 고전위측 전원단자에 캐소드가 공통접속된 복수의 다이오드로 이루어지는 제2다이오드 어레이를 추가로 갖도록 구성되어 있다.
여기에서, 주사펄스 구동회로의 고전위측 전원단자와 제2 및 제3 스위치 소자의 사이에 임피던스 소자를 삽입접속하는 것이, 주사펄스 구동회로내를 흐르는 전류를 제한할 수 있으므로 바람직하다.
본 발명의 제5태양(청구범위 제5항)에서는 상기의 목적을 달성하기 위하여, 제2스위칭 소자를 제2다이오드 어레이를 구성하는 다이오드의 캐소드와 제2전원의 사이에 접속하고, 주사펄스 구동회로의 고전위측 전원 단자에는 제1전원 보다도 저전위인 제3전원의 사이에 접속된 제3스위치 소자만을 접속한 것이다.
또, 상기의 목적을 달성하기 위하여, 청구항 제6항의 기재의 발명에서는, 제4 및 제5스위치 소자와, 제4 및 제5 스위치 소자를 스위칭 제어하는 타이밍 회로와, 주사펄스 구동회로의 고전위측 전원단자와 제4스위칭 소자의 일단의 사이에 접속된 제1 코일 및 제1 역류방지용 다이오드로 이루어지는 제1 직렬회로와, 제1 다이오드 어레이를 구성하는 다이오드의 애노드와 제1 스위치 소자의 접속점과 제5 스위치 소자의 일단의 사이에 접속된 제2 코일 및 제2 역류 방지용 다이오드로 이루어지는 제2 직렬회로와, 제4 및 제5 스위칭 소자의 각 타단에 일단이 공통 접속되고, 타단이 제1 전원에 접속된 콘덴서를 추가로 형성한 것을 특징으로 한다.
또, 본 발명의 제8 태양(청구범위 제8항)에서는, 본 발명의 제4 및 제5 스위칭 소자중 제4 스위칭 소자의 일단과 제2 다이오드 어레이를 구성하는 다이오드의 캐소드와 제2 스위치 소자의 접속점사이에 제1의 직렬회로를 접속하고, 제4 및 제5의 스위치 소자의 각 타단에 일단이 공통 접속되고, 타단이 제1 전원에 접속된 콘덴서를 갖는 구성으로 한 것이다.
또, 본 발명의 제9태양(청구범위 제9항)의 발명에서는, 제4 및 제5 스위치 소자와, 주사펄스 구동회로의 고전위측 전원단자에 일단이 접속된 제1코일과, 제1코일의 타단에 애노드가 접소되고, 제4 스위치 소자의 일단에 캐소드가 접속된 제1 역류 방지용 다이오드와, 제1 코일의 타단에 캐소드가 접속되고, 제5 스위치 소자의 일단에 애노드가 접속된 제2 역류 방지용 다이오드와, 제4 및 제5 의 스위치 소자의 각 타단에 일단이 공통접속되고, 타단이 제1전원에 접속된 콘덴서를 갖는 구성으로 한 것이다.
또, 발명의 제11태양(청구범위 제11항)에서는, 주사펄스 구동회로의 저전위측 전원단자에 일단이 접속되고, 타단이 제2전원보다도 저전위인 제4전원에 접속되고, 제3 스위치 소자와 동시에, 적어도 주사기입기간은 온(ON)으로 되고, 유지기간은 오프(OFF)로 되는 제6스위치 소자를 설치한 것이다.
본 발명의 제1 태양(청구범위 제1항)에서는, 유지기간에 있어서 제1스위치 소자가 온, 제2스위치 소자가 오프로 되었을 때에는, 제1전원으로부터 제1 스위치 소자 및 제1 다이오드 어레이를 각각 통하여 주사유지전극으로 전류가 공급되므로, 이때의 전류가 주사펄스 구동회로내를 통과하지 않고, 제1다이오드 어레이에 의해 바이 패스된다. 또, 그후에 공통측 유지펄스가 저하하였을 때에도 동일한 경로로 전류를 바이 패스하여 주사유지 전극으로 공급할 수 있다.
본 발명의 제3 태양(청구범위 제3항)에서는, 유지기간에 있어서 제1스위치 소자가 오프, 제2스위치 소자가 온으로 되었을 때에는, 제2전원으로부터 제2스위치 소자 및 주사펄스 구동회로를 각각 통하여 주사유지전극으로 공급되는 전류의 일부가 제2다이오드 어레이에 의해 분류되므로, 주사 펄스 구동회로를 통과하는 전류를 저감할 수 있다.
본 발명의 제5태양에서는, 유지기간에는 제3스위치 소자가 예를 들면 오프로 되므로, 주사펄스 구동회로의 고전위측 전원단자에 이 유지기간, 전원전압이 공급되지 않도록 할 수 있으며, 이로써 주사펄스 구동회로의 전원라인을 그때의 출력전압으로 고정할 수 있다.
본 발명의 제6태양(청구범위 제6항) 내지 제10태양(청구범위 제10항)에서는, 제1 및 제2 다이오드 어레이에 의해 유지펄스의 구동전류가 주사펄스 구동회로내를 통과하지 않도록 바이 패스되며, 또 콘덴서에 무효전력을 회수할 수 있다. 또, 본 발명의 제9태양에서는 코일을 공용할 수 있다.
또한, 본 발명의 제11태양(청구범위 제11항)에서는, 적어도 주사기입기간은 온으로 되고, 유지기간은 오프로 되는 제6스위칭소자를 설치하여 유지기간은 주사펄스 구동회로에 전원을 인가하지 않도록 하였으므로, 주사펄스 구동회로의 전원라인을 그때의 출력전압으로 고정할 수 있다.
다음에, 본 발명의 실시예에 대하여 도면과 함께 설명한다. 제1도는 본 발명의 실시예 1의 회로 구성도를 나타낸다. 도면 중, 제16도 및 제17도와 동일 구성부분에는 동일부호를 붙이고, 그 설명을 생략한다. 제1도에 있어서, 일단이 각각 접지전위 및 음전원 VSSCAN에 접속되어 있고 유지펄스의 전위를 고정하기 위한 스위치 소자(22c) 및(24c)와, 일단이 음전원(VBW)에 접속되어 있으며 주사펄스의 기준전위를 고정하기 위한 스위치 소자(65c)와, 스위치 소자(22c),(24c) 및(65c)를 각각 스위칭 제어하는 제어 펄스를 발생하는 펄스 제어회로(26c)와, 주사펄스 구동회로(21)와, 유지전류 공급과 구동 전류 바이 패스를 위한 다이오드 어레이(34c)로 구성되어 있다. 주사펄스 구동회로(21)는 종래와 동일한 구성에 의해 동일한 동작을 행하는 IC 회로이다.
또, 스위치 소자(30) 및(31)와 다이오드(32) 및(33)는, 주사펄스 구동회로(21)의 출력단자(OUT1∼OUTm)의 각각에 대응하여 전부가 m조형성하고 있으며, 각각의 일단은 주사펄스 구동회로(21)의 고전위측 전원단자(63)를 통하여 스위치 소자(24c) 및(65c)의 타단에 접속되고, 또 각각의 타단은, 주사펄스 구동회로(21)의 음전위측 전원단자(64)를 통하여 음전원(VW)에 접속되어 있다.
다이오드 어레이(34c)는 주사펄스 구동회로(21)의 출력단자(OUT1∼OUTm)의 각각에 대응하여 전부가 m개의 다이오드로 이루어지며, m개의 다이오드의 애노드는 스위치 소자(22c)를 통하여 접지되고, m개의 다이오드의 캐소드는 출력단자(OUT1∼OUTm)에 각각 접속되어 있다.
다음에, 본 실시예의 회로의 유지기간에 있어서의 개략의 동작을 전압, 전류의 타이밍을 나타내는 제2도의 타이밍 차트와 함께 설명한다. 먼저, 시각(t1) 이전에 있어서, 스위치 소자(22c) 및(30c)가 각각 온, 스위치 소자(24c),(65c) 및(31)이 각각 오프상태를 유지하고 있다. 시각(t1)에서 스위치 소자(24c)가 온, 스위치 소자(22c)가 오프로 되면, 다이오드(32)를 통해서 PDP의 표시 셀에 제2c도에 나타내는 바와 같이 충전전류(50a)가 공급되고, 시각(t2)까지의 기간 제2a도에 나타내는 바와 같이, 각 출력(OUT1∼OUTm)은 유지펄스 전압 VSSCAN에 클램프된다.
다음에, 시각(t2)의 타이밍으로 스위치소자(24c)가 오프, 스위치 소자(22c)가 온으로 절환되고, 제2c도에 나타내는 바와 같이 다이오드 어레이(34c)를 통하여 PDP의 표시 셀에 방전전류(52a)가 흐르고, 그후의 시각(t5)까지의 기간 제2a도에 나타내는 바와 같이, 각 출력(OUT1∼OUTm)은 그라운드 레벨로 클램프된다. 상기의 방전전류(52a)는 주사펄스 구동회로(21)내를 통과하지 않고, 모든 다이오드 어레이(34c)로 흐른다. 이 시퀀스를 반복함으로써 제2a도에 나타내는 바와 같이 유지펄스가 출력된다.
그리고, 유지기간(제15도의 부호(62))의 직전의 주사기입기간(제15도의 부호(16))에서는, 스위치 소자(22c) 및(24c)는 각각 오프상태로 유지되고, 대신에 스위치 소자(65c)가 온으로 되며, 주사펄스 구동회로(21)의 전원단자(63)를(VBW)로 고정한다.
다음에, 제1도의 실시예 1의 요부의 회로 및 동작에 대하여 추가로 상세하게 설명한다. 제3도는 상기의 실시예 1의 요부의 구체적 회로도를 PDP패널(12b) 및 공통측 유지패널 구동회로와 함께 나타낸다. 도면 중, 제1도와 대응하는 구성부분에는 동일부호를 붙이고, 또, 그에 첨자(d)를 붙이고 있으며, 또, 설명의 간단화를 위하여, PDP패널(12b)의 1라인만큼만 나타내고 있다.
제3도에 있어서, MOS 트랜지스터(22d),(24d) 및 다이오드(34d)는, 상기 제1도의 스위치 소자(22c),(24c) 및 다이오드 어레이(34c)내의 하나의 다이오드에 상당하고, 이들은 주사측 유지펄스 구동회로를 구성하고 있다. 또, 주사펄스 구동회로(21)의 출력단의 MOS 트랜지스터(30d) 및(31d)와, 다이오드(32d) 및(33d)는, 제1도의 스위치 소자(30) 및(31)와, 다이오드(32) 및(33)에 각각 상당한다. 또, MOS 트랜지스터(65d)는 제1도의 스위치 소자(65c)에 상당한다. 또한, 제1도에는 도시를 생략하였지만, MOS 트랜지스터(24d),(30d),(65d)의 각 드레인 및 다이오드(32d)의 캐소드의 공통 접속점에 애노드가 접속되고, 캐소드가 접지된 다이오드(36d)가 설치되어 있다.
또, MOS 트랜지스터(30d) 및(31d)와 다이오드(32d)의 애노드, 다이오드(33d) 및(34d)의 각 캐소드의 공통 접속점은, 주사전극(Sck)에 접속되어 있다. PDP패널(12b)의 K번째의 라인은 이 주사전극(Sck)과 유지전극(Suk)가 평행하게 배열되어 있으며, 이들에 대응하여 표시 셀(13b)을 처음으로 하는 다수의 표시 셀이 설치된 구성이다.
또한, 유지전극(Suk)의 일단은 MOS 트랜지스터(37d)및(38d)의 양 드레인 접속점에 접속되어 있다. MOS 트랜지스터(37d),(38d)의 각 소스는 접지 및 음전원 VSCOM에 접속되어 있다. 이들 MOS 트랜지스터(37d)및(38d)는 공통측 유지펄스 구동회로를 구성하고 있다.
다음에, 이 실시예 1의 요부의 동작에 대하여 제2도의 타이밍 차트와 함께 설명한다. 먼저, 주사측 유지펄스(제15도의 부호(19)에 상당)의 발생시의 동작에 대하여 설명하는데, 제2도의 시각(t1)의 타이밍에서 MOS 트랜지스터(24d)가 제1도의 펄스제어회로(26c)쪽의 제어펄스에 의해 온으로 된다. 또, 이때에는 MOS 트랜지스터(22d),(31d)및(65d)가 각각 오프되어 있으며, MOS 트랜지스터(30d)가 온으로 되어 있다.
이로써, 다이오드(32d) 및 MOS 트랜지스터(24d)를 각각 통하여 주사전극(Sck)에 제2도에(c)에 부호(50a)로 나타내는 충전전류가 흐르고, 또 전력전위가 제2도(a)에 나타내는 바와 같이, 그라운드 레벨로부터 음전원 VSSCAN의 레벨로 저하한다. 즉, 이 충전전류(50a)는 주사펄스 구동회로(21)내의 다이오드(32d)를 통과하는 전류이다.
다음에, 출력전위가 VSSCAN의 레벨에 달한 후에, 수 백 n초 정도의 방전지연 시간 경과후, 주사전극(Sck)과 유지전극(Suk)의 사이에 제2도(c)에 나타내는 바와 같이 기체방전전류(51a)가 흐른다. 이 기체방전전류(51a)는 충전전류(50a)와 동일방향의 전류이므로, 충전전류(50a)와 동일한 경로를 통과한다. 이들의 전류(50a) 및 (51a)와 다이오드(32d)의 순방향 하강전압의 곱은, 다이오드(32d) 즉 주사펄스 구동회로(21)의 소비전력의 일부로 된다.
이어서, 지금까지 온상태이었던 MOS 트랜지스터(24d)가 시각(t2)에서 오프되고, 또, 지금까지 온상태이었던 MOS 트랜지스터(22d)가 온으로 절환된다. 그러면, MOS 트랜지스터(22d) 및 다이오드(34d)를 각각 통하여 주사전극(Sck)에 제2도(c)에 부호(52a)로 나타내는 방전전류가 흐르고, 주사전극(Sck)으로의 출력전위가 제2c도에 나타내는 바와 같이 그라운드 레벨로 끌어올려 클램프된다. 즉, 이때에는 PDP패널(12b)의 주사전극(Sck)과 유지전극(Suk)의 사이의 정전용량의 축적전하를 방전하는 상기의 방전전류(52a)는, 주사펄스 구동회로(21)내를 통과하는 일 없이, 바이 패스용의 다이오드(34d)를 통과한다.
다음에, 공통측 유지펄스 발생에 대하여 설명한다. 공통측 유지펄스(제15도의 부호(18)에 상당)를 발생하고 있는 기간에서는, 주사측회로는 MOS 트랜지스터(22d)가 온상태이며, 출력전위가 그라운드 레벨에 클램프되어 있지만, PDP패널(12b)의 주사전극(Sck)과 유지전극(Suk)의 사이의 정전용량에 의한 용량 커플링에 의해 주사측 회로는 공통측 유지펄스 구동회로와 접속되어 있으므로, 공통측 유지펄스 구동회로의 전위변동에 의해서 주사측 회로에는 제2도(c)에 부호(53a)~(55a)로 나타내는 전류가 흐른다.
즉, 시각(t3)로부터 시각(t4)까지의 사이 MOS 트랜지스터(38d)가 온으로 되고, 또, MOS 트랜지스터(37d)가 오프로 되면, 유지전극(Suk)로의 출력전위는 제2도(b)에 나타내는 바와 같이 MOS 트랜지스터 (38d)에 접속되어 있는 음전원 VSCOM 레벨로 클램프된다. 또한, 이 시각 t3에서 주사전극(Sck)은 그라운드레벨, 유지전극(Suk)은 음전원 VSCOM의 레벨로 저하되므로, PDP패널(12b)의 주사전극(Sck)과 유지전극(Suk)의 사이의 정전용량에는 MOS 트랜지스터(22d)로부터 다이오드(34d)를 통하여 제2도(c)에 부호(53a)로 나타내는 바와 같이 충전전류가 흐른다.
그후, 공통측 유지전극 출력전위가 VSCOM의 레벨에 달하고 나서, 수 백 n초 정도의 방전지연시간 경과후, 주사전극(Sck)와 유지전극(Suk)의 사이에 제2도(c)에나타내는 바와 같이 기체방전전류(54a)가 흐른다.
이 기체방전전류(54a)는 충전전류(53a)와 동일방향의 전류이므로, 충전전류(53a)와 동일한 경로를 통과한다. 즉, 이들의 충전전류(53a) 및 기체방전전류(54a)는, 주사펄스 구동회로(21)내를 통과하는 일 없이, 바이 패스용 다이오드(34d)를 통과한다.
이어서, 시각(t4)에서 MOS 트랜지스터(38d)가 오프, MOS 트랜지스터(37d)가 온으로 절환됨으로써, 공통측 유지전극(Suk)의 전위가 제2도(b)에 나타내는 바와 같이 MOS 트랜지스터(37d)를 통하여 그라운드 레벨까지 끌어올려 클램프된다.
또, 이 시각(t4)에서는 공통측 유지전극(Suk)의 전위가 그라운드 레벨까지 끌어올려지므로, PDP 패널(12b)의 주사전극(Sck)과 유지전극(Suk)사이의 정전 용량에 축적된 전하는 주사전극(Sck), 다이오드(32d) 및 유지펄스 출력의 과대전압 방지용의 다이오드(36d)를 통하여 그라운드로 흐르는 제2도(c)에 나타내는 방전전류(55a)에 의해 방전된다. 이상의 시퀀스를 반복함으로써, 공통측 유지펄스가 발생된다.
이와 같이, 본 실시예에 의하면, 유지펄스 발생시에 있어서 제16도의 종래회로에서는 주사펄스 구동회로(21)내의 스위치 소자(30)를 흐르고 있던 전류의 대부분을, 바이 패스용의 다이오드(34d)와 그라운드 레벨 클램프용 MOS 트랜지스터(22d:바이 패스용 다이오드 어레이(34c)와 스위치 소자(22c))를 통하여 IC 회로의 주사펄스 구동회로(21)내는 통과하지 않도록 하고 있으므로, 종래 스위치 소자(30)의 온 저항만큼 소비하고 있던 전력을 대폭적으로 삭감할 수 있다.
또, 상기의 구동전류 이외의 구동전류는, 주사펄스 구동회로(21)내를 통과하지만, 순방향 임피던스가 매우 작은 다이오드(32)를 통과하므로, 소비전력은 비교적 적어도 된다. 또한, 주사펄스 구동회로(21)는 하이임피던스 상태를 필요로 하지 않으므로, 주사펄스 구동회로(21) 및 그 제어회로의 구성이 간단한 것으로 된다.
다음에, 본 발명의 실시예2에 대해서 설명한다. 제4도는 본 발명의 실시예 2의 회로 구성도를 나타낸다. 도면중, 제1도와 동일부분에는 동일 부호를 붙이고, 그 설명을 생략한다. 본 실시예는, 제4도에 나타내는 바와 같이, 스위치 소자(24c)및(65c)와 주사펄스 구동회로(21)의 고전 위측 전원단자(63)의 접속점에 각각의 캐소드가 공통으로 접속되고, 각각의 애노드가 주사펄스 구동회로(21)의 출력단자(OUT1~OUTm)에 각각 접속된 m개의 다이오드로 이루어지는 다이오드 어레이(35c)가 설치되어 있는 점에 특징이 있다.
본 실시예의 동작에 대하여 제2도의 타이밍 차트를 아울러 참조하여 설명하는데, 제2도의 시각(t1)의 타이밍으로 스위치 소자(24c)가 펄스 제어회로(26e)쪽의 제어펄스에 의해 온으로 된다. 또, 이때에는 스위치소자(22c),(31) 및 (65c)가 각각 오프로 되어 있으며, 또 스위치 소자(30)가 온으로 되어 있다.
이로써, 다이오드(32) 및 다이오드 어레이(35c)를 각각 통하여 출력단자(OUT1~OUTm)를 통하여 주사전극에 제2도(c)에 부호 50a로 나타내는 충전전류가 흐르고, 또 출력전위가 제2도(a)에 나타내는 바와 같이, 그라운드 레벨로부터 음전원 VSSCAN의 레벨로 저하한다. 즉, 이 충전전류(50a)는 주사펄스 구동회로(21)내의 다이오드(32)와 다이오드 어레이(35c)를 분류하여 통과하는 전류이다.
다음에, 츨력전위가 VSSCAN의 레벨에 달한 후에, 수 백 n초 정도의 방전지연시간 경과후, 주사전극과 유지전극의 사이에 제2도(c)에 나타내는 바와 같이 기체방전전류(51a)가 흐른 후, 이제까지 온상태에 있었던 스위치 소자(24c)가 시각(t2)에서 오프되고, 또, 지금까지 오프상태에 있었던 스위치 소자(22c)가 온으로 절환된다. 따라서, 스위치 소자(22c) 및 다이오드 어레이(34c)를 각각 통하여 출력단자(OUT1~OUTm)로부터 주사전극에 제2도(c)에 부호(52a)로 나타내는 방전전류가 흐르고, 주사전극으로의 출력전위가 제2도(a)에 나타내는 바와 같이 그라운드 레벨로 끌어올려 클램프된다. 이상의 시퀀스를 반복함으로써, 주사측 유지펄스가 발생된다.
본 실시예에서는, 상기와 같이 실시예 1에서는 주사펄스 구동회로(21)내의 다이오드(32)를 통과하는 유지펄스 구동전류(50a),(51a) 및 (55a)가, 다아오드(32)와 다이오드 어레이(35c)의 임피던스비에 의해서 분류되는 점에 특징이 있다.
이로써, 본 실시예에 의하면 실시예 1에서 바이 패스되지 않았던 유지펄스 구동전류에 대하여도 주사펄스 구동회로(21) 외의 다이오드 어레이(35c)를 통하여 분류시킴으로써, 소비전력을 IC회로의 주사펄스 구동회로(21)의 외부에 연결된 회로에 분담시킬 수 있으므로, 실시예 1보다도 주사펄스 구동회로(21)의 소비전력을 저감할 수 있다. 또, 본 실시예에서는 다이오드 어레이(35c)의 임피던스가 다이오드(32)의 임피던스 보다도 작을수록, 큰 전력저감효과를 얻을 수 있다. 그리고, 주사펄스 구동회로(21) 및 주사펄스 구동회로(21)를 구동제어하는 회로의 구성을 간략화할 수 있는 효과가 있다.
단, 본 실시예에서는, 구동전류가 주사펄스 구동회로(21)내를 반드시 통과하므로, 대형이나 정세도(精細度)가 높은 대표시용량의 PDP를 구동하는 경우는 소비전력의 저감효과는 충분하지 않지만, 구동용량이 비교적 작은 PDP를 구동하는 경우는 소비전력의 저감효과를 얻을 수 있다.
다음에, 본 발명의 실시예 3에 대하여 설명한다. 제5도는 본 발명의 실시에 3의 회로 구성도를 나타낸다. 동도면중, 제1도와 동일 구성성분에는 동일 부호를 붙이고, 그 설명을 생략한다. 본 실시예에는, 실시예 2보다도 한층 더 소비전력을 저감하는 구성으로 한 것으로, 제5도에 있어서, 주사펄스 구동회로(21)의 고전위측 전원단자(63)와 다이오드 어레이(35c)의 캐소드의 사이에 임피던스 소자(39)를 접속한 점에 특징이 있다.
본 실시예에 의하면, 다이오드(32)로부터 스위치 소자(24c)로의 라인 임피던스를 임피던스 소자(39)에 의해 끌어올려져 있으므로, 다이오드(32)를 순방향으로 통과하는 구동전류 레벨이 임피던스 소자(39)를 형성하고 있지 않는 실시예 2에 비하여 더욱 작게할 수 있으므로, 이 결과 주사펄스 구동회로(21)의 소비전력을 더욱 저감할 수 있다. 이 경우, 삽입하는 임피던스 소자(39)의 임피던스가, 다이오드 어레이(35c)를 구성하는 각 다이오드의 순방향 임피던스에 대하여 충분히 높을 때에는, 큰 소비전력 저감효과를 얻을 수 있다.
그러나, 이 임피던스 소자(39)는 주사펄스 출력 때문에 전원 라인에 직렬로 삽입되어 있으므로, 주사펄스의 라이징 특성에 영향을 미친다. 즉, 임피던스 소자(39)의 임피던스가 크면, 라이징시간이 커져서 주사펄스폭이 증대하고, 주사기입에 할당된 시간을 압박해버린다. 예를 들면, 주사펄스의 라이징시간을 수 백 n초로 하는데에는, 유지펄스 구동회로가 접속되는 주사펄스 구동회로(21)의 출력수를 40비트 출력으로 하여 그 1비트가 구동하는 PDP의 부하용량을 대략 50pF로 하면, 삽입하는 임피던스 소자(39)의 임피던스는 수 십 에서 수 백Ω정도가 바람직한 결과를 얻을 수 있다.
제6도는 임피던스 소자(39)의 각 예를 나타낸다. 동 도면(a)는 저항, 동도면(b)는 다이오드, 동도면(c)은 2개의 다이오드를 역병렬 접속한 구성, 동도면(d)는 바이폴라 트랜지스터, 동도면(e)는 전계효과 트랜지스터이다. 이 가운데 저항, 다이오드 및 2개의 다이오드의 역병렬 접속회로는, 각각 매우 소형이며, 특별한 제어신호를 필요로 하지 않으며, 더우기, 실장상의 점유면적이나 코스트의 면에서 유리하다.
한편, 제6도(d) 및 (e)에 나타낸 능동소자는, 임피던스상태를 콘트롤할 수 있으므로, 유지기간에서는 하이 임피던스 상태로 하여 주사펄스 구동회로(21)의 수비전력을 저감하고, 주사기입 기간에서는 로우 임피던스상태로 하여 주사펄스의 라이징시간을 짧게할 수 있는 이점이 있다. 그리고, 제6도에 나타낸 소자 이외의 소자에서도, 상기 조건을 만족하는 소자라면 임피던스 소자(39)로서 이용할 수 있는 것을 물론이다.
그런데, 이상의 실시예에서는, 주사펄스 구동회로(21)의 전원단자에 접속되는 전원 VSSCAN의 레벨 또는 그 다른 펄스를 인가하기 위한 전원전위는, 주사펄스 구동회로(21)의 기준전위인 VW전위도 동전위 또는 고전위가 아니면 안된다.
왜냐하면, 예를 들면 실시예 3을 나타내는 제5도를 예로 들어 설명하면, 인가전압이 상기의 존건을 만족하지 않는 경우, 스위치 소자(24c)가 온으로 되면, 다이오드(33) 및 다이오드 어레이(35c)의 경로와, 다이오드(33),(32) 및 임피던스 소자(39)의 경로의 각각에 전류가 흘러버리고, 특히 전자의 다이오드 (33) 및 다이오드 어레이(35c)의 경로로 흐르는 전류량은 다이오드의 순방향 임피던스밖에 제한되지 않으므로, 과대전류로 되어서 소자를 파괴할 가능성이 있기 때문이다. 또, 후자의 전류는 상기한 바와 같이 임피던스소자(39)에 의해서 전류는 제한되지만, 동일하게 소자파괴의 가능성은 있다.
그래서 이와 같은 인가전압의 전위관계에 있어서의 제한을 없애는 개선을 도모한 것이, 제7도에 나타내는 실시예 4이다. 제7도는 본 발명의 실시예 4의 회로구성도를 나타낸다. 도면중, 제5도와 동일구성부분에는 동일부호를 붙이고, 그 설명을 생략한다. 제7도에 나타내는 바와 같이, 본 실시예에 의하면, 주사펄스 구동회로(21)의 저전위측 전원단자(64)와 음전원(VW)의 사이에, 펄스제어회로(26d)에 의해서 스위칭 제어되는 스위칭 소자(46)를 형성한 점에 특징이 있다.
본 실시예의 동작에 대해서 설명함에 있어서, 먼저, 주사기입 기간에 있어서는, 스위치 소자(46)가 펄스 제어회로(26d)의 출력펄스에 의해 온으로 됨과 동시에, 스우치 소자(65c)가 온으로 된다. 이로써, 스위치 소자(65c) 및 임피던스 소자(39)를 통하여 주사펄스 구동회로(21)의 고전위측 전원단자(63)에 음전원(VBW)의 전원전압이 인가되고, 또, 스위치 소자(46)를 통하여 저전위측 전원소자(64)에 VBW보다도 저전위의 음전원 VW의 전원전압이 인가되고, 이들의 전원전압 사이에서 주사펄스 구동회로(21)내의 스위치 소자(30),(31)에 상보한 동작을 시키고, 각 출력단자(OUT1~OUTm)를 VBW의 전위에 클램프시킴으로써 주사펄스의 출력을 행한다. 이 기간 스위치 소자(22c) 및(24c)가 온으로 되는 일이 없다.
다음에 유지기간에 있어서는, 스위치 소자(46) 및(65c)를 각각 오프로 하고, 또, 스위치 소자(22c) 및(24c)를 각각 스위칭 동작시키고, 주사펄스 구동회로(21)의 각 출력단자(OUT1~OUTm)를 다이오드 어레이(34c) 및(35c)를 통과시켜 음전원 VSSCAN의 전위 또는 그라운드 전위에 클램프한다. 지금까지의 실시예와 동일한 동작에 의해 유지펄스를 출력한다.
본 실시예에 의하면, 주사펄스 이외의 펄스를 출력하는 기간, 주사펄스 구동회로(21)의 저전위측 전원단자(64)에 입력되는 기준전위는 스위치 소자(46)에 의해 음전원(VW)으로부터 분리되고, 주사펄스 구동회로(21)내의 다이오드(33)를 통하여 그때의 출력전위로 대략 고정되므로, 종래구성에서 발생하는 것이었던 과대전류는 그 전위관계로부터 방지할 수 있으며, 주사펄스 구동회로(21)로의 인가전압의 위치관계에 있어서의 제한을 없앨 수 있다.
다음에, 본 발명의 실시예 5에 대하여 설명한다. 제8도는 본 발명의 실시예 5의 회로구성도를 나타낸다. 도면중, 제4도와 동일 구성성분에는 동일부호를 붙이고, 그 설명을 생략한다. 제8도에 있어서, 주사펄스 구동회로(21)의 출력단자에 각각의 애노드가 각각 접속된 m개의 다이오드로 이루어지는 다이오드 어레이(35d)와, 일단이 다이오드 어레이(35d)를 구성하는 m개의 다이오드의 캐소드에 공통으로 접속되고, 타단이 음전원 VSSCSN에 접속된 유지펄스의 전위를 고정하기 위한 스위치 소자(24d)와, 스위치 소자(24d),(22c) 및(65c)를 각각 스위칭 제어하는 펄스제어회로(26e)를 갖는 점에 특징이 있다.
본 실시예의 동작에 대하여 설명함에 있어서, 주사기입기간에 있어서는, 스위치 소자(65c)가 온으로 되고, 스위치 소자(65c)를 통하여 주사펄스 구동회로(21)의 고전위측 전원단자(63)에 음전원 VBW의 전원전압이 인가되고, 또, 저전위측 전원단자(64)에 음전원 VW의 전원전압이 인가되고, 이들의 전원전압 사이에서 주사펄스 구동회로(21)내의 스위치 소자(30),(31)에 상보적인 동작을 시키고, 각 출력단자(OUT1~OUTm)를 VW 또는 VBW의 전위로 클램프 시킴으로써 주사펄스의 출력을 행한다. 이 기간 스위치 소자(22c) 및(24d)가 온하는 일은 없다.
다음에, 유지기간에 있어서는, 스위치 소자(65c)가 오프되므로, 주사펄스 구동회로(21)의 고전위측 전원단자(63)는 음전원 VBW와 분리되고, 스위치 소자(30) 및(31)은 주사펄스 구동회로(21)가 하이 임피던스 기능을 갖고 있지 않으므로, 스위치 소자(30)가 온, 스위치 소자(31)가 오프의 상태를 유지한다. 이 상태에서 스위치 소자(22c) 및(24d)가 펄스제어회로(26e)쪽의 스위칭 펄스에 의해 스위칭 동작하여, 주사펄스 구동회로(21)의 각 출력단자를 다이오드 어레이(35d) 및 스위칭 소자(24d)를 통하여 음전원 VSSCAN에 접속하여 음전원 VSSCAN의 레벨로 클램프하는 것과, 다이오드 어레이(34c) 및 스위치 소자(22c)를 통하여 접지에 접속하여 그라운드 레벨로 클램프하는 것을 번갈아 반복함으로써, 유지펄스를 출력한다.
본 실시예에 있어서의 동작상의 특징은, 유지기간에서는 주사펄스 구동회로(21)의 고전위측 전원단자(63)에는 전압이 공급되지 않으므로, 그 기간은 주사펄스 구동회로(21)의 전원 라인은 실질적으로 그때의 출력전위, 즉 VSSCAN의 전원레벨 또는 그라운드 레벨로 고정할 수 있다.
본 실시예의 이 구동방법에 의하면, 제17도에 나타낸 종래회로에 있어서의 주사펄스 구동회로(21)와 같이 하이 임피던스의 기능을 가지게 할 필요가 없으므로, 주사펄스 구동회로(21) 및 그 제어회로의 구성을 간략화 할 수 있다. 더우기, 유지펄스의 구동전류는 주사펄스 구동회로(21)내를 통과 할 수 없으므로 주사펄스 구동회로(21)의 저소비 전력화를 할 수 있다.
다음에, 본 발명이 실시예 6에 대하여 설명한다. 제9도는 본 발명의 실시예 6의 회로 구성도를 나타낸다. 도면중, 제5도와 동일 구성성분에는 동일부호를 붙이고, 그 설명을 생략한다. 본 실시예는 제9도에 나타내는 바와 같이, 제5도의 실시예 3에 더하여 주사펄스 구동회로(21)의 고전위측 전원단자(63)에 임피던스 소자(39)를 통하여 접속된 전하회수회로(40)와, 다이오드 어레이(34c)의 애노드와 스위치 소자(22c)의 공통 접속점에 접속된 전하회수회로(41)와, 이들 전하회수회로(40) 및(41)내의 스위치 소자(44) 및 (47)을 스위칭 제어하는 전하회수 타이밍회로(56a)를 설치한 점에 특징이 있다.
전하회수회로(40)는 적어도 회수용 코일(42), 역류방지용 다이오드(43), 스위치 소자(44) 및 회수용 콘덴서(45)로 구성되고, 회수용 코일(42), 역류방지용 다이오드(43) 및 스위치 소자(44)로 이루어지는 직렬회로가 임피던스 소자(39)와 전하회수회로(41)의 사이에 접속되고, 스위치 소자(44)와 전하회수회로(41)의 접속점을 콘덴서(45)를 통하여 접지하는 구성이다.
또, 전하회수회로(41)는 적어도 스위치 소자(47), 역류방지용 다이오드(48) 및 회수용 코일(49)로 구성되고, 이들을 직렬로 통하여 전하회수회로(40)와 다이오드 어레이(34c)를 구성하는 각 다이오드의 애노드를 접속하고 있다.
다음에, 본 실시예의 유지기간에 있어서의 동작에 대하여 제10도의 타이밍 차트와 함께 설명한다. 전하 회수 타이밍회로(56a)는, 먼저, 출력제어신호(CONT1)에 의해 전하회수회로(41)내의 스위치 소자(47)를 제10a도에 나타내는 바와 같이 시각 t6으로부터 t8의 직전까지 온상태로하고, 그후의 시각 t8의 타이밍으로 출력제어신호 CONT2에 의해 전하회수회로(40)내의 스위치 소자(44)를 제10c도에 나타내는 바와 같이 오프로부터 온으로 절환하고, 그 상태를 시각 t10의 직전까지 유지한다.
또, 펄스 제어회로(26c)는 출력제어신호(CONT3)에 의해 시각 t6의 직후의 시각 t7에서 제10b도에 나타내는 바와 같이 스위치 소자(22c)를 온으로 절환하고, 그 상태를 시각 t8의 직전까지 유지한다. 여기에서, 시각 t6의 직전에는 콘덴서(45)의 음전원 VSSCAN 이하의 음전위가 충전된다.
이로써, 시각 t6에서 스위치 소자(47)가 온으로 되면, 일단이 콘덴서(45)를 통하여 접지되어 있는 스위치 소자(47), 다이오드(48), 회수용 코일(49) 및 다이오드 어레이(34c)를 통하여 표시셀의 정전용량분의 방전전류(52b)가 제10g도에 나타내는 바와 같이 공급된다. 이 방전전류(52b)에 의해 콘덴서(45)에 표시 셀의 용량에 축전된 전하만큼의 전하가 회수되게 된다. 그리고, 회수용 코일(49)과 콘덴서(45)의 각 값에 의해 결정되는 공진 주파수의 설정에 의해, 방전전류를 급준하게 할 수 있다.
또, 시각 t7으로부터 t8까지의 기간은 스위치(22c) 및 다이오드 어레이(34c)를 통하여 주사펄스 구동회로(21)의 출력에 접속된 주사전극이 제10e도에 나타내는 바와 같이 그라운드 레벨로 클램프된다.
또, 이 시각 t7~t8의 기간에서는 상기한 바와 같이 용량 컵플링에 의해 공통측 유지펄스 구동회로의 전위변동에 의해서 주사측 회로에는 제10g도에(53b~55b)로 나타내는 전류가 흐른다. 즉, 시각 t7후에 유지전극으로의 전력전위는 제10f도에 나타내는 바와 같이 음전원 VSCOM의 레벨로 클램프되고 PDP패널의 표시 셀에는, 스위치 소자(22c)로부터 다이오드 어레이(34c)를 통하여 제10g도에 부호(53b)로 나타내는 바와 같이 충전전류가 흐른다.
그후, 공통측 유지전극 출력전위가 VSCOM의 레벨에 달한 후에, 수백 n초 정도의 방전지연시간 경과후, 제10g도에 나타내는 바와 같이 기체방전전류(54b)가 흐른다. 이 기체방전전류(54b)는 충전전류와 동일방향으로 전류이므로, 충전전류(53b)와 동일한 경로를 통과한다. 그리고 시각 t8 이전에 공통측 유지전극의 전위가 제10f에 나타내는 바와 같이, 그라운드 레벨까지 올려져서 클램프됨과 동시에, PDP 패널의 표시 셀의 장전용량에 축전된 전하는, 주사전극, 다이오드(32) 및 유지펄스 출력의 과대전압 방지용의 다이오드(도시하지 않음)를 통하여 그라운드로 흐르는 제10g에 나타내는 방전전류(55b)에 의해 방전된다. 이상의 시퀸스를 반복함으로써, 공통측 유지펄스가 발생된다.
이어서, 시각 t8에서 스위치 소자(44)가 상기 전하회수 타이밍회로(56a)의 출력제어신호(CONT2)에 의해 온으로 되면, 상기한 바와 같이 시각 t6 직전에서의 콘덴서(45)에 충전전하가 남아있으므로, 표시 셀측으로부터 다이오드(32), 임피던스 소자(39), 회수코일(43), 다이오드(43), 스위치 소자(44) 및 콘덴서(45)로 이루어지는 경로와, 다이오드 어레이(35c), 회수코일(43), 다이오드(43), 스위치 소자(44) 및 콘덴서로 이루어지는 경로로 제10g도에 나타내는 바와 같이 충전전류(50b)가 흐른다.
즉, 전하회수회로(40)로부터 다이오드 어레이(35c)를 거친 경로와 임피던스 소자 및 다이오드(32)를 거친 경로에 의해 표시 셀에 제10g도에 부호(50b)로 나타내는 충전전류가 공급된다.
또, 시각 t8 후의 시각 t9로부터 t10의 직전까지 스위치 소자(24c)가 펄스제어회로(26c)로부터의 제어신호(CONT4)에 의해 온으로 되고, 스위치 소자(24c), 다이오드 어레이(35c)를 통하고, 또, 스위치 소자(24c), 임피던스 소자(39) 및 다이오드(32)를 통하여 표시 셀에 전류가 공급되고, 주사측 유지펄스는 제10e도에 나타내는 바와 같이 음전원 VSCCAN의 레벨로 클램프된다. 이때, 임피던스 소자(39)의 임프던스는 다이오드 어레이(35c)를 구성하는 각 다이오드의 그 것 보다도 충분히 높게 설정되어 있으므로, 상기한 바와 같이, 대부분의 전류는 다이오드 어레이(35c)측을 통과한다. 즉, 주사펄스 구동회로(21)내를 흐르는 전류의 비율을 적게할 수 있다.
그 후, 수 백 n초 정도의 방전지연 경과후, 제10g도에 나타내는 바와 같이 기체방전전류(51b)가 흐른다. 이 기체 방전 전류(51b)는 충전전류(50b)와 동일 방향의 전류이기 때문에 충전전류(50b)와 동일 경로를 흐른다. 그리고, 전하회수회로(40)의 회수용 코일(42)과 콘덴서(45)의 각 값에 의해 정해지는 공진주파수의 설정에 의해, 충전전류(50b)의 경사를 급준하게 할 수 있다.
본 실시예에 의하면, 상기한 바와 같이 유지펄스의 구동전류가 비교적 임피던스가 큰 스위치 소자(30)를 통과하지 않고, 임피던스가 낮은 다이오드 어레이(34c) 및(35c)에 의해 바이 패스된다. 이는 또, 무효회수동작에 있어서 회수율의 저하를 초래하는 라인 저항을 저감하므로, 무효전력 회수율의 향상도 달성할 수 있다. 더우기, 본 실시예에서는 주사펄스 구동회로(21)는 하이 임피던스 상태를 필요로 하기 때문에, 주사펄스 구동회로(21) 및 그 제어회로의 구성을 간략화할 수 있다.
또, 본 실시예는, 주사측 유지펄스의 라이징과 폴링을, 상기 코일(42) 및 콘덴서(45)와, 코일(49) 및 콘덴서(45)의 공진주파수의 설정에 의해 개별적으로 설정할 수 있으므로, 주사측 유지펄스의 라이징시와 폴링시에 전류경로가 다르므로 임피던스가 상위하여도, 이에 대응하여 최적으로 설정을 할 수 있다.
다음에, 본 발명의 제7태양에 대하여 설명한다. 제11도는 본 발명의 실시예 7의 회로 구성도를 나타낸다. 동도면 중, 제8도 및 제9도와 동일한 구성성분에는 동일부호를 붙이고, 그 설명을 생략한다. 본 실시예는 제8도에 나타낸 실시예 5에 제9도의 전하회수방식을 적용한 것으로, 전하회수회로(40)내의 회수용 코일(42)의 일단이 다이오드 어레이(35c)를 구성하는 m개의 다이오드의 각 캐소드와, 스위치 소자(24d)의 일단의 접속점에 접속되어 있다. 스위치 소자(24d)의 타단은 음전원 VSSCAN에 접속되어 있다.
본 실시예의 동작은 실시예 5와 실시예 6을 조합한 것임으로 상기한 설명으로부터 용이하게 유추할 수 있으므로 생략한다. 본 실시예에 의하면, 이상의 실시예와 동일하게, 유지펄스 구동전류가 주사펄스 구동회로(21)를 통과하지 않는 것에 의한 주파펄스 구동회로(21)의 저소비 전력화와, 주사펄스 구동회로(21) 및 그 제어회로의 구성의 간략화를 실현할 수 있다.
다음에, 본 발명의 실시예 8에 대하여 설명한다. 제12도는 본 발명의 실시예 8의 회로 구성도를 나타낸다. 도면 중, 제9도와 구성성분에는 동일한 부호를 붙이고, 그 설명을 생략한다. 본 실시예는 구동용량이 비교적 작으며, 구동전류가 주사펄스 구동회로(21)내를 통과하는 것이 어느 정도 허용될 수 있는 경우에 유효한 실시예로, 1개의 전하회수 타이밍회로(56b)에 의해 1개의 전하회수회로(70)를 제어하도록 구성한 것이다.
전하회수회로(70)는 다이오드(43a) 및 스위치 소자(44a)로 이루어지는 제1직렬회로와 다이오드(43b) 및 스위치 소자(44b)로 이루어진 제2직렬회로의 병렬회로와, 다이오드(43a)의 애노드와 다이오드(43b)의 캐소드에 각각 일단이 접속되고, 타단이 스위치 소자(24c),(65c), 임피던스 소자(39) 및 다이오드 어레이(35c)의 공통 접속점에 접속된 회수용 코일(42)과, 스위치 소자(44a) 및(44b)의 일단과 접지 사이에 접속된 콘덴서(45)로 이루어진다.
스위치 소자(44a) 및(44b)는 전하회수 타이밍회로(56b)의 출력제어신호(CONT2) 및(CONT1)에 의해 제어된다. 이 제어신호(CONT1) 및(CONT2)는 제10도에 설명한 스위치 소자(47) 및(44)의 제어신호와 동일한 타이밍으로 출력된다.
본 실시예에서는, 스위치 소자(44b)가 온일 때에 흐르는 구동전류가 임피던스 소자(39)를 통과하므로, 보다 높은 전하회수효과를 얻기 위하여는, 이 임피던스 소자(39)는 제6d도 및 6e도에 나타낸 능동소자로 구성하는 것이 바람직하다. 능동소자의 동작은, 유지기간에 있어서는, 스위치 소자(44b)가 온으로 되는 기간은, 로우 임피던스 상태로 하고, 그 이외의 기간은 하이 임피던스 상태로 한다. 이로써, 높은 회수효과를 얻을 수 있다.
또, 주사기입기간에 있어서는, 상기한 바와 같이 로우 임피던스상태를 유지하여 주사펄스의 라이징 시간을 짧게 한다. 본 실시예에 의하면, 실시예 6에 비하여 회수코일의 수를 반으로 삭감가능하므로, 코스트, 회로 실장시의 점유면적의 면에서 유리하다.
이상의 각 실시예에서는, 제13도 및 제14도에 나타낸 3 전극구조의 플라즈마 디스플레이 패널을 예로 들어 설명하였지만, 본 발명은 이들에 한정하는 것은 아니며, 주사전극기능과 유지전극기능을 공유하는 전극을 갖는 플라즈마 디스플레이 패널이라면, 2전극 등의 다른 구조의 패널에도 적용가능하며, 또한 교류형, 직류형에 한정하는 것은 아니다.
그리고, 본 발명의 구체적인 회로구성은 설명이 장황해지므로 생략하지만, 실시예 1에 있어서의 회로소자를 기본으로 한 조합 또는 동등한 기능을 갖는 회로소자에 의해 구성하는 것이 가능하며, 또, 실시예 4를 다른 각 실시예와 조합시키는 것도 가능하다.
이상 설명한 바와 같이, 본 발명의 제1태양 내지 제3태양에 의하면, 유지기간에 있어서 주사유지전극으로 공급되는 전류가 주사펄스 구동회로내를 통과하지 않고, 제1다이오드 어레이에 의해 바이 패스되고, 또, 주사유지 전극으로 공급되는 전류의 일부가 제2다이오드 어레이에 의해 분류되도록 하였기 때문에, 플라즈마 디스플레이 패널 용량의 방전전류나 기체전류 등의 과대한 구동전류의 대부분을 주사 펄스 구동회로내를 통과시키지 않을 수 있으며, 따라서, 집적회로인 주사펄스 구동회로에서 소비되는 전력을 종래에 비하여 대폭적으로 저감할 수 있다.
또, 본 발명의 제5태양(청구범위 제5항) 및 제11태양(청구범위 제11항)의 발명에 의하면, 유지기간에는 주사펄스 구동회로에 전원전압이 공급되지 않음으로써, 주사펄스 구동회로의 전원라인을 그때의 출력전압으로 고정하도록 한 것이므로, 주사펄스 구동회로에 하이 임피던스 기능도 갖게 할 필요가 없고, 주사펄스 구동회로 및 그 제어회로의 구성을 간략화할 수 있다.
또한, 본 발명의 제6태양(청구범위 제6항) 내지 제10태양(청구범위 제10항)에 의하면, 제1 및 제2다이오드 어레이에 의해 유지펄스의 구동전류가 주사펄스 구동회로내를 통과하지 않도록 바이 패스할 수 있으며, 또 콘덴서에 무효전력을 회수할 수 있으므로 충분한 구동능력을 얻을 수 있다. 또, 본 발명의 제9태양(청구범위 제9항)에서는 코일을 공용할 수 있으므로, 전하회수회로의 회로구성을 간략화할 수 있다.
이상과 같이, 본 발명에 의하면, 플라즈마 디스플레이 패널의 대형화나 고정세도(高精細度)화 등의 대표시용량화의 요구에 따른 전극수의 증대에 대하여도, 과대한 전류용량을 가지는 일 없이, 종래의 펄스구동회로 IC를 이용하여 주사유지전극의 구동을 실현할 수 있다.

Claims (14)

  1. 주사전극기능과 유지전극기능을 공유하는 복수의 주사유지전극과, 상기 주사유지전극과 직교하는 데이터 전극을 적어도 구비하는 플라즈마 디스플레이 패널의 주사유지전극 구동회로에 있어서, 집적회로로 구성되고, 복수의 출력단자로부터 상기 주사유지전극으로 주사 펄스를 출력하는 주사펄스 구동회로와, 상기 주사펄스 구동회로의 복수의 출력단자에 각각 캐소드가 접속된 복수의 다이오드로 이루어지는 제1다이오드 어레이와, 상기 제1다이오드 어레이를 구성하는 다이오드의 애노드와 제1전원의 사이에 접속된 제1스위치 소자와, 상기 주사펄스 구동회로의 고전위측 전원단자와 상기 제1전원보다도 저전위인 제2전원의 사이에 접속된 제2스위치 소자와, 적어도 유지기간에 있어서 제1 및 제2스위치 소자를 번갈아 스위칭 제어하는 펄스 제어회로를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  2. 제1항에 있어서, 상기 주사펄스 구동회로의 고단위측 전원단자와 상기 제1전원보다도 저전위인 제3전원의 사이에 접속된 제3전원 스위치 소자를 가지며, 상기 펄스 제어회로는 적어도 주사기입 기간에 상기 제3스위치 소자를 스위칭제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  3. 제1항에 있어서, 상기 주사펄스 구동회로의 복수의 출력단자에 애노드가 각각 접속되고, 또, 상기 주사펄스 구동회로의 고전위측 전원단자에 캐소드가 공통접속된 복수의 다이오드로 이루어지는 제2다이오드 어레이를 추가로 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  4. 제3항에 있어서, 상기 주사펄스 구동회로의 고전위측 전원단자와 상기 제2 및 제3스위치 소자의 사이에 임피던스 소자를 삽입접속한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  5. 주사전극기능과 유지전극기능을 공유하는 복수의 주사유지전극과, 상기 주사유지전극과 직교하는 데이터 전극을 적어도 구비하는 플라즈마 디스플레이 패널의 주사유지전극 구동회로에 있어서, 집적회로로 구성되고, 복수의 출력단자로부터 상기 주사유지전극으로 주사펄스를 출력하는 주사펄스 구동회로와, 상기 주사펄스 구동회로의 복수의 출력단자에 각각 캐소드가 접속된 복수의 다이오드로 이루어지는 제1다이오드 어레이와, 상기 주사펄스 구동회로의 복수의 출력단자에 각각 애노드가 접속된 복수의 다이오드로 이루어지는 제2다이오드 어레이와, 상기 제1다이오드 어레이를 구성하는 다이오드 애노드와 제1전원의 사이에 접속된 제1스위치 소자와, 상기 제2다이오드 어레이를 구성하는 다이오드 캐소드와 제2전원의 사이에 접속된 제2스위치 소자와, 상기 주사펄스 구동회로의 고전위측 전원단자와 상기 제1전원보다도 저전위인 제3전원의 사이에 접속된 제3스위치 소자와, 적어도 유지기간에 있어서 제1 및 제2스위치 소자를 번갈아 스위칭 제어하고, 주사기입기간에 상기 제3스위치 소자를 스위칭 제어하는 펄스 제어회로를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  6. 제3항에 있어서, 제4 및 제5스위치 소자와, 상기 제4 및 제5스위치 소자를 스위칭 제어하는 타이밍회로와, 상기 주사펄스 구동회로의 고전위측 전원단자와 상기 제4스위치 소자의 일단의 사이에 접속된 제1코일 및 제1역류방지용 다이오드로 이루어지는 제1직렬회로와, 상기 제1다이오드 어레이를 구성하는 다이오드의 애노드와 상기 제1스위치 소자의 접속점과 상기 제5스위치 소자의 일단의 사이에 접속된 제2코일 및 제2역류 방지용 다이오드로 이루어지는 제2직렬회로와, 상기 제4 및 제5스위치 소자의 각 타단에 일단이 공통접속되고, 타단이 상기 제1전원에 접속된 콘덴서를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  7. 제6항에 있어서, 상기 주사펄스 구동회로의 고전위측 전원단자와 제2 및 제3스위치 소자, 상기 제2다이오드 어레이 및 상기 제1직렬회로의 공통 접속점의 사이에 임피던스 소자를 삽입접속한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  8. 제5항에 있어서, 제4 및 제5스위치 소자와, 상기 제4 및 제5스위치 소자를 스위칭 제어하는 타이밍회로와, 상기 제2다이오드 어레이를 구성하는 다이오드의 캐소드와 상기 제2스위치 소자의 접속점과 상기 제4스위치 소자의 일단의 사이에 접속된 제1코일 및 제1역류방지용 다이오드로 이루어지는 제1직렬회로와, 상기 제1다이오드 어레이를 구성하는 다이오드의 애노드와 상기 제1스위치 소자의 접속점과 상기 제5스위치 소자의 일단의 사이에 접속된 제2코일 및 제2역류 방지용 다이오드로 이루어지는 제2직렬회로와, 상기 제4 및 제5스위치 소자의 각 타단에 일단이 공통접속되고, 타단이 상기 제1전원에 접속된 콘덴서를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  9. 제3항에 있어서, 제4 및 제5스위치 소자와, 상기 제4 및 제5스위치 소자를 스위칭 제어하는 타이밍회로와, 상기 주사펄스 구동회로의 고전위측 전원단자에게 일단이 접속된 제1코일과, 상기 제1코일이 타단에 애노드가 접속되고, 상기 제4스위치 소자의 일단이 캐소드가 접속된 제1역류 방지용 다이오드와, 상기 제1코일의 타단에 캐소드가 접속되고, 상기 제5스위치 소자의 일단에 애노드가 접속된 제2역류 방지용 다이오드와, 상기 제4 및 제5스위치 소자의 각 타단에 일단이 공통으로 접속되고, 타단이 상기 제1전원에 접속된 콘덴서를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  10. 제9항에 있어서, 상기 주사펄스 구동회로의 고전위측 전원단자와 상기 제2 및 제3스위치 소자, 상기 제2다이오드 어레이 및 상기 제1코일의 공통 접속점의 사이에 임피던스 소자를 삽입 접속한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  11. 제1항에 있어서, 상기 주사펄스 구동회로의 저전위측 전원단자에 일단이 접속되고, 타단이 상기 제2전원보다도 저전위인 제4전원에 접속되고, 상기 제3스위치 소자와 함께, 적어도 주사기입기간은 온으로 되고, 유지기간은 오프로 되는 제6스위치 소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  12. 제5항에 있어서, 제4 및 제5스위치 소자와, 상기 제4 및 제5스위치 소자를 스위칭 제어하는 타이밍회로와, 상기 주사펄스 구동회로의 고전위측 전원단자에 일단이 접속된 제1코일과, 상기 제1코일의 타단에 애노드가 접속되고, 상기 제4스위치 소자의 일단이 캐소드가 접속된 제1역류 방지용 다이오드와, 상기 제1코일의 타단에 캐소드가 접속되고, 상기 제5스위치 소자의 일단에 애노드가 접속된 제2역류 방지용 다이오드와, 상기 제4 및 제5스위치 소자의 각 타단에 일단이 공통으로 접속되고, 타단이 상기 제1전원에 접속된 콘덴서를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  13. 제12항에 있어서, 상기 주사펄스 구동회로의 고전위측 전원단자와 상기 제2 및 제3스위치 소자, 상기 제2다이오드 어레이 및 상기 제1코일의 공통 접속점의 사이에 임피던스 소자를 삽입 접속한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
  14. 제5항에 있어서, 상기 주사펄스 구동회로의 저전위측 전원단자에 일단이 접속되고, 타단이 상기 제2전원보다도 저전위인 제4전원에 접속되고, 상기 제3스위치 소자와 함께, 적어도 주사기입기간은 온으로 되고, 유지기간은 오프로 되는 제6스위치 소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동회로.
KR1019960010842A 1995-04-10 1996-04-10 플라즈마 디스플레이 패널의 구동회로 KR100218842B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-83911 1995-04-10
JP7083911A JP2885127B2 (ja) 1995-04-10 1995-04-10 プラズマディスプレイパネルの駆動回路

Publications (2)

Publication Number Publication Date
KR960038719A KR960038719A (ko) 1996-11-21
KR100218842B1 true KR100218842B1 (ko) 1999-09-01

Family

ID=13815798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010842A KR100218842B1 (ko) 1995-04-10 1996-04-10 플라즈마 디스플레이 패널의 구동회로

Country Status (3)

Country Link
US (1) US5739641A (ko)
JP (1) JP2885127B2 (ko)
KR (1) KR100218842B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092028A (ko) * 2001-06-01 2002-12-11 주식회사 엘리아테크 전력소비를 절감을 위한 유기 전계 발광 디스플레이구동회로

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077579B2 (ja) * 1996-01-30 2000-08-14 株式会社デンソー Ｅｌ表示装置
JP3166637B2 (ja) * 1996-11-28 2001-05-14 富士電機株式会社 平面表示装置駆動用集積回路
JP2950270B2 (ja) * 1997-01-10 1999-09-20 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP3070553B2 (ja) * 1997-11-26 2000-07-31 日本電気株式会社 データライン駆動装置
KR100277407B1 (ko) * 1998-06-30 2001-01-15 전주범 플라즈마 디스플레이 패널 텔레비전의 전력 회수방법 및 그 회로
US6476562B1 (en) * 1998-07-29 2002-11-05 Lg Electronics Inc. Plasma display panel using radio frequency and method and apparatus for driving the same
JP3678337B2 (ja) * 1999-07-02 2005-08-03 パイオニア株式会社 表示パネルの駆動装置
TW502235B (en) * 2001-05-24 2002-09-11 Acer Display Tech Inc Drive circuit and its drive method or address electrode of plasma display
TWI256031B (en) * 2001-06-20 2006-06-01 Matsushita Electric Ind Co Ltd Plasma display panel display device and related drive method
KR100499085B1 (ko) * 2003-05-22 2005-07-01 엘지전자 주식회사 에너지 회수회로 및 그의 구동방법
US20040257352A1 (en) * 2003-06-18 2004-12-23 Nuelight Corporation Method and apparatus for controlling
JP2005234305A (ja) * 2004-02-20 2005-09-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置
US20050200294A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Sidelight illuminated flat panel display and touch panel input device
US20050200296A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Method and device for flat panel emissive display using shielded or partially shielded sensors to detect user screen inputs
US20050200292A1 (en) * 2004-02-24 2005-09-15 Naugler W. E.Jr. Emissive display device having sensing for luminance stabilization and user light or touch screen input
US20050243023A1 (en) * 2004-04-06 2005-11-03 Damoder Reddy Color filter integrated with sensor array for flat panel display
US7129938B2 (en) * 2004-04-12 2006-10-31 Nuelight Corporation Low power circuits for active matrix emissive displays and methods of operating the same
US20050248515A1 (en) * 2004-04-28 2005-11-10 Naugler W E Jr Stabilized active matrix emissive display
KR100529095B1 (ko) * 2004-05-25 2005-11-15 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
US20060007204A1 (en) * 2004-06-29 2006-01-12 Damoder Reddy System and method for a long-life luminance feedback stabilized display panel
KR100726640B1 (ko) * 2005-07-13 2007-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JPWO2007015307A1 (ja) * 2005-08-04 2009-02-19 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100667326B1 (ko) * 2005-10-07 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
JP5128805B2 (ja) * 2006-11-20 2013-01-23 富士電機株式会社 表示駆動装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672295B2 (ja) * 1985-11-20 1997-11-05 富士通株式会社 マトリクス型表示パネルの駆動回路
JPH04127192A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd ガス放電表示駆動回路
JP2946921B2 (ja) * 1992-03-10 1999-09-13 日本電気株式会社 低電力駆動回路
JP2746792B2 (ja) * 1992-03-19 1998-05-06 富士通株式会社 交流駆動型プラズマディスプレイパネル用ドライバ及びその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092028A (ko) * 2001-06-01 2002-12-11 주식회사 엘리아테크 전력소비를 절감을 위한 유기 전계 발광 디스플레이구동회로

Also Published As

Publication number Publication date
US5739641A (en) 1998-04-14
JP2885127B2 (ja) 1999-04-19
KR960038719A (ko) 1996-11-21
JPH08278765A (ja) 1996-10-22

Similar Documents

Publication Publication Date Title
KR100218842B1 (ko) 플라즈마 디스플레이 패널의 구동회로
US6680581B2 (en) Apparatus and method for driving plasma display panel
KR20000052359A (ko) 표시 패널의 구동 방법 및 구동 장치
US7075528B2 (en) Display panel drive circuit and plasma display
KR100441519B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
JP3568098B2 (ja) 表示パネルの駆動装置
US6211865B1 (en) Driving apparatus of plasma display panel
KR100497394B1 (ko) 디스플레이 패널 구동 시스템의 단일 사이드 구동 장치 및그 설계 방법
KR100390887B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동회로
KR20040040908A (ko) 고효율 플라즈마 디스플레이 패널 구동 장치 및 방법
US6987509B1 (en) System and method for driving a flat panel display and associated driver circuit
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
EP1522986A2 (en) Plasma display panel driver with power recovery circuit, driving method thereof, and plasma display device
WO2003090196A1 (en) Driver circuit for a plasma display panel
KR100502346B1 (ko) 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치
KR100739393B1 (ko) 용량성 발광 소자 구동 장치
KR100363515B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치
KR100656720B1 (ko) 용량성 발광 소자의 구동장치
KR100457522B1 (ko) 플라즈마 디스플레이 패널의 전력 회수 장치 및 방법
KR100730246B1 (ko) 용량성 부하 구동 회로, 그 구동 방법 및 플라즈마디스플레이 장치
US6480189B1 (en) Display panel driving apparatus
KR100676755B1 (ko) 플라즈마 디스플레이 패널의 집적된 스캔/서스테인 구동회로 모듈, 구동 장치 및 구동 방법
KR100676756B1 (ko) 플라즈마 디스플레이 패널의 집적된 어드레스 구동 회로모듈, 구동 장치 및 구동방법
JP2000066631A (ja) 表示パネル駆動装置
KR100870331B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070608

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee