KR100730246B1 - 용량성 부하 구동 회로, 그 구동 방법 및 플라즈마디스플레이 장치 - Google Patents
용량성 부하 구동 회로, 그 구동 방법 및 플라즈마디스플레이 장치 Download PDFInfo
- Publication number
- KR100730246B1 KR100730246B1 KR1020040103996A KR20040103996A KR100730246B1 KR 100730246 B1 KR100730246 B1 KR 100730246B1 KR 1020040103996 A KR1020040103996 A KR 1020040103996A KR 20040103996 A KR20040103996 A KR 20040103996A KR 100730246 B1 KR100730246 B1 KR 100730246B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- circuit
- potential
- switch
- terminal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
본 발명은, 불필요한 소비 전력을 저감한 용량성 부하 구동 회로 및 그것을 사용한 저소비 전력의 PDP 장치의 실현을 목적으로 한다. 이를 위해, 용량성 부하 Cp 양쪽의 단자를 고전위와 저전위 사이에서 각각 변화시키는 제1 및 제2 구동 회로를 구비하고, 제1 및 제2 구동 회로는, 접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로 SW1, SW3과, 상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로 SW2, SW4와, 제1 또는 제2 스위치 회로와 병렬로 설치된 다이오드 D1-D4를 각각 구비하는 용량성 부하 구동 회로의 구동 방법으로서, 다이오드 D1-D4가 도통되고 나서, 접속되는 단자의 전위가 변화되기까지의 기간 동안에, 다이오드에 병렬로 접속되는 스위치 회로 SW1, SW2가 도통 상태로 되는 기간을 갖는다.
스위치 회로, 어드레스 드라이버, 전극 구동 회로, 다이오드, 플라즈마 디스플레이 패널
Description
도 1은 PDP 장치의 구동 파형의 예를 나타내는 도면.
도 2는 용량성 부하 구동 회로의 기본 구성을 도시하는 도면.
도 3은 스위치 소자의 예를 나타내는 도면.
도 4는 종래예에서의 스위치 타이밍과 용량성 부하의 전위 변화를 나타내는 도면.
도 5는 용량성 부하의 충방전 시의 전류 경로를 설명하는 도면.
도 6은 스위치 타이밍과 용량성 부하의 전위 변화의 다른 종래예를 나타내는 도면.
도 7은 다른 종래예에서의 충방전 시의 전류 경로를 설명하는 도면.
도 8은 본 발명의 제1 실시예의 PDP 장치의 개략 구성을 도시하는 도면.
도 9는 제1 실시예의 스위치 타이밍과 전극의 전위 변화를 나타내는 도면.
도 10은 제1 실시예의 동작을 설명하는 도면.
도 11은 제2 실시예의 스위치 타이밍과 전극의 전위 변화를 나타내는 도면.
도 12는 본 발명의 제3 실시예의 구동 회로의 구성을 도시하는 도면.
도 13은 제3 실시예의 다른 동작을 설명하는 도면.
도 14는 본 발명의 제4 실시예의 구동 회로의 구성을 도시하는 도면.
도 15는 제4 실시예의 스위치 타이밍과 전극의 전위 변화를 나타내는 도면.
도 16은 본 발명의 제5 실시예의 구동 회로의 구성을 도시하는 도면.
도 17은 제5 실시예의 스위치 타이밍과 전극의 전위 변화를 나타내는 도면.
도 18은 제5 실시예의 변형예의 구성을 도시하는 도면.
도 19는 본 발명의 제6 실시예의 ALIS 방식의 PDP 장치의 개략적 구성을 도시하는 도면.
도 20은 제6 실시예의 구동 회로의 구성을 도시하는 도면.
도 21은 제6 실시예의 PDP 장치의 홀수 필드의 구동 파형을 나타내는 도면.
도 22는 제6 실시예의 홀수 필드의 스위치 타이밍과 전극의 전위 변화를 나타내는 도면.
도 23은 제6 실시예의 스위치 타이밍과 전극의 전위 변화의 상세를 나타내는 도면.
도 24는 제6 실시예의 전류 경로를 설명하는 도면.
도 25는 제6 실시예의 PDP 장치의 짝수 필드의 구동 파형을 나타내는 도면.
도 26은 제6 실시예의 짝수 필드의 스위치 타이밍과 전극의 전위 변화를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 : 플라즈마 디스플레이 패널
2, 12 : 어드레스 드라이버
3 : X 전극 구동 회로
13O : 홀수 X 전극 구동 회로
13E : 짝수 X 전극 구동 회로
4-1, 4-2, 4-3 : 개별 Y 전극 구동 회로
14O-1, 14O-2, 14O-3 : 개별 홀수 Y 전극 구동 회로
14E-1, 14E-2, 14E-3 : 개별 짝수 Y 전극 구동 회로
SW1 : 제1 스위치 회로
SW2 : 제2 스위치 회로
SW3 : 제3 스위치 회로
SW4 : 제4 스위치 회로
D1, D2, D3, D4 : 다이오드
본 발명은, 플라즈마 디스플레이 장치(PDP 장치)나 액정 표시 장치 등의 각 전극의 전위를 변화시키는 용량성 부하 구동 회로, 그 구동 방법 및 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 장치(PDP 장치)나 액정 표시 장치는, 인접 또는 대향하여 배치된 다수의 전극을 가지며, 각 전극을 고전위와 저전위 사이에서 변화시킨 다. 각 전극은 인접 또는 대향하여 배치된 전극 사이에서 용량성 부하를 형성하며, 각 전극을 고전위와 저전위 사이에서 변화시키는 구동 회로는, 용량성 부하의 단자의 전위를 변화시키게 된다. 이러한 구동 회로를 용량성 부하 구동 회로라 부르고 있으며, PDP 장치나 액정 표시 장치에 한하지 않고, 널리 사용되고 있다. 특히, PDP 장치는 고전위와 저전위의 차(구동 전압)가 크기 때문에 내전압이 큰 구동 소자를 사용할 필요가 있을 뿐만 아니라, 변화시키는 주기(구동 주기)도 짧기 때문에, 발열 등의 문제가 있어서, 사용하는 용량성 부하 구동 회로의 보다 나은 개량이 요구되고 있다. 여기서는, PDP 장치에 사용하는 용량성 부하 구동 회로를 예로 하여 설명을 행하지만, 이것에 한정되지 않고, 다른 장치에 사용되는 용량성 부하 구동 회로에도 적용 가능하다.
PDP 장치 및 상기 PDP 장치에서 사용되고 있는 용량성 부하 구동 회로에 대해서는, 특허 문헌 1 내지 3 등에 기재되어 있으며, 널리 알려져 있기 때문에 여기서는 자세한 설명을 생략하며, 발명에 직접 관계되는 점에 대해서만 간단히 설명한다.
PDP 장치에서는, 한쪽 기판 위에 제1 방향으로 신장되는 복수의 제1 전극(X 전극)과 제2 전극(Y 전극)을 교대로 배치하고, 대향하는 기판 위에 제1 방향에 대하여 수직인 제2 방향으로 신장되는 복수의 어드레스 전극을 배치하며, 인접하는 X 전극과 Y 전극의 그룹과 어드레스 전극의 교점 부분에 표시 셀이 형성된다. 기판 사이에는 방전 가스가 봉입되어 있으며, 각 전극 사이에 전압을 인가하여 방전을 발생시키고, 방전에 의해 발생한 자외선이 대향 기판 위에 설치된 형광체를 여기하 여 발광한다. 각 전극 사이에 용량이 형성되지만, 특히 X 전극과 Y 전극은 인접하여 평행하게 배치되기 때문에, X 전극과 Y 전극 사이에는 큰 용량이 형성된다.
현재 실용화되고 있는 PDP 장치는, 표시하는 셀을 선택하는 기간(어드레스 기간)과 표시 점등을 위한 방전을 행하는 표시 기간(서스테인 기간)을 분리한 어드레스·표시 분리 방식의 AC형 PDP 장치이다. 도 1은, 어드레스·표시 분리 방식의 AC형 PDP 장치의 1 서브 필드의 구동 파형을 나타내는 도면이다. 도시한 바와 같이, 1 서브 필드는 전체 표시 셀을 동일한 상태로 하는 리세트 기간(R)과, 점등하는 표시 셀을 선택하는 어드레스 기간(A)과, 선택한 표시 셀에서 반복하여 방전을 발생시켜 발광시키는 서스테인 기간(S)으로 구성된다. 서스테인 기간에서의 반복된 방전의 횟수에 의해 각 서브 필드의 휘도가 결정된다. PDP 장치는, 점등과 비점등만을 선택할 수 있을 뿐이기 때문에, 1 표시 화면을 복수의 휘도가 상이한 서브 필드로 구성하고, 표시 셀마다 점등하는 서브 필드를 조합하여 계조 표시를 행한다.
PDP 장치는, X 전극, Y 전극 및 어드레스 전극의 전위를 도 1의 구동 파형에 따라 변화시키는 제1 (X) 전극 구동 회로, 제2 (Y) 전극 구동 회로 및 어드레스 전극 구동 회로를 갖는다. 복수의 X 전극은 공통으로 접속되어 있으며, X 전극 구동 회로는 모든 X 전극의 전위를 공통으로 변화시킨다. Y 전극 구동 회로는, 어드레스 기간에는 Y 전극에 순서대로 주사 펄스를 인가함과 함께, 서스테인 기간에는 모든 Y 전극의 전위를 공통으로 변화시킨다. 또한, 어드레스 전극 구동 회로는 어드레스 기간에서, 점등하는 표시 셀의 어드레스 전극에 어드레스 펄스를 인가한다.
도시한 바와 같이, 서스테인 기간에는 모든 X 전극과 Y 전극에 교대로 서스테인 펄스가 인가되며, 또한 X 전극과 Y 전극 사이의 용량이 크기 때문에, X 전극 구동 회로 및 Y 전극 구동 회로에서의 동작에서 큰 전력을 소비하는 것이 서스테인 펄스의 인가이다. 이하, X 전극 구동 회로 및 Y 전극 구동 회로의 서스테인 펄스 인가 동작의 문제를 주로 설명한다.
도 2의 (a)는 PDP 장치에서의 X 전극 구동 회로 및 Y 전극 구동 회로의 기본 구성, 즉 용량성 부하 구동 회로의 기본 구성을 도시하는 도면이다. 도 2의 (a)에서, Cp가 X 전극과 Y 전극 사이에 형성되는 용량을 나타내며, 용량 Cp의 좌측 부분이 X 전극 구동 회로이고, 우측 부분이 Y 전극 구동 회로이다. 상술한 바와 같이, X 전극은 공통으로 접속되어 있으며, 도시한 바와 같이, X 전극 구동 회로는 용량성 부하 Cp의 한쪽 단자(X 전극)와 고전위 전원의 접속을 전환하는 스위치 SW1과, X 전극과 저전위 전원의 접속을 전환하는 스위치 SW2와, 스위치 SW1과 병렬로 설치된 다이오드 D1과, 스위치 SW2와 병렬로 설치된 다이오드 D2를 갖는다. 다이오드 D1 및 D2는 후술하는 바와 같이, Y 전극의 전위를 변화시킬 때의 전류 경로를 형성함과 함께, 도 1에 나타낸 서스테인 기간 이외에서 X 전극의 전위를 변화시키기 위해 설치된다.
상술한 바와 같이, Y 전극 구동 회로는, 어드레스 기간에는 Y 전극에 순서대로 주사 펄스를 인가할 필요가 있으며, 각 Y 전극마다 개별 제2 (Y) 전극 구동 회로를 설치한다. 각 개별 Y 전극 구동 회로는, 도시한 바와 같이, 용량성 부하 Cp의 다른쪽 단자(Y 전극)와 고전위 전원의 접속을 전환하는 스위치 SW3과, Y 전극과 저전위 전원의 접속을 전환하는 스위치 SW4와, 스위치 SW3과 병렬로 설치된 다이오드 D3과, 스위치 SW4와 병렬로 설치된 다이오드 D4를 갖는다. 다이오드 D3 및 D4는 다이오드 D1 및 D2와 동일한 목적으로 설치되어 있다. 덧붙여서, 서스테인 기간에서는, 전체 개별 Y 전극 구동 회로는 동일한 동작을 행하기 때문에, 이하의 설명에서는, 도 2의 (a)의 우측에 나타낸 Y 전극 구동 회로가 전체 개별 Y 전극 구동 회로에 상당한다고 하여 설명한다.
도 2의 (a)에서는, PDP 장치에서 용량성 부하를 형성하는 X 전극과 Y 전극의 전위를 각각 변화시킬 경우의 용량성 부하 구동 회로의 기본 구성을 도시하지만, 용량성 부하의 한쪽 단자의 전위가 고정되고, 다른쪽 단자의 전위만을 변화시키는 용량성 부하 구동 회로도 있다. 그 경우의 용량성 부하 구동 회로는 도 2의 (b)에 도시한 바와 같은 기본 구성을 갖는다. 본 발명은 도 2의 (b)에 도시한 바와 같은 기본 구성에도 적용 가능하다.
도 3은 스위치 SW1-SW4로서 사용되는 스위치 소자의 예를 나타내는 도면이다. PDP 장치에서는, X 전극과 Y 전극 사이에 약 180V의 전압을 인가하고 있어서, 내전압이 높은 소자를 사용할 필요가 있다. 도 3의 (a)는 바이폴라 트랜지스터를, 도 3의 (b)는 MOSFET을, 도 3의 (c)는 IGBT를 나타낸다. MOSFET은 병렬로 기생 다이오드가 형성되어 있다. 따라서, 도 2의 스위치 SW1-SW4로서 MOSFET을 사용하면, 다이오드 D1-D4가 형성되게 되며, 이와 같이 하여 형성된 다이오드 D1-D4만을 사용하는 경우에도, 또한 별도로 개별 다이오드를 부가하는 경우도 있다. 어쨌든, 이러한 기생 다이오드도 다이오드 D1-D4로서 취급한다. 바이폴라 트랜지스터 및 IGBT는 기생 다이오드를 갖지 않는 경우도 있기 때문에, 바이폴라 트랜지스터 및 IGBT로 스위치 SW1-SW4를 구성하는 경우에는, 별도로 개별 다이오드를 부가한다.
또한, MOSFET은 양방향으로 전류를 흘리는 것이 가능하지만, 바이폴라 트랜지스터 및 IGBT는 한쪽 방향으로만 전류를 흘릴 뿐이다. 또한, 바이폴라 트랜지스터 및 IGBT는 온 상태로 되어 전류를 흘린 후, 잔류 캐리어가 소자 내에 다수 존재하여, 그 상태가 어느 정도 장시간 유지된다. 이에 비해, MOSFET은 온 상태로 되어 전류를 흘린 후, 잔류 캐리어는 급격히 감소한다. 단, MOSFET의 기생 다이오드에 전류가 흐르면, 잔류 캐리어가 소자 내에 다수 존재하여, 그 상태가 어느 정도 장시간 유지된다. 또한, 개별 다이오드도 전류가 흐르면, 잔류 캐리어가 소자 내에 다수 존재하여, 그 상태가 어느 정도 장시간 유지된다.
도 4는, 도 2의 (a)의 용량성 부하 구동 회로에서의 스위치 타이밍과 용량성 부하의 전위 변화를 나타내는 도면이며, 도 5는 그 경우의 전류 경로를 설명하는 도면이다. 덧붙여서, 이하의 도면에서, 화살표는 전류 경로를 나타내며, 파선의 화살표는 잔류 캐리어에 의한 전류를 나타낸다. 이 도면은, X 전극과 Y 전극의 전위가, 동시에 저전위(L)로 되지만, 동시에 고전위(H)로는 되지 않는 구동 방법인 경우의 예를 나타낸다. X 전극의 전위를 저전위로부터 고전위로 변화시킬 때에는, SW2와 SW3을 오프 상태(차단 상태)로 하고, SW4를 온 상태(도통 상태)로 한 후에, SW1을 온 상태로 한다. 이것에 의해, 도 5의 (a)에 도시한 바와 같이, Cp의 X 전극이 SW1을 통해 X 전극 구동 회로의 고전위 전원에 접속되어, X 전극이 저전위로부터 고전위로 변화한다. Cp의 이러한 충전을 행하기 위해서는, 전류 경로가 형성 될 필요가 있으며, 이 경우에는 고전위 전원, SW1, Cp, SW4 및 Y 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성된다. X 전극이 고전위로 변화된 후, SW1과 SW4는 오프 상태로 된다.
X 전극의 전위를 고전위로부터 저전위로 변화시킬 때에는, SW1, SW3 및 SW4를 오프 상태(차단 상태)로 하고, SW2를 온 상태로 한다. 이것에 의해, 도 5의 (b)에 도시한 바와 같이, Cp의 X 전극이 SW2를 통해 X 전극 구동 회로의 저전위 전원에 접속되어, X 전극이 고전위로부터 저전위로 변화한다. 이 경우, Y 전극 구동 회로의 저전위 전원, D4, Cp, SW2 및 X 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성된다. 도 4에서, D4는 다이오드 D4를 흐르는 전류를 나타낸다. 이와 같이, 전류 경로를 형성하는 데 D4가 사용된다. SW4를 바이폴라 트랜지스터 또는 IGBT로 구성하면, 이 경로의 방향으로 전류를 흘리는 것은 가능하지 않기 때문에, D4는 반드시 필요하다. 또한, SW4를 MOSFET으로 구성하면, 이 경로의 방향으로 전류를 흘릴 수 있지만, MOSFET에는 기생 다이오드가 존재하기 때문에, D4가 존재한다.
Y 전극의 전위를 저전위로부터 고전위로 변화시킬 때에는, SW1과 SW4를 오프 상태로 하고, SW2를 온 상태로 유지한 후에, SW3을 온 상태로 한다. 이것에 의해, 도 5의 (c)에 도시한 바와 같이, Cp의 X 전극이 SW3을 통해 Y 전극 구동 회로의 고전위 전원에 접속되어, Y 전극이 저전위로부터 고전위로 변화한다. 이 경우, Y 전극 구동 회로의 고전위 전원, SW3, Cp, SW2 및 X 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성된다. X 전극이 고전위로 변화된 후, SW2와 SW3은 오프 상태로 된다.
Y 전극의 전위를 고전위로부터 저전위로 변화시킬 때에는, SW1, SW2 및 SW3을 오프 상태로 하고, SW4를 온 상태로 한다. 이것에 의해, 도 5의 (d)에 도시한 바와 같이, Cp의 X 전극이 SW4를 통해 Y 전극 구동 회로의 저전위 전원에 접속되어, Y 전극이 고전위로부터 저전위로 변화한다. 이 경우, X 전극 구동 회로의 저전위 전원, D2, Cp, SW4 및 Y 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성된다. 도 4에서, D2는 다이오드 D2를 흐르는 전류를 나타낸다. 이와 같이, D2는 반드시 존재할 필요가 있다.
도 4 및 도 5는, 도 2의 (a)의 용량성 부하 구동 회로에서, X 전극과 Y 전극의 전위가, 동시에 저전위로 되지만, 동시에 고전위로는 되지 않는 구동 방법인 경우의 예를 나타내지만, X 전극과 Y 전극의 전위가, 동시에 고전위로 되지만, 동시에 저전위로는 되지 않는 구동 방법도 있다. 도 6은, X 전극과 Y 전극의 전위가, 동시에 고전위로 되지만, 동시에 저전위로는 되지 않는 구동 방법인 경우의 스위치 타이밍과 용량성 부하의 전위 변화를 나타내는 도면이며, 도 7은 그 경우의 전류 경로를 설명하는 도면이고, 각각 도 4 및 도 5에 대응하다.
도 6 및 도 7의 동작은 도 4 및 도 5의 동작에 유사하기 때문에 설명은 생략하지만, 도 6 및 도 7의 동작에서는 전류 경로를 형성하는 데 D1과 D3이 사용된다.
이상과 같이, 도 4 및 도 5의 동작에서는 전류 경로를 형성하는 데 D2와 D4가 사용되고, D1과 D3은 사용되지 않으며, 도 6 및 도 7의 동작에서는 전류 경로를 형성하는 데 D1과 D3이 사용되고, D2와 D4는 사용되지 않는다. 그러나, 상술한 바 와 같이, D1-D4는 X 전극 및 Y 전극의 전위를, 리세트 기간 및 어드레스 기간에 변화시키는 데 사용되며, 실제의 PDP 장치의 X 전극 및 Y 전극 구동 회로에 설치되기 때문에, 여기서는 D1-D4를 구비한 예를 설명하지만, 이것에 한정되지는 않는다.
[특허 문헌 1]
일본 특허 제3201603호 공보
[특허 문헌 2]
일본 특개2001-13917호 공보
[특허 문헌 3]
일본 특허 제2801893호 공보
상술한 바와 같이, 바이폴라 트랜지스터 및 IGBT는 온 상태로 되어 전류를 흘린 후, 잔류 캐리어가 소자 내에 다수 존재하여, 그 상태가 어느 정도 장시간 유지된다. 또한, MOSFET의 기생 다이오드 및 개별 다이오드도, 전류가 흐르면, 잔류 캐리어가 소자 내에 다수 존재하여, 그 상태가 어느 정도 장시간 유지된다.
PDP 장치에서, 서스테인 펄스의 갯수는 표시의 휘도에 관계되고 있어서, 휘도 향상을 위해 1 표시 프레임 내의 서스테인 펄스의 갯수를 증가하는 것이 요구되고 있다. 그 때문에, 서스테인 펄스의 주기는 가능한 한 짧게 하는 것이 요구되고 있으며, 예를 들면 1㎲ 정도로 하는 것이 기대되고 있다. 서스테인 펄스의 주기를 짧게 하면, 바이폴라 트랜지스터, IGBT 및 다이오드가 도통됨으로써 발생한 잔류 캐리어가 저감하지 않은 동안에, 용량성 부하의 단자(X 전극, Y 전극)의 전위가 변 화되어, 잔류 캐리어가 부하로서 작용한다는 문제가 있다. 이하, 도 5를 참조하여 이 문제를 설명한다. 덧붙여서, 스위치는 전부 IGBT로 구성되며, 각 IGBT에 병렬로 개별 다이오드가 접속되어 있다고 하고 설명을 행한다.
도 5의 (a)에 도시한 바와 같이, X 전극이 저전위로부터 고전위로 변화될 때에는 SW1과 SW4가 도통되기 때문에, SW1과 SW4에 잔류 캐리어가 형성된다. 도 5의 (b)에 도시한 바와 같이, X 전극이 고전위로부터 저전위로 변화될 때에는 SW2와 D4가 도통되어, Cp에 축적된 전하가 X 전극으로부터 X 전극 구동 회로의 저전위 전원으로 전류가 흐른다. 이 때, SW1의 잔류 캐리어도 SW2를 통해 흐른다. 그 때문에, Cp에 축적된 전하와 SW1의 잔류 캐리어의 합계에 상당하는 전류가 SW2를 통해 X 전극 구동 회로의 저전위 전원에 흐르게 된다. 또한, D4가 도통되기 때문에, D4에 잔류 캐리어가 형성된다.
마찬가지로, 도 5의 (c)에 도시한 바와 같이, Y 전극이 저전위로부터 고전위로 변화될 때에는, Cp의 Y 전극을 충전하는 전하와 D4의 잔류 전하의 합계에 상당하는 전류가 SW3을 통해 흐른다. 도 5의 (a)에서 SW4가 도통되었을 때의 잔류 캐리어는, D4에 형성된 잔류 캐리어로부터 형성되고 난 후의 시간이 길기 때문에 저감되기 쉽지만, 잔류하고 있는 경우에는 SW3을 통해 흐르는 전류에 SW4의 잔류 캐리어분이 가해진다. 마찬가지로, 도 5의 (d)의 경우에는, SW4를 흐르는 전류에 SW3의 잔류 캐리어에 상당하는 전류가 부가되고, 도 5의 (a)의 경우에는 SW1을 흐르는 전류에 D2와 SW2의 잔류 캐리어에 상당하는 전류가 부가된다.
도 7의 동작에서도, 마찬가지로 잔류 캐리어에 상당하는 전류가 부가된 전류 가 흐른다.
이러한 용량성 부하 구동 회로에서, 잔류 캐리어에 의해 소비되는 전력 P는 구동 전류를 증가시키는 잔류 캐리어의 전하량을 Qc, 고전위와 저전위의 전위차(전압)를 Vs, 서스테인 주파수를 f로 하면, P=Qc×Vs×f이다.
상술한 바와 같이, PDP 장치에서는 용량성 부하(X 전극과 Y 전극 사이)에 인가되는 전압은 약 180V로 매우 높은 데다가, 서스테인 주파수 f도 커져 있기 때문에, 구동 전류를 증가시키는 잔류 캐리어에 의한 소비 전력의 증가 및 그것에 수반하는 구동 소자의 발열이 큰 문제이다.
본 발명은 용량성 부하 구동 회로 및 그것을 사용하는 PDP 장치에서, 잔류 캐리어에 의한 소비 전력을 저감하는 것을 목적으로 한다.
상기 목적을 실현하기 위해, 본 발명에 따르면, 잔류 캐리어를 용량성 부하(X 전극과 Y 전극 사이)에 인가되는 구동 전압에 의해 구동하지 않고, 구동 전압보다 충분히 작은 전압에 의해 구동하여 저감시킨다. 잔류 캐리어를 저감시키는 전압이 작기 때문에, 구동 전압에 의해 잔류 캐리어를 저감시키는 경우에 비해, 소비 전력을 대폭 저감할 수 있다.
본 발명의 제1 양태는, 용량성 부하 구동 회로의 스위치 회로와 병렬로 설치된 다이오드가 도통되었을 때에 형성된 잔류 캐리어에 의한 소비 전력을 저감하는 것으로, 다이오드가 도통되고 나서, 다이오드가 접속되는 단자의 전위가 변화되기까지의 기간 동안에, 다이오드에 병렬로 접속되는 스위치 회로를 도통 상태(온 상 태)로 한다. 병렬로 접속되는 스위치 회로를 도통 상태로 함으로써, 다이오드와 스위치 회로에서 폐회로가 형성되어, 다이오드에 형성된 잔류 캐리어가 저감된다. 이 폐회로는 전압이 거의 0V이어서, 잔류 캐리어에 의한 전류가 폐회로를 흐르더라도, 소비 전력은 매우 작다.
본 발명의 제1 양태는, 도 2의 (a) 및 (b)의 기본 구성을 갖는 용량성 부하 구동 회로를 구동하는 경우에 적용 가능하며, PDP 장치의 제1 (X) 전극 구동 회로 및 제2 (Y) 전극 구동 회로에도 적용 가능하다.
본 발명의 제2 양태는, 용량성 부하 구동 회로의 출력부에 인덕턴스 소자를 구비한다. 용량성 부하의 방전(충전)이 종료되어 다이오드에 흐르는 전류가 정지되면, 인덕턴스 소자의 역기전력에 의해 역방향의 전압이 발생하여 다이오드에 형성된 잔류 캐리어를 적게 하는 방향으로 전류가 흐른다. 인덕턴스 소자의 인덕턴스값은 다이오드에 형성된 잔류 캐리어를 저감할 수 있는 최저한의 값으로 설정한다.
제2 양태는, 도 2의 (a) 및 (b)의 기본 구성을 갖는 용량성 부하 구동 회로에 적용 가능하며, PDP 장치의 제1 (X) 전극 구동 회로 및 제2 (Y) 전극 구동 회로에도 적용 가능하다. 덧붙여서, 도 2의 (a)의 기본 구성에서, 인덕턴스 소자를 좌측과 우측의 구동 회로 중 한쪽에 설치하면, 다른쪽 측의 구동 회로의 다이오드에 형성된 잔류 캐리어를 저감할 수 있다. 다른쪽 측의 다이오드에 전류가 흐를 때에는 한쪽 측의 인덕턴스 소자에도 용량성 부하를 통해 전류가 흐르기 때문에, 이 전류가 정지할 때에 인덕턴스 소자에 역기전력에 의한 전압이 발생하여, 용량성 부하 를 통해 다른쪽 측의 다이오드의 잔류 캐리어를 저감시킨다.
본 발명의 제3 양태는, 저전위보다 높고 또한 고전위보다 낮은 전위를 발생하는 전압원과, 용량성 부하의 단자와 전압원의 접속을 전환하는 중간 상쇄 스위치를 구비하며, 용량성 부하의 단자가 저전위 시에, 중간 상쇄 스위치를 일시적으로 온 상태로 하여 도통시킨다. 이것에 의해, 용량성 부하의 단자와 저전위 전원 사이에 접속되는 스위치 회로 및 다이오드의 잔류 캐리어를 저감할 수 있다. 이것에 의해, 용량성 부하의 단자의 전위가 전압원의 전압분만큼 변동되게 되지만, 전압원의 전압이 작으면 무방하다. 예를 들면, 구동 전압이 180V이고, 전압원의 전압이 5V이면, 잔류 캐리어에 의한 소비 전력을 1/36로 저감할 수 있다.
제3 양태는, 도 2의 (a) 및 (b)의 기본 구성을 갖는 용량성 부하 구동 회로에 적용 가능하며, PDP 장치의 제1 (X) 전극 구동 회로 및 제2 (Y) 전극 구동 회로에도 적용 가능하다. 덧붙여서, 도 2의 (a)의 기본 구성에서, 저전위보다 높고 또한 고전위보다 낮은 전위를 발생하는 전압원과, 용량성 부하의 단자와 전압원의 접속을 전환하는 중간 상쇄 스위치를 좌측과 우측의 구동 회로 중 한쪽에 설치하면, 다른쪽 측의 구동 회로의 다이오드에 형성된 잔류 캐리어를 저감할 수 있다. 용량성 부하의 다른쪽 측의 단자가 저전위일 때에, 중간 상쇄 스위치를 온 상태로 하면, 용량성 부하를 통해, 다른쪽 측의 저전위 전원에 접속되는 스위치 회로 또는 다이오드에 전류가 흘러, 잔류 캐리어를 저감시킨다.
본 발명의 제4 양태는, 제1 스위치 회로의 고전위측의 단자와 고전위측 전원의 접속을 전환하는 고전원 스위치와, 고전위에 대하여 소정 전위로 높은 전위를 발생하는 전압원과, 제1 스위치 회로의 고전위측의 단자와 전압원의 접속을 전환하는 고전위 상쇄 스위치를 구비하며, 용량성 부하의 단자가 고전위 시에, 고전위 상쇄 스위치를 일시적으로 온 상태로 하여 도통시킨다. 이것에 의해, 용량성 부하의 단자와 고전위 전원 사이에 접속되는 스위치 회로 및 다이오드의 잔류 캐리어를 저감할 수 있다. 이것에 의해, 용량성 부하의 단자의 전위가 전압원의 전압분만큼 변동되게 되지만, 전압원의 전압이 작으면 무방하다. 예를 들면, 구동 전압이 180V이고, 전압원의 전압이 5V이면, 잔류 캐리어에 의한 소비 전력을 1/36로 저감할 수 있다.
제4 양태는, 도 2의 (a) 및 (b)의 기본 구성을 갖는 용량성 부하 구동 회로에 적용 가능하고, PDP 장치의 제1 (X) 전극 구동 회로 및 제2 (Y) 전극 구동 회로에도 적용 가능하다. 덧붙여서, 도 2의 (a)의 기본 구성에서, 좌측과 우측 양쪽의 구동 회로에서 고전위 전원 사이에 접속되는 스위치 회로 및 다이오드의 잔류 캐리어를 저감하기 위해서는, 고전원 스위치와, 고전위에 대하여 소정 전위로 높은 전위를 발생하는 전압원과, 고전위 상쇄 스위치를 양쪽의 구동 회로에 설치할 필요가 있다.
본 발명의 제5 양태는, 특허 문헌 3에 기재된 ALIS 방식의 PDP 장치에 적용된다. ALIS 방식의 PDP 장치에서는, 제1 전극(X 전극)과 제2 전극(Y 전극)이 인접하여 교대로 배치되고, Y 전극의 한쪽에 인접하는 X 전극에서 제1 표시 라인을 형성하며, Y 전극의 다른쪽에 인접하는 X 전극에서 제2 표시 라인을 형성하고, 제1 표시 라인에서 표시를 행하는 홀수 필드에서는 서스테인 기간에 홀수번째의 X 전극 과 짝수번째의 Y 전극에 동상의 서스테인 펄스가 인가되며, 짝수번째의 X 전극과 홀수번째의 Y 전극에 동상의 서스테인 펄스가 인가되고, 제2 표시 라인에서 표시를 행하는 짝수 필드에서는 서스테인 기간에 홀수번째의 X 전극과 홀수번째의 Y 전극에 동상의 서스테인 펄스가 인가되며, 짝수번째의 X 전극과 짝수번째의 Y 전극에 동상의 서스테인 펄스가 인가된다. 또한, X 전극과 Y 전극은 양측에 인접하는 전극과 각각 동일한 용량성 부하를 형성한다. 구동 회로에서는, 홀수번째의 X 전극을 구동하는 홀수 X 전극 구동 회로와, 짝수번째의 X 전극을 구동하는 짝수 X 전극 구동 회로와, 홀수번째의 Y 전극을 구동하는 홀수 Y 전극 구동 회로와, 짝수번째의 Y 전극을 구동하는 짝수 Y 전극 구동 회로가 설치된다.
본 발명의 제5 양태에 따르면, 홀수 필드의 서스테인 기간에서는, 짝수 Y 전극 구동 회로는 홀수 X 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하고, 홀수 Y 전극 구동 회로는 짝수 X 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하며, 짝수 필드의 서스테인 기간에서는, 홀수 Y 전극 구동 회로는 홀수 X 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하고, 짝수 Y 전극 구동 회로는 짝수 X 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급한다. 여기서의 소량은, 스위치를 전환하여 X 전극 또는 Y 전극의 전위를 변화시킨 경우에 전위의 변화에 필요한 기간에 비해 충분히 짧은 시간인 것을 의미한다.
종래의 ALIS형 PDP 장치에서는, 동상의 서스테인 펄스가 인가되는 X 전극과 Y 전극이 있다. 여기서는, 이것을 동상 X 및 Y 전극으로 부르기로 한다. 본 발명의 제5 양태에 따르면, 동상 Y 전극에 인가되는 서스테인 펄스를 동상 X 전극에 인 가되는 서스테인 펄스보다 미소량 지연시킨다. 이 때문에, 동상 X 전극의 전위가 동상 Y 전극보다 먼저 소량 변화되고, 이 변화가 동상 X 및 Y 전극의 사이의 용량을 통해 Y 전극으로 전해져서, Y 전극 구동 회로를 구성하는 스위치의 잔류 캐리어를 저감시킨다. 지연량은 소량이기 때문에, 동상 X 및 Y 전극의 전위가 변화될 때에 발생하는 전극 사이의 전위차(전압)는 작고, 잔류 캐리어는 이 전압에 의해 구동되기 때문에, 잔류 캐리어에 의한 소비 전력을 대폭 저감할 수 있다.
종래의 ALIS형 PDP 장치에서는, 동상 X 및 Y 전극에는 동상의 서스테인 펄스가 인가되기 때문에, 동상 X 및 Y 전극 사이의 용량은 구동 회로의 부하로서 작용하지 않는다. 이에 대하여, 본 발명의 제5 양태에 따르면, 동상 X 및 Y 전극 사이에 전위차가 발생하기 때문에, 이 용량은 구동 회로의 부하가 되지만, 동상 X 및 Y 전극 사이에 전위차가 작으면, 이 부하에 의한 구동 전력의 증가보다, 잔류 캐리어에 의한 소비 전력의 저감 효과가 크다.
또한, 홀수 필드의 서스테인 기간에서는, 짝수 Y 전극 구동 회로는 홀수 X 전극 구동 회로로부터 서스테인 펄스 하강이 소량 지연된 서스테인 펄스를 공급하고, 홀수 Y 전극 구동 회로는 짝수 X 전극 구동 회로로부터 서스테인 펄스 하강이 소량 지연된 서스테인 펄스를 공급하며, 짝수 필드의 서스테인 기간에서는, 홀수 Y 전극 구동 회로는 홀수 X 전극 구동 회로로부터 서스테인 펄스 하강이 소량 지연된 서스테인 펄스를 공급하고, 짝수 Y 전극 구동 회로는 짝수 X 전극 구동 회로로부터 서스테인 펄스 하강이 소량 지연된 서스테인 펄스를 공급함으로써도, 잔류 캐리어에 의한 소비 전력을 저감하는 것이 가능하다.
또한, 제5 양태에 의해 저감할 수 있는 것은, Y 전극 구동 회로의 스위치 회로를 구성하는 소자에 형성된 잔류 캐리어에 의한 소비 전력뿐이며, X 전극 구동 회로의 스위치 회로를 구성하는 소자에 형성된 잔류 캐리어에 의한 소비 전력은 저감할 수 없다. 그 때문에, X 및 Y 전극 구동 회로의 스위치 회로를 바이폴라 트랜지스터 또는 IGBT로 구성한 경우에는, 잔류 캐리어에 의한 소비 전력을 최대로 반감할 수 있을 뿐이다.
Y 전극 구동 회로는, Y 전극의 갯수분의 개별 Y 전극 구동 회로를 집적화할 필요가 있다. 이 개별 Y 전극 구동 회로를 IGBT로 구성한 경우, 잔류 캐리어가 과제로 된다. 이것에 제5 양태를 적용하면, Y 전극 구동 회로의 스위치 회로를 구성하는 IGBT에 형성된 잔류 캐리어에 의한 소비 전력은 저감할 수 있으며, X 전극 구동 회로의 스위치 회로를 구성하는 MOSFET의 잔류 캐리어는 적기 때문에, 소비 전력을 작게 할 수 있다.
홀수 및 짝수 X 전극 구동 회로의 스위치 회로를 MOSFET으로 구성한 경우에는 MOSFET에 병렬로 기생 다이오드가 존재하기 때문에, 그것을 이용하여도 되며, 또 다른 개별 다이오드를 접속하여도 된다.
〈실시예〉
도 8은 본 발명의 제1 실시예의 PDP 장치의 개략적 구성을 도시하는 도면이다. 도 8에 도시한 바와 같이, 플라즈마 디스플레이 패널(1)은 복수의 X 전극과 복수의 Y 전극이 교대로 인접하여 배치되며, X 전극과 Y 전극에 직교하도록 복수의 어드레스 전극 A가 배치되어 있다. 인접하는 X 전극과 Y 전극의 그룹과 어드레스 전극의 교차 부분에 표시 셀이 형성된다. 1조의 인접하는 X 전극과 Y 전극 사이에 용량성 부하 Cp가 형성된다.
복수의 어드레스 전극 A는, 어드레스 드라이버(2)에 의해 개별로 구동된다. 복수의 X 전극은 한쪽 끝에서 공통으로 접속되어, X 전극 구동 회로(3)에 의해 공통으로 구동된다. Y 전극 구동 회로는, Y 전극의 갯수와 동일한 갯수의 개별 Y 전극 구동 회로(4-1, 4-2,…)로 구성되며, 각 개별 Y 전극 구동 회로가 대응하는 Y 전극을 구동한다.
이상의 구성은 종래의 PDP 장치와 동일하며, 특허 문헌 1 내지 3 등에 상세하게 기재되어 있기 때문에, 여기서는 이 이상의 설명을 생략한다.
도 8에 도시한 바와 같이, X 전극 구동 회로(3) 및 각 개별 Y 전극 구동 회로(4-1, 4-2,…)는, 도 2의 (a)에 도시한 용량성 부하 구동 회로와 동일한 구성을 갖는다. 서스테인 기간에서는, 복수의 개별 Y 전극 구동 회로(4-1, 4-2,…)는, 동일한 동작을 행하기 때문에, 이하의 설명에서는 복수의 개별 Y 전극 구동 회로(4-1, 4-2,…) 전체를 통합하여 Y 전극 구동 회로(4)로서 나타내고, Y 전극 구동 회로(4)가 도 2의 (a)에 도시한 바와 같은 구성을 갖도록 한다.
제1 실시예의 PDP 장치에서는, X 전극 구동 회로(3)의 스위치 SW1과 SW2를 MOSFET으로 구성하고, 다이오드 D1과 D2는 SW1과 SW2를 구성하는 MOSFET의 기생 다이오드와, MOSFET에 병렬로 접속된 개별 다이오드로 구성되도록 한다. 복수의 개별 Y 전극 구동 회로(4-1, 4-2,…)의 스위치 SW3과 SW4는 IGBT로 구성하며, 다이오드 D3과 D4는 SW3과 SW4를 구성하는 IGBT에 병렬로 접속된 개별 다이오드로 구성되 고, 복수의 개별 Y 전극 구동 회로(4-1, 4-2,…)는 IC 칩에 집적화되어 있다. 이러한 구성으로 하는 이유는, IGBT 쪽이 MOSFET에 비해 집적화에 적합하기 때문이다.
도 9는, 제1 실시예의 PDP 장치의 서스테인 기간에서의, X 전극 구동 회로(3) 및 Y 전극 구동 회로(4)의 각 스위치 회로의 스위치 타이밍, X 및 Y 전극의 전위 변화, 및 다이오드 D2와 D4를 흐르는 전류를 나타내는 도면이며, 도 4에 대응하는 도면이다. 덧붙여서, D1과 D3은 제1 실시예의 서스테인 기간에서는 사용되지 않지만, 리세트 기간이나 어드레스 기간에 X 및 Y 전극의 전위를 변화시키기 위해 사용되기 때문에 설치되어 있다.
도 9와 도 4를 비교할 때 분명한 바와 같이, 제1 실시예에서는, SW2가 온 상태(도통 상태)인 기간이, SW4가 온 상태로 변화되고 나서 T1 경과될 때까지 연장되며, SW4가 온 상태(도통 상태)인 기간이 SW2가 온 상태로 변화되고 나서 T1 경과될 때까지 연장되어 있는 점이 종래예와 상이하다. T1은 SW2 또는 SW4가 온 상태로 변화되어 D4 또는 D2에 전류가 흐르는 기간이다.
도 10은, 제1 실시예에서, SW2 및 SW4의 온 상태를 연장함에 따른 동작을 설명하는 도면이다. 도 4의 (b)에서 설명한 바와 같이, X 전극의 전위를 H로부터 L로 변화시키는 경우, SW2를 온 상태로 하고, Y 전극 구동 회로의 저전위 전원으로부터, D4, Cp, SW2를 통해 X 전극 구동 회로의 저전위 전원에 이르는 전류 경로를 형성하여 X 전극의 전위를 L로 변화시킨다. 이와 같이, D4가 온 상태로 되어 전류가 흐르기 위해, X 전극의 전위가 L로 변화되어 전류가 정지되면 D4에 잔류 캐리어 가 형성된다. 이 D4의 잔류 캐리어가, 다음에 Y 전극을 L로부터 H로 변화시킬 경우의 소비 전력을 증가시킨다. 따라서, 제1 실시예에서는, SW4의 온 상태를 D4에 전류가 흐르고 있을 때까지 연장함으로써, 도 10의 (b)에 도시한 바와 같은 SW4와 D4의 폐회로(루프)를 형성하여, D4의 잔류 캐리어를 저감시키고 있다. 마찬가지로, SW2의 온 상태를 D2에 전류가 흐르고 있을 때까지 연장함으로써, 도 10의 (a)에 도시한 바와 같은 SW2와 D2의 폐회로(루프)를 형성하여, D2의 잔류 캐리어를 저감시킨다. 이 폐회로의 구동 전압은 매우 작기 때문에, 잔류 캐리어가 저감할 때의 소비 전력도 매우 작다.
덧붙여서, SW4는, 도 9에 도시한 바와 같이, 연속하여 온 상태일 필요는 없으며, 도 10의 (c)에서 SW4'로 나타낸 바와 같이, D4에 전류가 흐르는 기간에만 온 상태로 변화하여도 된다. 또한, 도 5에서 설명한 바와 같이, D4의 잔류 캐리어는 Y 전극을 L로부터 H로 변화시키기 위해서 SW3이 온 상태로 변화되는 시간이다. 그 때문에, 도 10의 (c)에서 SW4''로 나타낸 바와 같이, D4의 잔류 캐리어를 저감시키기 위해 SW4가 온 상태로 되는 것은 SW2가 온 상태로 변화되는 t2로부터, SW3이 온 상태로 변화되는 t3까지의 기간 동안이면 어느 기간이라도 무방하다. 또한, 잔류 캐리어를 저감시키기 위해, SW4가 온 상태로 되는 기간은 매우 짧아도 된다. 또한, 도 10의 (c)에서 SW4'''로 나타낸 바와 같이, SW4가 온 상태인 기간을 D4의 전류가 정지한 후까지 연장하는 것도 가능하다. 단, SW3이 온 상태로 변화되기 까지는 SW4를 확실하게 오프 상태로 변화시킬 필요가 있다.
도 11은, 본 발명의 제2 실시예의 PDP 장치의 서스테인 기간에서의, X 전극 구동 회로(3) 및 Y 전극 구동 회로(4)의 각 스위치 회로의 스위치 타이밍, X 및 Y 전극의 전위 변화, 및 다이오드 D1과 D3을 흐르는 전류를 나타내는 도면이며, 도 6에 대응하는 도면이다. 제2 실시예의 PDP 장치는, 제1 실시예의 PDP 장치와 동일한 구성을 갖는다. 제1 실시예의 PDP 장치에서는, 서스테인 기간에서, X 전극과 Y 전극 양쪽의 전위가 저전위로 되는 경우가 있으며, 양쪽의 전위가 고전위로 되는 경우는 없지만, 제2 실시예에서는 서스테인 기간에서, X 전극과 Y 전극 양쪽의 전위가 고전위로 되는 경우가 있으며, 양쪽의 전위가 저전위로 되는 경우는 없다. 도 6 및 도 7에서 설명한 바와 같이, 이 구성에서는 D1과 D3에 전류가 흘러 잔류 캐리어가 형성된다. 따라서, 제2 실시예에서는, D1에 병렬로 설치되는 SW1의 온 상태를 SW3이 온 상태로 되고 나서 T1 경과될 때까지 연장하고, D3에 병렬로 설치되는 SW3의 온 상태를 SW1이 온 상태로 되고 나서 T1 경과될 때까지 연장한다. 동작 원리는 제1 실시예와 동일하므로, 제1 실시예와 마찬가지의 변형이 가능하다. 이 이상의 설명은 생략한다.
도 12는, 본 발명의 제3 실시예의 PDP 장치의 X 전극 구동 회로 및 Y 전극 구동 회로의 구성을 도시하는 도면이다. 제3 실시예의 PDP 장치의 다른 구성은, 제1 실시예의 PDP 장치와 동일하다. 도 12에 도시한 바와 같이, 제3 실시예에서는, 도 2의 종래예의 구동 회로에서, X 전극 구동 회로의 X 전극에 접속되는 출력부에 인덕턴스 소자 L을 설치하였다.
서스테인 기간에서, Y 전극의 전위를 H로부터 L로 변화시키기 위해, SW1-SW3을 오프 상태(차단 상태)로 하고, SW4를 온 상태(도통 상태)로 하면, 도 12의 (a) 에 도시한 바와 같이, X 전극 구동 회로의 저전위 전원으로부터, D2, 인덕턴스 소자 L, Cp, SW4를 통해, Y 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성된다. Y 전극의 전위가 L로 변화하여 전류가 정지하면, 도 12의 (b)에 도시한 바와 같이, 인덕턴스 소자 L의 역기전력에 의해 역방향의 전압 VA가 발생한다. 이 때, D2에는 잔류 캐리어가 형성되어 있지만, 이 역방향의 전압 VA에 의해 저감한다.
인덕턴스 소자 L의 인덕턴스값은, 방전 시에 인덕턴스 소자 L에 흐르는 전류를 고려하여, 다이오드에 형성된 잔류 캐리어를 저감할 수 있는 최저한의 전압 VA를 발생시키도록 설정한다.
X 전극 구동 회로의 출력부에 설치한 인덕턴스 소자 L에 의해, Y 전극 구동 회로의 D4의 잔류 캐리어도 저감시킬 수 있다. 이 동작 원리를 도 13을 참조하여 설명한다. 서스테인 기간에서, X 전극의 전위를 H로부터 L로 변화시키기 위해, SW1, SW3, SW4를 오프 상태(차단 상태)로 하고, SW2를 온 상태(도통 상태)로 하면, 도 13의 (a)에 도시한 바와 같이, Y 전극 구동 회로의 저전위 전원으로부터, D4, Cp, 인덕턴스 소자 L, SW2를 통해, X 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성된다. X 전극의 전위가 L로 변화하여 전류가 정지되면, 도 13의 (b)에 도시한 바와 같이, 인덕턴스 소자 L의 역기전력에 의해 역방향의 전압이 발생한다. 이 전압은 Cp를 통해 Y 전극 구동 회로의 D4에 인가되어, 그 잔류 캐리어를 저감시킨다.
덧붙여서, 제3 실시예에서는, X 전극 구동 회로의 출력부에 인덕턴스 소자 L 을 설치하였지만, Y 전극 구동 회로의 출력부에 인덕턴스 소자를 설치하는 것도 가능하다.
도 14는, 본 발명의 제4 실시예의 PDP 장치의 X 전극 구동 회로 및 Y 전극 구동 회로의 구성을 도시하는 도면이다. 제4 실시예의 PDP 장치의 다른 구성은, 제1 실시예의 PDP 장치와 동일하다. 도 14에 도시한 바와 같이, 제4 실시예에서는, 도 2의 종래의 구동 회로에서, 저전위보다 Vx만큼 높고 또한 고전위보다 낮은 전위를 발생하는 전압원 VX와, 용량성 부하의 단자와 전압원의 접속을 전환하는 중간 상쇄 스위치 SW11을 설치하였다.
도 15는, 제4 실시예의 PDP 장치의 서스테인 기간에서의, X 전극 구동 회로(3) 및 Y 전극 구동 회로(4)의 각 스위치 회로의 스위치 타이밍, X 및 Y 전극의 전위 변화, 및 다이오드 D2와 D4를 흐르는 전류를 나타내는 도면이다. 제4 실시예의 PDP 장치에서는, 서스테인 기간에서, X 전극과 Y 전극 양쪽의 전위가 저전위로 되는 경우가 있으며, 양쪽의 전위가 고전위로 되는 경우는 없다.
도 5에서 설명한 바와 같이, Y 전극의 전위가 H로부터 L로 변화된 후에는 D2와 SW2에 잔류 캐리어가 형성되어 있으며, X 전극을 L로부터 H로 변화시키기 위해 SW1을 온 상태로 하면, D2와 SW2의 잔류 캐리어가 소비 전력을 증가시킨다. 따라서, 도 15에 도시한 바와 같이, Y 전극의 전위가 H로부터 L로 변화된 후 X 전극이 L로부터 H로 변화되기까지의 기간 동안에, SW11을 온 상태(도통 상태)로 하면, 전압원 VX, SW11, SW2 또는 D2로 구성되는 폐회로(루프)가 형성되어, X 전극의 전위가 저전위보다 Vx만큼 높은 전위로 되어서, D2와 SW2의 잔류 캐리어가 저감된다.
또한, X 전극의 전위가 H로부터 L로 변화된 후에는 D4와 SW4에 잔류 캐리어가 형성되어 있지만, 도 15에 도시한 바와 같이, X 전극의 전위가 H로부터 L로 변화된 후 Y 전극이 L로부터 H로 변화하기까지의 기간 동안에, SW11을 온 상태(도통 상태)로 하면, 전압원 VX, SW11, Cp, SW4 또는 D4, 저전위 전원의 경로로 구성되는 폐회로(루프)가 형성되어, X 전극의 전위가 저전위보다 Vx만큼 높은 전위로 되어서, Cp를 통해 D2와 SW2의 잔류 캐리어가 저감된다.
전압원 VX의 전압 Vx는 잔류 캐리어를 저감할 수 있는 전압이면 되고, 매우 작게 할 수 있다. 예를 들면, 구동 전압이 180V이고, Vx가 5V이면, 잔류 캐리어에 의한 소비 전력을 1/36로 저감할 수 있다.
덧붙여서, SW11을 온 상태로 하면, X 전극의 전위가 저전위로부터 Vx만큼 증가되지만, 증가분이 작으면 무방하다.
제4 실시예의 PDP 장치에서는, 서스테인 기간에서, X 전극과 Y 전극 양쪽의 전위가 저전위로 되는 경우가 있으며, 양쪽의 전위가 고전위로 되는 경우는 없지만, 제4 실시예의 구성은, 제2 실시예와 같이, X 전극과 Y 전극 양쪽의 전위가 고전위로 되는 경우가 있으며, 양쪽 전위가 저전위로 되지 않는 경우에도 적용 가능하다. 단, X 전극이 저전위일 때에는 Y 전극은 고전위이기 때문에, Y 전극 구동 회로의 SW4와 D4의 잔류 캐리어를 저감시킬 수 없다. 그 때문에, X 전극 구동 회로와 Y 전극 구동 회로 양쪽에, 전압원 VX와 SW11을 설치할 필요가 있다.
도 16은, 본 발명의 제5 실시예의 PDP 장치의 X 전극 구동 회로 및 Y 전극 구동 회로의 구성을 도시하는 도면이다. 제5 실시예의 PDP 장치의 다른 구성은, 제1 실시예의 PDP 장치와 동일하다. 도 16에 도시한 바와 같이, 제5 실시예에서는, 도 2의 종래의 구동 회로에서, 제1 스위치 회로 SW1의 고전위측의 단자와 고전위측 전원의 접속을 전환하는 고전원 스위치 SW13과, X 전극의 전위에 대하여 소정량 Vy만큼 높은 전위를 발생하는 전압원 VY1과, 제1 스위치 회로 SW1의 고전위측의 단자와 전압원 VY1의 접속을 전환하는 고전위 상쇄 스위치 SW14를 설치한다. 마찬가지로, 제3 스위치 회로 SW3의 고전위측의 단자와 고전위측 전원의 접속을 전환하는 고전원 스위치 SW15와, Y 전극의 전위에 대하여 소정량 Vy만큼 높은 전위를 발생하는 전압원 VY2와, 제1 스위치 회로 SW3의 고전위측의 단자와 전압원 VY2와의 접속을 전환하는 고전위 상쇄 스위치 SW16을 설치한다.
도 17은, 제5 실시예의 PDP 장치의 서스테인 기간에서의, X 전극 구동 회로(3) 및 Y 전극 구동 회로(4)의 각 스위치 회로의 스위치 타이밍, X 및 Y 전극의 전위 변화, 및 다이오드 D2와 D4를 흐르는 전류를 나타내는 도면이다. 도 17은, 서스테인 기간에서, X 전극과 Y 전극 양쪽의 전위가 저전위로 되는 경우가 있으며, 양쪽의 전위가 고전위로 되지 않는 경우의 예를 나타낸다.
도 5에서 설명한 바와 같이, X 전극의 전위가 L로부터 H로 변화된 후에는, SW1에 잔류 캐리어가 형성되어 있으며, X 전극을 H로부터 L로 변화시키기 위해 SW2를 온 상태로 하면, SW1의 잔류 캐리어가 소비 전력을 증가시킨다. 따라서, 도 17에 도시한 바와 같이, X 전극의 전위가 L로부터 H로 변화된 후 X 전극이 H로부터 L로 변화되기까지의 기간 동안에, SW13을 오프 상태로 하고, SW14를 온 상태로 한다. 이것에 의해, 전압원 VY1, SW14, SW1로 구성되는 폐루프(루프)가 형성된다. 이 때, X 전극의 전위는 고전위이기 때문에, SW14의 단자의 전위는 고전위보다 높아서, SW1의 잔류 캐리어가 저감된다.
마찬가지로, Y 전극의 전위가 L로부터 H로 변화된 후에는, SW3에 잔류 캐리어가 형성되어 있기 때문에, 도 17에 도시한 바와 같이, Y 전극의 전위가 L로부터 H로 변화된 후 Y 전극이 H로부터 L로 변화되기까지의 기간 동안에, SW15를 오프 상태로 하고, SW16을 온 상태로 한다. 이것에 의해, 전압원 VY2, SW16, SW3으로 구성되는 폐회로(루프)가 형성된다. 이 때, Y 전극의 전위는 고전위이기 때문에, SW16의 단자의 전위는 고전위보다 높아서, SW3의 잔류 캐리어가 저감된다.
덧붙여서, 제2 실시예와 같이, 서스테인 기간에서, X 전극과 Y 전극 양쪽의 전위가 고전위로 되는 경우가 있으며, 양쪽의 전위가 저전위로 되지 않는 경우에는 도 7에서 설명한 바와 같이, D1과 D3에 잔류 캐리어가 형성된다. 도 16의 (b)에 도시한 바와 같이, SW13을 오프 상태로 하고 SW14를 온 상태로 함으로써, SW1과 D1의 잔류 캐리어를 저감할 수 있으며, SW15를 오프 상태로 하고 SW16을 온 상태로 함으로써, SW3과 D3의 잔류 캐리어를 저감할 수 있다.
전압원 VY1 및 VY2의 전압 Vy는, 잔류 캐리어를 저감할 수 있는 전압이면 되고, 매우 작게 할 수 있다. 예를 들면, 구동 전압이 180V이며, Vy가 5V이면, 잔류 캐리어에 의한 소비 전력을 1/36로 저감할 수 있다.
도 18은, 제4 실시예 및 제5 실시예를 정합한 변형예의 구성을 도시하는 도면이다. 도시한 바와 같이, X 전극 구동 회로와 Y 전극 구동 회로 양쪽에, 제4 실시예의 전압원 VX와 중간 상쇄 스위치 SW11에 상당하는 VX1 및 VX2와, SW11과 SW12 를 설치하고, 제5 실시예의 VY1과 VY2를 공통화하여 고전위 전원에 대하여 Vy만큼 높은 전위를 발생하는 전원 VY로 한 점이 특징이다. 이 변형예의 동작 원리는 제4 실시예와 제5 실시예를 합한 것으로, 제4 및 제5 실시예와 같이, X 전극과 Y 전극 양쪽의 전위가 저전위로 되는 경우가 있으며, 양쪽의 전위가 고전위로 되지 않는 경우와 함께, 제2 실시예와 같이, X 전극과 Y 전극 양쪽의 전위가 고전위로 되는 경우가 있으며, 양쪽의 전위가 저전위로 되지 않는 경우에도 적용 가능하다.
덧붙여서, X 전극 구동 회로의 스위치를 MOSFET으로 구성하고, Y 전극 구동 회로의 스위치를 IGBT로 구성하며, X 전극과 Y 전극 양쪽의 전위가 저전위로 되는 경우가 있고, 양쪽의 전위가 고전위로 되지 않는 전위 변화를 행하는 경우에는, SW1의 잔류 캐리어는 적으며, 서스테인 기간에서 D1은 사용되지 않기 때문에, SW13과 SW14는 설치하지 않아도 된다.
다음으로, 본 발명의 제5 실시예의 PDP 장치를 설명한다. 제5 실시예의 PDP 장치는 특허 문헌 3에 기재된 ALIS 방식의 PDP 장치이다. ALIS 방식의 PDP 장치에 대해서는 특허 문헌 3 등에 자세하게 기재되어 있기 때문에, 여기서는 상세한 설명은 생략하며, 관계되는 부분에 대해서만 설명한다.
도 19는, 제5 실시예의 ALIS 방식의 PDP 장치의 개략적 구성을 도시하는 도면이다. 도시한 바와 같이, 이 PDP 장치는 플라즈마 디스플레이 패널(11)과, 어드레스 드라이버(12)와, 홀수 X 전극 구동 회로(13O)와, 짝수 X 전극 구동 회로(13E)와, 홀수 Y 전극 구동 회로와, 짝수 Y 전극 구동 회로를 갖는다. 홀수 Y 전극 구동 회로는, Y 전극의 갯수의 절반과 동일한 갯수의 개별 홀수 Y 전극 구동 회로 (14O-1, 14O-2,…)로 구성되며, 각 개별 홀수 Y 전극 구동 회로가 대응하는 홀수번째의 Y 전극을 구동한다. 짝수 Y 전극 구동 회로는, Y 전극의 갯수의 절반과 동일한 갯수의 개별 짝수 Y 전극 구동 회로(14E-1, 14E-2,…)로 구성되며, 각 개별 짝수 Y 전극 구동 회로가 대응하는 짝수번째의 Y 전극을 구동한다. 이하, 제1 실시예와 마찬가지로, 개별 홀수 Y 전극 구동 회로를 통합하여 홀수 Y 전극 구동 회로로서 나타내며, 개별 짝수 Y 전극 구동 회로를 통합하여 짝수 Y 전극 구동 회로로서 나타낸다.
플라즈마 디스플레이 패널(11)에서, X 전극과 Y 전극이 거의 등간격으로 교대로 배치되어 있기 때문에, 각 X 전극은 양측에 인접하고 있는 Y 전극과 용량성 부하를 형성하며, 각 Y 전극은 양측에 인접하고 있는 X 전극과 용량성 부하를 형성한다. 여기서는, 홀수번째의 X 전극과 홀수번째의 Y 전극 사이에 형성되는 용량성 부하를 Cp11로, 홀수번째의 X 전극과 짝수번째의 Y 전극 사이에 형성되는 용량성 부하를 Cp12로, 짝수번째의 X 전극과 홀수번째의 Y 전극 사이에 형성되는 용량성 부하를 Cp21로, 짝수번째의 X 전극과 짝수번째의 Y 전극 사이에 형성되는 용량성 부하를 Cp22로 나타낸다. 또한, 홀수번째의 X 전극을 X1로, 짝수번째의 X 전극을 X2로, 홀수번째의 Y 전극을 Y1로, 짝수번째의 Y 전극을 Y2로 나타낸다.
또한, Y 전극의 한쪽에 인접하는 X 전극에서 제1 표시 라인을 형성하며, Y 전극의 다른쪽에 인접하는 X 전극에서 제2 표시 라인이 형성된다. 예를 들면, X1 전극과 Y1 전극 및 X2 전극과 Y2 전극에서 제1 표시 라인이 형성되고, Y1 전극과 X2 전극 및 Y2 전극과 X1 전극에서 제2 표시 라인이 형성된다. ALIS 방식의 PDP 장치에서는, 인터레이스 표시가 행해지며, 홀수 필드에서는 제1 표시 라인이 표시되고, 짝수 필드에서는 제2 표시 라인이 표시된다. 제1 표시 라인을 표시할 때(홀수 필드)에는, 서스테인 기간에 X1 전극과 Y2 전극에 동상의 서스테인 펄스가 인가되고, X2 전극과 Y1 전극에 동상의 서스테인 펄스가 인가된다. 제2 표시 라인을 표시할 때(짝수 필드)에는, 서스테인 기간에 X1 전극과 Y1 전극에 동상의 서스테인 펄스가 인가되며, X2 전극과 Y2 전극에 동상의 서스테인 펄스가 인가된다.
제6 실시예의 PDP 장치에서도, 홀수 X 전극 구동 회로(13O)의 스위치 SW1과 SW2 및 짝수 X 전극 구동 회로(13E)의 스위치 SW5와 SW6은 MOSFET으로 구성하고, 복수의 개별 홀수 Y 전극 구동 회로(14O-1, 14O-2,…)의 스위치 SW3과 SW4 및 복수의 개별 짝수 Y 전극 구동 회로(14E-1, 14E-2,…)의 스위치 SW7과 SW8은 IGBT로 구성한다. 개별 홀수 Y 전극 구동 회로(14O-1, 14O-2,…)와 개별 짝수 Y 전극 구동 회로(14E-1, 14E-2,…)는 각각 IC 칩에 집적화되어 있다. 다이오드 D1-D8은 개별 다이오드가 사용된다.
도 20은, 제6 실시예의 홀수 X 전극 구동 회로(13O), 짝수 X 전극 구동 회로(13E), 홀수 Y 전극 구동 회로, 및 짝수 Y 전극 구동 회로의 구성을 도시하는 도면이다. 도시한 바와 같이, X1 전극과 Y1 전극 사이에 용량성 부하 Cp11이, X1 전극과 Y2 전극 사이에 용량성 부하 Cp12가, X2 전극과 Y1 전극 사이에 용량성 부하 Cp21이, X21 전극과 Y2 전극 사이에 용량성 부하 Cp22가 존재한다. 다른 구성은 종래예나 제1 실시예와 동일하다.
도 21은, 제6 실시예의 홀수 필드에서의 구동 파형을 나타내는 도면이다. 서스테인 기간에서, X1 전극과 Y2 전극에 동상의 서스테인 펄스가 인가되고, X2 전극과 Y1 전극에 동상의 서스테인 펄스가 인가된다. 자세한 설명은 생략한다.
도 22는, 제6 실시예의 홀수 필드의 서스테인 기간에서의, 각 스위치 회로의 스위치 타이밍, X1 전극, Y1 전극, X2 전극 및 Y2 전극의 전위 변화를 나타내는 도면이며, 도 23은 일부를 확대하여 나타낸 도면이고, 도 24는 제6 실시예에서의 전류 경로를 설명하는 도면이다.
종래예의 홀수 필드의 서스테인 기간에서는, X1 전극과 Y2 전극의 전위 및 X2 전극과 Y1 전극의 전위를 동상으로 변화시켰지만, 도 22에 도시한 바와 같이, 제6 실시예의 홀수 필드의 서스테인 기간에서는, Y2 전극의 전위가 X1 전극의 전위보다 소량 지연되어 변화되고, Y1 전극의 전위가 X2 전극의 전위보다 소량 지연되어 변화된다. 이러한 변화를 실현하기 위해, SW7은 SW1보다 소량 지연되어 온 상태로 되고, SW8은 SW2보다 소량 지연되어 온 상태로 되며, SW3은 SW5보다 소량 지연되어 온 상태로 되고, SW4는 SW6보다 소량 지연되어 온 상태로 된다. 여기서, 소량은 스위치를 전환하여 X 전극 또는 Y 전극의 전위를 변화시킨 경우에 전위의 변화에 필요한 시간에 비해 충분히 짧은 시간인 것을 의미한다. X 전극 또는 Y 전극의 전위는 스위치가 온 상태로 전환되면, 용량성 부하의 용량과 공급되는 전류량의 관계에 의해 결정되는 시상수에 따라서, 도 22 및 23에 도시한 바와 같이, 변화된다.
예를 들면, 도 23에 도시한 바와 같이, SW1과 SW7이 온 상태로 변화되어, X1 전극과 Y2 전극이 고전위로 변화되었다고 한다. 이 때, Y1 전극과 X2 전극은 저전 위이다. SW1과 SW7이 오프 상태로 변화되면, SW7에 잔류 캐리어가 형성된다. 여기서는, SW1은 MOSFET으로 구성되어 있기 때문에, 잔류 캐리어는 적어서 무시한다.
다음으로, X1 전극과 Y2 전극을 저전위로 변화시키기 위해 SW2와 SW8이 온 상태로 변화된다. 이 때, 종래예와 마찬가지로 SW2와 SW8이 동시에 온 상태로 되면, SW7의 잔류 캐리어가 SW8을 통해 흘러서, 큰 소비 전력이 된다. 이에 대하여, 제6 실시예에서는 SW2가 먼저 온 상태로 되기 때문에, Y2 전극 구동 회로의 고전위 전원으로부터, SW7, Cp12, SW2를 통해 X1 전극 구동 회로의 저전위 전원에 이르는 전류 경로가 형성되어, SW7의 잔류 캐리어가 저감된다. 여기서, SW2가 온 상태로 되고 나서 td 후에 SW8이 온 상태로 변화되고, 그 때의 X1 전극의 전위가 고전위로부터 Vd만큼 저하되고, X1 전극과 Y2 전극의 변화 동안 이 전위차 Vd가 유지된다고 하면, SW7의 잔류 캐리어는 이 전위차 Vd에 의해 구동되어 저감되게 된다. 그 때문에, 예를 들면, 구동 전압이 180V이며, 이 전위차가 5V라고 하면, SW7의 잔류 캐리어에 의한 소비 전력은 1/36로 저하된다.
도 25는, 제6 실시예의 짝수 필드의 구동 파형을 나타내며, 도 26은 제6 실시예의 짝수 필드의 서스테인 기간에서의, 각 스위치 회로의 스위치 타이밍, X1 전극, Y1 전극, X2 전극 및 Y2 전극의 전위 변화를 나타낸다. 홀수 필드의 경우와 마찬가지로, 동상의 Y 전극의 전위 변화가 X 전극의 전위 변화에 대하여 지연되어 있다. 이 이상의 설명은 생략한다.
이상, SW2에 대하여 SW8이 지연되어 온 상태로 되는 경우를 예로서 설명하였지만, 다른 경우도 마찬가지이므로, SW3, SW4, SW7 및 SW8을 구성하는 IGBT의 잔류 캐리어에 의한 소비 전력을 저감할 수 있다. 덧붙여서, SW1, SW2, SW5 및 SW6은 MOSFET으로 구성하기 때문에, 잔류 캐리어가 적어서 문제없다.
덧붙여서, 종래의 ALIS형 PDP 장치에서는, X1 전극과 Y2 전극, 및 X2 전극과 Y1 전극에는, 각각 동상의 서스테인 펄스가 인가되기 때문에, Cp12 및 Cp21은 구동 회로의 부하가 되지 않았지만, 제6 실시예에서는 전위 변화에 지연이 있기 때문에, Cp12 및 Cp21 구동 회로의 부하로 된다. 그러나, 상기의 전위차 Vd가 작으면, Cp12 및 Cp21에 의한 구동 전력의 증가보다, 잔류 캐리어에 의한 소비 전력의 저감 효과쪽이 크다.
덧붙여서, 제6 실시예에서는, 홀수 및 짝수 X 전극 구동 회로의 스위치 SW1, SW2, SW5 및 SW6을 MOSFET으로 구성하였지만, 이들을 IGBT로 구성하는 것도 가능하다. 단, SW1, SW2, SW5 및 SW6의 잔류 캐리어는 저감할 수 없기 때문에, 그것에 의한 소비 전력은 저감할 수 없다. 그래도, 홀수 및 짝수 Y 전극 구동 회로의 SW3, SW4, SW7 및 SW8의 잔류 캐리어에 의한 소비 전력을 저감할 수 있기 때문에, 효과가 있다.
이상, 본 발명의 실시예를 설명하였지만, 각종 실시예의 구성은 다른 실시예와 조합하여 행하는 것이 가능하며, 어떻게 조합할지에 대해서는, 구동 회로를 구성하는 소자나 구동 파형을 감안하여 적절하게 정해진다.
(부기 1)
용량성 부하의 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 구비하며, 용량성 부하의 단자의 전위를 고전위와 저전위 사이에서 변화시키는 용량성 부하 구동 회로의 구동 방법으로서,
상기 다이오드가 도통되고 나서, 상기 다이오드가 접속되는 단자의 전위가 변화되기까지의 기간 동안에, 상기 다이오드에 병렬로 접속되는 스위치 회로가 도통 상태로 되는 기간을 갖는 것을 특징으로 하는 용량성 부하 구동 회로의 구동 방법.
(부기 2)
용량성 부하의 한쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제1 구동 회로와,
용량성 부하의 다른쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제2 구동 회로를 구비하며,
상기 제1 및 제2 구동 회로는,
접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로의 구동 방법으로서,
상기 다이오드가 도통되고 나서, 상기 다이오드가 접속되는 단자의 전위가 변화되기까지의 기간 동안에, 상기 다이오드에 병렬로 접속되는 스위치 회로가 도통 상태로 되는 기간을 갖는 것을 특징으로 하는 용량성 부하 구동 회로의 구동 방 법.
(부기 3)
인접하여 배치된 복수의 제1 및 제2 전극과, 상기 제1 및 제2 전극이 신장되는 방향과 직교하는 방향으로 신장되는 복수의 어드레스 전극을 가지며, 인접하는 상기 제1 및 제2 전극 사이에서 서스테인 방전을 행하는 플라즈마 디스플레이 패널과,
상기 복수의 제1 전극을 구동하는 제1 전극 구동 회로와,
상기 복수의 제2 전극을 구동하는 제2 전극 구동 회로를 구비하고,
상기 제1 및 제2 전극 구동 회로는,
접속되는 전극과 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 전극과 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 플라즈마 디스플레이 장치로서,
상기 서스테인 방전 중에, 상기 다이오드가 도통되고 나서, 상기 다이오드가 접속되는 전극의 전위가 변화되기까지의 기간 동안에, 상기 다이오드에 병렬로 접속되는 스위치 회로가 도통 상태로 되는 기간을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 4)
용량성 부하의 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 구비하는 용량성 부하 구동 회로로서,
출력부에 인덕턴스 소자를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기 5)
용량성 부하의 한쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제1 구동 회로와,
용량성 부하의 다른쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제2 구동 회로를 구비하며,
상기 제1 및 제2 구동 회로는,
접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로로서,
상기 제1 구동 회로와 상기 한쪽 단자 사이 및 상기 제2 구동 회로와 상기 다른쪽 단자 사이 중 적어도 한쪽에 설치된 인덕턴스 소자를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기 6)
용량성 부하의 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 구비하는 용량성 부하 구동 회로로서,
상기 저전위보다 높고 또한 상기 고전위보다 낮은 전위를 발생하는 전압원과,
상기 단자와 상기 전압원의 접속을 전환하는 중간 상쇄 스위치를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기 7)
부기 6에 기재된 용량성 부하 구동 회로의 구동 방법으로서,
상기 단자가 상기 저전위 시에, 상기 중간 상쇄 스위치를 일시적으로 온 상태로 하여 도통시키는 용량성 부하 구동 회로의 구동 방법.
(부기 8)
용량성 부하의 한쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제1 구동 회로와,
용량성 부하의 다른쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제2 구동 회로를 구비하며,
상기 제1 및 제2 구동 회로는,
접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로로서,
상기 제1 및 제2 구동 회로 중 적어도 한쪽은,
상기 저전위보다 높고 또한 상기 고전위보다 낮은 전위를 발생하는 전압원과,
상기 접속되는 단자와 상기 전압원의 접속을 전환하는 중간 상쇄 스위치를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기 9)
부기 8에 기재된 용량성 부하 구동 회로의 구동 방법으로서,
상기 용량성 부하 양쪽의 단자가 상기 저전위 시에, 상기 중간 상쇄 스위치를 일시적으로 온 상태로 하여 도통시키는 용량성 부하 구동 회로의 구동 방법.
(부기 10)
인접하여 배치된 복수의 제1 및 제2 전극과, 상기 제1 및 제2 전극이 신장되는 방향과 직교하는 방향으로 신장되는 복수의 어드레스 전극을 가지며, 인접하는 상기 제1 및 제2 전극 사이에서 서스테인 방전을 행하는 플라즈마 디스플레이 패널과,
상기 복수의 제1 전극을 구동하는 제1 전극 구동 회로와,
상기 복수의 제2 전극을 구동하는 제2 전극 구동 회로를 구비하고,
상기 제1 및 제2 전극 구동 회로는,
접속되는 전극과 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 전극과 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드 를 각각 구비하는 플라즈마 디스플레이 장치로서,
상기 제1 및 제2 전극 구동 회로 중 적어도 한쪽은,
상기 저전위보다 높고 또한 상기 고전위보다 낮은 전위를 발생하는 전압원과,
상기 접속되는 단자와 상기 전압원의 접속을 전환하는 중간 상쇄 스위치를 구비하며,
상기 서스테인 기간 중에, 상기 용량성 부하 양쪽의 단자가 상기 저전위 시에, 상기 중간 상쇄 스위치를 온 상태로 하여 도통시키는 기간을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 11)
용량성 부하의 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로로서,
상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 고전위측 전원의 접속을 전환하는 고전원 스위치와,
상기 고전위에 대하여 소정 전위로 높은 전위를 발생하는 전압원과,
상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 전압원의 접속을 전환하는 고전위 상쇄 스위치를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기 12)
부기 11에 기재된 용량성 부하 구동 회로의 구동 방법으로서,
상기 단자가 상기 고전위 시에, 상기 고전위 상쇄 스위치를 일시적으로 온 상태로 하여 도통시키는 용량성 부하 구동 회로의 구동 방법.
(부기 13)
용량성 부하의 한쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제1 구동 회로와,
용량성 부하의 다른쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제2 구동 회로를 구비하며,
상기 제1 및 제2 구동 회로는,
접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로로서,
상기 제1 및 제2 구동 회로 중 적어도 한쪽은,
상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 고전위측 전원의 접속을 전환하는 고전원 스위치와,
상기 고전위에 대하여 소정 전위로 높은 전위를 발생하는 전압원과,
상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 전압원의 접속을 전환하는 고전위 상쇄 스위치를 구비하는 것을 특징으로 하는 용량성 부하 구동 회로.
(부기 14)
부기 13에 기재된 용량성 부하 구동 회로의 구동 방법으로서,
상기 고전위 상쇄 스위치를 구비하는 상기 구동 회로에 의해 구동되는 상기 단자가 상기 고전위 시에, 상기 고전위 상쇄 스위치를 일시적으로 온 상태로 하여 도통시키는 용량성 부하 구동 회로의 구동 방법.
(부기 15)
인접하여 배치된 복수의 제1 및 제2 전극과, 상기 제1 및 제2 전극이 신장되는 방향과 직교하는 방향으로 신장되는 복수의 어드레스 전극을 가지며, 인접하는 상기 제1 및 제2 전극 사이에서 서스테인 방전을 행하는 플라즈마 디스플레이 패널과,
상기 복수의 제1 전극을 구동하는 제1 전극 구동 회로와,
상기 복수의 제2 전극을 구동하는 제2 전극 구동 회로를 구비하고,
상기 제1 및 제2 전극 구동 회로는,
접속되는 전극과 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 전극과 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 플라즈마 디스플레이 장치로서,
상기 제1 및 제2 전극 구동 회로 중 적어도 한쪽은,
상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 고전위측 전원의 접속을 전환하는 고전원 스위치와,
상기 고전위에 대하여 소정 전위로 높은 전위를 발생하는 전압원과,
상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 전압원의 접속을 전환하는 고전위 상쇄 스위치를 구비하고,
상기 서스테인 기간 중에, 상기 고전위 상쇄 스위치를 구비하는 상기 구동 회로에 의해 구동되는 상기 단자가 상기 고전위 시에, 상기 고전위 상쇄 스위치를 일시적으로 온 상태로 하여 도통시키는 기간을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 16)
인접하여 교대로 배치된 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극이 신장되는 방향과 직교하는 방향으로 신장되는 어드레스 전극을 갖고, 상기 제2 전극의 한쪽에 인접하는 상기 제1 전극에서 제1 표시 라인을 형성하며, 상기 제2 전극의 다른쪽에 인접하는 상기 제1 전극에서 제2 표시 라인을 형성하는 플라즈마 디스플레이 패널과,
홀수번째의 상기 제1 전극을 구동하는 홀수 제1 전극 구동 회로와,
짝수번째의 상기 제1 전극을 구동하는 짝수 제1 전극 구동 회로와,
홀수번째의 상기 제2 전극을 구동하는 홀수 제2 전극 구동 회로와,
짝수번째의 상기 제2 전극을 구동하는 짝수 제2 전극 구동 회로를 구비하고,
각 전극 구동 회로는,
접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,
상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,
상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드 를 각각 구비하고,
홀수 필드의 서스테인 기간에서는, 상기 홀수 제1 전극 구동 회로와 상기 짝수 제2 전극 구동 회로, 및 상기 홀수 제2 전극 구동 회로와 상기 짝수 제1 전극 구동 회로가 각각 동상의 서스테인 펄스를 공급하여, 상기 제1 표시 라인에서 표시를 행하며,
짝수 필드의 서스테인 기간에서는, 상기 홀수 제1 전극 구동 회로와 상기 홀수 제2 전극 구동 회로, 및 상기 짝수 제1 전극 구동 회로와 상기 짝수 제2 전극 구동 회로가 각각 동상의 서스테인 펄스를 공급하여, 상기 제2 표시 라인에서 표시를 행하는 플라즈마 디스플레이 장치에서,
홀수 필드의 서스테인 기간에서는, 상기 짝수 제2 전극 구동 회로는 상기 홀수 제1 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하고, 상기 홀수 제2 전극 구동 회로는 상기 짝수 제1 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하며,
짝수 필드의 서스테인 기간에서는, 상기 홀수 제2 전극 구동 회로는 상기 홀수 제1 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하고, 상기 짝수 제2 전극 구동 회로는 상기 짝수 제1 전극 구동 회로로부터 소량 지연된 서스테인 펄스를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
(부기 17)
상기 홀수 제1 전극 구동 회로는, 홀수번째의 상기 제1 전극을 공통으로 구동하며,
상기 짝수 제1 전극 구동 회로는 짝수번째의 상기 제1 전극을 공통으로 구동하고,
상기 홀수 제2 전극 구동 회로는 어드레스 기간에는 홀수번째의 상기 제2 전극에 순서대로 주사 펄스를 인가하며, 서스테인 기간에는 홀수번째의 상기 제2 전극을 공통으로 구동하고,
상기 짝수 제2 전극 구동 회로는, 상기 어드레스 기간에는 짝수번째의 상기 제2 전극에 순서대로 주사 펄스를 인가하고, 상기 서스테인 기간에는 짝수번째의 상기 제2 전극을 공통으로 구동하며,
상기 홀수 및 짝수 제2 전극 구동 회로는, 각 제2 전극을 구동하는 복수의 개별 제2 전극 구동 회로를 구비하고,
각 개별 제2 전극 구동 회로가, 상기 제1 스위치 회로와, 상기 제2 스위치 회로와, 상기 다이오드를 각각 구비하는 부기 16에 기재된 플라즈마 디스플레이 장치.
(부기 18)
상기 복수의 개별 제2 전극 구동 회로는, 적어도 상기 홀수 및 짝수 제2 전극 구동 회로마다 집적화되어 있는 부기 17에 기재된 플라즈마 디스플레이 장치.
(부기 19)
상기 복수의 개별 제2 전극 구동 회로의 상기 제1 스위치 회로 및 상기 제2 스위치 회로는, IGBT로 구성되어 있는 부기 17에 기재된 플라즈마 디스플레이 장치.
(부기 20)
상기 홀수 및 짝수 제1 전극 구동 회로의 상기 제1 스위치 회로 및 상기 제2 스위치 회로는, MOSFET으로 구성되어 있는 부기 17에 기재된 플라즈마 디스플레이 장치.
이상 설명한 바와 같이, 본 발명에 따르면, 구동 시퀀스를 변경하거나, 간단한 회로를 부가하는 것만으로, 소비 전력 중의 큰 비율을 차지하는 잔류 캐리어에 의한 불필요한 소비 전력을 저감할 수 있기 때문에, 코스트의 증가를 최소한으로 할 뿐만 아니라, 소비 전력을 대폭 저감할 수 있다.
또한, PDP 장치에서 본 발명을 행함으로써, 소비 전력을 저감할 수 있기 때문에, 구동 소자의 발열을 저감할 수 있으며, PDP 장치의 표시 휘도를 향상하여, 한 층 더 밝은 표시를 행할 수 있는 평면 표시 장치를 실현할 수 있다.
본 발명에 따르면, 용량성 부하 구동 회로를 구성하는 다이오드 및 IGBT 등이 도통되었을 때에 형성되는 잔류 캐리어에 의한 소비 전력을 대폭 저감할 수 있기 때문에, 회로의 소비 전력을 저감 가능함과 함께, 전력 소비에 수반되는 발열을 저감할 수 있다. 구동 회로를 집적화한 경우에는, 특히 집적화된 회로의 발열이 매우 큰 문제이어서, 구동 주파수가 제한되어 있지만, 본 발명에 따르면 발열을 저감할 수 있기 때문에, 구동 주파수를 향상할 수 있다. 특히, PDP 장치의 표시 휘도는, 구동 주파수(서스테인 주파수)에 의해 제한되기 때문에, 본 발명에 의해, PDP 장치의 표시 휘도의 향상을 한층 더 도모할 수 있다.
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 용량성 부하의 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,상기 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 구비하는 용량성 부하 구동 회로로서,상기 저전위보다 높고 또한 상기 고전위보다 낮은 전위를 발생하는 전압원과,상기 단자와 상기 전압원의 접속을 전환하는 중간 상쇄 스위치를 구비하고,상기 용량성 부하의 단자가 저전위일 때에, 상기 중간 상쇄 스위치를 일시적으로 온 상태로 하는 것을 특징으로 하는 용량성 부하 구동 회로.
- 용량성 부하의 한쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제1 구동 회로와,용량성 부하의 다른쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제2 구동 회로를 구비하며,상기 제1 및 제2 구동 회로는,접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로로서,상기 제1 및 제2 구동 회로 중 적어도 한쪽은,상기 저전위보다 높고 또한 상기 고전위보다 낮은 전위를 발생하는 전압원과,상기 접속되는 단자와 상기 전압원의 접속을 전환하는 중간 상쇄 스위치를 구비하고,상기 용량성 부하의 단자가 저전위일 때에, 상기 중간 상쇄 스위치를 일시적으로 온 상태로 하는 것을 특징으로 하는 용량성 부하 구동 회로.
- 용량성 부하의 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,상기 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 구비하는 용량성 부하 구동 회로로서,상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 고전위측 전원의 접속을 전환하는 고전원 스위치와,상기 고전위에 대하여 소정 전위로 높은 전위를 발생하는 전압원과,상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 전압원의 접속을 전환하는 고전위 상쇄 스위치를 구비하고,상기 용량성 부하의 단자가 고전위일 때에, 상기 고전원 스위치를 오프로 하고, 상기 고전위 상쇄 스위치를 일시적으로 온 상태로 하는 것을 특징으로 하는 용량성 부하 구동 회로.
- 용량성 부하의 한쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제1 구동 회로와,용량성 부하의 다른쪽 단자를, 고전위와 저전위 사이에서 변화시키는 제2 구동 회로를 구비하며,상기 제1 및 제2 구동 회로는,접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 구비하는 용량성 부하 구동 회로로서,상기 제1 및 제2 구동 회로 중 적어도 한쪽은,상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 고전위측 전원의 접속을 전환하는 고전원 스위치와,상기 고전위에 대하여 소정량 높은 전위를 발생하는 전압원과,상기 제1 스위치 회로의 상기 고전위측의 단자와 상기 전압원의 접속을 전환하는 고전위 상쇄 스위치를 구비하고,상기 용량성 부하의 단자가 고전위일 때에, 상기 고전원 스위치를 오프로 하고, 상기 고전위 상쇄 스위치를 일시적으로 온 상태로 하는 것을 특징으로 하는 용량성 부하 구동 회로.
- 인접하여 교대로 배치된 제1 전극 및 제2 전극과, 상기 제1 전극 및 제2 전극이 신장되는 방향과 직교하는 방향으로 신장되는 어드레스 전극을 갖고, 상기 제2 전극의 한쪽에 인접하는 상기 제1 전극에서 제1 표시 라인을 형성하며, 상기 제2 전극의 다른쪽에 인접하는 상기 제1 전극에서 제2 표시 라인을 형성하는 플라즈마 디스플레이 패널과,홀수번째의 상기 제1 전극을 구동하는 홀수 제1 전극 구동 회로와,짝수번째의 상기 제1 전극을 구동하는 짝수 제1 전극 구동 회로와,홀수번째의 상기 제2 전극을 구동하는 홀수 제2 전극 구동 회로와,짝수번째의 상기 제2 전극을 구동하는 짝수 제2 전극 구동 회로를 구비하고,각 전극 구동 회로는,접속되는 단자와 고전위측 전원의 접속을 전환하는 제1 스위치 회로와,상기 접속되는 단자와 저전위측 전원의 접속을 전환하는 제2 스위치 회로와,상기 제1 스위치 회로 또는 상기 제2 스위치 회로와 병렬로 설치된 다이오드를 각각 가지며,홀수 필드의 서스테인 기간에서는, 상기 홀수 제1 전극 구동 회로와 상기 짝수 제2 전극 구동 회로, 및 상기 홀수 제2 전극 구동 회로와 상기 짝수 제1 전극 구동 회로가 각각 동상의 서스테인 펄스를 공급하여, 상기 제1 표시 라인에서 표시를 행하고,짝수 필드의 서스테인 기간에서는, 상기 홀수 제1 전극 구동 회로와 상기 홀수 제2 전극 구동 회로, 및 상기 짝수 제1 전극 구동 회로와 상기 짝수 제2 전극 구동 회로가 각각 동상의 서스테인 펄스를 공급하여, 상기 제2 표시 라인에서 표시를 행하는 플라즈마 디스플레이 장치에 있어서,홀수 필드의 서스테인 기간에서는, 상기 짝수 제2 전극 구동 회로는 상기 홀수 제1 전극 구동 회로로부터 전위의 변화에 요구되는 시간에 비해 충분히 짧은 시간만큼 지연된 서스테인 펄스를 공급하며, 상기 홀수 제2 전극 구동 회로는 상기 짝수 제1 전극 구동 회로로부터 전위의 변화에 요구되는 시간에 비해 충분히 짧은 시간만큼 지연된 서스테인 펄스를 공급하고,짝수 필드의 서스테인 기간에서는, 상기 홀수 제2 전극 구동 회로는 상기 홀수 제1 전극 구동 회로로부터 전위의 변화에 요구되는 시간에 비해 충분히 짧은 시간만큼 지연된 서스테인 펄스를 공급하며, 상기 짝수 제2 전극 구동 회로는 상기 짝수 제1 전극 구동 회로로부터 전위의 변화에 필요한 시간에 비해 충분히 짧은 시간만큼 지연된 서스테인 펄스를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00044598 | 2004-02-20 | ||
| JP2004044598A JP2005234305A (ja) | 2004-02-20 | 2004-02-20 | 容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050083013A KR20050083013A (ko) | 2005-08-24 |
| KR100730246B1 true KR100730246B1 (ko) | 2007-06-20 |
Family
ID=34709147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040103996A KR100730246B1 (ko) | 2004-02-20 | 2004-12-10 | 용량성 부하 구동 회로, 그 구동 방법 및 플라즈마디스플레이 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050184977A1 (ko) |
| EP (1) | EP1566790A3 (ko) |
| JP (1) | JP2005234305A (ko) |
| KR (1) | KR100730246B1 (ko) |
| TW (1) | TWI299484B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4538354B2 (ja) * | 2005-03-25 | 2010-09-08 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| JP2007108627A (ja) * | 2005-09-14 | 2007-04-26 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| KR100673469B1 (ko) * | 2005-09-16 | 2007-01-24 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 |
| KR100775841B1 (ko) * | 2006-05-12 | 2007-11-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 |
| US8138993B2 (en) * | 2006-05-29 | 2012-03-20 | Stmicroelectronics Sa | Control of a plasma display panel |
| KR100839383B1 (ko) * | 2007-03-27 | 2008-06-20 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| KR100879287B1 (ko) * | 2007-08-02 | 2009-01-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 전압 생성기 |
| US9812078B2 (en) * | 2013-09-20 | 2017-11-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093629A (ko) * | 2000-03-28 | 2001-10-29 | 추후제출 | 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치 |
| KR20030031360A (ko) * | 2001-10-15 | 2003-04-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR20030066422A (ko) * | 2002-01-30 | 2003-08-09 | 문건우 | 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2885127B2 (ja) * | 1995-04-10 | 1999-04-19 | 日本電気株式会社 | プラズマディスプレイパネルの駆動回路 |
| US6373452B1 (en) * | 1995-08-03 | 2002-04-16 | Fujiitsu Limited | Plasma display panel, method of driving same and plasma display apparatus |
| JP3364066B2 (ja) * | 1995-10-02 | 2003-01-08 | 富士通株式会社 | Ａｃ型プラズマディスプレイ装置及びその駆動回路 |
| KR100277300B1 (ko) * | 1997-12-31 | 2001-01-15 | 황기웅 | 교류형플라즈마방전표시기의전력회수구동회로 |
| US6160531A (en) * | 1998-10-07 | 2000-12-12 | Acer Display Technology, Inc. | Low loss driving circuit for plasma display panel |
| JP2001013917A (ja) * | 1999-06-30 | 2001-01-19 | Hitachi Ltd | ディスプレイ装置 |
| JP3201603B1 (ja) * | 1999-06-30 | 2001-08-27 | 富士通株式会社 | 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路 |
| TW502235B (en) * | 2001-05-24 | 2002-09-11 | Acer Display Tech Inc | Drive circuit and its drive method or address electrode of plasma display |
| KR100477985B1 (ko) * | 2001-10-29 | 2005-03-23 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR100448191B1 (ko) * | 2002-02-19 | 2004-09-10 | 삼성전자주식회사 | 플라즈마 디스플레이장치의 무효전력회수장치와무효전력회수방법 |
| KR100484175B1 (ko) * | 2002-11-08 | 2005-04-18 | 삼성전자주식회사 | 고효율 플라즈마 디스플레이 패널 구동 장치 및 방법 |
-
2004
- 2004-02-20 JP JP2004044598A patent/JP2005234305A/ja active Pending
- 2004-11-16 EP EP04257103A patent/EP1566790A3/en not_active Withdrawn
- 2004-11-17 TW TW093135215A patent/TWI299484B/zh not_active IP Right Cessation
- 2004-11-17 US US10/989,463 patent/US20050184977A1/en not_active Abandoned
- 2004-12-10 KR KR1020040103996A patent/KR100730246B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010093629A (ko) * | 2000-03-28 | 2001-10-29 | 추후제출 | 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치 |
| KR20030031360A (ko) * | 2001-10-15 | 2003-04-21 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법 |
| KR20030066422A (ko) * | 2002-01-30 | 2003-08-09 | 문건우 | 플라즈마 디스플레이 패널을 위한 구동회로 및 전원장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005234305A (ja) | 2005-09-02 |
| EP1566790A2 (en) | 2005-08-24 |
| KR20050083013A (ko) | 2005-08-24 |
| TW200529141A (en) | 2005-09-01 |
| TWI299484B (en) | 2008-08-01 |
| EP1566790A3 (en) | 2007-08-01 |
| US20050184977A1 (en) | 2005-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686912B1 (en) | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel | |
| US7242373B2 (en) | Circuit for driving flat display device | |
| US6072447A (en) | Plasma display panel drive circuit provided with series resonant circuits | |
| US7102598B2 (en) | Predrive circuit, drive circuit and display device | |
| US6806655B2 (en) | Apparatus and method for driving plasma display panel | |
| KR20080015141A (ko) | 플라즈마 디스플레이 장치 | |
| JP2004177815A (ja) | 容量性負荷駆動回収回路、容量性負荷駆動回路及びそれを用いたプラズマディスプレイ装置 | |
| EP1333418A2 (en) | Plasma display panel drive circuit | |
| KR100730246B1 (ko) | 용량성 부하 구동 회로, 그 구동 방법 및 플라즈마디스플레이 장치 | |
| EP1755101A2 (en) | Plasma display apparatus | |
| US7633497B2 (en) | Drive circuit of plasma display device | |
| JP2007323065A (ja) | プラズマ表示装置 | |
| US7479936B2 (en) | Plasma display and its driving method and circuit | |
| JP5086639B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR20080006742A (ko) | 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법 | |
| US20080278413A1 (en) | Plasma display apparatus | |
| US7495635B2 (en) | Plasma display device and driving method for plasma display panel | |
| EP1939845A2 (en) | Plasma Display Device and Driving Method Thereof | |
| US20080170001A1 (en) | Plasma display and associated driver | |
| US20080068366A1 (en) | Plasma display, and driving device and method thereof | |
| KR20060095463A (ko) | 플라즈마 디스플레이 장치 | |
| KR100823194B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치 | |
| KR100508952B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법 | |
| KR100750277B1 (ko) | 플라즈마 디스플레이 장치 및 그 구동 방법 | |
| WO2010058447A1 (ja) | プラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110527 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |