KR100879287B1 - 플라즈마 표시 장치 및 그 전압 생성기 - Google Patents

플라즈마 표시 장치 및 그 전압 생성기 Download PDF

Info

Publication number
KR100879287B1
KR100879287B1 KR1020070077752A KR20070077752A KR100879287B1 KR 100879287 B1 KR100879287 B1 KR 100879287B1 KR 1020070077752 A KR1020070077752 A KR 1020070077752A KR 20070077752 A KR20070077752 A KR 20070077752A KR 100879287 B1 KR100879287 B1 KR 100879287B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
temperature
transistor
reset
Prior art date
Application number
KR1020070077752A
Other languages
English (en)
Inventor
김정훈
박정필
김석기
한상철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070077752A priority Critical patent/KR100879287B1/ko
Priority to US12/171,501 priority patent/US8093818B2/en
Application granted granted Critical
Publication of KR100879287B1 publication Critical patent/KR100879287B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치에서 고온에 따른 저방전을 방지하며, 플라즈마 표시 장치의 전원 수를 줄이기 위한 것으로, 플라즈마 표시 패널의 온도를 검출하는 온도 검출부에서 검출된 온도가 기준 온도 미만인 경우 주사 전극에 인가되는 리셋 최저 전압과 주사 전압 간의 전압 차를 제1 전압이 되도록 하고, 온도 검출부에서 검출된 온도가 기준 온도 이상인 경우 리셋 최저 전압과 주사 전압 간의 전압 차를 상기 제1 전압보다 큰 제2 전압이 되도록 제어한다.
주사 전압, 리셋 기간의 최종 전압, 전원, 전압 생성기

Description

플라즈마 표시 장치 및 그 전압 생성기{PLASMA DISPLAY AND VOLTAGE GENERATOR THEREOF}
본 발명은 플라즈마 표시 장치 및 그 전압 생성기에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하, "셀" 이라 함)이 매트릭스(matrix) 형태로 배열되어 있다.
이러한 플라즈마 표시 장치는 한 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동한다. 이때, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
여기서, 리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위한 어드레싱 동작을 수행하는 기간이다. 또한, 유지 기간은 유지방전 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 일으키는 기간이다.
일반적으로 플라즈마 표시 장치에서 리셋 기간은 상승기간과 하강기간으로 이루어진다. 이때, 리셋 기간의 상승기간에서 주사 전극의 전압을 리셋 최고 전압까지 점진적으로 증가시켜 모든 셀에 많은 양의 벽 전하를 형성시킨다. 그런 후, 리셋 기간의 하강기간에서 주사 전극의 전압을 리셋 최저 전압까지 점진적으로 감소시켜 각 셀의 벽 전하 상태가 이후 어드레스 기간에서 어드레싱 동작에 적절하게 되도록 벽 전하를 소거한다. 그런 다음, 어드레스 기간에서 켜질 방전 셀의 주사 전극과 어드레스 전극에 각각 주사 펄스와 어드레스 펄스를 인가하여 켜질 셀을 선택한다.
그런데 플라즈마 표시 장치의 온도가 고온이 되면 플라즈마 표시 패널에 구동 전압을 인가하는 구동부에 포함되는 각 소자들의 특성이 변하게 된다. 특히, 주사 전극의 전압을 리셋 최저 전압까지 점진적으로 하강시키는 경로를 형성하는 스위치의 문턱 전압(threshold voltage)의 특성이 변하게 된다. 일반적으로, 하강 파형을 인가하는 경로를 형성하는 스위치의 문턱 전압은 고온에서 낮아지는 특성이 있다. 따라서, 고온에서는 하강 파형의 기울기가 상온에서보다 급해지게 된다. 또한, 고온에서는 각 셀 내의 벽 전하의 활동이 활발해지게 되므로 상온에서보다 더 많은 벽 전하가 소거된다. 그러므로 이후 어드레스 기간에서 어드레스 방전이 제대로 발생하지 않아 저방전이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 저방전을 방지하는 플라즈마 표시 장치를 제공하는 것이다. 또한, 본 발명은 저방전을 방지하는 플라즈마 표시 장치에서 전원 수를 줄이는 전압 생성기를 제공하는 것이다.
본 발명의 특징에 따르면 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시장치는, 복수의 제1 및 제2 전극을 포함하는 플라즈마 표시 패널, 상기 플라즈마 표시 패널의 온도를 검출하는 온도 검출부, 한 프레임을 각각 가중치를 갖는 복수의 서브필드로 나누고, 상기 복수의 서브필드가 각각 리셋 기간, 어드레스 기간 및 유지 기간으로 나누어 구동되도록 제어하는 제어부 및 상기 제어부의 제어에 따라 상기 리셋 기간에서 상기 복수의 제1 전극의 전압을 리셋 최고 전압까지 점진적으로 상승시킨 후 리셋 최저 전압까지 점진적으로 하강시키고, 상기 어드레스 기간에서 상기 복수의 제1 전극 중 켜질 셀을 형성하는 제1 전극에 주사 전압을 인가하는 구동부를 포함한다. 이때, 상기 제어부는 상기 온도 검출부에서 검출된 온도가 기준 온도 미만인 경우 상기 리셋 최저 전압과 상기 주사 전압 간의 전압 차를 제1 전압이 되도록 제어하고, 상기 온도 검출부에서 검출된 온도가 상기 기준 온도 이상인 경우 상기 리셋 최저 전압과 상기 주사 전압 간의 전압 차를 상기 제1 전압보다 큰 제2 전압이 되도록 제어한다.
또한, 본 발명의 특징에 따른 플라즈마 표시 장치의 구동부는, 상기 제1 전극 에 주사 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제1 트랜지스터, 상기 제1 전극과 상기 제1 트랜지스터의 제어 전극 사이에 전기적으로 연결되는 적어도 하나의 제1 저항 및 상기 제1 트랜지스터의 제어 전극과 상기 제1 전원 사이에 전기적으로 연결되는 적어도 하나의 제2 저항을 포함하며, 상기 제1 및 제2 저항 중 적어도 하나의 저항은 상기 제어부의 상기 제어 신호에 따라 저항값이 변하는 가변저항인 것이 바람직하다.
본 발명의 다른 특징에 따르면, 전압 생성기가 제공된다. 이 전압 생성기는 제1 전압을 공급하는 전원을 이용하여 상기 제1 전압보다 높은 제2 전압을 발생시키며, 상기 전원에 제1 전극이 전기적으로 연결되는 스위치, 상기 스위치의 제어 전극과 상기 스위치의 제1 전극 사이에 전기적으로 연결되는 적어도 하나의 제1 저항 및 상기 스위치의 제2 전극과 상기 스위치의 제어 전극 사이에 전기적으로 연결되는 적어도 하나의 제2 저항을 포함하며, 상기 제1 및 제2 저항 중 적어도 하나의 저항은 외부의 제어 신호를 입력받아 저항값이 변하는 가변 저항이며, 상기 스위치의 제1 전극에 상기 제2 전압이 발생 된다.
본 발명의 실시예에 따르면 리셋 최종 전압과 주사 전압을 하나의 전원을 사용하여 생성할 수 있다.
또한, 온도에 따른 제어신호에 따라 ΔV 전압 생성기의 저항값의 비율을 변화시킴으로써, 고온에서 ΔV 전압이 커지게 하여 저방전을 방지할 수 있는 효과가 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
또한, 명세서 전체에서 어떤 부분이 어떤 구성 요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 명세서 전체에서 언급하는 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.
또한, 명세서 전체에서 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 두 점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변 화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 전압 생성기에 대하여 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성을 나타내는 도면이다.
도 1에 나타낸 바와 같이 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500) 및 온도 검출부(600)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1~Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)을 포함한다. 유지 전극(X1~Xn)은 각 주사 전극(Y1~Yn)에 대응해서 형성되어 있으며, 어드레스 전극(A1~Am)은 유지 전극(X1~Xn) 및 주사 전극(Y1~Yn)과 직교하도록 배치된다. 이때, 어드레스 전극(A1~Am)과 주사 전극(Y1~Yn) 및 유지 전극(X1~Xn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 방법이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 전극 구동 제어신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동한다. 각 서브필드는 시 간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
이때, 본 발명의 실시예에 따른 제어부(200)는 온도 검출부(600)에서 검출된 플라즈마 표시 장치의 온도가 설정된 기준 온도 이상일 때 저방전을 방지하기 위한 ΔV 전압을 생성하는 제어 신호를 주사 구동부(400)로 출력한다. 즉, 제어부(200)는 고온에서 ΔV 전압의 크기가 더 크게 생성되도록 제어한다. 이때, 제어부(200)는 고온에서 ΔV 전압의 크기가 더 크게 생성되도록 하기 위하여 리셋 기간에서 주사 전극에 인가되는 리셋 최저 전압을 일반적인 상온에서 인가되는 리셋 최저 전압보다 높게 설정한다. 이와 같이 함으로써, 플라즈마 표시 장치의 온도가 기준 온도 이상인 경우 리셋 기간에서 각 셀에 형성되는 벽 전하가 덜 지워지도록 한다.
어드레스 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.
그리고 온도 검출부(600)는 플라즈마 표시 패널의 온도를 검출하여 제어부(200)로 전달한다.
도 2는 도 1에 도시한 제어부의 동작을 나타낸 도면이다.
도 2에 도시한 바와 같이, 제어부(200)는 온도 검출부(600)에서 검출한 플라즈마 표시 패널의 온도를 전달 받아(S210), 설정된 기준 온도를 비교한다(S220).
이때, 검출된 플라즈마 표시 패널의 온도가 기준 온도 이상인 경우, 즉 플라즈마 표시 장치가 고온인 경우에 ΔV 전압이 커지도록 설정하는 제어 신호를 출력한다(S230). 즉, 제어부(200)는 고온에서 리셋 최저 전압을 상온에서의 리셋 최저 전압 레벨보다 높은 전압 레벨로 설정한다.
반면, 검출된 플라즈마 표시 패널의 온도가 기준 온도 미만인 경우, 즉 플라즈마 표시 장치의 온도가 상온인 경우에 일반 제어 신호를 출력한다(S240). 즉, 제어부(200)는 리셋 최저 전압을 일반적인 상온에서 정상적인 리셋 방전이 발생할 수 있는 전압 레벨로 설정한다.
그러면, 온도에 따라 제어부(200)로부터 출력된 제어 신호는 주사 전극 구동부(400)에 입력되어 Y 전극에 인가되는 리셋 하강 파형을 제어한다(S250).
한편, 도 2에서 설정된 기준 온도는 제어부(200)에서 일반 제어 신호가 출력되었을 때, 구동부의 소자의 특성 변동으로 인해 리셋 하강 파형의 기울기가 급해지거나 벽 전하 활동이 활발해져서 벽 전하가 너무 많이 소거되어 어드레싱 동작이 적절하게 이루어지지 않게 되는 온도이다. 이와 같은 기준 온도는 실험적인 방법을 통해 구할 수 있으며, 이에 대한 구체적인 방법은 당업자가 용이하게 알 수 있으므로 이에 대한 자세한 설명은 생략하기로 한다.
다음으로, 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 알아본다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 또한, 도 4는 본 발명의 실시예에 따른 플라즈마 표시 패널의 온도에 따라 리셋 최저 전압이 변화된 구동 파형을 나타내는 도면이다.
아래에서는 편의상 하나의 방전 셀을 형성하는 주사 전극(이하, "Y 전극"이라 함), 유지 전극(이하, "X 전극"이라 함) 및 어드레스 전극(이하, "A 전극"이라 함)에 인가되는 구동 파형에 대해서만 설명한다. 또한, 도 3 및 도 4에서 나타낸 바와 같이 하나의 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어지며, 리셋 기간은 상승기간 및 하강기간으로 이루어진다.
먼저, 도 3에서 나타낸 바와 같이 리셋 기간의 상승기간에서는 A 전극 및 X 전극을 기준 전압(도 3에서는 0V)으로 유지한 상태에서 Y 전극에 전압을 Vs 전압에서 Vset 전압(리셋 최고 전압)까지 점진적으로 증가시키는 상승 파형을 인가한다. 이때, 도 3에서는 Y 전극의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 이때, 리셋 기간에서는 모든 방전 셀이 초기화하여야 하므로 Vset 전압은 모든 조건의 방전 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한 Vs 전압은 일반적으로 유지 기간에서 Y 전극에 인가되는 전압과 동일한 전압이며 Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다.
이어서, 리셋 기간의 하강기간에서는 A 전극 및 X 전극을 각각 기준 전압 및 Ve 전압으로 바이어스 한 상태에서, Y 전극의 전압을 Vs 전압에서 Vnf 전압(리셋 최저 전압)까지 점진적으로 감소시키는 하강 파형을 인가한다. 그러면 Y 전극의 전압이 감소하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 약 방전이 일어나면서 Y 전극에 형성된 (-) 벽 전하와 X 전극 및 A 전극에 형성된 (+) 벽 전하가 소거된다. 일반적으로 Vnf 전압의 크기는 Y 전극과 X 전극 사이의 방전 개시 전압 근처로 설정된다. 그러면 Y 전극과 X 전극 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 발생하지 않은 방전 셀이 유지 기간에서 오방전(Y 전극과 X 전극 사이의 오방전을 말함)하는 것을 방지할 수 있다. 또한, A 전극은 기준 전압으로 유지되어 있으므로 Vnf 전압의 레벨에 의해 Y 전극과 A 전극 사이의 벽 전압이 결정된다.
다음, 어드레스 기간에서 X 전극에 Ve 전압을 유지한 상태에서, 켜질 셀을 선택하기 위해 Y 전극과 A 전극에 각각 VscL 전압(주사 전압)을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 켜질 셀로 선택되지 않는 Y 전극은 VscL 전압보다 높은 VscH 전압(비주사 전압)으로 바이어스되며, 켜지지 않을 방전 셀의 A 전극에는 기준 전압(도 3에서는, 0V)을 인가한다. 그러면 Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극에 의해 형성되는 셀에서는 어드레스 방전이 일어나 Y 전극에 (+) 벽 전하, A 전극 및 X 전극에 각각 (-) 벽 전하가 형성된다. 이러한 동작을 수행하기 위해, 주사 전극 구동부(400)는 주사 전극(Y1~Yn) 중 주사 펄스가 인가될 Y 전극을 선택한다. 예를 들어, 세로 방향으로 배열된 순서대로 주사 전극을 선택할 수 있다. 그리고 어드레스 구동부(200)는 하 나의 Y 전극이 선택될 때 해당 Y 전극에 의해 형성되는 셀을 통과하는 어드레스 전극(A1~Am) 중 어드레스 펄스가 인가될 어드레스 전극을 선택한다.
구체적으로, 먼저 첫 번째 행의 주사 전극(도 1의 Y1)에 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀을 통과하는 A 전극에 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 Y 전극과 Va 전압이 인가된 A 전극 사이에서 방전이 일어나서, Y 전극에 (+) 벽 전하, A 및 X 전극에 각각 (-) 벽 전하가 형성된다. 그 결과 Y 전극과 X 전극 사이에 Y 전극의 전위가 X 전극의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 Y 전극(도 1의 Y2)에 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀을 형성하는 A 전극에 어드레스 펄스를 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 A 전극과 두 번째 행의 Y 전극에 의해 형성되는 셀에서 어드레스 방전이 일어나서 앞서 설명한 것처럼 셀에 벽 전하가 형성된다. 이와 마찬가지로 나머지 행의 Y 전극에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하면서 켜질 셀을 형성하는 A 전극에 Va 전압의 어드레스 펄스를 인가하여 어드레스 방전을 일으킨다.
이어서, 유지 기간에서는 하이 레벨 전압(Vs)과 로우 레벨 전압(0V)을 가지는 유지방전 펄스를 Y 전극과 X 전극에 반대 위상으로 교대로 인가한다. 그러면 어드레스 기간에서 선택된 방전 셀에서 유지 방전이 발생한다. 여기서, 유지 방전 펄스의 회수는 해당 서브필드의 표시하는 가중치에 대응한다.
한편, 본 발명의 실시예에 따르면 주사 전압(VscL)은 리셋 기간에서 Y 전극에 인가되는 리셋 최종 전압인 Vnf 전압보다 ΔV 전압만큼 낮은 전압이다. 이때, Vnf 전압보다 주사 전압(VscL)을 낮게 설정함으로써 이후 어드레스 기간에서 저방전을 방지할 수 있다.
구체적으로, 리셋 기간에서 최종 전압인 Vnf 전압이 Y 전극에 인가되었을 때, A 전극과 Y 전극 사이의 벽 전압(Vway)과 A 전극과 Y 전극 사이의 외부 인가 전압(Vnf)의 합은 A 전극과 Y 전극 사이의 방전 개시 전압(Vfay)이 된다. 이때, 어드레스 기간에서 켜질 셀로 선택되지 않는 셀의 A 전극에 0V가 인가되고 Y 전극에 주사 전압(VscL)이 인가되는 경우에 A 전극과 Y 전극 사이에는 방전 개시 전압(Vfay)보다 높은 전압이 형성되므로 방전이 일어날 수 있다. 그러나 일반적으로 이 경우에는 방전 지연 시간이 주사 펄스의 폭보다 길어서 방전이 일어나지 않는다.
반면, 켜질 셀의 A 전극에 Va 전압이 인가되고 Y 전극에 주사 전압(VscL)이 인가되는 경우에는 A 전극과 Y 전극 사이에 방전 개시 전압(Vfay)보다 높은 전압이 형성되어, 방전 지연 시간이 주사 펄스의 폭과 어드레스 펄스 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, 일반적으로 Vnf 전압과 동일한 주사 전압이 Y 전극에 인가되는 경우에도 A 전극과 Y 전극 사이에 Vfay 전압보다 높은 전압이 형성되어 방전이 일어날 수 있다.
그런데, 본 발명의 실시예와 같이 Vnf 전압보다 ΔV 전압만큼 낮은 VscL 전압을 Y 전극에 인가하는 경우에는 A 전극과 Y 전극 사이의 전압 차가 더욱 커져 방전 지연 시간이 더욱 줄어들게 된다. 이를 통해 어드레스 방전이 더욱 잘 일어나게 되어 저방전을 방지할 수 있다. 즉, 본 발명의 실시예에서는 상온에서 리셋 기간의 최종 전압인 Vnf 전압보다 ΔV 전압만큼 낮은 VscL 전압을 Y 전극에 인가하여 상온에서의 저방전을 방지한다. 이때, 도 3에서 나타낸 ΔV 전압은 상온에서 일반 제어 신호에 따라 인가되는 전압을 나타내었다.
한편, 플라즈마 표시 장치의 온도가 상온보다 높은 고온이 될 경우에는 리셋 기간의 하강기간에서 주사 전극의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 하강시키는 기울기가 급해지게 된다. 이는, 고온에서는 주사 전극 구동부(400)의 구동 회로에서 주사 전극에 Vnf 전압까지 하강되는 전압을 인가하는 경로를 형성하는 트랜지스터의 특성(예를 들어, 문턱 전압 등)이 변하기 때문이다. 뿐만 아니라, 리셋 하강기간에서 Y 전극에 인가되는 램프 파형을 생성하는 램프 회로에서 커패시터 등의 소자의 특성이 변하게 되기 때문이다. 또한, 고온에서는 플라즈마 표시 패널 내의 벽 전하들의 활동이 활성화 되어 리셋 기간의 하강기간에서 더 많은 벽 전하가 소거된다. 따라서, 고온에서 Y 전극의 전압을 도 3에서 나타낸 바와 같은 상온 기준의 Vnf 전압까지 하강 시킬 경우 상온에서 보다 상대적으로 많은 양의 벽 전하가 소거되어 이후 어드레스 기간에서 어드레싱 동작이 제대로 수행되지 못할 수 있다.
따라서, 도 4에서 나타낸 바와 같이, 본 발명의 실시예에서는 플라즈마 표시 장치의 온도를 검출하여 검출된 온도에 따라 자동으로 ΔV 전압을 조절하여 고온에서의 저방전을 방지한다. 즉, 도 2에서 설명한 바와 같이 플라즈마 표시 패널(100)의 온도가 기준 온도보다 높은 고온으로 검출되는 경우 제어부(200)의 제어에 따라 도 4와 같은 리셋 전압이 인가된다.
이하, 도 4에서는 설명의 편의상 도 3과 동일한 구동 파형인 어드레스 기간 및 유지 기간에 대한 설명은 생략하기로 한다.
구체적으로, 도 4에서 나타낸 바와 같이 리셋 기간의 상승기간에서는 A 전극 및 X 전극을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 Y 전극의 전압을 Vs 전압에서 Vset 전압(리셋 최고 전압)까지 점진적으로 증가시키는 상승 파형을 인가한다. 그러면, Y 전극의 전압이 증가하는 중에 Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극에는 (-) 벽 전하가 형성되고 X 및 A 전극에는 (+) 벽 전하가 형성된다. 이때, 리셋 기간에서는 모든 방전 셀이 초기화하여야 하므로 Vset 전압은 모든 조건의 방전 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한 Vs 전압은 일반적으로 유지 기간에서 Y 전극에 인가되는 전압과 동일한 전압이며 Y 전극과 X 전극 사이의 방전 개시 전압보다 낮은 전압이다.
이어서, 리셋 기간의 하강기간에서는 A 전극 및 X 전극을 각각 기준 전압 및 Ve 전압으로 바이어스 한 상태에서, Y 전극의 전압을 Vs 전압에서 Vnf' 전압(리셋 최저 전압)까지 점진적으로 감소시키는 리셋 하강 파형(②)을 인가한다.
그러면 실제적으로 도 4에서 나타낸 바와 같이 일반적인 상온에서 인가되는 리셋 하강 파형(①)보다 기울기가 큰 리셋 하강 파형(②)이 Y 전극에 인가된다. 즉, 고온에서는 일반적인 상온에서 리셋 하강기간에서 Y 전극의 전압을 Vnf 전압을 인가할 때보다 Y 전극에 인가되는 리셋 하강 파형의 기울기가 커지게 된다. 따라서, 본 발명의 실시예에서는 고온에서 Y 전극의 전압을 Vnf 전압보다 높은 전압인 Vnf' 전압까지만 하강시켜 Y 전극에 형성되는 벽 전하가 과도하게 소거되는 것을 방지한다. 이와 같이 하기 위해서, 본 발명의 실시예에서는 ΔV 전압보다 절대값이 큰 ΔV' 전압을 생성하여 리셋 기간의 하강기간에서 Y 전극에 인가한다.
아래에서는 도 5 내지 도 9를 참고로 하여 본 발명의 실시예에 따른 온도에 따라 ΔV 전압을 자동으로 변화시키는 구동 회로 및 그 방법에 대해서 설명한다.
도 5는 본 발명의 실시예에 따른 주사 전극 구동부를 나타내는 도면이다.
도 5에 나타낸 바와 같이 주사 전극 구동부(400)는 복수의 스캔 IC((410), ΔV 전압 생성기(420), 트랜지스터(Yfr, Yscl) 및 기타 Y 전극 구동 회로(430)를 포함한다. 도 5에서는 각 트랜지스터를 n채널 전계 효과 트랜지스터, 특히 NMOS(n- channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터에는 소스에서 드레인 방향으로 바디 다이오드가 형성되어 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터로 사용될 수도 있다. 또한, 도 5에서는 트랜지스터를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수도 있다.
복수의 스캔 IC(410)는 각각 트랜지스터(YH) 및 트랜지스터(YL)를 포함하며, 각각 Ta 단자와 Tb 단자를 가진다. 여기서, 각 트랜지스터(YH)의 드레인은 Ta 단자에 연결되며 각 트랜지스터 소자(YL)의 소스는 Tb 단자에 연결된다. 각 트랜지스터(YH)의 소스와 각 트랜지스터(YL)의 드레인은 서로 연결되어 있으며, 그 각 접점은 각각 주사 전극(Y1~Yn)에 연결된다. 그리고 Ta 단자에는 전원(VscH)으로부터 VscH 전압이 인가된다. 그리고 트랜지스터(Yscl)의 드레인은 복수의 스캔 IC(410)의 Tb 단자에 연결되며 소스는 VscL 전압을 공급하는 전원(VscL)에 연결된다.
ΔV 전압 생성기(420)는 Tb 단자와 트랜지스터(Yfr)의 드레인 사이에 연결되며, 트랜지스터(Yfr)의 소스는 VscL 전압을 공급하는 전원(VscL)에 연결된다. 여기서, 트랜지스터(Yfr)의 게이트에는 Y 전극의 전압을 점진적으로 하강시키기 위한 램프 회로가 연결되어 있다. 이처럼, 트랜지스터(Yfr)을 통해 Y 전극의 전압을 점진적으로 하강시키는 방법에 대해서는 당업자라면 쉽게 알 수 있으므로 이하 구체적 설명은 생략한다. 그리고 본 발명의 실시예에 따른 ΔV 전압 생성기(420)는 별도의 전원의 추가 없이 도 4에 나타낸 ΔV(즉, Vnf-VscL) 전압을 발생시킨다. ΔV 전압 생성기(420)의 구체적인 구성에 대해서는 아래의 도 6 내지 도 9에서 구체적으로 설명한다.
한편, 기타 Y 전극 구동 회로(430)는 Tb 단자를 통해 Y 전극에 연결되어 있으며, Y 전극에 인가되는 각종 기타 구동 파형(리셋 기간의 상승 파형, 유지 방전 펄스 등)을 생성한다. 또한, 기타 Y 전극 구동 회로(430)와 더불어 어드레스 기간에서 Y 전극에 비주사 전압(VscH)을 인가하기 위한 구동 회로(미도시)의 구체적인 구성은 본 발명과 직접적으로 관계가 없으므로 자세한 설명은 생략한다.
리셋 기간의 하강기간에서는 트랜지스터(Yfr)와 복수의 스캔 IC(410)의 각트랜지스터(YL)가 턴온되며, ΔV 전압 생성기(420)에 의해 Y 전극의 전압이 Vnf(즉, VscL+ΔV)전압까지 점진적으로 하강한다. 즉, 트랜지스터(Yfr)의 턴온 시 Y 전극의 전압은 VscL 전압에 ΔV 전압 생성기(420)에서 생성되는 ΔV 전압만큼이 더해져 Vnf(즉, VscL+ΔV)전압까지 점진적으로 하강한다.
그리고 어드레스 기간에서는 트랜지스터(Yscl)가 턴온되고 선택될 주사 전극에 대응하는 스캔 IC의 트랜지스터(YL)가 턴온되어, 해당 Y 전극에만 주사 전압(VscL)이 인가된다. 이때, 선택되지 않는 Y 전극에 대응하는 스캔 IC는 트랜지스터(YH)가 턴온되어 선택되지 않는 Y 전극에는 VscH 전압이 인가된다.
이하에서는 ΔV 전압차를 발생시키는 ΔV 전압 생성기(420)의 다양한의 실시예에 대해서 도 6 내지 도 9를 참조하여 설명하도록 한다. 이때, 도 6, 도 8 및 도 9에서는 ΔV 전압 생성기를 각각 ΔV 전압 생성기(420a), ΔV 전압 생성기(420b), ΔV 전압 생성기(420c)의 도면 부호를 사용하여 나타내었으며, 이는 각각 다른 스위치 소자로 구성되었으나 모두 주사 전극에 인가될 ΔV 전압을 생성하는 전압 생성기의 실시예를 나타내는 것이다.
도 6은 본 발명의 일 실시예에 따른 ΔV 전압 생성기를 나타내는 도면이다. 그리고 도 7a 내지 7c는 각각 도 6의 ΔV 전압 생성기에서 적어도 하나의 저항이 가변 저항으로 구성된 경우를 나타내는 도면이다.
도 6에 나타낸 바와 같이, ΔV 전압 생성기(420a)는 트랜지스터(Q1) 및 저항(R1, R2)를 포함한다. 여기서 트랜지스터(Q1)는 바이폴라 트랜지스터이다.
트랜지스터(Q1)의 컬렉터는 복수의 스캔 IC(410)의 Tb단자에 연결되고 에미터는 트랜지스터(Yfr)의 드레인에 연결된다. 그리고 저항(R1)의 일단은 트랜지스 터(Q1)의 컬렉터(즉, Tb단자)에 연결되며 타단은 트랜지스터(Q1)의 베이스에 연결된다. 저항(R2)의 일단은 트랜지스터(Q1)의 베이스에 연결되며 타단은 트랜지스터(Q1)의 에미터에 연결된다. 그리고 저항(R1)과 저항(R2)는 서로 연결되며, 그 접점이 트랜지스터(Q1)의 베이스에 연결된다.
이때, 전류(Io)가 적은 때는 트랜지스터(Q1)이 오프가 되어, 전류(Io)는 저항(R1, R2)로만 흐르게 된다. 그러나 전류(Io)가 트랜지스터(Q1)을 턴온시킬 수 있은 만큼이 된 경우에는, 전류(Io)는 저항(R1, R1)뿐만 아니라 트랜지스터(Q1)로도 흐르게 된다. 이때 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE)는 아래의 수학식 1과 같이 된다.
VCE = I1*R1 + I2*R2
수학식 1에서 트랜지스터(Q1)의 베이스 전류를 무시할 경우, I1과 I2의 값은 거의 동일해진다. 그리고 전류(I2)는 VBE/R2 가 된다. 따라서, 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE)는 아래의 수학식 2와 같이 된다.
VCE = (1 + R1/R2) * VBE
여기서, 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE)는 ΔV 전압 생성기(410a)에 의해 생성되는 ΔV 전압이다. 수학식 2을 참조하면, 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE=ΔV)은 저항(R1, R2)의 크기의 비를 조절하면 트랜지스터(Q1)의 베이스-에미터 전압(VBE )에 비례하여 원하는 값으로 설정된다.
즉, 본 발명의 실시예에 따른 ΔV 전압 생성기(410a)에 의해 수학식 2와 같은 ΔV 값을 생성할 수 있다. 이때, ΔV 값은 저항(R1, R2)의 크기 및 트랜지스터(Q1)의 베이스-에미터 전압(VBE) 값에 의해 정해진다. 따라서, 트랜지스터(Q1)의 베이스-에미터 전압(VBE) 값이 트랜지스터(Q1)의 소자 특성에 의해 미리 정해진 값인 경우에 저항(R1, R2)를 값을 변경하여 원하고자 하는 ΔV 값을 설정할 수 있다.
그러기 위해서, 본 발명의 일 실시예에서는 도 6에서 나타낸 바와 같이 저항(R1, R2) 중 적어도 하나의 저항을 고정 저항이 아닌 가변 저항으로 사용한다. 도 6에서는 저항(R1)을 가변 저항으로 나타내었다. 여기서, 저항(R1)은 제어부(200)의 제어 신호에 따라 저항값이 변하는 가변 저항(예를 들어, 디지털 저항)이다. 즉, 제어 신호에 따라 저항(R1)의 저항값이 변하게 함으로써 플라즈마 표시 장치의 온도가 고온일 때 ΔV 값을 원하는 값으로 조절할 수 있다.
이때, 본 발명의 실시예에 따른 제어부(200)는 온도 검출부(600)로부터 검출된 플라즈마 표시 장치의 온도를 설정된 기준 온도와 비교하여 검출된 온도가 기준 온도 이상인 경우 고온으로 판단한다. 그런 후, 제어부(200)는 플라즈마 표시 장치의 온도가 고온일 때 ΔV 전압 생성기(410a)의 저항(R1)의 값을 설정하는 제어 신호를 ΔV 전압 생성기(410a)에 출력한다. 이때, 저항(R1)의 값은 일반적인 상온에서 설정되었던 저항값보다 상대적으로 커지는 값으로 설정될 수 있다.
또한, 도 6에서는 저항(R1)만을 자동 가변 저항으로 나타내었으나, 도 7a 내지 도 7c에 나타낸 바와 같이 저항(R1, R2) 중 적어도 하나의 저항을 자동 가변 저항으로 구성할 수 있다.
구체적으로, 플라즈마 표시 장치의 온도가 고온일 때 ΔV 전압 생성기(410a)의 저항(R1)의 값은 플라즈마 표시 장치의 온도가 상온일 때의 저항값보다 크게 설정된다. 즉, 앞서 설명한 수학식 2를 참조하면 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE=ΔV)은 저항(R1, R2) 중 저항(R1)의 저항값이 클 경우 커지게 된다. 따라서, 도 7a에 나타낸 바와 같이 저항(R1)이 가변 저항인 경우 저항(R1)의 값을 상온에서보다 커지도록 가변시켜 ΔV 전압이 커지도록 한다. 마찬가지 방식으로, 도 7b 및 도 7c에 나타낸 ΔV 전압 생성기(410a)에서도 플라즈마 표시 장치의 온도가 고온일 때 컬렉터-에미터 전압(VCE=ΔV)값이 커지도록 저항(R1, R2)의 비율을 조절하여 ΔV 전압을 원하는 값으로 설정할 수 있다. 이때, 저항(R1, R2)의 비율은 각각 제어부(200)의 제어신호에 따라 저항(R1, R2) 중 적어도 하나의 저항의 값을 제어하여 조절할 수 있다. 여기서, 저항(R1, R2)의 비율은 저항(R2)에 대한 저항(R1)의 상대적 크기로서 플라즈마 표시 장치의 온도가 상온인 경우의 비율보다 큰 값을 가진다.
이와 같이, 플라즈마 표시 장치의 온도가 고온인 경우 제어부(200)로부터 전송된 제어 신호에 따라 저항(R1, R2) 중 적어도 하나의 저항값을 조절하여 ΔV 전압이 상온에서보다 커지도록 설정할 수 있다. 따라서, 리셋 기간의 하강기간에서 벽 전하가 덜 지워지도록 제어하여 어드레스 기간에 적절한 어드레싱 동작을 수행할 수 있다. 즉, 저방전을 방지할 수 있다.
한편, 본 발명의 일 실시예에서는 트랜지스터(Q1)이 바이폴라 트랜지스터인 경우에 대해서 설명하였지만, 이를 모스 전계 효과 트랜지스터(Metal-Oxide Seminconductor Field Effect Transistor, 이하 'MOSFET'이라 함) 또는 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, 이하 'IGBT'라 함)로 대체할 수 있다. 이하, 도 8 및 도 9에서 이에 대해서 알아본다.
도 8은 본 발명의 다른 실시예에 따른 ΔV 전압 생성기(420b)를 나타내는 도면이다.
도 8에 나타낸 바와 같이 본 발명의 다른 실시예에 따른 ΔV 전압 생성기(420b)는 트랜지스터(M1)가 MOSFET으로 변경된 것을 제외하고 도 6에서 설명한 본 발명의 일 실시예와 동일하므로 이하 중복되는 설명은 생략한다.
본 발명의 다른 실시예에 따른 ΔV 전압 생성기(420b)는 일 실시예와 달리 트랜지스터(M1)이 MOSFET이므로 대체되었으므로, ΔV 전압인 트랜지스터(M1)의 드레인-소스 전압(VDS)은 아래의 수학식 3과 같이 된다.
VDS = (1 + R1/R2) * VGS
수학식 3에서 VGS는 트랜지스터(M1)의 게이트-소스 전압이다. 수학식 3에 나타낸 바와 같이 트랜지스터(M1)이 MOSFET인 경우에는 수학식 2에서 트랜지스터(Q1) 의 베이스-에미터 전압(VBE)이 트랜지스터(M1)의 게이트-소스 전압(VGS)로 대체되었다.
이와 같이 본 발명의 다른 실시예에 따른 ΔV 전압 생성기(420b)에서도 수학식 3에 나타낸 바와 같이 트랜지스터(M1)의 게이트-소스 전압(VGS)과 저항(R1, R2)의 값에 의해 ΔV 값이 조정된다.
그리고 본 발명의 다른 실시예에 따른 ΔV 전압 생성기(420b)에서도 일 실시예와 같이 저항(R1, R2) 중 적어도 하나의 저항을 제어부(200)의 제어신호에 따라 저항값이 변하는 가변 저항으로 구성한다. 즉, ΔV 전압 생성기(420b)는 플라즈마 표시 장치의 온도가 고온일 경우 제어부(200)로부터 제어신호를 받아 저항(R1, R2) 중 적어도 하나의 저항값을 조절하여 ΔV 전압이 커지도록 가변시킬 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 ΔV 전압 생성기(420c)를 나타내는 도면이다.
도 9에 나타낸 바와 같이 본 발명의 또 다른 실시예에 따른 ΔV 전압 생성기(420c)는 트랜지스터(Z1)가 IGBT로 변경된 것을 제외하고 도 6에서 설명한 본 발명의 일 실시예와 동일하므로 이하 중복되는 설명은 생략한다.
본 발명의 또 다른 실시예에 따른 ΔV 전압 생성기(420c)는 일 실시예와 달리 트랜지스터(Z1)이 IGBT로 대체되었으므로, ΔV 전압인 트랜지스터(Z1)의 컬렉터-에미터 전압(VCE)은 아래의 수학식 4와 같이 된다.
VCE = (1 + R1/R2) * VGE
수학식 3에서 VGE는 트랜지스터(Z1)의 게이트-에미터 전압이다. 수학식 4에 나타낸 바와 같이 트랜지스터(Z1)이 IGBT인 경우에는 수학식 2에서 트랜지스터(Q1)의 베이스-에미터 전압(VBE)이 트랜지스터(Z1)의 게이트-에미터 전압(VGE)으로 대체되었다.
이와 같이 본 발명의 또 다른 실시예에 따른 ΔV 전압 생성기(420c)에서도 수학식 4에 나타낸 바와 같이 트랜지스터(Z1)의 게이트-에미터 전압(VGE)과 저항(R1, R2)의 값에 의해 ΔV 값이 조정된다.
그리고 본 발명의 또 다른 실시예에 따른 ΔV 전압 생성기(420c)에서도 일 실시예와 같이 저항(R1, R2) 중 적어도 하나의 저항을 제어부(200)의 제어신호에 따라 저항값이 변하는 가변 저항으로 구성할 수 있다. 즉, ΔV 전압 생성기(420c)는 플라즈마 표시 장치의 온도가 고온일 경우 제어부(200)로부터 제어신호를 받아 저항(R1, R2) 중 적어도 하나의 저항값을 조절하여 ΔV 전압이 커지도록 가변시킬 수 있다.
또한, 이와 같이 본 발명의 각 실시예에 따른 ΔV 전압 생성기(420a, 420b, 420c)를 통해 ΔV 전압인 정전압을 생성함으로써 하나의 전원(VscL)을 이용하여 리셋 최저 전압(예를 들어, Vnf 전압)을 생성할 수 있다.
한편, 본 발명의 각 실시예에서는 트랜지스터(Q1)의 베이스-에미터 전 압(VBE), 트랜지스터(M1)의 게이트-소스 전압(VGS) 및 트랜지스터(Z1)의 게이트-에미터 전압(VGE)이 고정된 값이라 가정하였다. 그러나 일반적으로 트랜지스터(Q1)의 베이스-에미터 전압(VBE), 트랜지스터(M1)의 게이트-소스 전압(VGS) 및 트랜지스터(Z1)의 게이트-에미터 전K압(VGE)은 온도가 증가할수록 작아지는 특성을 가진다. 이때에도, 수학식 2, 3 및 4을 참조하여 플라즈마 표시 장치의 온도가 고온인 경우 ΔV 전압 생성기(420a, 420b, 420c)의 각각의 저항값의 비율을 조절하여 ΔV 값이 커지도록 설정할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성을 나타내는 도면이다.
도 2는 도 1에 도시한 제어부의 동작을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 플라즈마 표시 패널의 온도에 따라 리셋 최저 전압이 변화된 구동 파형을 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 주사 전극 구동부를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 ΔV 전압 생성기를 나타내는 도면이다.
도 7a 내지 7c는 각각 도 6의 ΔV 전압 생성기에서 적어도 하나의 저항이 가변 저항으로 구성된 경우를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 ΔV 전압 생성기를 나타내는 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 ΔV 전압 생성기를 나타내는 도면이다.

Claims (12)

  1. 복수의 제1 및 제2 전극을 포함하는 플라즈마 표시 패널;
    상기 플라즈마 표시 패널의 온도를 검출하는 온도 검출부;
    한 프레임을 각각 가중치를 갖는 복수의 서브필드로 나누고, 상기 복수의 서브필드가 각각 리셋 기간, 어드레스 기간 및 유지 기간으로 나누어 구동되도록 제어하는 제어부; 및
    상기 제어부의 제어에 따라 상기 리셋 기간에서 상기 복수의 제1 전극의 전압을 리셋 최고 전압까지 점진적으로 상승 시킨 후 리셋 최저 전압까지 점진적으로 하강 시키고, 상기 어드레스 기간에서 상기 복수의 제1 전극 중 켜질 셀을 형성하는 제1 전극에 주사 전압을 인가하는 구동부를 포함하고,
    상기 제어부는,
    상기 온도 검출부에서 검출된 온도가 기준 온도 미만인 경우 상기 리셋 최저 전압과 상기 주사 전압 간의 전압 차를 제1 전압이 되도록 제어하고,
    상기 온도 검출부에서 검출된 온도가 상기 기준 온도 이상인 경우 상기 리셋 최저 전압과 상기 주사 전압 간의 전압 차를 상기 제1 전압보다 큰 제2 전압이 되도록 제어하며,
    상기 구동부는,
    상기 복수의 제1 전극에 주사 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제1 스위치;
    상기 제1 전극과 상기 제1 스위치의 제어 전극 사이에 전기적으로 연결되는 적어도 하나의 제1 저항; 및
    상기 제1 스위치의 제어 전극과 상기 제1 전원 사이에 전기적으로 연결되는 적어도 하나의 제2 저항을 포함하며,
    상기 제1 및 제2 저항 중 적어도 하나의 저항은, 상기 온도 검출부에서 검출된 온도에 따른 상기 제어부의 제어에 의해 저항값이 변하는 가변저항이며,
    상기 제1 저항과 상기 제1 전극의 접점에 의해 상기 리셋 최저 전압이 공급되는
    플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 리셋 최저 전압은 상기 주사 전압 이상의 전압 레벨을 가지는 플라즈마 표시 장치.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    상기 검출된 온도가 기준 온도 미만인 경우 상기 리셋 최저 전압과 상기 주사 전압 간의 전압 차를 제1 전압이 되도록 상기 제1 및 제2 저항의 저항값을 설정하고,
    상기 검출된 온도가 상기 기준 온도 이상인 경우 상기 리셋 최저 전압과 상기 주사 전압 간의 전압 차를 상기 제1 전압보다 큰 제2 전압이 되도록 상기 제1 및 제2 저항의 저항값을 설정하는 플라즈마 표시 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 제어부는,
    상기 검출된 온도가 상기 기준 온도 이상인 경우, 상기 제2 저항에 대한 상기 제1 저항의 상대적 크기가 상기 검출된 온도가 상기 기준 온도 미만인 경우에서보다 커지도록 설정하는 제어 신호를 출력하는 플라즈마 표시 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 스위치는 바이폴라 트랜지스터, 모스 전계 효과 트랜지스터 및 절연 게이트 바이폴라 스위치 중 하나인 플라즈마 표시 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 구동부는,
    상기 제1 스위치와 상기 제1 전원 사이에 전기적으로 연결되는 제2 스위치를 더 포함하며,
    상기 제2 스위치의 턴온에 의해 리셋 기간에서 상기 제1 전극의 전압이 리셋 최저 전압까지 점진적으로 하강하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 제1 전극과 상기 제1 전원 사이에 전기적으로 연결되는 제3 스위치를 더 포함하며,
    상기 제3 스위치의 턴온에 의해 상기 제1 전극에 상기 주사 전압이 인가되는 플라즈마 표시 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020070077752A 2007-08-02 2007-08-02 플라즈마 표시 장치 및 그 전압 생성기 KR100879287B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070077752A KR100879287B1 (ko) 2007-08-02 2007-08-02 플라즈마 표시 장치 및 그 전압 생성기
US12/171,501 US8093818B2 (en) 2007-08-02 2008-07-11 Plasma display and voltage generator thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070077752A KR100879287B1 (ko) 2007-08-02 2007-08-02 플라즈마 표시 장치 및 그 전압 생성기

Publications (1)

Publication Number Publication Date
KR100879287B1 true KR100879287B1 (ko) 2009-01-16

Family

ID=40337455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070077752A KR100879287B1 (ko) 2007-08-02 2007-08-02 플라즈마 표시 장치 및 그 전압 생성기

Country Status (2)

Country Link
US (1) US8093818B2 (ko)
KR (1) KR100879287B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943947B1 (ko) * 2008-01-09 2010-02-26 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884537B1 (ko) * 2007-10-04 2009-02-18 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031359A (ko) * 2001-10-15 2003-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로
KR20050012467A (ko) * 2003-07-25 2005-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050036229A (ko) * 2003-10-15 2005-04-20 삼성에스디아이 주식회사 보호 회로를 구비한 플라즈마 디스플레이 패널의 어드레스구동 회로
KR100708862B1 (ko) * 2005-12-30 2007-04-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW502235B (en) * 2001-05-24 2002-09-11 Acer Display Tech Inc Drive circuit and its drive method or address electrode of plasma display
KR100499101B1 (ko) * 2003-11-04 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005234305A (ja) * 2004-02-20 2005-09-02 Fujitsu Hitachi Plasma Display Ltd 容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置
US7471264B2 (en) * 2004-04-15 2008-12-30 Panasonic Corporation Plasma display panel driver and plasma display
KR100551008B1 (ko) * 2004-05-20 2006-02-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그의 구동 방법
KR100599696B1 (ko) * 2005-05-25 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
US7733304B2 (en) * 2005-08-02 2010-06-08 Samsung Sdi Co., Ltd. Plasma display and plasma display driver and method of driving plasma display
KR100627415B1 (ko) 2005-10-18 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
KR100830977B1 (ko) 2006-09-11 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 발생기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031359A (ko) * 2001-10-15 2003-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로
KR20050012467A (ko) * 2003-07-25 2005-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050036229A (ko) * 2003-10-15 2005-04-20 삼성에스디아이 주식회사 보호 회로를 구비한 플라즈마 디스플레이 패널의 어드레스구동 회로
KR100708862B1 (ko) * 2005-12-30 2007-04-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943947B1 (ko) * 2008-01-09 2010-02-26 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Also Published As

Publication number Publication date
US20090033232A1 (en) 2009-02-05
US8093818B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
US20110043507A1 (en) Plasma display device and method of driving the same
KR100879287B1 (ko) 플라즈마 표시 장치 및 그 전압 생성기
KR100627415B1 (ko) 플라즈마 표시 장치 및 그 전원 장치
KR100830977B1 (ko) 플라즈마 표시 장치 및 그 전압 발생기
KR100823512B1 (ko) 플라즈마 표시 장치 및 그 전압 발생기
KR100943947B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100884537B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100839424B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823481B1 (ko) 플라즈마 표시 장치 및 그 전압 생성기
KR100863966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20100277464A1 (en) Plasma display device and driving method thereof
KR100869809B1 (ko) 플라즈마 표시 장치
KR100831018B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100879288B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US20130120345A1 (en) Plasma display and driving method thereof
KR20080028159A (ko) 플라즈마 표시 장치 및 이의 구동 방법
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20080054229A (ko) 플라즈마 표시 장치 및 이의 구동방법
KR100814824B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814829B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100823493B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100670149B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee