KR100943947B1 - 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 장치와 구동 방법 Download PDF

Info

Publication number
KR100943947B1
KR100943947B1 KR1020080002556A KR20080002556A KR100943947B1 KR 100943947 B1 KR100943947 B1 KR 100943947B1 KR 1020080002556 A KR1020080002556 A KR 1020080002556A KR 20080002556 A KR20080002556 A KR 20080002556A KR 100943947 B1 KR100943947 B1 KR 100943947B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
temperature
input terminal
plasma display
Prior art date
Application number
KR1020080002556A
Other languages
English (en)
Other versions
KR20090076543A (ko
Inventor
김정훈
강현
김연경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020080002556A priority Critical patent/KR100943947B1/ko
Priority to US12/204,101 priority patent/US20090174627A1/en
Publication of KR20090076543A publication Critical patent/KR20090076543A/ko
Application granted granted Critical
Publication of KR100943947B1 publication Critical patent/KR100943947B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치 및 그 구동 장치와 구동 방법에서, 리셋 기간의 하강 기간동안 주사 전극에 리셋 최저 전압까지 점진적으로 하강하는 리셋 하강 파형을 인가하고, 어드레스 기간에서 선택되는 주사 전극에 주사 전압을 인가한다. 여기서 리셋 기간의 하강 기간은 주사 전극의 전압이 리셋 최저 전압이 된 순간에 종료되고, 직후에 어드레스 기간이 시작된다. 또한 플라즈마 표시 패널의 온도가 고온인 경우에는, 상온인 경우에 비해, 리셋 최저 전압과 주사 전압 사이의 전압차가 크게 설정된다. 즉 리셋 최저 전압의 전압 레벨이 고온인 경우에 더 높게 설정된다. 이와 같이 하면, 어드레스 기간에서의 저방전을 방지할 수 있다.
PDP, 플라즈마 표시 장치, 오방전, 전압 발생기, 게이트 구동회로

Description

플라즈마 표시 장치 및 그 구동 장치와 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING APPARATUS AND METHOD THEREOF}
본 발명은 플라즈마 표시 장치 및 그 구동 장치와 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치이다. 플라즈마 표시 장치의 표시 패널에는 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀(이하 "셀"이라 함)이 매트릭스(matrix)형태로 배열되어 있다.
이러한 플라즈마 표시 장치는 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다. 리셋 기간은 어드레스 방전을 안정적으로 수행하기 위해 셀의 벽 전하 상태를 초기화하는 기간이며, 어드레스 기간은 복수의 셀 중 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 그리고 유지 기간은 실제로 화상을 표시하기 위해서 켜질 셀에 대해서 유지방전을 수행하는 기간이다.
리셋 기간에서는 주사 전극에 리셋 최저 전압까지 점진적으로 감소하는 리셋 하강 파형을 인가한다. 그리고 어드레스 기간에서는 선택될 주사 전극에 리셋 최저 전압보다 낮은 주사 전압을 인가하고, 주사 전압이 인가되는 주사 전극에 의해 형성된 셀 중에서 선택될 셀을 구성하는 어드레스 전극에 선택적으로 어드레스 전압을 인가하여, 어드레스 방전을 일으킨다.
한편, 플라즈마 표시 장치는 구동에 의해 플라즈마 표시 패널 또는 플라즈마표시 패널에 구동 전압을 인가하는 구동부에서 열이 발생하게 된다. 이와 같이 플라즈마 표시 패널의 온도가 고온으로 상승하게 되면, 벽 전하의 활동이 더욱 활발해져서, 각 전극에 인가한 전압으로 예상되는 것보다 더 크게 방전이 발생될 수 있으므로, 형성되는 벽 전하 또는 소거되는 벽 전하의 양이 예상치에 비해 오차가 크게 발생할 수 있다.
또한 구동부의 온도가 상승하게 되면, 구동부에 포함되는 각 소자들의 특성이 변동하게 된다. 특히 리셋 기간에서 주사 전극에 리셋 하강 파형을 인가하는 램프 스위치의 문턱전압은 온도에 따라 특성이 달라지게 되는데, 고온에서 문턱전압은 낮아지는 특성을 보이는 것이 일반적이다. 이와 같이 램프스위치의 문턱전압이 고온에 의해 낮아지게 되면, 리셋 하강 파형의 기울기가 더욱 급해지게 되므로, 리셋 기간에서 벽 전하의 소거를 위한 방전이 강하게 발생될 수 있다. 이에 따라 콘트라스트가 저하되고, 벽 전하의 상태가 역전되어 저방전이 발생되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 플라즈마 표시 패널의 온도에 관계없이, 저방전을 방지할 수 있는 플라즈마 표시 장치 및 그 구동 장치와 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따르면, 복수의 제1 전극을 포함하는 플라즈마 표시 패널, 외부로부터 입력되는 영상 신호를 상기 플라즈마 표시 패널에서 표시되도록 제어 신호를 생성하는 제어부, 상기 제어부로부터 생성되는 제어신호에 따라 상기 복수의 제1 전극에 구동 전압을 인가하는 구동부 및 상기 플라즈마 표시 패널 또는 상기 구동부의 온도를 감지하는 온도 감지부를 포함하는 플라즈마 표시 장치를 제공한다. 여기서 상기 제어부는, 상기 온도 감지부로부터 전달된 온도가 기준온도 미만이면 리셋 기간의 일부 기간에서 상기 복수의 제1 전극의 전압을 주사전압보다 높은 제1 전압까지 점진적으로 감소시키는 제1 제어신호를 생성하고, 상기 온도 감지부로부터 전달된 온도가 기준온도 이상이면 상기 리셋 기간의 일부 기간에서 상기 복수의 제1 전극의 전압을 상기 제1 전압보다 높은 제2 전압까지 점진적으로 감소시키는 제2 제어신호를 생성한다. 그리고 상기 구동부는, 상기 복수의 제1 전극과, 어드레스 기간에서 상기 주사 전압을 공급하는 제1 전원 사이에 연결되고, 리셋 기간의 일부 기간에서 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시키는 제1 트랜지스터 및 상기 제1 트랜지스터의 제어단자에 연결되며, 상기 리셋 기간의 일부 기간에서 상기 제1 트랜지스터를 턴온시키고, 상기 제어부로부터 상기 제1 제어신호를 수신하면 상기 복수의 제1 전극의 전압이 상기 제1 전압까지 하강한 시점에서 상기 제1 트랜지스터를 턴오프시키고, 상기 제어부로부터 상기 제2 제어신호를 수신하면 상기 복수의 제1 전극의 전압이 상기 제2 전압까지 하강한 시점에서 상기 제1 트랜지스터를 턴오프시키는 게이트 구동회로를 포함한다.
또한 상기 구동부는, 상기 제1 트랜지스터와 상기 제1 전원 사이에 연결되며, 상기 제어부로부터 상기 제1 제어신호를 수신하면 상기 주사 전압과 상기 제1 전압 사이의 전압차에 해당하는 제3 전압을 생성하고, 상기 제어부로부터 상기 제2 제어신호를 수신하면 상기 주사 전압과 상기 제2 전압 사이의 전압차에 해당하는 제4 전압을 생성하는 전압 발생기를 더 포함한다. 이때 상기 전압 발생기는, 상기 제1 트랜지스터의 소스에 제1단이 연결되고 상기 제1 전원에 제2단이 연결되는 제3 트랜지스터, 상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 제1단 사이에 연결되는 적어도 하나의 제1 저항 및 상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 제2단 사이에 연결되는 적어도 하나의 제2 저항을 포함하고, 상기 제1 저항 또는 상기 제2 저항은 상기 제어부에 의해 저항값이 변동하는 가변 저항이다. 또한 상기 제1 저항 또는 상기 제2 저항은, 상기 제어부로부터 상기 제1 제어신호를 수신하면, 상기 제1 저항의 저항값의 상기 제2 저항의 저항값에 대한 비율이 제1 비율이 되도록 저항값이 가변되고, 상기 제어부로부터 상기 제2 제어신호를 수신하면, 상기 제1 저항의 저항값의 상기 제2 저항의 저항값에 대한 비율이 상기 제1 비율보다 큰 제2 비율이 되도록 저항값이 가변된다.
그리고 상기 제1 트랜지스터의 게이트 구동 회로는, 제1 입력단에 상기 복수의 제1 전극이 연결되고, 제2 입력단에 상기 제1 트랜지스터와 상기 전압 발생기의 접점이 연결되며, 상기 제1 입력단에 인가되는 전압과 상기 제2 입력단에 인가된 전압이 동일하지 않으면 출력단을 통해 제1 신호를 출력하고 상기 제1 입력단에 인가되는 전압과 상기 제2 입력단에 인가된 전압이 동일하면 출력단을 통해 상기 제1 신호와 동일하지 않은 제2 신호를 출력하는 비교기 및 제1 입력단에 상기 비교기의 출력단이 연결되고, 제2 입력단에 제어부가 연결되어 상기 제2 입력단에 상기 제어부에서 생성되는 상기 제1 트랜지스터의 제어신호가 인가되고, 상기 출력단으로 상기 제1 입력단과 상기 제2 입력단에 각각 인가되는 신호를 논리곱한 결과를 출력하는 논리소자를 포함한다. 여기서 상기 제1 트랜지스터의 게이트 구동회로는, 상기 제어부로부터 상기 제1 제어신호를 수신하면 상기 비교기의 제2 입력단에 상기 제1 전압이 인가되고, 상기 제어부로부터 상기 제2 제어신호를 수신하면 상기 비교기의 제2 입력단에 상기 제2 전압이 인가된다. 그리고 상기 논리소자의 제1 입력단에 상기 제1 신호가 인가되고, 상기 논리소자의 제2 입력단에 상기 제1 트랜지스터를 턴온시키는 제어신호가 인가되면, 상기 논리소자의 출력단으로 상기 제1 트랜지스터를 턴온시키는 전압을 출력한다. 이때 상기 논리소자의 제1 입력단에 상기 제2 신호가 인가되는 경우 또는 상기 논리소자의 제2 입력단에 상기 제1 트랜지스터를 턴오프시키는 제어신호가 인가되면, 상기 논리소자의 출력단으로 상기 제1 트랜지스터를 턴오프시키는 전압을 출력한다.
상기 구동부는, 상기 제1 전원과 상기 복수의 제1 전극 사이에 연결되고, 상기 어드레스 기간에서 턴온하는 제2 트랜지스터를 더 포함하고, 상기 제1 트랜지스터의 게이트 구동회로에서 상기 논리소자의 제1 입력단에 상기 제2 신호가 인가되 면, 상기 제2 트랜지스터를 턴온시킨다.
또한 본 발명의 다른 특징이 따르면, 복수의 주사 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치는 상기 플라즈마 표시 장치의 온도를 감지하는 온도 감지부, 어드레스 기간에서 상기 복수의 주사 전극 중 선택하고자 하는 주사 전극에 선택적으로 인가되는 주사 전압을 공급하는 제1 전원과 상기 복수의 주사 전극 사이에 연결되는 제1 트랜지스터, 상기 제1 전원과 상기 복수의 주사 전극 사이에 연결되고, 상기 온도 감지부에서 감지된 온도가 기준온도 미만이면, 제1 전압을 생성하고, 상기 온도 감지부에서 감지된 온도가 기준온도 이상이면, 상기 제1 전압보다 높은 제2 전압을 생성하는 전압 발생기, 상기 전압 발생기와 상기 복수의 주사 전극 사이에 연결되고, 상기 온도 감지부에서 감지된 온도가 기준온도 미만이면, 상기 복수의 주사 전극에 상기 주사 전압과 상기 제1 전압의 합에 해당하는 제3 전압까지 점진적으로 하강하는 전압 파형이 인가되도록 동작하고, 상기 온도 감지부에서 감지된 온도가 기준온도 이상이면, 상기 복수의 주사 전극에 상기 주사 전압과 상기 제2 전압의 합에 해당하는 제4 전압까지 점진적으로 하강하는 전압 파형이 인가되도록 동작하는 제2 트랜지스터 및 상기 온도 감지부에서 감지된 온도가 기준온도 미만이면, 상기 복수의 주사 전극의 전압이 상기 제3 전압이 된 때에 상기 제2 트랜지스터의 게이트에 턴오프 제어신호를 인가하고, 상기 온도 감지부에서 감지된 온도가 기준온도 이상이면, 상기 복수의 주사 전극의 전압이 상기 제4 전압이 된 때에 상기 제2 트랜지스터의 게이트에 턴오프 제어 신호를 인가하는 제2 트랜지스터의 게이트 구동 회로를 포함한다.
상기 전압 발생기는, 상기 제2 트랜지스터의 소스에 제1단이 연결되고 상기 제1 전원에 제2단이 연결되는 제3 트랜지스터, 상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 제1단 사이에 연결되는 적어도 하나의 제1 저항 및 상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 제2단 사이에 연결되는 적어도 하나의 제2 저항을 포함하고, 상기 제1 저항 또는 상기 제2 저항은 상기 제어부에서 출력되는 저항 제어 신호에 의해 저항값이 변동하는 가변 저항이다.
그리고 상기 온도 감지부에서 전달된 온도가 기준온도 미만이면, 상기 제1 저항의 상기 제2 저항의 저항값에 대한 비가 제1 비율이 되도록 상기 제1 저항의 저항값과 상기 제2 저항의 저항값이 결정되고, 상기 온도 감지부에서 전달된 온도가 기준온도 이상이면, 상기 제1 저항의 상기 제2 저항의 저항값에 대한 비가 제1 비율보다 큰 제2 비율이 되도록 상기 제1 저항의 저항값과 상기 제2 저항의 저항값이 결정된다.
또한 상기 제3 트랜지스터는 바이폴라 트랜지스터이다.
상기 제2 트랜지스터의 게이트 구동 회로는, 상기 복수의 주사 전극에 연결되는 상기 제2 트랜지스터의 제1단에 제1 입력단이 연결되고, 상기 전압 발생기와 상기 제2 트랜지스터 사이의 접점에 제2 입력단이 연결되며, 상기 제1 입력단에 인가되는 전압이 상기 제2 입력단에 인가되는 전압보다 높으면 하이 레벨의 출력신호를 출력하는 비교기 및 상기 비교기의 출력단에 제1 입력단이 연결되고, 상기 제2 트랜지스터의 턴온-턴오프 제어신호를 출력하는 제어부에 제2 입력단이 연결되며, 상기 제1 입력단과 상기 제2 입력단에 각각 하이 레벨 신호가 인가되는 때에만 하 이 레벨의 출력신호를 출력하는 논리소자를 포함한다. 여기서 상기 비교기의 제1 입력단에 인가되는 전압이 상기 비교기의 제2 입력단에 인가되는 전압보다 낮으면 비교기의 출력단으로 로우 레벨의 출력신호가 출력되고, 상기 논리소자의 출력단으로 로우 레벨의 출력신호가 출력된다. 또한 상기 논리 소자의 출력단으로 로우 레벨의 출력신호가 출력되면, 상기 제1 트랜지스터을 턴온시킨다.
그리고 본 발명의 또다른 특징에 따르면, 복수의 주사 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법은, 상기 플라즈마 표시 장치의 온도를 감지하는 단계; 리셋 기간의 일부 기간에서 상기 복수의 주사 전극에 리셋 최저 전압까지 점진적으로 하강하는 전압 파형을 인가하는 단계; 상기 복수의 주사 전극의 전압이 리셋 최저 전압이 되는 시점에서, 상기 복수의 주사 전극 중 선택하고자 하는 주사 전극에 상기 리셋 최저 전압보다 낮은 제1 전압을 선택적으로 인가하는 단계 및 상기 플라즈마 표시 장치의 온도가 기준 온도 미만이면, 상기 리셋 최저 전압과 상기 제1 전압 사이의 전압차를 제2 전압으로 설정하고, 상기 플라즈마 표시 장치의 온도가 기준 온도 이상이면, 상기 리셋 최저 전압과 상기 제1 전압 사이의 전압차를 상기 제2 전압보다 높은 제3 전압으로 설정하는 단계를 포함한다.
본 발명의 실시예에 따르면, 주사 전극의 전압이 리셋 최저 전압이 된 때에 리셋 기간을 종료시킬 수 있으므로, 리셋 기간에서 벽 전하의 초기화를 적절하게 수행할 수 있다. 또한 플라즈마 표시 패널의 온도에 따라 단순히 두 개의 저항값의 비율을 변동시키는 것을 통해 리셋 최저 전압의 전압 레벨을 가변시킬 수 있다. 따 라서 저방전을 더욱 용이하게 방지할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를들어, 유전체층)에 형성되어, 상기 전극에 축적되는 전하를 말한다. 상기 벽전하는 실제로 전극 자체에 접촉하지 않지만, 이하에서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한, 상기 벽 전압은 벽 전하에 의해서 방전 셀의 벽에 형성되는 전위차를 의미한다.
또한 명세서 전체에서, 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변화 의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V로 간주하고 근사 처리한다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 장치와 구동방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성을 나타낸 도면이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400), 유지 전극 구동부(500) 및 온도 감지부(600)를 포함한다. 플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am)(이하 "A 전극"이라 함), 그리고 행 방향으로 뻗어 있는 복수의 유지 전극(X1-Xn) (이하 "X 전극"이라 함) 및 복수의 주사 전극(Y1-Yn) (이하 "Y 전극"이라 함)을 포함한다. 복수의 Y 전극(Y1-Yn) 및 X 전극(X1-Xn)은 서로 쌍을 이루며 배열되어 있다. 그리고 인접하는 Y 전극(Y1-Yn)과 X 전극(X1-Xn) 및 A 전극(A1-Am)이 교차하는 곳에 방전 셀(12)이 형성된다.
제어부(200)는 외부로부터 영상신호를 수신하여, 하나의 프레임을 각각의 가중치를 가지는 복수의 서브필드로 분할하여 구동시키기 위한, 어드레스 전극 구동 제어 신호, 유지 전극 구동 제어 신호 및 주사 전극 구동 제어 신호를 출력한다. 이때, 제어부(200)는 이하에서 설명하는 온도 감지부(600)로부터 플라즈마 표시 패 널(100)의 온도 및 그 주변 장치의 온도에 대한 정보를 전달받고, 온도 정보에 따라 주사 전극 구동 제어 신호를 출력한다.
어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 신호를 각 A 전극(A1-Am)에 인가한다. 주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가하고, 유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가한다.
온도 감지부(600)는 플라즈마 표시 패널(100)의 온도 및 그 주변 장치의 온도를 감지하여, 제어부(200)로 전달한다. 이하에서, 온도 감지부(600)는 편의상 플라즈마 표시 장치의 온도를 감지하는 것으로 설명하며, 이때 플라즈마 표시 장치의 온도는 플라즈마 표시 장치 중 플라즈마 표시 패널 또는 플라즈마 표시 패널의 주위에 배치된 장치들의 온도를 의미한다. 또한, 온도 감지부(600)는, 온도를 측정할 부분에 온도를 감지할 수 있는 센서를 부착하는 등의 방법을 통해 플라즈마 표시 장치의 온도를 측정할 수 있으며, 이에 대한 구체적인 방법은 당업자가 용이하게 알 수 있으므로, 이에 대한 자세한 설명은 생략한다.
한편, 플라즈마 표시 장치를 구동하면, 플라즈마 표시 패널 및 그 주변의 구동부에서 열이 발생하게 된다. 이에 따라 구동부에 포함되어 있는 반도체 소자들의 특성이 변동되어, 제어부에서 생성되는 제어신호에 따라 구동전압이 발생되지 않게 된다. 예를들면, 리셋 기간의 일부 기간에서 Y 전극에 리셋 최저 전압까지 점진적 으로 하강하는 리셋 하강 파형을 인가하기 위하여, 구동부는 리셋 기간의 일부 기간에서 일정한 전류가 흐르도록 하는 램프 스위치를 포함한다. 여기서 램프 스위치는, 게이트 전압과 소스 전압 사이의 전압차가 문턱 전압이상이 되면 턴온되어 소스와 드레인 사이에 전류가 흐르는 n-채널 전계 효과 트랜지스터로 이용되는 것이 일반적이다. 이때 구동부가 고온이 되면, 램프 스위치의 문턱전압이 변동하게 되어, 리셋 하강 파형의 기울기가 더 급해지게 된다. 이와 같이 되면, 리셋 기간에서 벽 전하의 소거가 적절하게 수행되지 않게 되므로, 본 발명의 실시예에 따른 제어부는 플라즈마 표시 패널 및 그 주변의 장치의 온도에 따라 제어신호를 다르게 생성한다.
도 2는 도 1에 도시한 제어부의 동작을 나타낸 도면이다.
도 2에 도시한 바와 같이, 제어부(200)는, 온도 감지부(600)가 감지한 플라즈마 표시 장치의 온도를 수신하고(S210), 온도 감지부(600)에 의해 감지된 플라즈마 표시 장치의 온도와 기준 온도를 비교한다(S220).
이때, 감지된 플라즈마 표시 장치의 온도가 기준 온도 미만인 경우, 즉 플라즈마 표시 장치의 온도가 상온인 경우에, 제어부(200)는, 리셋 최저 전압을 상온 전압 레벨로 설정하는 일반 제어 신호를 출력한다(S230).
반면, 감지된 플라즈마 표시 장치의 온도가 기준 온도 이상인 경우, 즉 플라즈마 표시 장치가 고온인 경우에, 제어부(200)는, 리셋 최저 전압을 상온 전압 레벨보다 높은 고온 전압 레벨로 설정하는 고온 제어 신호를 출력한다(S240).
이상과 같이, 온도에 따라 제어부(200)로부터 출력된 제어신호는 주사 전극 구동부(400)에 입력되어, Y 전극에 인가되는 리셋 하강 파형을 제어한다(S250).
한편, 도 2에서, '기준 온도'는 제어부(200)에서 일반 제어 신호가 출력되었을 때, 램프 스위치의 문턱 전압을 변동시켜서 리셋 하강 파형의 기울기가 급해지게 되는 플라즈마 표시 패널의 온도로서, 실험적인 방법을 통해 구할 수 있으며, 이에 대한 구체적인 방법은 당업자가 용이하게 알 수 있으므로, 이에 대한 자세한 설명은 생략하기로 한다.
다음, 도 3을 참조하여, 온도 감지부에서 감지된 플라즈마 표시 패널의 온도가 기준 온도 미만인 경우에, 본 발명의 실시예에 따른 구동 파형에 대하여 설명한다.
도 3은 본 발명의 실시예에 따른 도 2에서의 일반제어신호에 의한 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3에 나타낸 바와 같이, 리셋 기간 중 상승 기간에서, A 전극의 전압과 X 전극의 전압을 기준 전압(도 3에서, '0V'으로 도시하고, 이하 '0V 전압'이라 함)으로 유지한 상태에서, Y 전극에 상승 시작 전압(도 3에서, 'dVscH'으로 도시함)에서 리셋 최고 전압(도 3에서, '(dVscH+Vset)'으로 도시함)까지 점진적으로 상승하는 리셋 상승 파형을 인가한다. 여기서 리셋 최고 전압은 각 셀의 벽 전하 상태에 관계없이 모든 방전 셀에서 방전이 일어날 수 있을 정도로 높은 전압으로 설정된다.
이와 같이 상승 기간에서 Y 전극의 전압이 점진적으로 상승하는 동안, Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 미약한 방전(이하, '리셋 방전'이라 함)이 발생되어, Y 전극에는 (-)의 벽 전하가 형성되고 X 전극 및 A 전극에는 (+)의 벽 전하가 형성된다.
다음, 하강 기간에서, A 전극의 전압과 X 전극의 전압을 각각 0V 전압과 바이어스 전압(도 3에서, 'Ve'으로 도시하고, 이하 'Ve 전압'이라 함)으로 유지한 상태에서, Y 전극에 하강 시작 전압(도 3에서, 'dVscH'으로 도시함)에서 리셋 최저 전압(도 3에서, 'Vnf1'으로 도시함)까지 점진적으로 감소하는 리셋 하강 파형을 인가한다. 여기서, 리셋 최저 전압은, 일반 제어 신호에 따라, 상온 전압 레벨(도 3에서, 'Vnf1'으로 도시하고, 이하 'Vnf1 전압'이라 함)로 설정된다.
이와 같이 하강 기간에서, Y 전극의 전압이 점진적으로 하강하는 동안, Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 리셋 방전이 일어나서, Y 전극에 형성된 (-)의 벽 전하와 X 전극 및 A 전극에 형성된 (+)의 벽 전하가 소거된다.
그리고 도 3에 도시한 바와 같이, Y 전극의 전압이 리셋 최저 전압(도 3에서, 'Vnf1'으로 도시함)이 되는 때에 리셋 기간은 종료되고, 어드레스 기간이 시작된다.
어드레스 기간에서는, 켜질 셀을 선택하기 위해서, X 전극에 Ve 전압을 인가한 상태에서, 복수의 Y 전극 중 선택할 Y 전극에 주사 전압(도 3에서, 'VscL'으로 도시하고, 이하 'VscL 전압'이라 함)을 선택적으로 인가한다. 여기서 복수의 Y 전극에 순차적으로 VscL 전압을 인가할 수도 있다. 또한, Y 전극에 VscL 전압이 인가되고 있는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 구성하는 A 전극에 어드레스 전압(도 3에서, 'Va'으로 도시하고, 이하 'Va 전압'이라 함)을 인가한다. 이와 같이 하면, Va 전압이 인가된 A 전극과 VscL 전압이 인가된 Y 전극 사이 및 VscL 전압이 인가된 Y 전극과 Ve 전압이 인가된 X 전극 사이에서 어드레스 방전이 일어나 Y 전극에 (+)의 벽 전하, A 전극 및 X 전극에 각각 (-)의 벽 전하가 형성된다. 이때 VscL 전압이 인가되지 않는 Y 전극에는 VscL 전압보다 높은 비주사 전압(도 3에서, 'VscH'으로 도시하고, 이하 'VscH 전압'이라 함)이 인가되고, 선택되지 않는 셀의 A 전극에는 0V 전압이 인가된다.
한편, 도 3에 도시한 바와 같이, VscL 전압은 Vnf1 전압보다 낮은 전압으로 설정되어, 어드레스 방전의 방전 지연 시간을 단축할 수 있다. 여기서, 일반 제어 신호에 따르면, Vnf1 전압은 VscL 전압과 dV1 전압의 합으로 설정된다.
다음, 유지 기간에서는 Y 전극과 X 전극에 유지 전압(도 3에서, 'Vs'으로 도시하고, 이하 'Vs 전압'이라 함)의 유지 방전 펄스와 0V 전압의 유지 방전 펄스가 반대 위상으로 인가되어 Y 전극과 X 전극 사이에서 유지 방전을 일으킨다. 이후, Y 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정과 X 전극에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다. 여기서, Vs 전압은 Y 전극과 X 전극의 방전 개시 전압보다 낮게 설정된다.
한편, 도 3에서는 리셋 기간이 상승 기간과 하강 기간으로 구성되는 메인 리셋 기간으로 설정되는 것으로 도시하였으나, 백 그라운드 광을 줄이기 위하여, 리셋 기간은 하강 기간만을 포함하는 보조 리셋 기간으로 설정될 수도 있다. 여기서 메인 리셋 기간은 모든 셀에서 벽 전하를 소거하기 위한 리셋 방전을 발생시키는 반면, 보조 리셋 기간은 일부 셀에서만 벽 전하를 소거하기 위한 리셋 방전을 발생시킨다.
또한, 도 3에서는, 상승 시작 전압 및 하강 시작 전압을 주사 전압과 비주사 전압 사이의 전압차(VscH-VscL)인 dVscH 전압으로 도시하였다. 그러나 본 발명의 실시예에 따르면, 상승 시작 전압 또는 하강 시작 전압은 dVscH 전압외에도, Vs 전압 등과 같은 X-Y 방전 개시 전압보다 낮은 전압이면 어떤 것이든지 설정될 수 있다.
한편, 플라즈마 표시 장치를 구동시키면, 플라즈마 표시 패널에서 방전에 의한 열이 발생되고, 구동부에 구성된 각각의 소자에서 동작에 따른 열이 발생된다. 이와 같이, 플라즈마 표시 패널 및 그 주변의 장치에서 발생되는 열로 인해, 셀 내부에 형성되어 있던 벽 전하의 활동성이 더욱 활발해지고, 구동부에서 스위치 등의 소자로 이용되는 전계 효과 트랜지스터의 동작 특성이 변동될 수 있다.
특히, 리셋 기간의 하강 기간에서 Y 전극에 리셋 하강 파형이 인가되도록 동작하는 램프 스위치의 문턱전압이 고온에 의해 낮아지게 되면, Y 전극에 인가되는 리셋 하강 파형의 기울기가 더 급해지게 된다. 이에 따라 하강 기간에서 X 전극과 Y 전극 사이의 전압차 및 A 전극과 Y 전극 사이의 전압차가 더 빠르게 변동되므로, 각 전극 사이에서 발생되는 리셋 방전이 더 강하게 발생된다. 이와 같이, 리셋 방전이 강하게 발생되면, 벽 전하가 과도하게 소거되어, 이후의 어드레스 기간에서 저방전이 발생될 수 있다.
이와 같이 플라즈마 표시 장치의 구동 중에 발생하는 열로 인해 저방전이 일어나는 것을 방지하기 위하여, 본 발명의 실시예에 따르면, 도 2에 도시한 바와 같이, 온도 감지부에서 감지된 플라즈마 표시 패널의 온도가 기준 온도 이상인 경우 에, 제어부는 고온 제어 신호를 생성한다. 그리고 구동부는 제어부에서 생성된 고온제어신호에 따른 구동 파형을 생성한다.
도 4는 본 발명의 실시예에 따른 도 2에서의 고온제어신호에 의한 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 4에 도시한 고온제어신호에 의한 플라즈마 표시 장치의 구동 파형은, 하강 최저 전압이 상온 전압 레벨보다 높은 고온 전압 레벨로 설정되는 것을 제외하고는 도 3에 도시한 일반제어신호에 의한 플라즈마 표시 장치의 구동 파형과 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
도 4에 도시한 바와 같이, 고온제어신호에 따른 플라즈마 표시 장치의 구동 파형에 의하면, 리셋 기간의 상승 기간에서, A 전극의 전압과 X 전극의 전압을 0V 전압으로 유지한 상태에서, Y 전극의 전압을 상승 시작 전압(도 4에서, 'dVscH'으로 도시함)에서 리셋 최고 전압(도 4에서, '(dVscH+Vset)'으로 도시함)까지 점진적으로 증가시킨다. 이와 같이 하면, Y 전극의 전압이 점진적으로 상승하는 동안, Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 리셋 방전이 발생되어, Y 전극에는 (-)의 벽 전하가 형성되고 X 전극 및 A 전극에는 (+)의 벽 전하가 형성된다.
다음, 리셋 기간의 하강 기간에서, A 전극의 전압과 X 전극의 전압을 각각 0V 전압과 Ve 전압으로 유지한 상태에서, Y 전극의 전압을 하강 시작 전압(도 4에서, 'dVscH'으로 도시함)에서 리셋 최저 전압(도 4에서, 'Vnf2'으로 도시함)까지 점진적으로 감소시킨다. 이와 같이, 하강 기간에서 Y 전극의 전압이 점진적으로 하강하는 동안, Y 전극과 X 전극 사이 및 Y 전극과 A 전극 사이에서 리셋 방전이 일 어나서, Y 전극에 형성된 (-)의 벽 전하와 X 전극 및 A 전극에 형성된 (+)의 벽 전하가 소거된다.
이때 리셋 최저 전압은, 고온 제어 신호에 따라, Vnf1 전압보다 높은 고온 전압 레벨(도 4에서, 'Vnf2'으로 도시하고, 이하 'Vnf2 전압'이라 함)으로 설정된다. 그리고 본 발명의 실시예에 따르면, Y 전극의 전압이 Vnf2 전압까지 하강되면, 리셋 기간은 종료되고, 어드레스 기간이 시작된다.
한편, 플라즈마 표시 패널의 온도가 고온이 되면, Y 전극에 리셋 하강 파형이 인가되도록 동작하는 램프 스위치의 동작 특성이 변동되어, 도 4에 도시한 바와 같이, 리셋 하강 파형의 기울기가 상온일 때에 비해 급해진다. 그리고 X 전극, A 전극 및 Y 전극에 각각 형성되어 있는 벽 전하 및 셀 내부의 공간 전하들이 열에 의해 더 활발하게 운동한다. 따라서, 상온일 때에 비해 X 전극과 Y 전극 사이 및 A 전극과 Y 전극 사이에서 더 강하게 리셋 방전이 일어날 수 있다.
또한 일반적인 플라즈마 표시 장치의 구동파형에 따르면, 리셋 기간을 소정 시간으로 설정하고, Y 전극에 리셋 하강 파형을 인가하여 Y 전극의 전압이 리셋 최저 전압까지 하강된 시점부터 리셋 기간이 종료되는 시점까지 Y 전극의 전압을 리셋 최저 전압으로 유지시킨다. 이때 Y 전극의 전압이 리셋 최저 전압으로 유지되는 기간에도 리셋 방전이 지속적으로 발생되어, 각 전극에 형성되어 있던 벽 전하의 소거가 수행된다.
그런데 플라즈마 표시 패널의 온도에 따라, 리셋 하강 파형의 기울기가 변동되므로, Y 전극의 전압이 리셋 최저 전압으로 유지되는 기간이 달라지게 된다. 즉, 플라즈마 표시 패널이 고온이면, 리셋 기간이 종료되기 전에 Y 전극의 전압이 리셋 최저 전압으로 유지되는 기간이 길어져서 벽 전하가 과도하게 소거될 수 있으므로, 어드레스 기간에서 저방전이 발생될 수 있다.
따라서 본 발명의 실시예에 따르면, 리셋 기간은 Y 전극의 전압이 리셋 최저 전압까지 하강된 시점에서 종료되고, 플라즈마 표시 패널이 고온이면 리셋 최저 전압 레벨을 상온인 경우보다 높게 설정한다. 이와 같이 하면 플라즈마 표시 패널이 상온인 경우보다 고온인 경우에 리셋 방전이 더 짧은 기간동안 발생되어 벽 전하가 과도하게 소거되는 것을 방지할 수 있다.
다음, 어드레스 기간에서, 켜질 셀을 선택하기 위하여, X 전극에 Ve 전압을 인가한 상태에서 복수의 Y 전극 중 적어도 하나에 VscL 전압을 선택적으로 인가하고, VscL 전압이 인가된 Y 전극으로 구성되는 셀 중에서 선택하고자 하는 셀을 구성하는 A 전극에 Va 전압을 인가한다. 이와 같이 A 전극에 Va 전압이 인가되고 Y 전극에 VscL 전압이 인가되는 셀에서 어드레스 방전이 발생되어, Y 전극에 (+)의 벽 전하, A 전극 및 X 전극에 각각 (-)의 벽 전하가 형성된다. 여기서 VscL 전압이 인가되지 않는 Y 전극에 VscH 전압을 인가하고, 선택되지 않는 셀을 구성하는 A 전극에는 0V 전압이 인가된다.
한편, 본 발명의 실시예에 따르면, 플라즈마 표시 패널이 고온인 경우에 리셋 최저 전압은 Vnf1 전압보다 높은 Vnf2 전압으로 설정된다. 즉, 플라즈마 표시 패널이 상온인 경우에 리셋 최저 전압은 VscL 전압과 dV1 전압의 합에 해당하는 Vnf1 전압으로 설정된다. 그리고 플라즈마 표시 패널이 고온이 경우에 리셋 최저 전압은 VscL 전압과 dV1 전압보다 높은 dV2 전압의 합에 해당하는 Vnf2 전압으로 설정된다.
이와 같이 하면, 플라즈마 표시 패널이 상온인 경우에 비해 고온일 때, 주사 전압과 리셋 최저 전압 사이의 전압차가 높게 설정하면, 고온에 의해 벽 전하가 과도히 소거되는 것을 보완할 수 있어, 어드레스 기간에서 저방전이 발생되는 것을 개선시킬 수 있다.
도 4에 도시한 고온제어신호에 따른 플라즈마 표시 장치의 구동 파형에서, 어드레스 기간 및 유지 기간에 대한 설명은, 도 3에 도시한 일반제어신호에 따른 구동파형에서 설명한 바와 동일하므로, 중복되는 설명은 생략하기로 한다.
한편 도 3 및 도 4에서는, 리셋 상승 파형 또는 리셋 하강 파형을 램프 파형의 형태로 도시 및 설명되었으나, 본 발명의 실시예에 따르면, RC 파형 및 점진적으로 상승(또는 하강)하면서 플로팅되는 파형 등과 같이 점진적으로 상승하거나 하강하는 파형이면 어떤 것이든지 적용 가능하다.
이상과 같이, 본 발명의 실시예에 따르면, Y 전극의 전압이 리셋 최저 전압이 된 때에 리셋 기간을 종료하고 어드레스 기간을 시작한다. 그리고, 플라즈마 표시 패널의 온도가 기준 온도 이상이면, 기준온도 미만인 때보다, 리셋 최저 전압의 전압 레벨을 더 높게 설정한다. 이와 같이 하면, 플라즈마 표시 패널의 온도가 기준온도 이상의 고온인 경우에, 리셋 방전을 발생시키는 시간을 줄일 수 있고, 리셋 최저 전압과 주사 전압 사이의 전압차를 높게 설정할 수 있으므로, 어드레스 기간에서의 저방전을 개선시킬 수 있다.
이하에서는, 일반 제어 신호 또는 고온 제어신호에 따른 구동 파형을 생성하는 플라즈마 표시 장치의 구동부에 대하여 설명한다.
도 5는 본 발명의 실시예에 따른 주사 전극 구동부(400)를 나타내는 도면이다.
도 5에서, 스위치는 바디 다이오드(도시하지 않음)를 갖는 n-채널 전계 효과 트랜지스터(FET)로 도시하였으나, 이는 단지 예시일 뿐이며, 본 발명의 실시예에서 트랜지스터는 n-채널 전계 효과 트랜지스터와 동일 또는 유사한 기능을 수행할 수 있는 다른 소자로 대체될 수 있다. 또한 도 5에서 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 주사 전극 구동부(400)는 유지 구동부(410), 리셋 구동부(420) 및 주사 구동부(430)를 포함한다. 도 5에 도시한 주사 전극 구동부(400)는, 본 발명의 실시예를 설명하는 데에 필요한 부분만을 도시한 것이다.
유지 구동부(410)는 전력 회수부(411), 트랜지스터(Ys) 및 트랜지스터(Yg)를 포함하고, 유지 기간에서 Y 전극에 Vs 전압과 0V 전압을 교대로 인가한다.
도 5에서 상세히 도시하지는 않았으나, 전력 회수부(411)는 전력 회수용 커패시터, 전력 회수용 인덕터, 상승 경로를 형성하는 트랜지스터 및 하강 경로를 형성하는 트랜지스터를 포함한다. 여기서 전력 회수용 커패시터는 Vs 전압과 0V 전압 사이의 전압(예를 들면 "Vs/2 전압"일 수 있음)으로 충전된다. 이와 같이 구성되는 전력 회수부(411)에서, 상승 경로 또는 하강 경로를 형성하는 트랜지스터를 턴온하 면, 전력 회수용 커패시터, 전력 회수용 인덕터 및 패널 커패시터(Cp)사이에 LC 공진 전류 경로가 형성되어, 패널 커패시터(Cp)의 전압을 상승 또는 하강시킨다. 전력 회수부(411)는 본 발명의 실시예와 직접적인 관련이 적으므로, 전력 회수부(411)에 대한 설명 및 도시는 생략하였다.
트랜지스터(Ys)는 Vs 전압을 공급하는 Vs 전원에 드레인이 연결되고, 트랜지스터(Ynp)의 드레인에 소스가 연결되며, 유지 기간에서 턴온하면, Y 전극에 Vs 전압이 인가된다. 그리고 트랜지스터(Yg)는 0V 전압을 공급하는 GND 전원에 소스가 연결되고, 트랜지스터(Ynp)의 드레인에 드레인이 연결되며, 유지 기간에서 턴온하면, Y 전극에 0V 전압이 인가된다.
리셋 구동부(420)는 트랜지스터(Yrr, Ynp, Yfr) 및 dV 전압 발생기(450)를 포함하고, 리셋 기간에서 Y 전극에 리셋 상승 파형 또는 리셋 하강 파형을 인가한다.
도 5에 도시한 바와 같이, 트랜지스터(Yrr)는 Vset 전압을 공급하는 Vset 전원에 드레인이 연결되고, 트랜지스터(Ynp)의 소스에 소스가 연결된다. 리셋 기간의 상승 기간에서, 트랜지스터(Yrr)가 턴온하면, 트랜지스터(Ynp)의 소스전압은 Vset 전압까지 점진적으로 상승된다.
트랜지스터(Yfr)은 트랜지스터(Ynp)의 소스에 드레인이 연결된다. 그리고 트랜지스터(Yfr)의 소스와 VscL 전압을 공급하는 VscL 전원 사이에 dV 전압 발생기(450)가 연결된다.
본 발명의 실시예에 따르면, 플라즈마 표시 장치는 리셋 최저 전압을 공급하 는 전원을 별도로 구성하지 않고, VscL 전압을 공급하는 전원과 dV 전압 발생기(450)를 통해 VscL 전압과 소정의 전압(dV1 전압 또는 dV2 전압)의 합에 해당하는 리셋 최저 전압을 생성한다. 이때 dV 전압 발생기(450)는, 제어부의 제어신호에 따라 저항값이 변동하는 가변 저항등을 이용하여, dV1 전압 또는 dV2 전압 등과 같이 전압 레벨이 다른 전압을 발생시킬 수 있다. 즉, 플라즈마 표시 패널이 상온인 경우에 일반 제어 신호에 따라 dV 전압 발생기(450)는 dV1 전압을 발생시키고, 플라즈마 표시 패널이 고온인 경우에 고온 제어 신호에 따라 dV 전압 발생기(450)는 dV2 전압을 발생시킨다.
리셋 기간의 하강 기간에서, 트랜지스터(Yfr)가 턴온되면, 트랜지스터(Ynp)의 소스전압은 VscL 전압과 dV 전압 발생기(450)에서 발생하는 전압의 합에 해당하는 리셋 최저 전압까지 점진적으로 하강된다. 이때, 플라즈마 표시 패널이 상온인 경우에 리셋 최저 전압은 VscL 전압과 dV 전압 발생기(450)에서 발생시킨 dV1 전압의 합에 해당하는 Vnf1 전압으로 설정되고, 플라즈마 표시 패널이 고온인 경우에 리셋 최저 전압은 VscL 전압과 dV2 전압의 합에 해당하는 Vnf2 전압으로 설정된다.
한편, 트랜지스터(Yg)는 드레인에 캐소드가 연결되고 소스에 애노드가 연결된 바디 다이오드를 포함하므로, Y 전극에 0V 전압보다 낮은 전압인 VscL 전압 또는 리셋 최저 전압이 인가되는 동안 GND 전원에서 VscL 전원쪽으로 전류가 흐를 수 있다. 이에 따라 도 5에 도시한 바와 같이, 트랜지스터(Ys)의 소스 및 트랜지스터(Yg)의 드레인에 드레인이 연결되고, 트랜지스터(Yrr)의 소스, 트랜지스터(Yfr)의 드레인에 소스가 연결되는 트랜지스터(Ynp)가 더 구성된다. 이와 같이 하면, Y 전극에 0V 전압보다 낮은 레벨을 갖는 전압을 인가할 때, 트랜지스터(Ynp)를 턴오프하여, Y 전극으로 0V 전압보다 낮은 전압이 인가될 수 있다.
주사 구동부(430)는 다이오드(DscH), 커패시터(CscH), 트랜지스터(YscL) 및 선택회로(431)를 포함한다. 이러한 주사 구동부(430)는 복수의 Y 전극(Y1~Yn)에 순차적으로 VscL 전압을 인가하고, 주사 전압을 인가하지 않는 나머지 적어도 하나의 Y 전극에 VscH 전압을 인가한다.
트랜지스터(YscL)는 VscL 전원에 소스가 연결되고, 트랜지스터(Ynp)의 소스에 드레인이 연결되어, 어드레스 기간에서 턴온하면, 트랜지스터(Ynp)의 소스전압을 VscL 전압으로 유지시킨다.
커패시터(CscH)는 트랜지스터(Ynp)의 소스에 제1단이 연결되고, 다이오드(DscH)의 캐소드에 제2단이 연결되며, 다이오드(DscH)의 애노드는 VscH 전압을 공급하는 VscH 전원에 연결된다. 이와 같이 구성되는 다이오드(DscH)는 Y 전극에 VscH 전압보다 낮은 전압레벨을 갖는 전압이 인가되는 동안, VscH 전원을 포함하는 전류 경로가 발생되는 것을 방지한다. 그리고 커패시터(CscH)는 플라즈마 표시 장치의 초기 구동시에 트랜지스터(YscL)의 턴온 동작을 통해, VscH 전압과 VscL 전압의 전압차(VscH-VscL)에 해당하는 dVscH 전압으로 충전된다.
또한 선택회로(431)는 트랜지스터(Sch) 및 트랜지스터(Scl)를 포함한다. 트랜지스터(Sch)는 커패시터(CscH)의 제2단에 드레인이 연결되고, Y 전극에 소스가 연결된다. 그리고 트랜지스터(Scl)는 트랜지스터(YscL)의 드레인에 소스가 연결되고, Y 전극에 드레인이 연결된다. 도 4에서는 하나의 Y 전극에 연결되는 선택회 로(431)만을 도시하였으나, 복수의 Y 전극에는 각각 대응하는 선택회로가 연결되며, 이러한 선택회로(431)는 복수 개가 연결된 IC 형태로 구성되는 것이 일반적이다.
한편, 도 3 및 도 4에 도시한 본 발명의 실시예에 따른 구동 파형에 따르면, Y 전극의 전압이 리셋 최저 전압이 되는 때에 하강 기간은 종료되고, 어드레스 기간이 시작된다. 이하에서는, 리셋 기간의 하강 기간에서 Y 전극에 리셋 하강 파형이 인가되도록 동작하는 트랜지스터(Yfr)의 게이트에 구동 전압을 인가하는 트랜지스터(Yfr)의 게이트 구동 회로(440, 이하, '게이트 구동회로'라 함)에 대하여 설명한다.
도 6은 본 발명의 실시예에 따른 도 6의 주사 전극 구동부(400)에서, 트랜지스터(Yfr)의 게이트 구동 회로(440)의 개략도를 나타낸 것이다. 도 6에 도시한 본 발명의 실시예에 따른 게이트 구동 회로(440)는 본 발명의 특징이 되는 부분만을 도시한 것이다.
게이트 구동 회로(440)는 트랜지스터(Yfr)의 게이트에 연결되어, 리셋 기간의 하강 기간에서 Y 전극에 리셋 최저 전압(도 6에서, '(Vnf1 또는 Vnf2)'으로 도시함)까지 점진적으로 하강하는 리셋 하강 파형이 인가되도록 트랜지스터(Yfr)를 턴온시킨다. 또한 리셋 기간의 하강 기간에서, Y 전극의 전압이 리셋 최저 전압 이하가 되는 때를 검출하고, Y 전극의 전압이 리셋 최저 전압 이하가 되면 트랜지스터(Yfr)를 턴오프시킨다.
도 6에 도시한 바와 같이, 트랜지스터(Yfr)의 게이트 구동 회로(440)는 비교 기(441) 및 논리곱소자(442)를 포함한다. 비교기(441)는 트랜지스터(Yfr)의 드레인에 비반전 입력 단자가 연결되고, 트랜지스터(Yfr)의 소스에 반전 입력 단자가 연결된다. 그리고 논리곱소자(442)는 비교기(441)의 출력단에 제1 입력단이 연결되고, 트랜지스터(Yfr)의 턴온-턴오프 제어신호가 출력되는 제어부에 제2 입력단이 연결되며, 논리곱소자(442)의 출력단은 트랜지스터(Yfr)의 게이트에 연결된다.
한편, 리셋 기간의 하강 기간에서, Y 전극에 리셋 하강 파형을 인가되도록, 트랜지스터(Yfr)를 턴온시킨다. 여기서 트랜지스터(Yfr)의 턴온 동작에 의해, VscL 전원, dV 전압발생기, 트랜지스터(Yfr), 선택회로(431)의 트랜지스터(Scl) 및 패널 커패시터(Cp)의 Y 전극으로 하강 전류 경로가 발생하며, 하강 전류 경로를 통해 소정의 전류가 일정하게 흐름에 따라 Y 전극의 전압은 점진적으로 감소한다. 이때 Y 전극의 전압이 리셋 최저 전압이 되면, 트랜지스터(Yfr)는 턴오프되며, 리셋 기간은 종료되고 어드레스 기간이 시작된다.
이하에서는, 게이트 구동 회로(440)에서, Y 전극의 전압이 리셋 최저 전압이 된 때에 트랜지스터(Yfr)를 턴오프시키도록 동작하는 과정에 대해 첨부한 도 7을 참고하여 상세히 설명한다.
도 7은 본 발명의 실시예에 따른 도 7의 게이트 구동 회로(440)에서 각 제어신호의 출력을 나타낸 것이다.
도 6에 도시한 바와 같이, 게이트 구동 회로(441)의 비교기(441)의 반전 입력 단자에는 VscL 전원으로부터 공급되는 VscL 전압과 dV 전압 발생기에서 발생되는 전압의 합에 해당하는 리셋 최저 전압(도 6에서 '(Vnf1 또는 Vnf 2)'으로 도시 함)이 인가되고, 비교기(441)의 비반전 입력 단자에는 트랜지스터(Yfr)의 동작에 의해 감소하고 있는 Y 전극의 전압(도 6에서, 'Vref'으로 도시하고 이하 'Vref 전압'이라 함)이 인가된다. 비교기(441)는 비반전 입력 단자와 반전 입력 단자에 각각 인가되고 있는 전압을 비교한다. 그리고 비반전 입력 단자에 인가되는 Vref 전압이 반전 입력 단자에 인가되고 있는 리셋 최저 전압보다 높으면, 비교기(441)의 출력단의 출력신호(도 6에서, 'Sc'으로 도시하고, 이하 'Sc 신호'라 함)은 하이 레벨(이하, '1'이라 함)이 된다. 이와 반대로 Vref 전압이 리셋 최저 전압 이하가 되면, Sc 신호는 로우 레벨(이하, '0'이라 함)이 된다.
하강 기간에서, Y 전극의 전압이 점진적으로 하강하는 중에는 Vref 전압이 리셋 최저 전압보다 높으므로, 논리곱 소자(442)의 제1 입력단에 인가되는 Sc 신호는 1이 된다. 또한 하강 기간에서 트랜지스터(Yfr)는 턴온되어야 하므로, 제어부(200)에서 생성되는 트랜지스터(Yfr)의 턴온-턴오프 제어신호(도 6에서, 'Sfr'으로 도시하고, 이하 'Sfr 신호'라 함)는 1로 설정된다. 이에 따라 논리곱 소자(442)의 제1 입력단 및 제2 입력단에 공통으로 1이 인가되므로 논리곱 소자(442)의 출력단으로 1이 출력되어, 트랜지스터(Yfr)의 게이트에 트랜지스터(Yfr)를 턴온시키는 전압이 인가된다.
또한 Y 전극의 전압이 점진적으로 하강하다가 리셋 최저 전압(도 7에서 'Vnf'으로 도시함)이 되는 시점(도 7에서 'T1'으로 도시함)에서 Vref 전압은 리셋 최저 전압과 동일하게 되어, 논리곱 소자(442)의 제1 입력단에 인가되는 Sc 신호는 0이 된다. 논리곱 소자(442)는 제1 입력단과 제2 입력단에 공통으로 1이 인가되었 을 때 출력단으로 1이 출력되는 소자이므로, 논리곱 소자(442)의 제1 입력단에 0이 인가되면, 논리곱 소자(442)의 출력단으로 0이 인가되어, 트랜지스터(Yfr)의 게이트에 트랜지스터(Yfr)를 턴오프시키는 전압이 인가된다.
그리고 도 3 및 도 4에 도시한 바와 같이, 하강 기간에서 Y 전극의 전압이 점진적으로 하강하다가 Y 전극에 리셋 최저 전압(Vnf1 또는 Vnf2)이 인가되는 때에 리셋 기간은 종료되고, 어드레스 기간이 시작된다. 이와 같은 구동 파형을 생성하기 위하여, Sc 신호가 0이 되면, 트랜지스터(YscL)의 게이트 구동회로는 트랜지스터(YscL)를 턴온시키는 전압을 트랜지스터(YscL)의 게이트에 인가한다. 즉, 트랜지스터(Yfr)이 턴오프하는 것과 동시에 트랜지스터(YscL)를 턴온시켜서 복수의 Y 전극에 각각 VscH 전압 또는 VscL 전압을 인가한다.
한편, 도 6 및 도 7을 설명함에 있어, '1 신호'는 트랜지스터(Yfr)의 구동 전압이고, '0 신호'는 0V 전압으로 설정될 수 있으며, '1 신호'와 '0 신호'는 각각을 구분할 수 있는 다른 레벨의 전압으로 설정될 수 있다.
이상과 같이, 본 발명의 실시예에 따르면, 트랜지스터(Yfr)의 게이트에 연결되는 게이트 구동 회로는 리셋 기간의 하강 기간에서 Y 전극의 전압과 리셋 최저 전압을 비교하고, Y 전극의 전압이 리셋 최저 전압이 된 때에 트랜지스터(Yfr)를 턴오프시키는 전압을 트랜지스터(Yfr)의 게이트에 인가한다. 이와 같이 하면, 리셋 기간에서 Y 전극의 전압이 리셋 최저 전압으로 유지되는 기간을 제거할 수 있어, 플라즈마 표시 패널의 온도에 관계없이 어드레스 기간에서 저방전이 발생하는 것을 방지할 수 있다.
한편, 본 발명의 실시예에 따르면, 플라즈마 표시 패널의 온도에 관계없이 어드레스 기간에서 어드레스 방전이 안정적으로 일어날 수 있도록, dV2 전압을 dV1 전압보다 높게 설정한다. 즉, 플라즈마 표시 패널의 온도가 기준온도 미만인 경우에 리셋 최저 전압과 주사 전압 사이의 전압차(dV1 전압)보다 플라즈마 표시 패널의 온도가 기준온도 이상인 경우에 리셋 최저 전압과 주사 전압 사이의 전압차(dV2 전압)를 높게 설정한다. 이에 따라 플라즈마 표시 패널의 온도에 따른 제어부의 제어신호에 의해, VscL 전원과 트랜지스터(YscL) 사이에 연결되는 dV 전압 발생기(450)는 전압 레벨이 서로 다른 dV1 전압과 dV2 전압을 생성한다.
이하에서는 dV 전압 발생기(450)의 구성 및 동작에 대하여 첨부한 도 8 내지 도 11을 참고하여 상세히 설명한다.
도 8은 본 발명의 제1 실시예에 따른 dV 전압 발생기(450a)를 나타내는 도면이다.
제1 실시예에 따른 dV 전압 발생기(450a)는 트랜지스터(Q1) 및 저항(R1, R2)를 포함한다. 여기서 트랜지스터(Q1)는 바이폴라 트랜지스터이며, 저항(R1) 또는 저항(R2)는 제어부(200)의 제어신호에 따라 저항값이 가변되는 가변저항이다. 도 8에서는 저항(R1)만을 가변 저항으로 나타내었으나, 이는 이하에서 본 발명의 실시예를 간결하게 설명하기 위한 것이며, 본 발명의 실시예는 도 8에 도시된 바에 국한되지 않고, 저항(R2)만을 가변저항으로 설정하는 것 및 저항(R1) 및 저항(R2) 모두를 가변저항으로 설정하는 것도 가능하다.
트랜지스터(Q1)의 컬렉터는 트랜지스터(Yfr)의 소스에 연결되고, 에미터는 VscL 전원에 연결된다. 저항(R1)의 일단은 트랜지스터(Q1)의 컬렉터에 연결되고, 타단은 트랜지스터(Q1)의 베이스에 연결된다. 저항(R2)의 일단은 트랜지스터(Q1)의 베이스에 연결되며, 타단은 트랜지스터(Q1)의 베이스에 연결된다. 그리고 저항(R1)과 저항(R2)는 서로 연결되며, 그 접점은 트랜지스터(Q1)의 베이스이다.
전류(I0)가 작은 값을 가질 때는 트랜지스터(Q1)이 턴오프되어, 전류(I0)는 저항(R1, R2)으로만 흐르게 된다. 그러나 전류(I0)가 트랜지스터(Q1)을 턴온시킬 수 있는 정도의 큰 값을 갖게 된 때에는, 전류(I0)는 저항(R1, R1)뿐만 아니라 트랜지스터(Q1)로도 흐르게 된다. 이때 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE)는 아래의 수학식 1과 같이 된다.
VCE = I1*R1 + I2*R2
수학식 1에서 트랜지스터(Q1)의 베이스 전류를 무시할 경우, I1??I2가 된다. 그리고 전류(I2)는 I2=VBE/R2 가 된다. 따라서 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE)는 아래의 수학식 2와 같이 된다.
VCE = (1 + R1/R2) * VBE
여기서 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE)는 dV 전압 발생기(450a) 에 의해 생성되는 dV 전압이다. 수학식 2을 참조하면, 트랜지스터(Q1)의 컬렉터-에미터 전압(VCE=dV)은 저항(R1, R2)의 크기의 비를 조절하면 트랜지스터(Q1)의 베이스-에미터 전압(VBE )에 비례하여 원하는 값으로 설정된다.
즉, 본 발명의 제1 실시예에 따른 dV 전압 발생기(450a)에 의해 수학식 2와 같은 dV 전압을 생성할 수 있으며, dV 전압은 저항(R1, R2)의 크기 및 트랜지스터(Q1)의 베이스-에미터 전압(VBE) 값에 의해 정해진다. 트랜지스터(Q1)의 베이스-에미터 전압(VBE) 값이 트랜지스터(Q1)의 소자 특성에 의해 미리 정해진 값인 경우에도, 저항(R1, R2)를 값을 변경하여 원하고자 하는 dV 전압을 설정할 수 있다.
특히 본 발명의 실시예에 따르면 플라즈마 표시 패널의 온도에 따라 dV 전압 발생기(450a)에서 dV1 전압 또는 dV2 전압을 생성하여야 한다. 여기서 dV1 전압은 dV2 전압보다 낮게 설정되므로, dV1 전압을 생성할 때보다 dV2 전압을 생성하는 경우에 R1/R2의 값이 더 작게 설정된다. 예를 들면, 도 8에서와 같이, 저항(R1)만을 가변저항으로 설정하는 경우, 제어부(200)는 플라즈마 표시 패널이 상온인 경우에서의 저항(R1)의 저항값보다 플라즈마 표시 패널이 고온인 경우에서의 저항(R1)의 저항값을 크게 설정한다. 이와 같이 하면, 플라즈마 표시 패널의 온도에 관계없이 리셋 기간에서 벽 전하의 초기화가 적절하게 수행될 수 있으므로, 저방전을 더욱 개선할 수 있다.
본 발명의 제1 실시예에서는 트랜지스터(Q1)이 바이폴라 트랜지스터인 경우 에 대해서 설명하였지만 이를 모스 전계 효과 트랜지스터(Metal-Oxide Seminconductor Field Effect Transistor, 이하 'MOSFET'이라 함) 또는 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, 이하 'IGBT'라 함)로 대체할 수 있다. 이하, 이에 대해서 알아본다.
도 9는 본 발명의 제2 실시예에 따른 dV 전압 발생기(450b)를 나타내는 도면이다.
도 9에 나타낸 바와 같이, 제2 실시예에 따른 dV 전압 발생기(450b)는 트랜지스터(M1)가 MOSFET으로 변경되는 것을 제외하고, 제1 실시예와 동일하므로 이하 중복되는 설명은 생략한다.
제2 실시예에 따른 dV 전압 발생기(450b)는 제1 실시예와 달리 트랜지스터(M1)이 MOSFET이므로 대체되었으므로, dV 전압으로 발생되는 트랜지스터(M1)의 드레인-소스 전압(VDS)은 아래의 수학식 3과 같이 된다.
VDS = (1 + R1/R2) * VGS
수학식 3에서 VGS는 트랜지스터(M1)의 게이트-소스 전압이다. 수학식 3에 나타낸 바와 같이 트랜지스터(M1)이 MOSFET인 경우에는 수학식 2에서 트랜지스터(Q1)의 베이스-에미터 전압(VBE)이 트랜지스터(M1)의 게이트-소스 전압(VGS)로 체되었다.
이와 같이 본 발명의 제2 실시예에 따른 dV 전압 발생기(450b)에서도 수학식 3에 나타낸 바와 같이 트랜지스터(M1)의 게이트-소스 전압(VGS)과 저항(R1, R2)의 값에 의해 dV 전압이 조정된다.
도 10은 본 발명의 제3 실시예에 따른 dV 전압 발생기(450c)를 나타내는 도면이다.
도 10에 나타낸 바와 같이 본 발명의 제3 실시예에 따른 dV 전압 발생기(450c)는 트랜지스터(Z1)가 IGBT로 변경된 것을 제외하고 제1 실시예와 동일하므로 이하 중복되는 설명은 생략한다.
본 발명의 제3 실시예에 따른 dV 전압 발생기(420c)는 제1 실시예와 달리 트랜지스터(Z1)이 IGBT로 대체되었으므로, dV 전압인 트랜지스터(Z1)의 컬렉터-에미터 전압(VCE)은 아래의 수학식 4와 같이 된다.
VCE = (1 + R1/R2) * VGE
수학식 3에서 VGE는 트랜지스터(Z1)의 게이트-에미터 전압이다. 수학식 4에 나타낸 바와 같이 트랜지스터(Z1)이 IGBT인 경우에는 수학식 2에서 트랜지스터(Q1)의 베이스-에미터 전압(VBE)이 트랜지스터(Z1)의 게이트-에미터 전압(VGE)으로 체되었다.
이와 같이 본 발명의 제3 실시예에 따른 dV 전압 발생기(450c)에서도 수학식 4에 나타낸 바와 같이 트랜지스터(Z1)의 게이트-에미터 전압(VGE)과 저항(R1, R2)의 값에 의해 dV 전압이 조정된다.
도 8 내지 도 10에서, 리셋 최저 전압은 'Vnf'인 것으로 도시하였으며, 이상에서 설명한 바와 같이, 저항(R1)과 저항(R2)의 저항값의 비에 따라 리셋 최저 전압(Vnf)의 전압 레벨은 다르게 설정될 수 있다.
이상과 같이, 본 발명의 제1 실시예 내지 제3 실시예에 따른 dV 전압 발생기(450a, 450b, 450c)를 통해 dV 전압을 생성함으로써, 하나의 전원(VscL 전원)을 이용하여 VscL 전압 및 리셋 최저 전압을 생성할 수 있다. 또한 저항(R1) 또는 저항(R2)는 가변 저항으로 구성되어 제어부의 조작에 의해 저항값을 가변할 수 있으므로, 저항(R1)과 저항(R2)의 저항값의 비를 이용하여 dV 전압을 조절할 수 있다. 이에 따라 리셋 최저 전압의 전압 레벨을 플라즈마 표시 패널의 온도에 따라 가변시킬 수 있으므로, 저방전을 개선시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 도 1에 도시한 제어부의 동작을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 도 2에서의 일반제어신호에 의한 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 도 2에서의 고온제어신호에 의한 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 주사 전극 구동부(400)를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 도 6의 주사 전극 구동부(400)에서, 트랜지스터(Yfr)의 게이트 구동 회로(440)의 개략도를 나타낸 것이다.
도 7은 본 발명의 실시예에 따른 도 7의 게이트 구동 회로(440)에서 각 제어신호의 출력을 나타낸 것이다.
도 8은 본 발명의 제1 실시예에 따른 dV 전압 발생기(450a)를 나타내는 도면이다.
도 9는 본 발명의 제2 실시예에 따른 dV 전압 발생기(450b)를 나타내는 도면이다.
도 10은 본 발명의 제3 실시예에 따른 dV 전압 발생기(450c)를 나타내는 도면이다.

Claims (17)

  1. 복수의 제1 전극을 포함하는 플라즈마 표시 패널,
    외부로부터 입력되는 영상 신호를 상기 플라즈마 표시 패널에서 표시되도록 제어 신호를 생성하는 제어부,
    상기 제어부로부터 생성되는 제어신호에 따라 상기 복수의 제1 전극에 구동 전압을 인가하는 구동부, 및
    상기 플라즈마 표시 패널 또는 상기 구동부의 온도를 감지하는 온도 감지부를 포함하며,
    상기 제어부는,
    상기 온도 감지부로부터 전달된 온도가 기준온도 미만이면 리셋 기간 중 하강 기간에서 상기 복수의 제1 전극의 전압을 주사전압보다 높은 제1 전압까지 점진적으로 감소시키는 제1 제어신호를 생성하고, 상기 온도 감지부로부터 전달된 온도가 기준온도 이상이면 상기 리셋 기간 중 하강 기간에서 상기 복수의 제1 전극의 전압을 상기 제1 전압보다 높은 제2 전압까지 점진적으로 감소시키는 제2 제어신호를 생성하고,
    상기 구동부는,
    상기 복수의 제1 전극과, 어드레스 기간에서 상기 주사 전압을 공급하는 제1 전원 사이에 연결되고, 상기 리셋 기간 중 하강 기간에서 턴온하여 상기 복수의 제1 전극의 전압을 점진적으로 감소시키는 제1 트랜지스터,
    상기 제1 트랜지스터의 제어단자에 연결되며, 상기 리셋 기간 중 하강 기간에서 상기 제1 트랜지스터를 턴온시키고, 상기 제어부로부터 상기 제1 제어신호를 수신하면 상기 복수의 제1 전극의 전압이 상기 제1 전압까지 하강한 시점에서 상기 제1 트랜지스터를 턴오프시키고, 상기 제어부로부터 상기 제2 제어신호를 수신하면 상기 복수의 제1 전극의 전압이 상기 제2 전압까지 하강한 시점에서 상기 제1 트랜지스터를 턴오프시키는 게이트 구동회로, 및
    상기 제1 트랜지스터와 상기 제1 전원 사이에 연결되며, 상기 제1 제어신호 또는 제2 제어신호에 응답하여, 상기 주사 전압과 상기 제1 전압 또는 상기 제2 전압 간의 전압차에 해당하는 전압을 생성하는 전압 발생기를 포함하며,
    상기 제1 트랜지스터의 게이트 구동 회로는,
    제1 입력단에 상기 복수의 제1 전극이 연결되고, 제2 입력단에 상기 제1 트랜지스터와 상기 전압 발생기의 접점이 연결되며, 상기 제1 입력단에 인가되는 전압과 상기 제2 입력단에 인가된 전압이 동일하지 않으면 출력단을 통해 제1 신호를 출력하고 상기 제1 입력단에 인가되는 전압과 상기 제2 입력단에 인가된 전압이 동일하면 출력단을 통해 상기 제1 신호와 동일하지 않은 제2 신호를 출력하는 비교기를 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 전압 발생기는
    상기 제어부로부터 상기 제1 제어신호를 수신하면 상기 주사 전압과 상기 제1 전압 사이의 전압차에 해당하는 제3 전압을 생성하고, 상기 제어부로부터 상기 제2 제어신호를 수신하면 상기 주사 전압과 상기 제2 전압 사이의 전압차에 해당하는 제4 전압을 생성하는 플라즈마 표시 장치.
  3. 제2항에 있어서,
    상기 전압 발생기는,
    상기 제1 트랜지스터의 소스에 컬렉터 단자가 연결되고 상기 제1 전원에 에미터 단자가 연결되는 제3 트랜지스터,
    상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 컬렉터 단자 사이에 연결되는 적어도 하나의 제1 저항 및
    상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 에미터 단자 사이에 연결되는 적어도 하나의 제2 저항을 포함하고,
    상기 제1 저항 또는 상기 제2 저항은 상기 제어부에 의해 저항값이 변동하는 가변 저항인 플라즈마 표시 장치.
  4. 제3항에 있어서,
    상기 제1 저항 또는 상기 제2 저항은,
    상기 제어부로부터 상기 제1 제어신호를 수신하면, 상기 제1 저항의 저항값의 상기 제2 저항의 저항값에 대한 비율이 제1 비율이 되도록 저항값이 가변되고,
    상기 제어부로부터 상기 제2 제어신호를 수신하면, 상기 제1 저항의 저항값의 상기 제2 저항의 저항값에 대한 비율이 상기 제1 비율보다 큰 제2 비율이 되도록 저항값이 가변되는 플라즈마 표시 장치.
  5. 제2항에 있어서,
    상기 제1 트랜지스터의 게이트 구동 회로는,
    제1 입력단에 상기 비교기의 출력단이 연결되고, 제2 입력단에 제어부가 연결되어 상기 제2 입력단에 상기 제어부에서 생성되는 상기 제1 트랜지스터의 제어신호가 인가되고, 상기 출력단으로 상기 제1 입력단과 상기 제2 입력단에 각각 인가되는 신호를 논리곱한 결과를 출력하는 논리소자를 더 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 제1 트랜지스터의 게이트 구동회로는,
    상기 제어부로부터 상기 제1 제어신호를 수신하면 상기 비교기의 제2 입력단에 상기 제1 전압이 인가되고,
    상기 제어부로부터 상기 제2 제어신호를 수신하면 상기 비교기의 제2 입력단에 상기 제2 전압이 인가되는 플라즈마 표시 장치.
  7. 제6항에 있어서,
    상기 제1 트랜지스터의 게이트 구동회로는,
    상기 논리소자의 제1 입력단에 상기 제1 신호가 인가되고, 상기 논리소자의 제2 입력단에 상기 제1 트랜지스터를 턴온시키는 제어신호가 인가되면, 상기 논리소자의 출력단으로 상기 제1 트랜지스터를 턴온시키는 전압을 출력하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 제1 트랜지스터의 게이트 구동회로는,
    상기 논리소자의 제1 입력단에 상기 제2 신호가 인가되는 경우 또는 상기 논리소자의 제2 입력단에 상기 제1 트랜지스터를 턴오프시키는 제어신호가 인가되면, 상기 논리소자의 출력단으로 상기 제1 트랜지스터를 턴오프시키는 전압을 출력하는 플라즈마 표시 장치.
  9. 제8항에 있어서,
    상기 구동부는,
    상기 제1 전원과 상기 복수의 제1 전극 사이에 연결되고, 상기 어드레스 기간에서 턴온하는 제2 트랜지스터를 더 포함하고,
    상기 제1 트랜지스터의 게이트 구동회로에서 상기 논리소자의 제1 입력단에 상기 제2 신호가 인가되면, 상기 제2 트랜지스터를 턴온시키는 플라즈마 표시 장치.
  10. 복수의 주사 전극을 포함하는 플라즈마 표시 장치를 구동하는 장치에 있어서,
    상기 플라즈마 표시 장치의 온도를 감지하는 온도 감지부,
    어드레스 기간에서 상기 복수의 주사 전극 중 선택하고자 하는 주사 전극에 선택적으로 인가되는 주사 전압을 공급하는 제1 전원과 상기 복수의 주사 전극 사이에 연결되는 제1 트랜지스터,
    상기 제1 전원과 상기 복수의 주사 전극 사이에 연결되고, 상기 온도 감지부에서 감지된 온도가 기준온도 미만이면, 제1 전압을 생성하고, 상기 온도 감지부에서 감지된 온도가 기준온도 이상이면, 상기 제1 전압보다 높은 제2 전압을 생성하는 전압 발생기,
    상기 전압 발생기와 상기 복수의 주사 전극 사이에 연결되고, 상기 온도 감지부에서 감지된 온도가 기준온도 미만이면, 상기 복수의 주사 전극에 상기 주사 전압과 상기 제1 전압의 합에 해당하는 제3 전압까지 점진적으로 하강하는 전압 파형이 인가되도록 동작하고, 상기 온도 감지부에서 감지된 온도가 기준온도 이상이면, 상기 복수의 주사 전극에 상기 주사 전압과 상기 제2 전압의 합에 해당하는 제4 전압까지 점진적으로 하강하는 전압 파형이 인가되도록 동작하는 제2 트랜지스터, 및
    상기 제2 트랜지스터의 게이트와 연결되며, 상기 온도 감지부에서 감지된 온도가 기준온도 미만이면, 상기 복수의 주사 전극의 전압이 상기 제3 전압이 된 때에 상기 제2 트랜지스터의 게이트에 턴오프 제어신호를 인가하고, 상기 온도 감지부에서 감지된 온도가 기준온도 이상이면, 상기 복수의 주사 전극의 전압이 상기 제4 전압이 된 때에 상기 제2 트랜지스터의 게이트에 턴오프 제어 신호를 인가하는 제2 트랜지스터의 게이트 구동 회로를 포함하며,
    상기 제2 트랜지스터의 게이트 구동 회로는
    상기 복수의 주사 전극에 연결되는 상기 제2 트랜지스터의 제1단에 제1 입력단이 연결되고, 상기 전압 발생기와 상기 제2 트랜지스터 사이의 접점에 제2 입력단이 연결되며, 상기 제1 입력단에 인가되는 전압이 상기 제2 입력단에 인가되는 전압보다 높으면 하이 레벨의 출력신호를 출력하는 비교기를 포함하는 플라즈마 표시 장치의 구동 장치.
  11. 제10항에 있어서,
    상기 전압 발생기는,
    상기 제2 트랜지스터의 소스에 컬렉터 단자가 연결되고 상기 제1 전원에 에미터 단자가 연결되는 제3 트랜지스터,
    상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 컬렉터 단자 사이에 연결되는 적어도 하나의 제1 저항, 및
    상기 제3 트랜지스터의 제어단자와 상기 제3 트랜지스터의 에미터 단자 사이에 연결되는 적어도 하나의 제2 저항을 포함하고,
    상기 제1 저항 또는 상기 제2 저항은 가변 저항이며,
    상기 온도 감지부에서 전달된 온도가 기준온도 미만이면, 상기 제1 저항의 상기 제2 저항의 저항값에 대한 비가 제1 비율이 되도록 상기 제1 저항의 저항값과 상기 제2 저항의 저항값이 결정되고,
    상기 온도 감지부에서 전달된 온도가 기준온도 이상이면, 상기 제1 저항의 상기 제2 저항의 저항값에 대한 비가 제1 비율보다 큰 제2 비율이 되도록 상기 제1 저항의 저항값과 상기 제2 저항의 저항값이 결정되는 플라즈마 표시 장치의 구동 장치.
  12. 삭제
  13. 삭제
  14. 제10항에 있어서,
    상기 제2 트랜지스터의 게이트 구동 회로는,
    상기 비교기의 출력단에 제1 입력단이 연결되고, 상기 제2 트랜지스터의 턴온-턴오프 제어신호를 출력하는 제어부에 제2 입력단이 연결되며, 상기 제1 입력단과 상기 제2 입력단에 각각 하이 레벨 신호가 인가되는 때에만 하이 레벨의 출력신호를 출력하는 논리소자를 더 포함하는 플라즈마 표시 장치의 구동 장치.
  15. 제14항에 있어서,
    상기 비교기의 제1 입력단에 인가되는 전압이 상기 비교기의 제2 입력단에 인가되는 전압보다 낮으면 비교기의 출력단으로 로우 레벨의 출력신호가 출력되고,
    상기 논리소자의 출력단으로 로우 레벨의 출력신호가 출력되는 플라즈마 표 시 장치의 구동 장치.
  16. 제15항에 있어서,
    상기 논리 소자의 출력단으로 로우 레벨의 출력신호가 출력되면,
    상기 제1 트랜지스터를 턴온시키는 플라즈마 표시 장치의 구동 장치.
  17. 삭제
KR1020080002556A 2008-01-09 2008-01-09 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 KR100943947B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080002556A KR100943947B1 (ko) 2008-01-09 2008-01-09 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
US12/204,101 US20090174627A1 (en) 2008-01-09 2008-09-04 Plasma display and driving device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002556A KR100943947B1 (ko) 2008-01-09 2008-01-09 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Publications (2)

Publication Number Publication Date
KR20090076543A KR20090076543A (ko) 2009-07-13
KR100943947B1 true KR100943947B1 (ko) 2010-02-26

Family

ID=40844173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002556A KR100943947B1 (ko) 2008-01-09 2008-01-09 플라즈마 표시 장치 및 그 구동 장치와 구동 방법

Country Status (2)

Country Link
US (1) US20090174627A1 (ko)
KR (1) KR100943947B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016674B1 (ko) * 2009-08-18 2011-02-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN102568371A (zh) * 2012-01-19 2012-07-11 安徽鑫昊等离子显示器件有限公司 一种等离子体显示装置的驱动方法
CN103700337A (zh) * 2013-12-30 2014-04-02 四川虹欧显示器件有限公司 一种等离子电视tcp温度控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088536A (ko) * 2002-05-11 2003-11-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050012467A (ko) * 2003-07-25 2005-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100879287B1 (ko) * 2007-08-02 2009-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 생성기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030088536A (ko) * 2002-05-11 2003-11-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050012467A (ko) * 2003-07-25 2005-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100879287B1 (ko) * 2007-08-02 2009-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 생성기

Also Published As

Publication number Publication date
KR20090076543A (ko) 2009-07-13
US20090174627A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
KR100943947B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
JP4762278B2 (ja) プラズマ表示装置及びその駆動方法
KR20110018781A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100830977B1 (ko) 플라즈마 표시 장치 및 그 전압 발생기
KR100823512B1 (ko) 플라즈마 표시 장치 및 그 전압 발생기
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
US8093818B2 (en) Plasma display and voltage generator thereof
KR100839424B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796693B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100884537B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20080028159A (ko) 플라즈마 표시 장치 및 이의 구동 방법
KR100823481B1 (ko) 플라즈마 표시 장치 및 그 전압 생성기
KR100869809B1 (ko) 플라즈마 표시 장치
KR100778455B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100786491B1 (ko) 플라즈마 표시 패널의 구동장치 및 이를 구비한 플라즈마표시장치
KR100879288B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20090050690A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100637513B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814824B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100796686B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR20130053608A (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100590070B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee