KR100814824B1 - 플라즈마 표시 장치 및 그 구동 방법 - Google Patents

플라즈마 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100814824B1
KR100814824B1 KR1020070043136A KR20070043136A KR100814824B1 KR 100814824 B1 KR100814824 B1 KR 100814824B1 KR 1020070043136 A KR1020070043136 A KR 1020070043136A KR 20070043136 A KR20070043136 A KR 20070043136A KR 100814824 B1 KR100814824 B1 KR 100814824B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
transistor
terminal
resistors
Prior art date
Application number
KR1020070043136A
Other languages
English (en)
Inventor
양진호
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070043136A priority Critical patent/KR100814824B1/ko
Application granted granted Critical
Publication of KR100814824B1 publication Critical patent/KR100814824B1/ko
Priority to JP2008111606A priority patent/JP5140481B2/ja
Priority to US12/081,939 priority patent/US20080273025A1/en
Priority to EP08155282A priority patent/EP1988532A1/en
Priority to CN2008100928378A priority patent/CN101299317B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 표시 장치에서, 전극과 VscL 전압을 공급하는 전원 사이에 제1 트랜지스터가 연결되어 있고, 전극과 VscL 공급하는 전원 사이에 전극의 전압을 점진적으로 변경되도록 동작하는 제2 트랜지스터가 연결되어 있다. 전극과 트랜지스터 사이에 제1 및 제2 저항이 직렬로 연결되어 있다. 그리고 제1 및 제2 저항의 접점이 레귤레이터의 제어 단자에 연결되고, 레귤레이터의 애노드 단자가 전극에 연결되어 있고 레귤레이터의 캐소드 단자가 제2 트랜지스터에 연결되어 있다. 이러한 레귤레이터는 기준 전압을 가지고 있으며 제2 트랜지스터의 턴온 시 제1 및 제2 저항의 접점 전압이 기준 전압보다 높은 경우에 애노드 단자와 캐소드 단자를 도통시키고, 제1 및 제2 저항의 접점 전압이 기준 전압보다 낮은 경우에 애노드 단자와 캐소드 단자를 단락시킨다. 즉, 레귤레이터의 애노드 단자와 캐소드 단자의 도통/단락의 반복으로 인해 전극의 전압이 VscL 전압보다 높은 Vnf 전압까지 감소될 수 있다. 이렇게 하면, 하나의 전원으로 두 레벨의 전압을 공급할 수 있다.
PDP, 전극, 방전, 전원, 주사, 어드레스 기간, 전압 레퍼런스

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 주사 전극 구동부(400)를 개략적으로 나타낸 도면이다.
도 4 내지 도 7은 각각 본 발명의 제1 내지 제4 실시 예에 따른 전압 생성기를 나타낸 도면이다.
본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 플라즈마 표시 패널을 이용한 표시 장치이다. 이러한 플라즈마 표시 패널에는 복수의 방전 셀이 매트릭스 형태로 배열되어 있다.
일반적으로 플라즈마 표시 장치에서는 한 프레임이 복수의 서브필드로 분할 되어 구동되며, 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치의 조합에 의해 계조가 표시된다. 각 서브필드의 어드레스 기간 동안 발광 셀과 비발광 셀이 어드레스 방전에 의해 선택되고 유지 기간 동안 발광 셀에 대하여 수행되는 유지 방전에 의해 실제로 영상이 표시된다.
이와 같은 방전은 두 전극 사이의 전압 차가 일정 전압 이상 설정되어야 일어나며, 어드레스 기간 및 유지 기간에서 각 전극에 사용되는 전압의 레벨이 다르고, 이로 인해 각 전압을 공급하는 전원의 개수 또한 많아지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 전원의 개수를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 한 특징에 따른 플라즈마 표시 장치는, 전극, 상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터, 상기 전극과 상기 전원 사이에 연결되어 상기 전극의 전압이 점진적으로 변경되도록 동작하는 제2 트랜지스터, 상기 전극과 상기 제2 트랜지스터 사이 또는 상기 전원과 상기 제2 트랜지스터 사이에 직렬로 연결되어 있는 제1 및 제2 저항, 그리고 상기 제2 트랜지스터의 턴온 시에 기준 전압을 제공하며, 상기 제1 및 제2 저항의 접점 전압이 상기 기준 전압보다 높은 경우에 상기 전극과 상기 전원 사이에 상기 제1 및 제2 저항에 의해 형성되는 제1 경로와 다른 제2 경로로 전류를 흐르게 하는 전압 레퍼런스 수단을 포함한다.
본 발명의 다른 특징에 따른 플라즈마 표시 장치는, 복수의 전극, 상기 복수의 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터, 상기 복수의 전극과 상기 전원 사이에 연결되어 있으며 상기 전극의 전압을 점진적으로 변경하도록 동작하는 제2 트랜지스터, 상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 형성된 제1 경로 상에 직렬로 연결되어 있는 제1 및 제2 저항, 상기 제1 및 제2 저항의 접점 전압과 기준 전압을 비교하고, 상기 비교 결과에 대응하여 출력 전압을 결정하는 비교기, 그리고 상기 결정된 출력 전압에 응답하여 턴온되며, 상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 형성되는 제2 경로로 전류를 흐르게 하는 제3 트랜지스터를 포함한다.
본 발명의 또 다른 특징에 따른 플라즈마 표시 장치는, 복수의 전극, 상기 복수의 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터, 상기 복수의 전극과 상기 전원 사이에 연결되어 있으며, 상기 전극의 전압이 점진적으로 변경하도록 동작하는 제2 트랜지스터, 상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 형성된 제1 경로 상에 직렬로 연결되어 있는 제1 및 제2 저항, 그리고 제1 내지 제3 단자를 가지며, 상기 제1 및 제2 저항의 접점에 상기 제1 단자가 연결되어 있고, 상기 제2 트랜지스터의 턴온 시에 상기 제1 및 제2 저항의 접점 전압이 기준 전압보다 높은 경우에 상기 전극과 상기 전원 사이에 상기 제2 및 제3 단자에 의해 형성되는 제2 경로로 전류를 흐르게 하는 레귤레이터를 포함한다.
본 발명의 또 다른 특징에 따르면, 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법이 제공된다. 이 구동 방법은, 상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터를 턴온하여 상기 전극의 전압을 제2 전압까지 변경하는 단계, 그리고 상기 전극과 상기 전원 사이에 연결되어 있는 제2 트랜지스터를 턴온하여 상기 전극에 상기 제1 전압을 인가하는 단계를 포함한다. 이때, 상기 전극의 전압을 상기 제2 전압까지 변경하는 단계는, 상기 전극과 상기 전원 사이에 직렬로 연결되어 있는 제1 및 제2 저항에 의해 형성되는 제1 경로로 전류를 흐르게 하는 단계, 그리고 상기 제1 및 제2 저항의 접점 전압이 기준 전압보다 높은 경우에 상기 제1 경로와 다른 제2 경로로 전류를 흐르게 하는 단계를 포함한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
그리고 명세서 전체에서 전압을 유지한다는 표현은 특정 2점간의 전위차가 시간 경과에 따라 변화하여도 그 변화가 설계상 허용될 수 있는 범위 내이거나 변 화의 원인이 당업자의 설계 관행에서는 무시되고 있는 기생 성분에 의한 경우를 포함한다. 또한, 방전 전압에 비해 반도체 소자(트랜지스터, 다이오드 등)의 문턱 전압이 매우 낮으므로 문턱 전압을 0V 전압으로 간주하고 근사 처리한다. 따라서 전원에 의해 노드, 전극 등에 인가되는 전압은 상기 전원의 전압에서 문턱 전압, 기생 성분 등에 의해 전압 변동이 일어난 전압을 포함한다.
이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 구동 방법에 대해서 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 도면이다.
도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이하, "A 전극"이라 함)(A1-Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1-Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1-Yn)을 포함한다. 일반적으로 X 전극(X1∼Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되어 있으며, X 전극(X1-Xn)과 Y 전극(Y1-Yn)이 유지 기간에서 화상을 표시하기 위한 표시 동작을 수행한다. Y 전극(Y1-Yn)과 X 전극(X1-Xn)은 A 전극(A1-Am)과 직교하도록 배치된다. 이때, A 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 셀(110)을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.
제어부(200)는 외부로부터 영상 신호를 수신하여 A 전극 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.
어드레스 전극 구동부(300)는 제어부(200)로부터 A 전극 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 A 전극에 인가한다.
주사 전극 구동부(400)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극에 구동 전압을 인가한다.
유지 전극 구동부(500)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극에 구동 전압을 인가한다.
도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형을 나타낸 도면이다. 도 2에서는 설명의 편의상 한 프레임을 이루는 복수의 서브필드 중 한 서브필드의 구동 파형만을 도시하였으며, 하나의 방전 셀을 형성하는 X 전극(X)과 Y 전극(Y) 및 A 전극(A)에 인가되는 구동 파형만을 도시하였다.
도 2에 나타낸 바와 같이, 리셋 기간의 상승 기간에서, 어드레스 전극 구동부(300) 및 유지 전극 구동부(500)는 각각 A 전극(A) 및 X 전극(X)을 기준 전압(도 2에서는 0V 전압)으로 바이어스하고, 주사 전극 구동부(400)는 Y 전극(Y)의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. 도 2에서는 Y 전극(Y)의 전압 을 램프 형태로 증가시키는 것으로 도시하였다. 그러면, Y 전극(Y)의 전압이 증가하는 중에 Y 전극(Y)과 X 전극(X) 사이 및 Y 전극(Y)과 A 전극(A) 사이에서 미약한 방전(이하, "약 방전"이라 함)이 일어나면서, Y 전극(Y)에는 (-) 벽 전하가 형성되고 X 및 A 전극(X, A)에는 (+) 벽 전하가 형성된다.
리셋 기간의 하강 기간에서, 유지 전극 구동부(500)는 X 전극(X)을 Ve 전압으로 바어어스하고, 주사 전극 구동부(400)는 Y 전극(Y)의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 도 2에서는 Y 전극(Y)의 전압을 램프 형태로 감소시키는 것으로 도시하였다. 그러면, Y 전극(Y)의 전압이 감소하는 중에 Y 전극(Y)과 X 전극(X) 사이 및 Y 전극(Y)과 A 전극(A) 사이에서 약 방전이 일어나면서 Y 전극(Y)에 형성된 (-) 벽 전하와 X 및 A 전극(X, A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 Y 전극(Y)과 X 전극(X) 사이의 방전 개시 전압 근처로 설정된다. 그러면, Y 전극(Y)과 X 전극(X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.
어드레스 기간에서는 켜질 셀을 선택하기 위해서, X 전극(X)의 전압을 Ve 전압으로 유지한 상태에서 Y 전극(Y)에 VscL 전압을 가지는 주사 펄스가 인가된다. 이때, VscL 전압이 인가된 Y 전극(Y)과 X 전극(X)에 의해 형성되는 복수의 셀 중에서 선택하고자 하는 셀을 통과하는 A 전극(A)에 Va 전압을 가지는 어드레스 펄스가 인가된다. 그러면, Va 전압이 인가된 A 전극(A)과 VscL 전압이 인가된 Y 전극(Y) 사이 및 VscL 전압이 인가된 Y 전극(Y)과 Ve 전압이 인가된 X 전극(X) 사이에서 어 드레스 방전이 일어나 Y 전극(Y)에 (+) 벽 전하가 형성되고 X 및 A 전극(X, A)에 각각 (-) 벽 전하가 형성된다. 그리고 VscL 전압이 인가되지 않는 Y 전극(Y)에는 VscL 전압보다 높은 VscH 전압이 인가되고, Va 전압이 인가되지 않는 A 전극(A)에는 기준 전압이 인가된다.
리셋 기간에서 Vnf 전압이 인가되었을 때, A 전극(A)과 Y 전극(Y) 사이의 벽 전압과 A 전극(A)과 Y 전극(Y) 사이의 외부 전압(Vnf)의 합은 A 전극(A)과 Y 전극(Y) 사이의 방전 개시 전압으로 결정된다. 그런데 어드레스 기간에서 A 전극(A)에 0V가 인가되고 Y 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극(A)과 Y 전극(Y) 사이에는 A 전극(A)과 Y 전극(Y) 사이의 방전 개시 전압이 형성되므로 방전이 일어날 수 있지만, 이 경우의 방전 지연 시간이 주사 펄스와 어드레스 펄스의 폭보다 길어서 방전이 일어나지 않는다. 그런데 A 전극(A)에 Va 전압이 인가되고 Y 전극(Y)에 VscL(=Vnf) 전압이 인가되는 경우에 A 전극(A)과 Y 전극(Y) 사이에는 A 전극(A)과 Y 전극(Y) 사이의 방전 개시 전압보다 높은 전압이 형성되어 방전 지연 시간이 주사 펄스의 폭보다 줄어들어서 방전이 일어날 수 있다. 이때, VscL 전압을 Vnf 전압보다 낮은 전압으로 설정하면 Y 전극(Y)과 A 전극(A) 사이의 전압 차(VscL-Va)가 커지게 되어 어드레스 방전이 잘 일어나게 된다. 또한 전압 차(VscL-Vnf, 이하, "
Figure 112007033286418-pat00001
"라 함)만큼 Va 전압을 낮출 수가 있다. 따라서 어드레스 기간에서 VscL 전압은 일반적으로 Vnf 전압과 같거나 낮은 레벨로 설정하고, Va 전압은 기준 전압보다 높은 레벨로 설정한다. 도 2에서는 VscL 전압이 Vnf 전압보다
Figure 112007033286418-pat00002
전압만큼 낮은 것으로 도시하였다.
유지 기간에서 주사 전극 구동부(400)는 복수의 Y 전극(Y)에 하이 레벨 전압(도 2에서는 Vs) 및 로우 레벨 전압(도 2에서는 0V)을 교대로 가지는 유지 펄스를 해당 서브필드의 가중치에 해당하는 횟수만큼 인가한다. 그리고 유지 전극 구동부(500)는 복수의 X 전극(X)에 유지 펄스를 Y 전극(Y)에 인가되는 유지 펄스와 반대 위상으로 인가한다. 이와 같이 하면, 각 Y 전극(Y)과 각 X 전극(X)의 전압 차가 Vs 전압과 -Vs 전압을 교대로 가지며, 이에 따라 어드레스 방전이 일어난 셀 즉, 발광 셀에서 유지 방전이 소정 횟수만큼 반복하여 일어난다.
한편, 도 2에서는 Vs 전압과 0V 전압을 가지는 유지 펄스를 Y 전극(Y)과 X 전극(X)에 교대로 인가하는 것으로 도시하였지만, 이와 달리 Y 전극(Y)과 X 전극(X)의 전압 차가 교대로 Vs 전압과 -Vs 전압을 가지는 유지 펄스가 Y 전극(Y) 및/또는 X 전극(X)에 인가될 수도 있다. 예를 들어, X 전극(X)이 접지 전압으로 바이어스된 상태에서, Y 전극(Y)에 Vs 전압과 -Vs 전압을 교대로 가지는 유지 펄스가 인가될 수도 있다.
또한 도 2에서는 리셋 기간에서 셀의 벽 전하를 소거하여 비발광 셀로 설정된 셀로부터 어드레스 기간에서 어드레스 방전을 통하여 발광 셀을 선택하였다. 그러나 이와 달리 리셋 기간에서 셀에 벽 전하를 기입하여 발광 셀로 설정된 셀 또는 이전 서브필드의 유지 기간 이후에 발광 셀로 설정된 셀로부터 어드레스 기간에서 어드레스 방전을 통하여 비발광 셀을 선택할 수도 있다.
아래에서는 하나의 전원으로 다른 레벨의 전압을 구현할 수 있는 구동 회로에 대하여 도 3을 참조하여 상세하게 설명한다. 도 3에서는 하나의 전원으로 Vnf 전압 및 VscL 전압을 구현할 수 있는 경우를 도시하였다.
도 3은 본 발명의 실시 예에 따른 주사 전극 구동부(400)를 개략적으로 나타낸 도면이다. 도 3에서는 설명의 편의상 하나의 Y 전극(Y)과 하나의 X 전극(X)만을 도시하였으며, 하나의 Y 전극(Y)과 하나의 X 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.
도 3에 나타낸 바와 같이, 본 발명의 실시 예에 따른 주사 전극 구동부(400)는 상승 리셋 구동부(410), 유지 구동부(420), 하강 리셋/주사 구동부(430) 및 주사 회로(440)를 포함한다. 도 3에서는 트랜지스터(Ynf, YscL, Sch, Scl)를 n채널 전계 효과 트랜지스터, 특히 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으며, 이들 트랜지스터(Ynf, YscL, Sch, Scl)에는 소스에서 드레인 방향으로 바디 다이오드가 형성될 수 있다. 그리고 NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 트랜지스터가 이들 트랜지스터(Ynf, YscL, Sch, Scl)로 사용될 수도 있다. 또한 도 3에서는 트랜지스터(Ynf, YscL, Sch, Scl)를 각각 하나의 트랜지스터로 도시하였지만, 트랜지스터(Ynf, YscL, Sch, Scl)는 각각 병렬로 연결된 복수의 트랜지스터로 형성될 수 있다.
먼저, 주사 회로(440)는 트랜지스터(Sch, Scl)를 포함하고, 제1 입력단(A)과 제2 입력단(B)을 가지며, 출력단(C)이 Y 전극(Y)에 연결되어 있다. 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인이 각각 출력단(C)에 연결되어 있고, 트랜지스터(Sch)의 드레인이 제1 입력단(A)에 연결되어 있고, 제1 입력단(A)에 VscH 전압을 공급하는 전원(VscH)이 연결되어 있다. 트랜지스터(Scl)의 소스가 제2 입력단(B)에 연결되어 있다. 이러한 주사 회로(440)는 어드레스 기간에서 발광 셀을 선택하기 위해 제1 입력단(A)의 전압과 제2 입력단(B)의 전압을 대응하는 Y 전극(Y)에 선택적으로 인가한다. 도 3에서는 Y 전극(Y)에 연결되어 있는 하나의 주사 회로(440)를 도시하였지만, 복수의 Y 전극(Y1~Yn)에 각각 주사 회로(440)가 연결되어 있다. 그리고 일정 개수의 주사 회로(440)가 하나의 주사 집적 회로(integrated circuit, IC)로 형성되어, 주사 집적 회로의 복수의 출력단이 일정 개수의 Y 전극(Y1~Yk, 여기서, k는 n보다 작은 수임)에 각각 연결될 수도 있다.
하강 리셋/주사 구동부(430)는 트랜지스터(Ynf, YscL), 전압 생성기(431), 커패시터(Csc) 및 다이오드(Dsc)를 포함한다. 전원(VscH)에 애노드가 연결되어 있는 다이오드(Dsc)의 캐소드가 제2 입력단(B)에 연결되어 있고 제1 입력단(A)과 제2 입력단(B) 사이에 커패시터(Csc)가 연결되어 있다. 노드(N1)에 트랜지스터(YscL, Ynf)의 드레인이 각각 연결되어 있고 노드(N2)에 트랜지스터(YscL, Ynf)의 소스가 각각 연결되어 있다. 그리고 노드(N1)에는 주사 회로(440)의 제2 입력단(B)이 연결되어 있으며, 노드(N2)에는 VscL 전압을 공급하는 전원(VscL)이 연결되어 있다. 전압 생성기(431)는 노드(N1)와 트랜지스터(Ynf)의 드레인 사이에 연결되어 있으며,
Figure 112007033286418-pat00003
전압을 발생시킨다. 이러한 전압 생성기(431)는 트랜지스터(Ynf)의 소스와 노드(N2) 사이에 연결될 수도 있다. 따라서, 리셋 기간의 하강 기간에서 트랜지스터(Ynf)가 턴온되면, Y 전극(Y)의 전압이 Vnf(=VscL+
Figure 112007033286418-pat00004
) 전압까지 감소될 수 있다. 이때, 트랜지스터(Ynf)는 턴온 시에 Y 전극(Y)의 전압을 Vnf 전압까지 점진적으로 감소하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다. 트랜지스 터(YscL)는 어드레스 기간에서 턴온되어 주사 회로(440)의 제2 입력단(B)으로 VscL 전압을 공급한다.
유지 구동부(412)는 주사 회로(440)의 제2 입력단(B)에 연결되어 있으며 유지 기간 동안 주사 회로(440)의 제2 입력단(B)을 통하여 복수의 Y 전극(Y)에 Vs 전압과 0V 전압을 가지는 유지 펄스를 인가한다. 상승 리셋 구동부(410)는 주사 회로(440)의 제2 입력단(B)에 연결되어 있으며 리셋 기간의 상승 기간 동안 주사 회로(440)의 제2 입력단(B)을 통하여 Y 전극(Y)에 상승 리셋 파형을 인가한다.
다음으로, 도 3에 도시된 전압 생성기(431)에 대해서 도 4 내지 도 7을 참고로 하여 상세하게 설명한다. 도 4 내지 도 7에서는 트랜지스터(YscL)의 소스를 노드(N3)로 도시하였다.
도 4는 본 발명의 제1 실시 예에 따른 전압 생성기(431a)를 나타낸 도면이다.
도 4에 나타낸 바와 같이, 전압 생성기(431a)는 레귤레이터(431-1) 및 저항(R1, R2, R3)을 포함한다. 두 저항(R1, R2)이 노드(N1)와 노드(N3) 사이에 직렬로 연결되어 있으며, 레귤레이터(431-1)의 애노드 단자(AN)가 노드(N1)에 연결되어 있고 레귤레이터(431-1)의 캐소드 단자(KA)가 노드(N3)에 연결되어 있으며 레귤레이터(431-1)의 기준 단자(REF)가 두 저항(R1, R2)의 접점에 연결되어 있다. 그리고 레귤레이터(431-1)의 애노드 단자(AN)와 노드(N1) 사이에 저항(R3)이 연결될 수도 있다. 레귤레이터(431-1)는 두 저항(R1, R2)에 의해 분압된 전압 즉, Vy 전압이 Vref 전압보다 커지면 애노드 단자(AN)와 캐소드 단자(KA)를 도통시킨다. 이러한 레귤레이터(431-1)는 기준 전압(Vref)을 가지고 있으며 이를 비교값으로 사용하게 하는 전압 레퍼런스(Voltage reference) 수단으로 동작한다.
리셋 기간의 하강 기간에서 트랜지스터(Ynf)가 턴온되면, 두 저항(R1, R2)에 의해 적은 전류가 흐르게 된다. 저항(R2)에 흐르는 전류를
Figure 112007033286418-pat00005
이라 할 때, Vy의 전압은 수학식 1과 같다.
Figure 112007033286418-pat00006
그리고 시간이 지남에 따라 전류
Figure 112007033286418-pat00007
이 서서히 증가되면, Vy 전압 또한 증가된다. 이때, Vy의 전압이 Vref 전압보다 커지게 되면, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 도통된다. 저항(R3)의 크기가 아주 작으므로, Y 전극(Y), 레귤레이터(431-1), 트랜지스터(Ynf) 및 전원(VscL)를 통해 전류가 흐르게 되면서 Y 전극(Y)의 전압이 감소하고, 전류
Figure 112007033286418-pat00008
은 줄어든다.
전류
Figure 112007033286418-pat00009
이 줄어들면, Vy 전압이 다시 Vref 전압보다 작아지므로, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 단락되면서 Y 전극(Y), 저항(R1, R2), 트랜지스터(Ynf) 및 전원(VscL)를 통해 전류가 흐르게 되면서 Vy 전압이 다시 증가된다. 그러다가 Vy의 전압이 Vref 전압보다 커지게 되면, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 다시 도통된다.
이와 같이, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)의 도통/단락의 반복으로 Y 전극(Y)의 전압을 서서히 감소하게 된다. Y 전극(Y)의 전압이 감소하는 중에 Y 전극의 전압이 Vnf 전압이 되면, Vy 전압이 더 이상 Vref 전압보다 커질 수 없으므로, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 도통되지 않는다. 이때, 두 저항(R1, R2)의 저항 값이 아주 크므로, 실질적으로 Y 전극(Y)의 전압이 소정 기간 동안 Vnf 전압으로 유지할 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 전압 생성기(431b)를 나타낸 도면이다.
도 5에 나타낸 바와 같이, 본 발명의 제2 실시 예에 따른 전압 생성기(431b)는 트랜지스터(Q1)를 제외하면 전압 생성기(431a)와 동일하다. 이때, 트랜지스터(Q1)는 BJT(Bipolar Junction Transistor)로 도시하였으나, 다른 형태의 트랜지스터가 사용될 수도 있다. 트랜지스터(Q1)의 이미터가 노드(N1)에 연결되어 있고 트랜지스터(Q1)의 컬렉터가 트랜지스터(YscL)의 드레인에 연결되어 있으며, 트랜지스터(Q1)의 제어단인 베이스에 레귤레이터(431-1)의 애노드 단자(AN)가 연결되어 있다.
이러한 전압 생성기(431b)에서 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 도통될 때 트랜지스터(Q1)의 베이스-이미터 전압(|Vbe|)이 문턱 전압(Vth) 이하로 되면, 트랜지스터(Q1)가 턴온된다. 그러면, Y 전극(Y), 트랜지스터(Q1), 트랜지스터(Ynf) 및 전원(VscL)를 통해 전류가 흐르게 된다. 그러다가 전류
Figure 112007033286418-pat00010
이 줄어들면, Vy의 전압이 다시 Vref 전압보다 작아지므로, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 단락되고, 트랜지스터(Q1)의 베이스로 전압이 공급되지 않으므로 트랜지스터(Q1) 또한 턴오프된다. 그러면, Y 전극(Y), 저항(R1, R2), 트랜지스터(Ynf) 및 전원(VscL)를 통해 전류가 흐르게 되면서 Vy의 전압이 다시 증가된다. 그러다가 Vy의 전압이 Vref 전압보다 커지게 되면, 레귤레이터(431-1)의 애노드 단자(AN)와 캐소드 단자(KA)가 다시 도통된다. 이러한 동작이 반복되면서 Y 전극(Y)의 전압이 Vnf 전압까지 감소된다. 레귤레이터(431-1)는 전류 용량의 제한으로 많은 전류를 흘리는 데에 한계가 있다. 따라서, 트랜지스터(Q1)를 사용함으로써, 전류 용량을 증가시킬 수 있는 효과가 있다.
도 6은 본 발명의 제3 실시 예에 따른 전압 생성기(431c)를 나타낸 도면이다.
도 6에 나타낸 바와 같이, 본 발명의 제3 실시 예에 따른 전압 생성기(431c)는 커패시터(C1) 및 저항(R4, R5)을 제외하면 전압 생성기(431b)와 동일하다. 커패시터(C1)는 노드(N1)와 트랜지스터(YscL)의 드레인 사이에 연결되어 있다. 저항(R4)은 레귤레이터(431-1)의 애노드 단자(AN)와 트랜지스터(Q1)의 베이스 사이에 연결되어 있고, 저항(R5)은 트랜지스터(Q1)의 컬렉터와 노드(N3) 사이에 연결되어 있다. 이러한 전압 생성기(431c)의 동작 원리는 도 5에서와 동일하다. 이때, 커패시터(C1)는 노드(N1)와 트랜지스터(YscL)의 드레인 사이의 전압을 안정화시키는 용도로 사용되므로, 저항(R4, R5)은 트랜지스터(Q1)의 보호용으로 사용하고 있다.
한편, 본 발명의 제1 내지 제3 실시 예에서는 레귤레이터(431-1)에 기준 전압(Vref)이 설정되어 있기 때문에 기준 전압(Vref)을 변경시킬 수가 없다. 아래에서는 기준 전압을 변경하여
Figure 112007033286418-pat00011
전압을 가변시킬 수 있는 실시 예에 대해서 도 7을 참고로 하여 상세하게 설명한다.
도 7은 본 발명의 제4 실시 예에 따른 전압 생성기(431d)를 나타낸 도면이다.
도 7에 나타낸 바와 같이, 본 발명의 제4 실시 예에 따른 전압 생성기(431d)는 비교기(431-2), 기준 전압 제어기(431-3), 트랜지스터(Q2) 및 저항(R1', R2', R3')을 포함한다. 노드(N1)와 트랜지스터(YscL)의 드레인 사이에 두 저항(R1', R2')이 직렬로 연결되어 있다. 비교기(431-2)의 비반전 단자(+)에 두 저항(R1', R2')의 접점이 연결되어 있고, 비교기(431-2)의 반전 단자(-)에 기준 전압 제어기(431-3)가 연결되어 있다. 그리고 비교기(431-2)의 출력 단자(OUT)가 트랜지스터(Q2)의 베이스에 연결되어 있고, 트랜지스터(Q2)의 이미터가 노드(N1)에 연결되고 트랜지스터(Q2)의 컬렉터가 트랜지스터(YscL)의 드레인에 연결된다. 그리고 트랜지스터(Q2)의 베이스와 노드(N1) 사이에 저항(R3)이 연결된다. 기준 전압 제어기(431-3)는 외부로부터 공급받은 기준 전압(Vref)을 비교기(431-2)의 반전 단자(-)로 입력한다. 이러한 전압 생성기(431d)는 도 4에 도시된 전압 생성기(431a)와 동작이 거의 동일하다. 즉, 비교기(431-2) 및 트랜지스터(Q2)는 도 4 내지 도 6에 도시된 레귤레이터(431-1)와 유사한 기능을 수행한다. 즉, 비교기(431-2) 및 트랜지스터(Q2) 또한 전압 레퍼런스(Voltage reference) 수단으로 동작한다.
구체적으로, 리셋 기간의 하강 기간에서 트랜지스터(Ynf)의 턴온 시, 비교기(431-2)는 두 저항(R1', R2')에 의해 분압된 전압, 즉 Vy'의 전압이 설정된 기준 전압(Vref)보다 커지면, Vcc 전압을 출력한다. 이때, 트랜지스터(Q1)의 베이스-이미터 전압(|Vbe|)이 문턱 전압(Vth) 이하로 되면, 트랜지스터(Q2)가 턴온된다. 그 러면, Y 전극(Y), 트랜지스터(Q2), 트랜지스터(Ynf) 및 전원(VscL)를 통해 전류가 흐르게 된다. 따라서, 전류
Figure 112007033286418-pat00012
이 줄어들고, 이로 인하여 Vy' 전압의 다시 Vref 전압보다 작아지고, Vy' 전압 또한 작아진다. 비교기(431-2)는 Vy'의 전압이 설정된 기준 전압(Vref)보다 작으면, VscL 전압을 출력한다. 그러면, 트랜지스터(Q2)의 베이스-이미터 전압(|Vbe|)이 문턱 전압(Vth)보다 커지므로, 트랜지스터(Q2)가 턴오프된다. 트랜지스터(Q2)가 턴오프되면, Y 전극(Y), 저항(R1', R2'), 트랜지스터(Ynf) 및 전원(VscL)를 통해 전류가 흐르게 되면서 Vy' 전압이 다시 증가된다. 그러다가 Vy' 전압이 Vref 전압보다 커지게 되면, 비교기(431-2)는 Vcc 전압을 트랜지스터(Q2)의 베이스로 출력하고, 트랜지스터(Q1)의 베이스-이미터 전압(|Vbe|)이 문턱 전압(Vth) 이하로 될 때 다시 트랜지스터(Q2)가 턴온된다. 이와 같이, 트랜지스터(Q2)의 턴온/턴오프의 반복으로 Y 전극(Y)의 전압이 Vnf 전압까지 감소된다.
그리고 기준 전압 제어기(431-3)에 의해 비교기(431-2)의 반전 단자(-)로 입력되는 기준 전압(Vref)을 변경할 수가 있다. 즉, 기준 전압(Vref)에 따라서 Vnf 전압을 조절할 수가 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 하나의 전원으로 서로 다른 레벨의 전압을 공급할 수 있으므로, 플라즈마 표시 장치에서 전원의 개수를 줄일 수 있다.

Claims (16)

  1. 전극,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터,
    상기 전극과 상기 전원 사이에 연결되어 상기 전극의 전압이 점진적으로 변경되도록 동작하는 제2 트랜지스터,
    상기 전극과 상기 제2 트랜지스터 사이 또는 상기 전원과 상기 제2 트랜지스터 사이에 직렬로 연결되어 있는 제1 및 제2 저항, 그리고
    상기 제2 트랜지스터의 턴온 시에 기준 전압을 제공하며, 상기 제1 및 제2 저항의 접점 전압이 상기 기준 전압보다 높은 경우에 상기 전극과 상기 전원 사이에 상기 제1 및 제2 저항에 의해 형성되는 제1 경로와 다른 제2 경로로 전류를 흐르게 하는 전압 레퍼런스 수단
    을 포함하는 플라즈마 표시 장치.
  2. 제1항에 있어서,
    상기 전압 레퍼런스 수단은,
    기준 단자가 상기 제1 및 제2 저항의 접점에 연결되어 있고, 제1 단자가 상기 전극에 연결되고, 제2 단자가 상기 제2 트랜지스터에 연결되는 레귤레이터
    를 포함하며,
    상기 제2 경로는 상기 제1 단자와 제2 단자에 의해 형성되는 플라즈마 표시 장치.
  3. 제1항에 있어서,
    상기 전압 레퍼런스 수단은,
    기준 단자가 상기 제1 및 제2 저항의 접점에 연결되어 있고, 제1 단자가 상기 제2 트랜지스터에 연결되고, 제2 단자가 상기 전원에 연결되는 레귤레이터
    를 포함하며,
    상기 제2 경로는 상기 제1 단자와 제2 단자에 의해 형성되는 플라즈마 표시 장치.
  4. 제2항 또는 제3항에 있어서,
    제어단이 상기 레귤레이터의 상기 제1 단자에 연결되어 있고, 상기 전극과 상기 전원 사이에 상기 제2 경로와 다른 제3 경로로 전류를 흐르게 하는 제3 트랜지스터
    를 더 포함하는 플라즈마 표시 장치.
  5. 제1항에 있어서,
    상기 기준 전압을 변경하는 기준 전압 제어기
    를 더 포함하는 플라즈마 표시 장치.
  6. 제5항에 있어서,
    상기 전압 레퍼런스 수단은,
    제1 단자가 상기 제1 및 제2 저항의 접점에 연결되어 있고, 제2 단자가 상기 기준 전압 제어기에 연결되어 있으며, 상기 접점 전압에 대응하여 출력 전압을 결정하는 비교기, 그리고
    제어단이 상기 비교기의 출력단에 연결되어 있으며, 턴온 시에 상기 제2 경로로 전류를 흐르게 하는 제3 트랜지스터
    를 포함하는 플라즈마 표시 장치.
  7. 복수의 전극,
    상기 복수의 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터,
    상기 복수의 전극과 상기 전원 사이에 연결되어 있으며 상기 전극의 전압을 점진적으로 변경하도록 동작하는 제2 트랜지스터,
    상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 형성된 제1 경로 상에 직렬로 연결되어 있는 제1 및 제2 저항,
    상기 제1 및 제2 저항의 접점 전압과 기준 전압을 비교하고, 상기 비교 결과에 대응하여 출력 전압을 결정하는 비교기, 그리고
    상기 결정된 출력 전압에 응답하여 턴온되며, 상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 형성되는 제2 경로로 전류를 흐르게 하는 제3 트랜지스터
    를 포함하는 플라즈마 표시 장치.
  8. 제7항에 있어서,
    상기 기준 전압을 변경하는 기준 전압 제어기
    를 더 포함하는 플라즈마 표시 장치.
  9. 제8항에 있어서,
    어드레스 기간에서 상기 제1 트랜지스터가 턴온되고, 리셋 기간에서 상기 제2 트랜지스터가 턴온되며,
    상기 리셋 기간에서 상기 전극에 인가되는 전압은 상기 제1 전압보다 높은 전압인 플라즈마 표시 장치.
  10. 복수의 전극,
    상기 복수의 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터,
    상기 복수의 전극과 상기 전원 사이에 연결되어 있으며, 상기 전극의 전압이 점진적으로 변경하도록 동작하는 제2 트랜지스터,
    상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 형성된 제1 경로 상에 직렬로 연결되어 있는 제1 및 제2 저항, 그리고
    제1 내지 제3 단자를 가지며, 상기 제1 및 제2 저항의 접점에 상기 제1 단자가 연결되어 있고, 상기 제2 트랜지스터의 턴온 시에 상기 제1 및 제2 저항의 접점 전압이 기준 전압보다 높은 경우에 상기 전극과 상기 전원 사이에 상기 제2 및 제3 단자에 의해 형성되는 제2 경로로 전류를 흐르게 하는 레귤레이터
    를 포함하는 플라즈마 표시 장치.
  11. 제10항에 있어서,
    상기 전극과 상기 제2 트랜지스터 사이에 상기 제1 및 제2 저항이 직렬로 연결되어 있으며, 상기 제2 단자가 상기 전극에 연결되고 상기 제3 단자가 상기 제2 트랜지스터에 연결되어 있는 플라즈마 표시 장치.
  12. 제10항에 있어서,
    상기 제2 트랜지스터와 상기 전원 사이에 상기 제1 및 제2 저항이 직렬로 연결되어 있으며, 상기 제2 단자가 상기 제2 트랜지스터에 연결되고 상기 제3 단자가 상기 전원에 연결되어 있는 플라즈마 표시 장치.
  13. 제10항에 있어서,
    상기 레귤레이터의 제2 단자에 제어단이 연결되며, 상기 제2 트랜지스터의 턴온 시에 상기 전극과 상기 전원 사이에 상기 제2 경로와 다른 제3 경로로 전류를 흐르게 하는 제3 트랜지스터
    를 더 포함하는 플라즈마 표시 장치.
  14. 전극을 포함하는 플라즈마 표시 장치를 구동하는 방법에 있어서,
    상기 전극과 제1 전압을 공급하는 전원 사이에 연결되어 있는 제1 트랜지스터를 턴온하여 상기 전극의 전압을 제2 전압까지 변경하는 단계, 그리고
    상기 전극과 상기 전원 사이에 연결되어 있는 제2 트랜지스터를 턴온하여 상기 전극에 상기 제1 전압을 인가하는 단계
    를 포함하며,
    상기 전극의 전압을 상기 제2 전압까지 변경하는 단계는,
    상기 전극과 상기 전원 사이에 직렬로 연결되어 있는 제1 및 제2 저항에 의해 형성되는 제1 경로로 전류를 흐르게 하는 단계, 그리고
    상기 제1 및 제2 저항의 접점 전압이 기준 전압보다 높은 경우에 상기 제1 경로와 다른 제2 경로로 전류를 흐르게 하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.
  15. 제14항에 있어서,
    상기 제2 전압은 상기 제1 전압보다 높은 전압인 플라즈마 표시 장치의 구동 방법.
  16. 제15항에 있어서,
    상기 전극의 전압이 상기 제2 전압까지 변경된 후 상기 전극의 전압을 상기 제2 전압으로 유지하는 단계
    를 더 포함하는 플라즈마 표시 장치의 구동 방법.
KR1020070043136A 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법 KR100814824B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070043136A KR100814824B1 (ko) 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법
JP2008111606A JP5140481B2 (ja) 2007-05-03 2008-04-22 プラズマ表示装置
US12/081,939 US20080273025A1 (en) 2007-05-03 2008-04-23 Plasma display and driving method thereof
EP08155282A EP1988532A1 (en) 2007-05-03 2008-04-28 Plasma display and driving method thereof
CN2008100928378A CN101299317B (zh) 2007-05-03 2008-05-04 等离子体显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070043136A KR100814824B1 (ko) 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR100814824B1 true KR100814824B1 (ko) 2008-03-20

Family

ID=39410975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043136A KR100814824B1 (ko) 2007-05-03 2007-05-03 플라즈마 표시 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US20080273025A1 (ko)
EP (1) EP1988532A1 (ko)
JP (1) JP5140481B2 (ko)
KR (1) KR100814824B1 (ko)
CN (1) CN101299317B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004390A (ko) * 2004-07-09 2006-01-12 엘지전자 주식회사 에너지 회수 회로를 포함하는 플라즈마 표시 패널의 구동장치
KR20060120780A (ko) * 2005-05-23 2006-11-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 공급 장치
KR20070005273A (ko) * 2005-07-05 2007-01-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 온도 변화에 따른 셋-다운전압 조절 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04140715A (ja) * 1990-10-02 1992-05-14 Casio Electron Mfg Co Ltd 駆動波形生成装置
JPH0675650A (ja) * 1992-04-27 1994-03-18 Nec Corp 基準電圧発生回路
JP2500422B2 (ja) * 1993-02-10 1996-05-29 日本電気株式会社 半導体ｉｃチップ内蔵用の降圧回路
JP3174472B2 (ja) * 1995-02-27 2001-06-11 株式会社岡村研究所 並列充電制御装置及び電力貯蔵装置並びに充電制御法
US6040827A (en) * 1996-07-11 2000-03-21 Hitachi, Ltd. Driver circuit, driver integrated circuit, and display device and electronic device using the driver circuit and driver integrated circuit
US6225992B1 (en) * 1997-12-05 2001-05-01 United Microelectronics Corp. Method and apparatus for generating bias voltages for liquid crystal display drivers
JP2000013996A (ja) * 1998-06-18 2000-01-14 Nippon Inter Electronics Corp コンデンサ充電回路
JP4512971B2 (ja) * 2001-03-02 2010-07-28 株式会社日立プラズマパテントライセンシング 表示駆動装置
JP4269133B2 (ja) * 2001-06-29 2009-05-27 株式会社日立プラズマパテントライセンシング Ａｃ型ｐｄｐの駆動装置および表示装置
JP4659472B2 (ja) * 2004-02-03 2011-03-30 日本ケミコン株式会社 キャパシタ装置、定着装置及び画像形成装置
US7633467B2 (en) * 2004-11-24 2009-12-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100599696B1 (ko) * 2005-05-25 2006-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
US7733304B2 (en) * 2005-08-02 2010-06-08 Samsung Sdi Co., Ltd. Plasma display and plasma display driver and method of driving plasma display
US20070069983A1 (en) * 2005-09-27 2007-03-29 Hak-Ki Choi Method and apparatus for driving plasma display panel and plasma display device driven using the method and apparatus
KR100627415B1 (ko) * 2005-10-18 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
KR100877818B1 (ko) * 2006-08-10 2009-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100830977B1 (ko) * 2006-09-11 2008-05-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 발생기
KR100823512B1 (ko) 2006-09-11 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전압 발생기
KR100839424B1 (ko) * 2007-01-08 2008-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060004390A (ko) * 2004-07-09 2006-01-12 엘지전자 주식회사 에너지 회수 회로를 포함하는 플라즈마 표시 패널의 구동장치
KR20060120780A (ko) * 2005-05-23 2006-11-28 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 공급 장치
KR20070005273A (ko) * 2005-07-05 2007-01-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 온도 변화에 따른 셋-다운전압 조절 장치

Also Published As

Publication number Publication date
JP5140481B2 (ja) 2013-02-06
EP1988532A1 (en) 2008-11-05
CN101299317B (zh) 2010-09-29
CN101299317A (zh) 2008-11-05
US20080273025A1 (en) 2008-11-06
JP2008276223A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
US20070029942A1 (en) Plasma display and plasma display driver and method of driving plasma display
KR100599696B1 (ko) 플라즈마 표시 장치 및 그 전원 장치
EP2299428A1 (en) Plasma display device and method of driving the same
KR100627415B1 (ko) 플라즈마 표시 장치 및 그 전원 장치
KR100831015B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823512B1 (ko) 플라즈마 표시 장치 및 그 전압 발생기
KR100943947B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100839424B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100814824B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100830977B1 (ko) 플라즈마 표시 장치 및 그 전압 발생기
KR100823195B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100863969B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100796693B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100863966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100884537B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100879288B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100823481B1 (ko) 플라즈마 표시 장치 및 그 전압 생성기
KR100612349B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100937966B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20090050690A (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100670149B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
KR100649533B1 (ko) 플라즈마 표시 장치 및 그 구동 장치
KR100823491B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100869809B1 (ko) 플라즈마 표시 장치
KR100637513B1 (ko) 플라즈마 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee