JPWO2007015307A1

JPWO2007015307A1 - プラズマディスプレイ装置

Info

Publication number: JPWO2007015307A1
Application number: JP2007529162A
Authority: JP
Inventors: 小野澤　誠; 誠小野澤; 黄木　英明; 英明黄木
Original assignee: Hitachi Plasma Display Ltd
Current assignee: Hitachi Plasma Display Ltd
Priority date: 2005-08-04
Filing date: 2005-08-04
Publication date: 2009-02-19
Also published as: US20090079722A1; WO2007015307A1

Abstract

本発明は、大画面のプラズマディスプレイパネルにおいて生じる輝度差を減少したプラズマディスプレイ装置に関する。本発明は、プラズマディスプレイパネル画面上の輝度差であるストリーキングの値を小さくすると同時に、画面の中央部分と両端部分の輝度差を小さくするために、各Ｘ電極とＸ電極駆動回路（３）との間に、Ｘ電極毎に個別に電流制限手段（８ｘ）を設け、各Ｙ電極とＹ電極駆動回路（４）との間にＹ電極毎に個別に電流制限手段（８ｙ）を設けたプラズマディスプレイ装置である。

Description

本発明は、プラズマディスプレイ装置に関する。さらに具体的には、本発明の好適実施形態は、大画面のプラズマディスプレイパネルにおいて生じる輝度差を減少するプラズマディスプレイ装置を提供する。

従来のプラズマディスプレイ装置は、図４に示したように、入力された映像信号を信号処理回路１で処理し、駆動制御回路２へ供給している。この駆動制御回路２では、上記信号処理回路１の出力信号に基づいて、Ｘ電極駆動回路３、Ｙ電極駆動回路４、アドレス電極駆動回路５、スキャン回路６へ供給する制御信号を形成している。
上記各駆動回路及びスキャン回路６は、上記制御信号に基づいて、プラズマディスプレイパネル７へ駆動パルスを供給している。
大型のプラズマディスプレイパネル７の大画面を備えたプラズマディスプレイ装置では、画面全体の輝度を均一にし、画面上に明るさのムラがでないようにすることが重要である。

特許文献１には、Ｘ電極、Ｙ電極を複数のブロックに分割し、ブロック間の境界部を交差させることにより、輝度差を小さくする方法が記載されている。
特許文献１の図１において、ＰＤＰの複数のサステイン電極は複数のブロックに区分される。複数のブロック各々の境界部において各ブロックの一部のサステイン電極が他のブロックのサステイン電極間に配置される。複数のサステインドライバは対応するブロックのサステイン電極に接続されている。
特開２０００−２８４７４７号公報

図４に示したプラズマディスプレイ装置において、図５に示したパターンを表示した際、画面上の黒表示と黒表示の間に挟まれた白表示の領域の輝度、Ｓ１輝度と、両端が白表示の白表示の領域の輝度、Ｓ２輝度との差が生じる場合がある。
この輝度差をストリーキングと称する。ストリーキングは以下の式で定義される。
ストリーキング＝（Ｓ１輝度−Ｓ２輝度）／Ｓ１輝度×１００（％）
従来のプラズマディスプレイ装置では、上記ストリーキングの値が大きい問題点があり、このストリーキングの値を小さくすることが画質向上のため重要な課題であった。ストリーキングの値が大きい従来のプラズマディスプレイ装置では、図６に示すサステイン電圧波形において電圧降下が発生し、サステイン電流波形にピーク値が大きくなっている。この電圧降下が大きい場合に、ストリーキングの値も大きくなることが測定した結果明らかとなった。

また、従来のプラズマディスプレイ装置では、プラズマディスプレイパネル画面の両端部分と中央部分とで輝度に差が生じる問題点がある。この輝度差が発生する理由を図７、図８を用いて説明する。
図７は、プラズマディスプレイパネル７を横方向に並ぶ５セルをモデル化した図である。図７において、各発光セルにおいて、Ｘ電極とＹ電極間に流れる放電電流が等しいと仮定して試算してみると、
Ｉ１＝５＊Ｉ
Ｉ２＝４＊Ｉ
Ｉ３＝３＊Ｉ
Ｉ４＝２＊Ｉ
Ｉ５＝Ｉ
Ｉ６＝Ｉ
Ｉ７＝２＊Ｉ
Ｉ８＝３＊Ｉ
Ｉ９＝４＊Ｉ
Ｉ１０＝５＊Ｉ
と表すことができる。
また、セルとセルの間の抵抗Ｒｐが等しいと仮定して試算してみると、Ａ〜ＥセルにおけるＹ電極の電圧Ｖｓｙ、Ｘ電極の電圧Ｖｓｘは、
ＶＡｙ＝Ｖｓ
ＶＢｙ＝ＶＡｙ−Ｒｐ＊Ｉ２＝Ｖｓ−４ＲｐＩ
ＶＣｙ＝ＶＢｙ−Ｒｐ＊Ｉ３＝Ｖｓ−７ＲｐＩ
ＶＤｙ＝ＶＣｙ−Ｒｐ＊Ｉ４＝Ｖｓ−９ＲｐＩ
ＶＥｙ＝ＶＤｙ−Ｒｐ＊Ｉ５＝Ｖｓ−１０ＲｐＩ
ＶＥｘ＝０
ＶＤｘ＝ＶＥｘ＋Ｒｐ＊Ｉ９＝４ＲｐＩ
ＶＣｘ＝ＶＤｘ＋Ｒｐ＊Ｉ８＝７ＲｐＩ
ＶＢｘ＝ＶＣｘ＋Ｒｐ＊Ｉ７＝９ＲｐＩ
ＶＡｘ＝ＶＡｘ＋Ｒｐ＊Ｉ６＝１０ＲｐＩ
と表すことができる。
以上より、Ａ〜ＥセルにおけるＹ電極の電圧Ｖｓｙ，Ｘ電極の電圧Ｖｓｘの差分（Ｖｓｙ−Ｖｓｘ）は、Ｖｄ＝１０ＲｐＩとすると、
ＶＡｙ−ＶＡｘ＝Ｖｓ−１０ＲｐＩ＝Ｖｓ−Ｖｄ
ＶＢｙ−ＶＢｘ＝Ｖｓ−１３ＲｐＩ
ＶＣｙ−ＶＣｘ＝Ｖｓ−１４ＲｐＩ
ＶＤｙ−ＶＤｘ＝Ｖｓ−１３ＲｐＩ
ＶＥｙ−ＶＥｘ＝Ｖｓ−１０ＲｐＩ＝Ｖｓ−Ｖｄ
と表すことができる。

この関係をグラフにすると、図８のようになる。図８より、各セル間におけるＸ電極とＹ電極間の放電時の電圧（Ｖｓｙ−Ｖｓｘ）は、画面中央で小さく、画面両端で高くなることがわかる。セル数が多い場合、同様に放電電圧が小さい画面中央の輝度が低く、放電電圧が大きい画面両端の輝度が高くなる。
画面上の輝度差を小さくする従来例として、上記特許文献１に示された方法があるが、上記従来例は、ライン間の輝度差を低減することを目的としており、上記ストリーキングの問題点、上記画面の中央部分と両端部分の輝度差の両方の問題点を解決することまでは考慮されていなかった。

本発明の目的は、上記ストリーキングの値を小さくすると同時に、画面の中央部分と両端部分の輝度差を小さくすることにある。

本発明のプラズマディスプレイ装置は、上記の目的を達成するために、各Ｘ電極とＸ電極駆動回路３との間に、Ｘ電極毎に個別に電流制限手段８ｘ，８ｙを設け、各Ｙ電極とＹ電極駆動回路４との間にＹ電極毎に個別に電流制限手段８ｘ，８ｙを設けたことを最も主要な特徴とする。

本発明によれば、ストリーキングの値を小さくすると同時に、画面の中央部分と両端部分の輝度差を小さくすることが可能となった。

図１は、本発明のプラズマディスプレイ装置の実施例の図である。図２は、本発明のプラズマディスプレイ装置のストリーキングを減少する効果を示す図である。図３は、本発明のプラズマディスプレイ装置の内部抵抗による電圧降下を改善する効果を示す図である。図4は、プラズマディスプレイ装置の従来例を示す図である。図５は、従来例のプラズマディスプレイ装置のストリーキングの問題点を示す図である。図６は、ストリーキングに対応したサステイン電圧の電圧効果とサステイン電流のピーク値発生を示す図である。図７は、従来例のプラズマディスプレイ装置の内部抵抗による電圧降下の発生を示す図である。図８は、従来例のプラズマディスプレイ装置の内部抵抗による電圧降下の問題点を示す図である。

符号の説明

１信号処理回路
２駆動制御回路
３Ｘ電極駆動回路
４Ｙ電極駆動回路
５アドレス電極駆動回路
６スキャン回路
７プラズマディスプレイパネル
８電流制限手段
９スキャンドライブモジュール（ＳＤＭ）
１０Ｘ電極中継基板（Ｘ−ＢＢ）

以下、本発明の実施の形態について、図を用いて説明する。

図１は、本発明をＡＣ型プラズマディスプレイ装置に適用した場合の第１の実施例を示す図である。図１では、図４の従来例と比較して、電極毎に個別の電流制限手段８ｘ，８ｙを設けた点が相違している。電流制限手段８ｘ，８ｙは抵抗等を用いて構成される。
図１に示した回路では、上記電流制限手段８ｙは、Ｙ電極と接続され、スキャン回路６が搭載されているスキャンドライブモジュールＳＤＭ９（ＳｃａｎＤｒｉｖｅＭｏｊｕｌｅ）上に、上記Ｙ電極用の電流制限手段８ｙを形成している。また、抵抗等を用いて構成される電流制限手段は８ｘとしてＸ電極に接続された中継基板Ｘ−ＢＢ（Ｘ−ＢｒｏａｄｃａｓｔＢｏａｒｄ）１０上にも形成されている。ここで、電流制限手段８ｘ，８ｙは同じ値、例えば同じ抵抗値を有している。
上記電流制限手段８ｘ，８ｙを用いることにより、サステイン期間に流すサステイン電流のピーク値を小さくし、サステイン電圧の電圧降下を小さくすることができる。

図２にその結果を示す。図２に示すように、サステイン電流波形のピーク値を小さくして、サステイン電圧の電圧降下を小さくして実験した結果、図５に示された表示箇所Ｓ１での電圧降下ΔＶｓ１と、表示箇所Ｓ２での電圧降下ΔＶｓ２との差分も小さくすることが確認でき、ストリーキングの値を小さくすることができた。
実験の結果、５５形クラスの大型のプラズマディスプレイパネル７を用いた場合、上記電流制限手段８ｘ，８ｙの抵抗の値を１０〜２０Ωとすることにより、ストリーキング値約８％が約４％となり、約４％の改善効果が確認された、
上記プラズマディスプレイパネル７におけるＸ電極、及び、Ｙ電極の電極１本あたりの抵抗は、約５０Ωであるから、上記電流制限手段８ｘ，８ｙとして使用する抵抗値は、Ｘ電極、及び、Ｙ電極１本あたりの抵抗値の２０％〜４０％に相当する。
なお、上記電流制限手段８ｘ，８ｙとして、抵抗のほか、半導体素子等の電流を制限する手段であれば、置き換え可能であり、例えば、ダイオード等を使用しても良い。また、この電流制限用のダイオードをプラズマディスプレイパネル７内に形成しても良い。

また、上記電流制限手段８ｘ，８ｙを用いることにより、上記サステイン電流によって生じる画面中央部での電圧降下を小さくすることができる。図３に示すように、本発明では、Ｙ電極電圧Ｖｓｙの電圧降下が減少し、また、Ｘ電極電圧Ｖｓｘも逆方向の電圧降下が減少して、各セル間におけるＸ電極とＹ電極間の放電時の電圧（Ｖｓｙ−Ｖｓｘ）が小さくなり、画面中央部でのＸ電極とＹ電極との間の放電電圧（ＶＣｙ−ＶＣｘ）の相対的な低下を小さくすることができ、画面中央部と画面両端との輝度差を小さくすることができる。
本実施例では、電流制限手段８ｘ，８ｙとして同じ値を有する抵抗を用いた場合について説明したが、本願発明はこれに限るものではなく、異なる値の抵抗を用いた場合においてもストリーキングを抑える効果を得ることができるのは明らかである。

一方、Ｘ電極駆動回路３、Ｙ電極駆動回路４において、プラズマディスプレイパネル７のＸ電極、Ｙ電極までの電流経路の配置関係などのバランスを考慮すると、電極毎に個別に電流制限手段８ｘ，８ｙを設けた場合に、画面の上下部における電流経路が、画面中央部における電流経路に比べ長くなるため、画面上下部のサステイン電圧降下が大きくなり、その結果、画面上下部と画面中央部と間に輝度差が生じる可能性がある。
この場合には、電流制限手段８ｘ，８ｙの電流制限値を、各電極で異なった値に設定して、例えば、電流制限手段８ｘ，８ｙの電流制限値を上下部に行くに従い小さくするように設定して、上記電流経路の長さの違いによる電圧降下の違いを補正することができる。
よって、本発明のプラズマディスプレイ装置では、画面中央部と画面両端との間の輝度差を少なくすると同時に、画面上下部と画面中央部と間の輝度差も小さくすることができる。

他の実施例

以下、本発明の構成例を付記に記載する。

付記１

プラズマディスプレイパネルと、プラズマディスプレイパネルの複数のＸ電極を駆動するＸ電極駆動回路と、プラズマディスプレイパネルの複数のＹ電極を駆動するＹ電極駆動回路と、プラズマディスプレイパネルの複数のアドレス電極を駆動するアドレス電極駆動回路５を備えたＡＣ型プラズマディスプレイ装置において、
各Ｘ電極とＸ電極駆動回路との間に各電極個別の電流制限手段を設け、又は／或いは各Ｙ電極とＹ電極駆動回路との間に各電極個別の電流制限手段を設け、
上記電流制限手段のインピーダンスは、各電極１本当りの抵抗値の２０％〜４０％であることを特徴とするプラズマディスプレイ装置。

付記２

付記１において、奇数のＸ電極を駆動する奇数Ｘ電極駆動回路と、偶数のＸ電極を駆動する偶数Ｘ電極駆動回路とに分割されており、奇数のＹ電極を駆動する奇数Ｙ電極駆動回路と、偶数のＹ電極を駆動する偶数Ｙ電極駆動回路とに分割されているＡＣ型プラズマディスプレイ装置。

付記３

付記１および２において、電流制限手段は抵抗を用いて構成することを特徴とするプラズマディスプレイ装置。

付記４

付記１および２において、電流制限手段は半導体素子を用いて構成することを特徴とするプラズマディスプレイ装置。

付記５

付記４において、電流制限手段はダイオードを用いて構成することを特徴とするプラズマディスプレイ装置。

付記６

付記５において、電流制限手段はプラズマディスプレイパネルのＸ電極、Ｙ電極上に形成されたダイオードを用いて構成することを特徴とするプラズマディスプレイ装置。

付記７

付記１〜３記載のプラズマディスプレイ装置において、上記電流制限手段は、プラズマディスプレイパネルとＹ電極駆動回路との間に接続されたスキャンドライバモジュール内に形成されることを特徴とするプラズマディスプレイ装置。

付記８

付記７において、上記電流制限手段は、スキャンドライバモジュール内に実装されたスキャン回路６を構成する半導体集積回路内に形成されることを特徴とするプラズマディスプレイ装置。

付記９

付記１〜３記載のプラズマディスプレイ装置において、上記電流制限手段は、プラズマディスプレイパネルとＸ電極駆動回路との間に接続された中継基板上に形成されることを特徴とするプラズマディスプレイ装置。

付記１０

付記１〜３記載のプラズマディスプレイ装置において、上記電流制限手段は、プラズマディスプレイパネルとＸ電極駆動回路との間に接続されたフレキシブル基板上、または、プラズマディスプレイパネルとＹ電極駆動回路との間に接続されたフレキシブル基板上に形成されることを特徴とするプラズマディスプレイ装置。

付記１１

付記１〜１０において、電流制限手段は、画面の中央部において電流制限値を大きくし、画面上下部において電流制限値小さくしたことを特徴とするプラズマディスプレイ装置。

付記１２

付記３において、電流制限手段として用いる抵抗は、画面の中央部において抵抗値を大きくし、画面上下部において抵抗値を小さくしたことを特徴とするプラズマディスプレイ装置。

付記１３

付記１１において、電流制限手段は、画面の中央部から上下部へ向かうに従い電流制限値を徐々に小さくなるようにしたことを特徴とするプラズマディスプレイ装置。

付記１４

付記４、５において、電流制限手段として用いるダイオードは、画面の中央部で順方向電圧降下が大きく、画面上下部で順方向電圧降下が小さいことを特徴とするプラズマディスプレイ装置。

付記１５

付記１４において、電流制限手段として用いるダイオードは、画面の中央部から下部へ向うに従い順方向電圧降下が徐々に小さくなることを特徴とするプラズマディスプレイ装置。

付記１６

付記９において、プラズマディスプレイパネルとＸ電極駆動回路との間に接続された中継基板上の配線による電圧降下が、プラズマディスプレイパネルの端部でほぼ等しくなるように、上記電流制限手段における電流制限値を設定したことを特徴とするプラズマディスプレイ装置。

付記１７

付記１０において、上記フレキシブル基板の配線による電圧降下が、プラズマディスプレイパネルの端部でほぼ等しくなるように、上記電流制限手段における電流制限値を設定したことを特徴とするプラズマディスプレイ装置。

付記１８

付記２において、プラズマディスプレイパネルにＡＬＩＳ（ＡｌｔｅｒｎａｔｅＬｉｇｈｔｉｎｇｏｆＳｕｅｆａｃｅｓＭｅｔｈｏｄ）構造のパネルを使用したことを特徴とするプラズマディスプレイ装置。

付記１９

付記２において、プラズマディスプレイパネルにｅ−ＡＬＩＳ（ｅｘｔｅｎｄｅｄＡｌｔｅｒｎａｔｅＬｉｇｈｔｉｎｇｏｆＳｕｅｆａｃｅｓＭｅｔｈｏｄ）構造のパネルを使用したことを特徴とするプラズマディスプレイ装置。

付記２０

付記１９において、プラズマディスプレイパネルの画面サイズが５５型異常であることを特徴とするプラズマディスプレイ装置。

図１は、本発明のプラズマディスプレイ装置の実施例の図である。図２は、本発明のプラズマディスプレイ装置のストリーキングを減少する効果を示す図である。図３は、本発明のプラズマディスプレイ装置の内部抵抗による電圧降下を改善する効果を示す図である。図4は、プラズマディスプレイ装置の従来例を示す図である。図５は、従来例のプラズマディスプレイ装置のストリーキングの問題点を示す図である。図６は、ストリーキングに対応したサステイン電圧の電圧降下とサステイン電流のピーク値発生を示す図である。図７は、従来例のプラズマディスプレイ装置の内部抵抗による電圧降下の発生を示す図である。図８は、従来例のプラズマディスプレイ装置の内部抵抗による電圧降下の問題点を示す図である。

図１は、本発明をＡＣ型プラズマディスプレイ装置に適用した場合の第１の実施例を示す図である。図１では、図４の従来例と比較して、電極毎に個別の電流制限手段８ｘ，８ｙを設けた点が相違している。電流制限手段８ｘ，８ｙは抵抗等を用いて構成される。
図１に示した回路では、上記電流制限手段８ｙは、Ｙ電極と接続され、スキャン回路６が搭載されているスキャンドライブモジュールＳＤＭ９（ＳｃａｎＤｒｉｖｅＭｏｄｕｌｅ）上に、上記Ｙ電極用の電流制限手段８ｙを形成している。また、抵抗等を用いて構成される電流制限手段は８ｘとしてＸ電極に接続された中継基板Ｘ−ＢＢ（Ｘ−ＢｒｏａｄｃａｓｔＢｏａｒｄ）１０上にも形成されている。ここで、電流制限手段８ｘ，８ｙは同じ値、例えば同じ抵抗値を有している。
上記電流制限手段８ｘ，８ｙを用いることにより、サステイン期間に流すサステイン電流のピーク値を小さくし、サステイン電圧の電圧降下を小さくすることができる。

付記１において、Ｘ電極駆動回路は、奇数のＸ電極を駆動する奇数Ｘ電極駆動回路と、偶数のＸ電極を駆動する偶数Ｘ電極駆動回路とに分割されており、Ｙ電極駆動回路は、奇数のＹ電極を駆動する奇数Ｙ電極駆動回路と、偶数のＹ電極を駆動する偶数Ｙ電極駆動回路とに分割されているＡＣ型プラズマディスプレイ装置。

付記２において、プラズマディスプレイパネルにＡＬＩＳ（ＡｌｔｅｒｎａｔｅＬｉｇｈｔｉｎｇｏｆＳｕｒｆａｃｅｓＭｅｔｈｏｄ）構造のパネルを使用したことを特徴とするプラズマディスプレイ装置。

付記１９において、プラズマディスプレイパネルの画面サイズが５５型以上であることを特徴とするプラズマディスプレイ装置。

Claims

プラズマディスプレイパネルと、プラズマディスプレイパネルの複数の第一電極を駆動する第一電極駆動回路と、プラズマディスプレイパネルの複数の第二電極を駆動する第二電極駆動回路と、プラズマディスプレイパネルの複数のアドレス電極を駆動するアドレス電極駆動回路を備えた交流駆動型プラズマディスプレイ装置において、
各第一電極と第一電極駆動回路との間に各第一電極に個別の電流制限手段を設け、および／または各第二電極と第二電極駆動回路との間に各第二電極に個別の電流制限手段を設けたことを特徴とするプラズマディスプレイ装置。
請求項１記載のプラズマディスプレイ装置において、
上記電流制限手段のインピーダンス値は、各電極１本当りの抵抗値の２０％〜４０％であることを特徴とするプラズマディスプレイ装置。
請求項１記載のプラズマディスプレイ装置において、第一電極は、奇数のＸ電極と偶数のＸ電極からなるＸ電極であり、第二電極は、奇数の電極と偶数の電極からなるＸ電極であり、第一電極駆動回路は、奇数のＸ電極を駆動する奇数Ｘ電極駆動回路と、偶数のＸ電極を駆動する偶数Ｘ電極駆動回路とに分割されており、
また、第二電極駆動回路は、奇数のＹ電極を駆動する奇数Ｙ電極駆動回路と、偶数のＹ電極を駆動する偶数Ｙ電極駆動回路とに分割されているプラズマディスプレイ装置。
請求項１ないし請求項３記載のプラズマディスプレイ装置において、前記電流制限手段は抵抗を用いて構成することを特徴とするプラズマディスプレイ装置。
請求項１ないし請求項３記載のプラズマディスプレイ装置において、上記電流制限手段は半導体素子を用いて構成することを特徴とするプラズマディスプレイ装置。
請求項５記載のプラズマディスプレイ装置において、電流制限手段はダイオードを用いて構成することを特徴とするプラズマディスプレイ装置。
請求項６記載のプラズマディスプレイ装置において、電流制限手段はプラズマディスプレイパネルのＸ電極、Ｙ電極上に形成されたダイオードを用いて構成することを特徴とするプラズマディスプレイ装置。
請求項１〜３記載のプラズマディスプレイ装置において、上記電流制限手段は、プラズマディスプレイパネルとＹ電極駆動回路との間に接続されたスキャンドライバモジュール内に形成されることを特徴とするプラズマディスプレイ装置。
請求項８記載のプラズマディスプレイ装置において、上記電流制限手段は、スキャンドライバモジュール内に実装されたスキャン回路を構成する半導体集積回路内に形成されることを特徴とするプラズマディスプレイ装置。
請求項１〜３記載のプラズマディスプレイ装置において、上記電流制限手段は、プラズマディスプレイパネルとＸ電極駆動回路との間に接続された中継基板上に形成されることを特徴とするプラズマディスプレイ装置。
請求項１〜３記載のプラズマディスプレイ装置において、上記電流制限手段は、プラズマディスプレイパネルとＸ電極駆動回路との間に接続されたフレキシブル基板上、または、プラズマディスプレイパネルとＹ電極駆動回路との間に接続されたフレキシブル基板上に形成されることを特徴とするプラズマディスプレイ装置。