JP4246406B2 - ディスプレイパネルの制御方法 - Google Patents
ディスプレイパネルの制御方法 Download PDFInfo
- Publication number
- JP4246406B2 JP4246406B2 JP2001115736A JP2001115736A JP4246406B2 JP 4246406 B2 JP4246406 B2 JP 4246406B2 JP 2001115736 A JP2001115736 A JP 2001115736A JP 2001115736 A JP2001115736 A JP 2001115736A JP 4246406 B2 JP4246406 B2 JP 4246406B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- operating point
- display electrode
- display panel
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルの駆動技術に関する。
【0002】
【従来の技術】
例えば、従来の3電極式のAC型プラズマディスプレイ装置においては、アドレス用の電極(アドレス電極)と、該アドレス用電極と交差し同一平面内に配された表示放電用の2種類の表示電極(X電極、Y電極)とがそれぞれ、互いに対向する別の基板上に配されたパネル構成を有し、画像表示のための駆動は、アドレス電極と一方の表示電極(Y電極)にそれぞれ、画像信号に基づくアドレスパルスとスキャンパルスを印加して該画像信号に対応したアドレスを行った後、該2種類の全表示電極(X電極、Y電極)の電極ラインの端子に対し共通の電圧値のサステインパルスを交互に印加して該両表示電極間で表示放電を行うようにしている。
【0003】
【発明が解決しようとする課題】
上記従来技術においては、上記2種類の表示電極(X電極、Y電極)には、全表示電極ラインまたは複数本の表示電極ラインから成るラインブロックで共通したサステインパルス電圧を印加する構成のため、アドレスされたセル数が電極ライン間で異なり表示放電(点灯)するセルの数が電極ラインで異なる場合は、オン抵抗Ronやライン抵抗Rlが該点灯セル数nによって見掛け上n倍されて異なるため、負荷直線による動作点電圧、動作点電流がセル個々の電極ライン間で異なってくる。表示放電するセル数が多い電極ラインほど、見掛けのオン抵抗やライン抵抗が大きくなる。このため、図3に示すように、見掛けの抵抗が、R0c、R0b、R0aと大きくなるに従い、動作点電流はIc、Ib、Iaと低下する。動作点電流が低下すると、放電の維持が難しくなるため電圧上昇傾向をとる。このため、表示放電するセル数が多い電極ラインほど、各セルの発光輝度も低下し、全放電セルの発光輝度の平均値も、表示放電するセル数が少ない電極ラインに比べて低い。これは、サブフィールド単位の画面上では電極ラインピッチの輝度むらとなり、1フィールド単位の画面においても、複数サブフィールドにおける輝度むらが寄せ集まって表示画像の画質を低下させる。
本発明の課題点は、かかる従来技術の状況に鑑み、プラズマディスプレイパネルにおける電極ライン間の輝度むらを抑えて画質の向上を図ることである。
本発明の目的は、かかる課題点を解決できる技術を提供することにある。
【0004】
【課題を解決するための手段】
上記課題点を解決するために、本発明では、複数のセルと、複数の表示電極ラインとを備え、各表示電極ラインが上記複数のセルにサステインパルスを印加するディスプレイパネルを表示電極制御回路により制御するディスプレイパネルの制御方法として、上記表示電極制御回路が、上記各表示電極ライン毎のアドレスされるセル数を検出する第1のステップと、上記表示電極制御回路が、上記検出したアドレスされるセル数情報とセルのI−V特性とに基づき、上記各表示電極ラインのサステイン動作時の動作点電流または動作点電圧を演算する第2のステップと、上記表示電極制御回路が、上記演算した動作点電流または動作点電圧を基準値と比較する第3のステップと、上記表示電極制御回路が、上記比較した結果に基づき、上記各表示電極ラインの電源電圧を制御して上記サステインパルスのパルス電圧を制御する第4のステップと、を備え、上記表示電極制御回路が、上記第3のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも小さい場合には、上記第4のステップにおいて、上記電源電圧を増大させて上記サステインパルスのパルス電圧を増大させ、また、上記第3のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも大きい場合には、上記第4のステップにおいて、上記電源電圧を減らして上記サステインパルスのパルス電圧を減らし、上記ディスプレイパネルのアドレスされる全セルの発光輝度をサブフィールド単位で、上記基準値に対応した輝度に揃えるようにする。
【0005】
【発明の実施の形態】
以下、本発明の実施例につき、図面を用いて説明する。
図1〜図6は本発明の実施例の説明図である。本実施例はAC型のプラズマディスプレイの場合であって、サステインパルスによる表示発光は、アドレスされたセルにおいて行われるものとする。
図1はプラズマディスプレイパネルのアドレスされたセルの表示電極ライン上における分布例を示す図、図2は表示電極部の回路表示例を示す図、図3は表示電極部における放電動作時(サステイン動作時)の動作点の説明図、図4は図3の特性上において動作点を制御するための動作フロー図、図5は表示電極の制御系の構成例を示す図、図6は画像表示装置の構成例を示す図である。
図1において、1(A1、A2、A3、A4、……、An1)はアドレス電極、2(Y1、Y2、Y3、……、Yn2)は第1の表示電極、3(X1、X2、X3、……、Xn2)は第2の表示電極である。アドレス電極1と第1、第2の表示電極2、3との交差する部分には表示用のセルが構成されている。かかる構成のプラズマディスプレイパネルにおいて、サブフィールド毎に、アドレス期間では、画像信号に基づくアドレスパルスがアドレス電極1のうちの選択された電極に入力され、スキャンパルスが第1の表示電極2に所定の時間間隔で入力され、該両パルスが時間的に一致するセルに対しアドレスが行われる。図1の例では、第1の表示電極2のうちY1電極ラインでは、アドレス電極1の全ての電極A1〜An1との交点に形成されているセルがアドレスされ、Y2電極ラインでは、A4、A6及びA7との交点に形成されているセルがアドレスされ、Y3電極ラインでは、A2、A4、A6、…及びAn1との交点に形成されているセルがアドレスされ、Yn2電極ラインでは、A1、A3、A5、A7…との交点に形成されているセルがアドレスされている。かかるアドレス分布状態において、第1の表示電極2と第2の表示電極3のいずれか一方または両方には、該アドレスされたセル数に基づき表示電極ライン単位で制御したサステインパルスを印加するかまたは電極ラインに挿入する抵抗(オン抵抗等)の値を制御する。すなわち、アドレスされるセル数が多い表示電極ラインには放電電流を増やす、電圧を高めたサステインパルスを印加する、または電極ラインに挿入する抵抗の値を減らすようにする。例えば、Y1電極ライン及びX1電極ラインにおいてはアドレスされるセル数が多いため、サステインパルス印加により表示放電し点灯状態になるセル数が多い。このため、Y1電極ライン及びX1電極ラインではオン抵抗やライン抵抗が見掛け上増加して1セル当りの放電電流が減り、発光輝度が下がる。また、反対に、アドレスされるセル数の少ない表示電極には放電電流を抑えるかまたは減らすように、パルス電圧を抑えたまたは減らしたサステインパルスを印加するかまたは電極ラインに挿入する抵抗(オン抵抗等)の値を増やすようにする。例えば、Y2電極ライン及びX2電極ラインにおいてはアドレスされるセル数が少なく、サステインパルス印加による点灯セル数が少ない。このため、該Y2電極ライン及びX2電極ラインではオン抵抗やライン抵抗の見掛けの増加が少なく、セルの放電電流の減り方も少なく、発光輝度は、上記Y1電極ライン及びX1電極ラインのセルの場合よりも高い。従って、該Y2電極ライン及びX2電極ラインでは放電電流を抑えるかまたは減らすように、電圧を抑えるかまたは減らしたサステインパルスを印加するかまたは電極ラインの抵抗値を増やすようにして放電電流を抑えるかまたは減らし、該電極ライン上の全セルの平均発光輝度を、例えば上記Y1電極ライン及びX1電極ラインのセルの場合の平均発光輝度と揃えるようにする。
【0006】
図2は表示電極部を回路表示した例である。
図2において、Ryは第1の表示電極であるY電極ラインの放電時におけるオン抵抗とライン抵抗の和、Rxは第2の表示電極であるX電極ラインの放電時におけるオン抵抗とライン抵抗の和、Vは第1、第2の表示電極間の動作点電圧、Iは両電極間の放電電流(動作点電流)、Vsusはサステインパルス電圧、Vwは壁電圧、V0はサステインパルス電圧Vsusと壁電圧Vwの和、R0は上記抵抗Rxと上記抵抗Ryとの和である。上記のように、アドレスされるセル数が多く、点灯セル数が多いときは、上記抵抗Rxと上記抵抗Ryの見掛け上の抵抗値が増大し、その結果、放電電流Iが減少し、セルの発光輝度は低下する。反対に、アドレスされるセル数が少なくて点灯セル数が少ないときは、上記抵抗Rxと上記抵抗Ryの見掛け上の抵抗値の増大が少なく、その結果、放電電流Iの減少が抑えられ、セルの発光輝度は高い。
【0007】
図3は、表示電極部における放電動作時(サステイン動作時)の動作点の説明図である。
図3において、特性図の横軸は表示電極間の放電電流、縦軸は表示電極間の電圧、実線はセル固有のI−V特性、Aは、回路のオン抵抗とライン抵抗等との見掛け上の抵抗値の和がR0aのときの負荷直線、Bは、回路のオン抵抗とライン抵抗等との見掛け上の抵抗値の和がR0bのときの負荷直線、Cは、回路のオン抵抗とライン抵抗等との見掛け上の抵抗値の和がR0cのときの負荷直線、aは、I−V特性と負荷直線Aとの交点(動作点)、bは、I−V特性と負荷直線Bとの交点(動作点)、cは、I−V特性と負荷直線Cとの交点(動作点)、Iaは、交点(動作点)aに対応する放電電流(動作点電流)、Ibは、交点(動作点)bに対応する放電電流(動作点電流)、Icは、交点(動作点)cに対応する放電電流(動作点電流)である。上記のように、アドレスされるセル数が多く、点灯(放電)するセル数が多いときは、オン抵抗及びライン抵抗が見掛け上増加するため、例えば、動作点はa位置となり、放電電流Ia(動作点電圧Va)となる。また、アドレスされるセル数が少なく、点灯セル数が少ないときは、オン抵抗及びライン抵抗の見掛けの増加分は少なく、例えば、動作点はb位置となり、放電電流Ib(動作点電圧Vb)となる。アドレスされるセル数がさらに一層少ない電極ラインでは、例えば、動作点はc位置となり、放電電流Ic(動作点電圧Vc)となる。すなわち、このように、電極ライン単位でアドレスされるセル数、または点灯セル数によって動作点が異なり、放電電流に差が生ずることによって、電極ライン間において発光輝度むらが生ずる。輝度むらを抑えるには、点灯されるセル数に関らず、動作点位置の変動を抑える必要がある。動作点位置の変動を抑える手段としては、(1)定電流源を用い、点灯セル数に関らず、一定電流を各電極ラインに供給する、(2)アドレスされるセル数に応じ各電極ラインの電源電流を制御する、(3)アドレスされるセル数情報に基づき電源電圧を制御する、(4)表示電極ラインに、例えばMOS、ダイオード等から成る抵抗制御回路を接続し、アドレスされるセル数情報に基づき抵抗値を制御する、(5)上記(3)と(4)を併用する、等がある。ここで、上記負荷直線A、B、Cをそれぞれ、各表示電極に制御抵抗等の抵抗が接続されているときの特性として、上記(3)の電圧制御または上記(4)の抵抗制御により、動作点を図3のb位置に保つ場合につき考える。アドレスされたセル数が多くて点灯セル数が多く、動作点がa位置となる電極ラインに対して、動作点をb位置とするように電圧制御を行う場合は、電源電圧V0をV01に高め、負荷直線Aが負荷直線Dとなるようにする。また、抵抗制御を行う場合は、制御抵抗の抵抗値を減らし負荷直線Aが負荷直線Bとなるようにする。また、アドレスされたセル数が少なく、点灯セル数が少なく、動作点がc位置となる電極ラインに対しては、動作点をb位置とするように電圧制御を行う場合は、電源電圧V0をV02に減らし、負荷直線Cが負荷直線Eとなるようにする。また、抵抗制御を行う場合は、制御抵抗の抵抗値を増やし負荷直線Cが負荷直線Bとなるようにする。
【0008】
図4は図3の特性における動作点を制御するための動作フロー図である。
図4において、アドレス動作に先立って、または、アドレス動作の後に、各電極ラインのアドレス情報を検出して(41a、41b、41c、…41n2)、各セルについての動作点位置を演算し(42a、42b、42c、…42n2)、各電極ラインの平均動作点位置を演算し(43a、43b、43c、…43n2)、その後、基準値と比較し(44a、44b、44c、…44n2)、該比較結果に基づきサステイン動作のための駆動条件を設定し(45a、45b、45c、…45n2)、これに基づいて制御信号を形成し(46a、46b、46c、…46n2)、電圧制御の場合は、所定の定動作点を実現するように電源電圧を制御して所定の電圧値のサステインパルスを発生可能とし、抵抗制御の場合は、所定の動作点を実現するように各電極ラインに接続された抵抗制御回路等から構成される可変抵抗の値を制御する。上記アドレス情報の検出結果はメモリに記憶後、これを読出して各セルの動作点位置を求めるようにしてもよい。アドレス情報としては、アドレスされる(セルのアドレス動作の前または後、またはアドレス動作と同時でもよい)セル数等である。アドレス方法としては電荷をセルに帯電させるアドレスと、セルに帯電していた電荷を消去する消去アドレスとがあるが、本発明においてはそのどちらでもよい。なお、上記比較(44a、44b、44c、…44n2)において用いる基準値は、各電極ラインに共通した基準値を用いる。
【0009】
図5は表示電極の制御系の構成例を示す図である。本例はアドレスされるセル数情報に基づき電源電圧を制御する場合の構成例である。
図5において、51は表示電極制御回路、52は、電極ライン毎のアドレスされる(セルのアドレス動作の前または後)セル数の情報を検出するアドレス情報検出部、53は、動作点を演算して求める動作点演算部、54は演算結果を動作点基準値と比較する比較部、55は、サステインパルスによる電極ラインの駆動条件を求めて設定するサステイン駆動条件設定部、56は、設定した駆動条件に基づきサステインパルスを制御するための制御信号を形成する制御信号形成部、57はサステインパルス発生回路、20はプラズマディスプレイパネル、58は、セルの放電時(点灯時)の輝度を検出し輝度検出信号を出力する輝度検出部である。輝度検出信号は、上記サステイン駆動条件設定部55に入力され、サステイン駆動の設定条件を修正する。
表示電極ラインに接続された抵抗制御回路等を用いた可変抵抗を制御する抵抗制御方式の場合は、上記サステイン駆動条件設定部55で可変抵抗値が設定され、上記制御信号形成部56では可変抵抗を制御する制御信号が形成される。
【0010】
図6は、上記図5の制御系により駆動されるプラズマディスプレイパネルを備えた画像表示装置の構成例である。
図6において、40は画像表示装置、20は、上記図2及び図3に示す構成を備えるプラズマディスプレイパネル、25はサブフィールド単位で該パネルの第1の表示電極(Y電極)を走査駆動するスキャンドライバLSI(IC)列、22は画像信号に対応したタイミングのアドレスパルス電圧を形成し、該アドレスパルス電圧でアドレス電極を駆動してサブフィールド単位でパネルの表示セルをアドレスする第1の駆動回路としてのアドレスドライバLSI(IC)列、23は第2の表示電極(X電極)を駆動するためのサステインパルスを発生する第2の駆動回路としてのXサステインパルス発生器、24は第1の表示電極(Y電極)を駆動するためのサステインパルスを発生する第2の駆動回路としてのYサステインパルス発生器、26はスキャンドライバLSI列25に制御信号を伝送するホトカプラ、21は上記それぞれを含んで成るパネル側装置、31は、上記スキャンドライバLSI(IC)列25や、アドレスドライバLSI(IC)列22や、Xサステインパルス発生器23や、Yサステインパルス発生器24や、ホトカプラ26を制御する制御回路としてのコントロール回路、32は、駆動波形形成に必要な各種電圧を発生させるDC/DCコンバータ、30は、これらコントロール回路31やDC/DCコンバータ32を含んで成る制御回路装置である。上記図5における表示電極制御回路51は、上記コントロール回路31内に形成される。アドレスドライバLSI(IC)列22のアドレス情報はコントロール回路31のアドレス情報検出部に入力される。
【0011】
上記実施例によれば、電極ライン間の点灯セル数の差による輝度ばらつきを抑えた画質の表示装置を実現できる。
【0012】
本発明は、例えばコンピュータ用のディスプレイ装置や、平面型のテレビジョンや、広告やその他の情報等の表示用ディスプレイ装置や、説明用のプレゼンテーション装置等、適用可能なもの全てを技術的範囲内に含む。
【0013】
【発明の効果】
本発明によれば、輝度ばらつきを抑えた画質の実現を図ることができる。
【図面の簡単な説明】
【図1】プラズマディスプレイパネルにおけるアドレスされたセル分布の例を示す図である。
【図2】表示電極部の回路表示例を示す図である。
【図3】表示電極部における動作点の説明図である。
【図4】図3の特性上において動作点を制御するための動作フロー図である。
【図5】表示電極の制御系の構成例を示す図である。
【図6】画像表示装置の構成例を示す図である。
【符号の説明】
1…アドレス電極、 2…第1の表示電極、 3…第2の表示電極、 20…プラズマディスプレイ、 31…コントロール回路、 52…アドレス情報検出部、 53…動作点演算部、 54…比較部、 55…サステイン駆動条件設定部、 56…制御信号形成部、 57…サステインパルス発生回路、 58…輝度検出部。
Claims (5)
- 複数のセルと、複数の表示電極ラインとを備え、各表示電極ラインが上記複数のセルにサステインパルスを印加するディスプレイパネルを表示電極制御回路により制御するディスプレイパネルの制御方法において、
上記表示電極制御回路が、上記各表示電極ライン毎のアドレスされるセル数を検出する第1のステップと、
上記表示電極制御回路が、上記検出したアドレスされるセル数情報とセルのI−V特性とに基づき、上記各表示電極ラインのサステイン動作時の動作点電流または動作点電圧を演算する第2のステップと、
上記表示電極制御回路が、上記演算した動作点電流または動作点電圧の値を基準値と比較する第3のステップと、
上記表示電極制御回路が、上記比較した結果に基づき、上記各表示電極ラインの電源電圧を制御して上記サステインパルスのパルス電圧を制御する第4のステップと、
を備え、
上記表示電極制御回路が、上記第3のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも小さい場合には、上記第4のステップにおいて、上記電源電圧を増大させて上記サステインパルスのパルス電圧を増大させ、また、上記第3のステップにおける上記比較の結果、上記動作点電流または動作点電圧の値が上記基準値よりも大きい場合には、上記第4のステップにおいて、上記電源電圧を減らして上記サステインパルスのパルス電圧を減らし、上記ディスプレイパネルのアドレスされる全セルの発光輝度をサブフィールド単位で、上記基準値に対応した輝度に揃えることを特徴とするディスプレイパネルの制御方法。 - 請求項1に記載のディスプレイパネルの制御方法において、
上記基準値は、上記複数の表示電極ラインのうちの1つの表示電極ラインにおけるセルの平均発光輝度に対応する値であることを特徴とするディスプレイパネルの制御方法。 - 請求項1に記載のディスプレイパネルの制御方法において、
上記第1のステップでは、上記表示電極制御回路が、サブフィールド毎に、上記各表示電極ライン毎のアドレスされるセル数を検出することを特徴とするディスプレイパネルの制御方法。 - 請求項1に記載のディスプレイパネルの制御方法において、
上記第2のステップでは、上記表示電極制御回路が、上記各表示電極ライン毎のアドレスされる各セルのサステイン動作時の動作点電流または動作点電圧を演算し、その後、各表示電極ライン毎のサステイン動作時の平均動作点電流または平均動作点電圧を演算することを特徴とするディスプレイパネルの制御方法。 - 請求項1に記載のディスプレイパネルの制御方法において、
上記ディスプレイパネルは、プラズマディスプレイパネルであり、
上記セルは、互いに平行に配され上記複数の表示電極ラインによって構成されサステイン動作を行う第1、第2の表示電極と、アドレス動作を行うアドレス電極との交点に形成され、
上記サステインパルスは、上記第1、第2の表示電極のいずれか一方または両方に印加され、アドレスされたセルを放電させることを特徴とするディスプレイパネルの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115736A JP4246406B2 (ja) | 2001-04-13 | 2001-04-13 | ディスプレイパネルの制御方法 |
US10/122,278 US6947015B2 (en) | 2001-04-13 | 2002-04-12 | Plasma display panel driving method, driving circuit and image displaying device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001115736A JP4246406B2 (ja) | 2001-04-13 | 2001-04-13 | ディスプレイパネルの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002311897A JP2002311897A (ja) | 2002-10-25 |
JP4246406B2 true JP4246406B2 (ja) | 2009-04-02 |
Family
ID=18966589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001115736A Expired - Fee Related JP4246406B2 (ja) | 2001-04-13 | 2001-04-13 | ディスプレイパネルの制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6947015B2 (ja) |
JP (1) | JP4246406B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4675517B2 (ja) * | 2001-07-24 | 2011-04-27 | 株式会社日立製作所 | プラズマディスプレイ装置 |
AU2003208563A1 (en) * | 2002-01-07 | 2003-07-24 | Moshe Ben-Chorin | Electronic color display for soft proofing |
KR100681653B1 (ko) | 2003-03-31 | 2007-02-09 | 주식회사 대우일렉트로닉스 | 피디피의 라인 픽춰 디스토션 방지방법 |
EP1589515A3 (en) * | 2004-04-21 | 2007-10-03 | LG Electronics Inc. | Plasma display apparatus and method for driving the same |
WO2007015307A1 (ja) * | 2005-08-04 | 2007-02-08 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2853537B2 (ja) * | 1993-11-26 | 1999-02-03 | 富士通株式会社 | 平面表示装置 |
US5745085A (en) * | 1993-12-06 | 1998-04-28 | Fujitsu Limited | Display panel and driving method for display panel |
JP3262093B2 (ja) * | 1999-01-12 | 2002-03-04 | 日本電気株式会社 | プラズマディスプレイパネルの維持パルス駆動方法及び駆動回路 |
KR100563406B1 (ko) * | 1999-06-30 | 2006-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 디스플레이 장치 |
-
2001
- 2001-04-13 JP JP2001115736A patent/JP4246406B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-12 US US10/122,278 patent/US6947015B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002311897A (ja) | 2002-10-25 |
US6947015B2 (en) | 2005-09-20 |
US20020149548A1 (en) | 2002-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6344841B1 (en) | Method for driving a plasma display panel having multiple drivers for odd and even numbered electrode lines | |
US7598931B2 (en) | Scan driving control of a plasma display according to a predetermined data pattern | |
JP3642689B2 (ja) | プラズマディスプレイパネル装置 | |
JP2006146157A (ja) | プラズマ表示装置及びその駆動方法 | |
US20060114184A1 (en) | Plasma display device and driving method for stabilizing address discharge by varying sustain electrode voltage levels | |
JP2006146217A (ja) | プラズマ表示装置及びその駆動方法 | |
US6879305B2 (en) | Plasma display apparatus with increased peak luminance | |
JP2004046160A (ja) | プラズマディスプレイパネルの駆動装置及びその駆動方法 | |
JP2004054264A (ja) | プラズマディスプレイパネルの駆動装置及び駆動方法 | |
JP4233511B2 (ja) | プラズマディスプレイパネル駆動装置及びその階調表現方法 | |
KR100515360B1 (ko) | 플라즈마 표시 패널 및 그의 구동 방법 | |
JP4246406B2 (ja) | ディスプレイパネルの制御方法 | |
JP2005157294A (ja) | プラズマ表示パネルの駆動方法及びプラズマ表示装置 | |
KR100570628B1 (ko) | 플라즈마 표시 장치와 그의 구동 방법 | |
JP2005128133A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
KR100908715B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
JP2005346050A (ja) | プラズマ表示装置及びその駆動方法 | |
KR100670183B1 (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
KR100708859B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
KR100739642B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
KR100578829B1 (ko) | 플라즈마 패널 및 그의 소비전력 제어장치 및 방법 | |
JP4219594B2 (ja) | プラズマディスプレイ装置 | |
JP4219594B6 (ja) | プラズマディスプレイ装置 | |
KR100740110B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
US20060125724A1 (en) | Plasma display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |