JP2002311897A - プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置 - Google Patents
プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置Info
- Publication number
- JP2002311897A JP2002311897A JP2001115736A JP2001115736A JP2002311897A JP 2002311897 A JP2002311897 A JP 2002311897A JP 2001115736 A JP2001115736 A JP 2001115736A JP 2001115736 A JP2001115736 A JP 2001115736A JP 2002311897 A JP2002311897 A JP 2002311897A
- Authority
- JP
- Japan
- Prior art keywords
- address
- display
- electrode
- driving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】電極ライン間の輝度むらを抑えて画質の向上が
可能なプラズマディスプレイパネルの駆動技術の提供。 【解決手段】アドレスされるセル情報に基づき、表示放
電用のサステインパルスを表示電極ライン単位または該
表示電極ラインを複数本含むラインブロック単位で制御
する。
可能なプラズマディスプレイパネルの駆動技術の提供。 【解決手段】アドレスされるセル情報に基づき、表示放
電用のサステインパルスを表示電極ライン単位または該
表示電極ラインを複数本含むラインブロック単位で制御
する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネルの駆動技術に関する。
レイパネルの駆動技術に関する。
【０００２】
【従来の技術】例えば、従来の３電極式のＡＣ型プラズ
マディスプレイ装置においては、アドレス用の電極（ア
ドレス電極）と、該アドレス用電極と交差し同一平面内
に配された表示放電用の２種類の表示電極（Ｘ電極、Ｙ
電極）とがそれぞれ、互いに対向する別の基板上に配さ
れたパネル構成を有し、画像表示のための駆動は、アド
レス電極と一方の表示電極（Ｙ電極）にそれぞれ、画像
信号に基づくアドレスパルスとスキャンパルスを印加し
て該画像信号に対応したアドレスを行った後、該２種類
の全表示電極（Ｘ電極、Ｙ電極）の電極ラインの端子に
対し共通の電圧値のサステインパルスを交互に印加して
該両表示電極間で表示放電を行うようにしている。
マディスプレイ装置においては、アドレス用の電極（ア
ドレス電極）と、該アドレス用電極と交差し同一平面内
に配された表示放電用の２種類の表示電極（Ｘ電極、Ｙ
電極）とがそれぞれ、互いに対向する別の基板上に配さ
れたパネル構成を有し、画像表示のための駆動は、アド
レス電極と一方の表示電極（Ｙ電極）にそれぞれ、画像
信号に基づくアドレスパルスとスキャンパルスを印加し
て該画像信号に対応したアドレスを行った後、該２種類
の全表示電極（Ｘ電極、Ｙ電極）の電極ラインの端子に
対し共通の電圧値のサステインパルスを交互に印加して
該両表示電極間で表示放電を行うようにしている。
【０００３】
【発明が解決しようとする課題】上記従来技術において
は、上記２種類の表示電極（Ｘ電極、Ｙ電極）には、全
表示電極ラインまたは複数本の表示電極ラインから成る
ラインブロックで共通したサステインパルス電圧を印加
する構成のため、アドレスされたセル数が電極ライン間
で異なり表示放電（点灯）するセルの数が電極ラインで
異なる場合は、オン抵抗Ｒｏｎやライン抵抗Ｒｌが該点
灯セル数ｎによって見掛け上ｎ倍されて異なるため、負
荷直線による動作点電圧、動作点電流がセル個々の電極
ライン間で異なってくる。表示放電するセル数が多い電
極ラインほど、見掛けのオン抵抗やライン抵抗が大きく
なる。このため、図３に示すように、見掛けの抵抗が、
Ｒ0ｃ、Ｒ0ｂ、Ｒ0ａと大きくなるに従い、動作点電流
はＩｃ、Ｉｂ、Ｉａと低下する。動作点電流が低下する
と、放電の維持が難しくなるため電圧上昇傾向をとる。
このため、表示放電するセル数が多い電極ラインほど、
各セルの発光輝度も低下し、全放電セルの発光輝度の平
均値も、表示放電するセル数が少ない電極ラインに比べ
て低い。これは、サブフィールド単位の画面上では電極
ラインピッチの輝度むらとなり、１フィールド単位の画
面においても、複数サブフィールドにおける輝度むらが
寄せ集まって表示画像の画質を低下させる。本発明の課
題点は、かかる従来技術の状況に鑑み、プラズマディス
プレイパネルにおける電極ライン間の輝度むらを抑えて
画質の向上を図ることである。本発明の目的は、かかる
課題点を解決できる技術を提供することにある。
は、上記２種類の表示電極（Ｘ電極、Ｙ電極）には、全
表示電極ラインまたは複数本の表示電極ラインから成る
ラインブロックで共通したサステインパルス電圧を印加
する構成のため、アドレスされたセル数が電極ライン間
で異なり表示放電（点灯）するセルの数が電極ラインで
異なる場合は、オン抵抗Ｒｏｎやライン抵抗Ｒｌが該点
灯セル数ｎによって見掛け上ｎ倍されて異なるため、負
荷直線による動作点電圧、動作点電流がセル個々の電極
ライン間で異なってくる。表示放電するセル数が多い電
極ラインほど、見掛けのオン抵抗やライン抵抗が大きく
なる。このため、図３に示すように、見掛けの抵抗が、
Ｒ0ｃ、Ｒ0ｂ、Ｒ0ａと大きくなるに従い、動作点電流
はＩｃ、Ｉｂ、Ｉａと低下する。動作点電流が低下する
と、放電の維持が難しくなるため電圧上昇傾向をとる。
このため、表示放電するセル数が多い電極ラインほど、
各セルの発光輝度も低下し、全放電セルの発光輝度の平
均値も、表示放電するセル数が少ない電極ラインに比べ
て低い。これは、サブフィールド単位の画面上では電極
ラインピッチの輝度むらとなり、１フィールド単位の画
面においても、複数サブフィールドにおける輝度むらが
寄せ集まって表示画像の画質を低下させる。本発明の課
題点は、かかる従来技術の状況に鑑み、プラズマディス
プレイパネルにおける電極ライン間の輝度むらを抑えて
画質の向上を図ることである。本発明の目的は、かかる
課題点を解決できる技術を提供することにある。
【０００４】
【課題を解決するための手段】上記課題点を解決するた
めに、本発明では、 （１）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレスパルスをアドレス電極に
印加してアドレス動作を行う第１のステップと、サステ
インパルスを表示電極に印加し上記アドレス結果に基づ
く表示のためのサステイン動作を行う第２のステップと
を備え、該第２のステップにおいて、上記サステインパ
ルスを、アドレスされるセル情報に基づき制御する。 （２）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、該
第２のステップにおいて、上記表示電極のサステイン動
作時の電流を、アドレスされるセル情報に基づき表示電
極ライン単位または該表示電極ラインを複数本含むライ
ンブロック単位で制御する。 （３）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、該
第２のステップにおいて、上記表示電極に接続される抵
抗分を、アドレスされるセル情報に基づき表示電極ライ
ン単位または該表示電極ラインを複数本含むラインブロ
ック単位で制御する。 （４）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、該
第２のステップにおいて、上記表示電極に印加する電圧
値を、アドレスされるセル情報に基づき表示電極ライン
単位または該表示電極ラインを複数本含むラインブロッ
ク単位で制御する。 （５）上記（１）〜（４）のいずれかにおいて、上記第
２のステップにおいては、点灯するセルの輝度の差を上
記表示電極ライン間または該表示電極ラインを複数本含
むラインブロック間で抑えるように制御する。 （６）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされるセル情報に基づき
制御されたサステインパルスを出力するようにした構成
とする。 （７）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされる表示電極ライン単
位または該表示電極ラインを複数本含むラインブロック
単位のセル情報に基づき制御された電流を流すようにし
た構成とする。 （８）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされる表示電極ライン単
位または該表示電極ラインを複数本含むラインブロック
単位のセル情報に基づき制御された電圧を印加するよう
にした構成とする。 （９）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされる表示電極ライン単
位または該表示電極ラインを複数本含むラインブロック
単位のセル情報に基づき、上記表示電極に接続された抵
抗分を制御するようにした構成とする。 （１０）画像表示装置として、上記（６）〜（９）のい
ずれかの駆動回路を備え、プラズマディスプレイパネル
に画像を表示するようにした構成とする。
めに、本発明では、 （１）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレスパルスをアドレス電極に
印加してアドレス動作を行う第１のステップと、サステ
インパルスを表示電極に印加し上記アドレス結果に基づ
く表示のためのサステイン動作を行う第２のステップと
を備え、該第２のステップにおいて、上記サステインパ
ルスを、アドレスされるセル情報に基づき制御する。 （２）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、該
第２のステップにおいて、上記表示電極のサステイン動
作時の電流を、アドレスされるセル情報に基づき表示電
極ライン単位または該表示電極ラインを複数本含むライ
ンブロック単位で制御する。 （３）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、該
第２のステップにおいて、上記表示電極に接続される抵
抗分を、アドレスされるセル情報に基づき表示電極ライ
ン単位または該表示電極ラインを複数本含むラインブロ
ック単位で制御する。 （４）プラズマディスプレイパネルの駆動方法として、
サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、該
第２のステップにおいて、上記表示電極に印加する電圧
値を、アドレスされるセル情報に基づき表示電極ライン
単位または該表示電極ラインを複数本含むラインブロッ
ク単位で制御する。 （５）上記（１）〜（４）のいずれかにおいて、上記第
２のステップにおいては、点灯するセルの輝度の差を上
記表示電極ライン間または該表示電極ラインを複数本含
むラインブロック間で抑えるように制御する。 （６）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされるセル情報に基づき
制御されたサステインパルスを出力するようにした構成
とする。 （７）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされる表示電極ライン単
位または該表示電極ラインを複数本含むラインブロック
単位のセル情報に基づき制御された電流を流すようにし
た構成とする。 （８）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされる表示電極ライン単
位または該表示電極ラインを複数本含むラインブロック
単位のセル情報に基づき制御された電圧を印加するよう
にした構成とする。 （９）アドレス電極と表示電極を備えるプラズマディス
プレイパネルの駆動回路として、アドレス動作のために
上記アドレス電極をアドレスパルスで駆動する第１の駆
動回路と、サステイン動作のために上記表示電極をサス
テインパルスで駆動する第２の駆動回路と、該第１、第
２の駆動回路を制御する制御回路とを備え、サステイン
動作時に、上記制御回路及び上記第２の駆動回路が上記
表示電極に対し、上記アドレスされる表示電極ライン単
位または該表示電極ラインを複数本含むラインブロック
単位のセル情報に基づき、上記表示電極に接続された抵
抗分を制御するようにした構成とする。 （１０）画像表示装置として、上記（６）〜（９）のい
ずれかの駆動回路を備え、プラズマディスプレイパネル
に画像を表示するようにした構成とする。
【０００５】
【発明の実施の形態】以下、本発明の実施例につき、図
面を用いて説明する。図１〜図６は本発明の実施例の説
明図である。本実施例はＡＣ型のプラズマディスプレイ
の場合であって、サステインパルスによる表示発光は、
アドレスされたセルにおいて行われるものとする。図１
はプラズマディスプレイパネルのアドレスされたセルの
表示電極ライン上における分布例を示す図、図２は表示
電極部の回路表示例を示す図、図３は表示電極部におけ
る放電動作時（サステイン動作時）の動作点の説明図、
図４は図３の特性上において動作点を制御するための動
作フロー図、図５は表示電極の制御系の構成例を示す
図、図６は画像表示装置の構成例を示す図である。図１
において、１（Ａ１、Ａ２、Ａ３、Ａ４、……、Ａ
ｎ1）はアドレス電極、２（Ｙ１、Ｙ２、Ｙ３、……、
Ｙｎ2）は第１の表示電極、３（Ｘ１、Ｘ２、Ｘ３、…
…、Ｘｎ2）は第２の表示電極である。アドレス電極１
と第１、第２の表示電極２、３との交差する部分には表
示用のセルが構成されている。かかる構成のプラズマデ
ィスプレイパネルにおいて、サブフィールド毎に、アド
レス期間では、画像信号に基づくアドレスパルスがアド
レス電極１のうちの選択された電極に入力され、スキャ
ンパルスが第１の表示電極２に所定の時間間隔で入力さ
れ、該両パルスが時間的に一致するセルに対しアドレス
が行われる。図１の例では、第１の表示電極２のうちＹ
１電極ラインでは、アドレス電極１の全ての電極Ａ１〜
Ａｎ1との交点に形成されているセルがアドレスされ、
Ｙ２電極ラインでは、Ａ４、Ａ６及びＡ７との交点に形
成されているセルがアドレスされ、Ｙ３電極ラインで
は、Ａ２、Ａ４、Ａ６、…及びＡｎ1との交点に形成さ
れているセルがアドレスされ、Ｙｎ2電極ラインでは、
Ａ１、Ａ３、Ａ５、Ａ７…との交点に形成されているセ
ルがアドレスされている。かかるアドレス分布状態にお
いて、第１の表示電極２と第２の表示電極３のいずれか
一方または両方には、該アドレスされたセル数に基づき
表示電極ライン単位で制御したサステインパルスを印加
するかまたは電極ラインに挿入する抵抗（オン抵抗等）
の値を制御する。すなわち、アドレスされるセル数が多
い表示電極ラインには放電電流を増やす、電圧を高めた
サステインパルスを印加する、または電極ラインに挿入
する抵抗の値を減らすようにする。例えば、Ｙ１電極ラ
イン及びＸ１電極ラインにおいてはアドレスされるセル
数が多いため、サステインパルス印加により表示放電し
点灯状態になるセル数が多い。このため、Ｙ１電極ライ
ン及びＸ１電極ラインではオン抵抗やライン抵抗が見掛
け上増加して１セル当りの放電電流が減り、発光輝度が
下がる。また、反対に、アドレスされるセル数の少ない
表示電極には放電電流を抑えるかまたは減らすように、
パルス電圧を抑えたまたは減らしたサステインパルスを
印加するかまたは電極ラインに挿入する抵抗（オン抵抗
等）の値を増やすようにする。例えば、Ｙ２電極ライン
及びＸ２電極ラインにおいてはアドレスされるセル数が
少なく、サステインパルス印加による点灯セル数が少な
い。このため、該Ｙ２電極ライン及びＸ２電極ラインで
はオン抵抗やライン抵抗の見掛けの増加が少なく、セル
の放電電流の減り方も少なく、発光輝度は、上記Ｙ１電
極ライン及びＸ１電極ラインのセルの場合よりも高い。
従って、該Ｙ２電極ライン及びＸ２電極ラインでは放電
電流を抑えるかまたは減らすように、電圧を抑えるかま
たは減らしたサステインパルスを印加するかまたは電極
ラインの抵抗値を増やすようにして放電電流を抑えるか
または減らし、該電極ライン上の全セルの平均発光輝度
を、例えば上記Ｙ１電極ライン及びＸ１電極ラインのセ
ルの場合の平均発光輝度と揃えるようにする。
面を用いて説明する。図１〜図６は本発明の実施例の説
明図である。本実施例はＡＣ型のプラズマディスプレイ
の場合であって、サステインパルスによる表示発光は、
アドレスされたセルにおいて行われるものとする。図１
はプラズマディスプレイパネルのアドレスされたセルの
表示電極ライン上における分布例を示す図、図２は表示
電極部の回路表示例を示す図、図３は表示電極部におけ
る放電動作時（サステイン動作時）の動作点の説明図、
図４は図３の特性上において動作点を制御するための動
作フロー図、図５は表示電極の制御系の構成例を示す
図、図６は画像表示装置の構成例を示す図である。図１
において、１（Ａ１、Ａ２、Ａ３、Ａ４、……、Ａ
ｎ1）はアドレス電極、２（Ｙ１、Ｙ２、Ｙ３、……、
Ｙｎ2）は第１の表示電極、３（Ｘ１、Ｘ２、Ｘ３、…
…、Ｘｎ2）は第２の表示電極である。アドレス電極１
と第１、第２の表示電極２、３との交差する部分には表
示用のセルが構成されている。かかる構成のプラズマデ
ィスプレイパネルにおいて、サブフィールド毎に、アド
レス期間では、画像信号に基づくアドレスパルスがアド
レス電極１のうちの選択された電極に入力され、スキャ
ンパルスが第１の表示電極２に所定の時間間隔で入力さ
れ、該両パルスが時間的に一致するセルに対しアドレス
が行われる。図１の例では、第１の表示電極２のうちＹ
１電極ラインでは、アドレス電極１の全ての電極Ａ１〜
Ａｎ1との交点に形成されているセルがアドレスされ、
Ｙ２電極ラインでは、Ａ４、Ａ６及びＡ７との交点に形
成されているセルがアドレスされ、Ｙ３電極ラインで
は、Ａ２、Ａ４、Ａ６、…及びＡｎ1との交点に形成さ
れているセルがアドレスされ、Ｙｎ2電極ラインでは、
Ａ１、Ａ３、Ａ５、Ａ７…との交点に形成されているセ
ルがアドレスされている。かかるアドレス分布状態にお
いて、第１の表示電極２と第２の表示電極３のいずれか
一方または両方には、該アドレスされたセル数に基づき
表示電極ライン単位で制御したサステインパルスを印加
するかまたは電極ラインに挿入する抵抗（オン抵抗等）
の値を制御する。すなわち、アドレスされるセル数が多
い表示電極ラインには放電電流を増やす、電圧を高めた
サステインパルスを印加する、または電極ラインに挿入
する抵抗の値を減らすようにする。例えば、Ｙ１電極ラ
イン及びＸ１電極ラインにおいてはアドレスされるセル
数が多いため、サステインパルス印加により表示放電し
点灯状態になるセル数が多い。このため、Ｙ１電極ライ
ン及びＸ１電極ラインではオン抵抗やライン抵抗が見掛
け上増加して１セル当りの放電電流が減り、発光輝度が
下がる。また、反対に、アドレスされるセル数の少ない
表示電極には放電電流を抑えるかまたは減らすように、
パルス電圧を抑えたまたは減らしたサステインパルスを
印加するかまたは電極ラインに挿入する抵抗（オン抵抗
等）の値を増やすようにする。例えば、Ｙ２電極ライン
及びＸ２電極ラインにおいてはアドレスされるセル数が
少なく、サステインパルス印加による点灯セル数が少な
い。このため、該Ｙ２電極ライン及びＸ２電極ラインで
はオン抵抗やライン抵抗の見掛けの増加が少なく、セル
の放電電流の減り方も少なく、発光輝度は、上記Ｙ１電
極ライン及びＸ１電極ラインのセルの場合よりも高い。
従って、該Ｙ２電極ライン及びＸ２電極ラインでは放電
電流を抑えるかまたは減らすように、電圧を抑えるかま
たは減らしたサステインパルスを印加するかまたは電極
ラインの抵抗値を増やすようにして放電電流を抑えるか
または減らし、該電極ライン上の全セルの平均発光輝度
を、例えば上記Ｙ１電極ライン及びＸ１電極ラインのセ
ルの場合の平均発光輝度と揃えるようにする。
【０００６】図２は表示電極部を回路表示した例であ
る。図２において、Ｒｙは第１の表示電極であるＹ電極
ラインの放電時におけるオン抵抗とライン抵抗の和、Ｒ
ｘは第２の表示電極であるＸ電極ラインの放電時におけ
るオン抵抗とライン抵抗の和、Ｖは第１、第２の表示電
極間の動作点電圧、Ｉは両電極間の放電電流（動作点電
流）、Ｖｓｕｓはサステインパルス電圧、Ｖｗは壁電
圧、Ｖ０はサステインパルス電圧Ｖｓｕｓと壁電圧Ｖｗ
の和、Ｒ０は上記抵抗Ｒｘと上記抵抗Ｒｙとの和であ
る。上記のように、アドレスされるセル数が多く、点灯
セル数が多いときは、上記抵抗Ｒｘと上記抵抗Ｒｙの見
掛け上の抵抗値が増大し、その結果、放電電流Ｉが減少
し、セルの発光輝度は低下する。反対に、アドレスされ
るセル数が少なくて点灯セル数が少ないときは、上記抵
抗Ｒｘと上記抵抗Ｒｙの見掛け上の抵抗値の増大が少な
く、その結果、放電電流Ｉの減少が抑えられ、セルの発
光輝度は高い。
る。図２において、Ｒｙは第１の表示電極であるＹ電極
ラインの放電時におけるオン抵抗とライン抵抗の和、Ｒ
ｘは第２の表示電極であるＸ電極ラインの放電時におけ
るオン抵抗とライン抵抗の和、Ｖは第１、第２の表示電
極間の動作点電圧、Ｉは両電極間の放電電流（動作点電
流）、Ｖｓｕｓはサステインパルス電圧、Ｖｗは壁電
圧、Ｖ０はサステインパルス電圧Ｖｓｕｓと壁電圧Ｖｗ
の和、Ｒ０は上記抵抗Ｒｘと上記抵抗Ｒｙとの和であ
る。上記のように、アドレスされるセル数が多く、点灯
セル数が多いときは、上記抵抗Ｒｘと上記抵抗Ｒｙの見
掛け上の抵抗値が増大し、その結果、放電電流Ｉが減少
し、セルの発光輝度は低下する。反対に、アドレスされ
るセル数が少なくて点灯セル数が少ないときは、上記抵
抗Ｒｘと上記抵抗Ｒｙの見掛け上の抵抗値の増大が少な
く、その結果、放電電流Ｉの減少が抑えられ、セルの発
光輝度は高い。
【０００７】図３は表示電極部における放電動作時（サ
ステイン動作時）の動作点の説明図である。図３におい
て、特性図の横軸は表示電極間の放電電流、縦軸は表示
電極間の電圧、実線はセル固有のＩ−Ｖ特性、Ａは回路
のオン抵抗とライン抵抗等との見掛け上の抵抗値の和が
Ｒ0ａのときの負荷直線、Ｂは回路のオン抵抗とライン
抵抗等との見掛け上の抵抗値の和がＲ0ｂのときの負荷
直線、Ｃは回路のオン抵抗とライン抵抗等との見掛け上
の抵抗値の和がＲ0ｃのときの負荷直線、ａはＩ−Ｖ特
性と負荷直線Ａとの交点（動作点）、ｂはＩ−Ｖ特性と
負荷直線Ｂとの交点（動作点）、ｃはＩ−Ｖ特性と負荷
直線との交点（動作点）、Ｉａは交点（動作点）ａに対
応する放電電流（動作点電流）、Ｉｂは交点（動作点）
ｂに対応する放電電流（動作点電流）、Ｉｃは交点（動
作点）ｃに対応する放電電流（動作点電流）である。上
記のように、アドレスされるセル数が多く、点灯（放
電）するセル数が多いときは、オン抵抗及びライン抵抗
が見掛け上増加するため、例えば、動作点はａ位置とな
り、放電電流Ｉａ（動作点電圧Ｖａ）となる。また、ア
ドレスされるセル数が少なく、点灯セル数が少ないとき
は、オン抵抗及びライン抵抗の見掛けの増加分は少な
く、例えば、動作点はｂ位置となり、放電電流Ｉｂ（動
作点電圧Ｖｂ）となる。アドレスされるセル数がさらに
一層少ない電極ラインでは、例えば、動作点はｃ位置と
なり、放電電流Ｉｃ（動作点電圧Ｖｃ）となる。すなわ
ち、このように、電極ライン単位でアドレスされるセル
数、または点灯セル数によって動作点が異なり、放電電
流に差が生ずることによって、電極ライン間において発
光輝度むらが生ずる。輝度むらを抑えるには、点灯され
るセル数に関らず、動作点位置の変動を抑える必要があ
る。動作点を抑える手段としては、（１）定電流源を用
い、点灯セル数に関らず、一定電流を各電極ラインに供
給する、（２）アドレスされるセル数に応じ各電極ライ
ンの電源電流を制御する、（３）アドレスされるセル数
情報に基づき電源電圧を制御する、（４）表示電極ライ
ンに、例えばＭＯＳ、ダイオード等から成る抵抗制御回
路を接続し、アドレスされるセル数情報に基づき抵抗値
を制御する、（５）上記（３）と（４）を併用する、等
がある。ここで、上記負荷直線Ａ、Ｂ、Ｃをそれぞれ、
各表示電極に制御抵抗等の抵抗が接続されているときの
特性として、上記（３）の電圧制御または上記（４）の
抵抗制御により、動作点を図３のｂ位置に保つ場合につ
き考える。アドレスされたセル数が多くて点灯セル数が
多く、動作点がａ位置となる電極ラインに対して、動作
点をｂ位置とするように電圧制御を行う場合は、電源電
圧Ｖ０をＶ０１に高め、負荷直線Ａが負荷直線Ｄとなる
ようにする。また、抵抗制御を行う場合は、制御抵抗の
抵抗値を減らし負荷直線Ａが負荷直線Ｂとなるようにす
る。また、アドレスされたセル数が少なく、点灯セル数
が少なく、動作点がｃ位置となる電極ラインに対して
は、動作点をｂ位置とするように電圧制御を行う場合
は、電源電圧Ｖ０をＶ０２に減らし、負荷直線Ｃが負荷
直線Ｅとなるようにする。また、抵抗制御を行う場合
は、制御抵抗の抵抗値を増やし負荷直線Ｃが負荷直線Ｂ
となるようにする。
ステイン動作時）の動作点の説明図である。図３におい
て、特性図の横軸は表示電極間の放電電流、縦軸は表示
電極間の電圧、実線はセル固有のＩ−Ｖ特性、Ａは回路
のオン抵抗とライン抵抗等との見掛け上の抵抗値の和が
Ｒ0ａのときの負荷直線、Ｂは回路のオン抵抗とライン
抵抗等との見掛け上の抵抗値の和がＲ0ｂのときの負荷
直線、Ｃは回路のオン抵抗とライン抵抗等との見掛け上
の抵抗値の和がＲ0ｃのときの負荷直線、ａはＩ−Ｖ特
性と負荷直線Ａとの交点（動作点）、ｂはＩ−Ｖ特性と
負荷直線Ｂとの交点（動作点）、ｃはＩ−Ｖ特性と負荷
直線との交点（動作点）、Ｉａは交点（動作点）ａに対
応する放電電流（動作点電流）、Ｉｂは交点（動作点）
ｂに対応する放電電流（動作点電流）、Ｉｃは交点（動
作点）ｃに対応する放電電流（動作点電流）である。上
記のように、アドレスされるセル数が多く、点灯（放
電）するセル数が多いときは、オン抵抗及びライン抵抗
が見掛け上増加するため、例えば、動作点はａ位置とな
り、放電電流Ｉａ（動作点電圧Ｖａ）となる。また、ア
ドレスされるセル数が少なく、点灯セル数が少ないとき
は、オン抵抗及びライン抵抗の見掛けの増加分は少な
く、例えば、動作点はｂ位置となり、放電電流Ｉｂ（動
作点電圧Ｖｂ）となる。アドレスされるセル数がさらに
一層少ない電極ラインでは、例えば、動作点はｃ位置と
なり、放電電流Ｉｃ（動作点電圧Ｖｃ）となる。すなわ
ち、このように、電極ライン単位でアドレスされるセル
数、または点灯セル数によって動作点が異なり、放電電
流に差が生ずることによって、電極ライン間において発
光輝度むらが生ずる。輝度むらを抑えるには、点灯され
るセル数に関らず、動作点位置の変動を抑える必要があ
る。動作点を抑える手段としては、（１）定電流源を用
い、点灯セル数に関らず、一定電流を各電極ラインに供
給する、（２）アドレスされるセル数に応じ各電極ライ
ンの電源電流を制御する、（３）アドレスされるセル数
情報に基づき電源電圧を制御する、（４）表示電極ライ
ンに、例えばＭＯＳ、ダイオード等から成る抵抗制御回
路を接続し、アドレスされるセル数情報に基づき抵抗値
を制御する、（５）上記（３）と（４）を併用する、等
がある。ここで、上記負荷直線Ａ、Ｂ、Ｃをそれぞれ、
各表示電極に制御抵抗等の抵抗が接続されているときの
特性として、上記（３）の電圧制御または上記（４）の
抵抗制御により、動作点を図３のｂ位置に保つ場合につ
き考える。アドレスされたセル数が多くて点灯セル数が
多く、動作点がａ位置となる電極ラインに対して、動作
点をｂ位置とするように電圧制御を行う場合は、電源電
圧Ｖ０をＶ０１に高め、負荷直線Ａが負荷直線Ｄとなる
ようにする。また、抵抗制御を行う場合は、制御抵抗の
抵抗値を減らし負荷直線Ａが負荷直線Ｂとなるようにす
る。また、アドレスされたセル数が少なく、点灯セル数
が少なく、動作点がｃ位置となる電極ラインに対して
は、動作点をｂ位置とするように電圧制御を行う場合
は、電源電圧Ｖ０をＶ０２に減らし、負荷直線Ｃが負荷
直線Ｅとなるようにする。また、抵抗制御を行う場合
は、制御抵抗の抵抗値を増やし負荷直線Ｃが負荷直線Ｂ
となるようにする。
【０００８】図４は図３の特性における動作点を制御す
るための動作フロー図である。図４において、アドレス
動作に先立って、または、アドレス動作の後に、各電極
ラインのアドレス情報を検出して（４１ａ、４１ｂ、４
１ｃ、…４１ｎ２）、各セルについての動作点位置を演
算し（４２ａ、４２ｂ、４２ｃ、…４２ｎ２）、各電極
ラインの平均動作点位置を演算し（４３ａ、４３ｂ、４
３ｃ、…４３ｎ２）、その後、基準値と比較し（４４
ａ、４４ｂ、４４ｃ、…４４ｎ２）、該比較結果に基づ
きサステイン動作のための駆動条件を設定し（４５ａ、
４５ｂ、４５ｃ、…４５ｎ２）、これに基づいて制御信
号を形成し（４６ａ、４６ｂ、４６ｃ、…４６ｎ２）、
電圧制御の場合は、所定の定動作点を実現するように電
源電圧を制御して所定の電圧値のサステインパルスを発
生可能とし、抵抗制御の場合は、所定の動作点を実現す
るように各電極ラインに接続された抵抗制御回路等から
構成される可変抵抗の値を制御する。上記アドレス情報
の検出結果はメモリに記憶後、これを読出して各セルの
動作点位置を求めるようにしてもよい。アドレス情報と
しては、アドレスされる（セルのアドレス動作の前また
は後、またはアドレス動作と同時でもよい）セル数等で
ある。アドレス方法としては電荷をセルに帯電させるア
ドレスと、セルに帯電していた電荷を消去する消去アド
レスとがあるが、本発明においてはそのどちらでもよ
い。なお、上記比較（４４ａ、４４ｂ、４４ｃ、…４４
ｎ２）において用いる基準値は、各電極ラインに共通し
た基準値を用いる。
るための動作フロー図である。図４において、アドレス
動作に先立って、または、アドレス動作の後に、各電極
ラインのアドレス情報を検出して（４１ａ、４１ｂ、４
１ｃ、…４１ｎ２）、各セルについての動作点位置を演
算し（４２ａ、４２ｂ、４２ｃ、…４２ｎ２）、各電極
ラインの平均動作点位置を演算し（４３ａ、４３ｂ、４
３ｃ、…４３ｎ２）、その後、基準値と比較し（４４
ａ、４４ｂ、４４ｃ、…４４ｎ２）、該比較結果に基づ
きサステイン動作のための駆動条件を設定し（４５ａ、
４５ｂ、４５ｃ、…４５ｎ２）、これに基づいて制御信
号を形成し（４６ａ、４６ｂ、４６ｃ、…４６ｎ２）、
電圧制御の場合は、所定の定動作点を実現するように電
源電圧を制御して所定の電圧値のサステインパルスを発
生可能とし、抵抗制御の場合は、所定の動作点を実現す
るように各電極ラインに接続された抵抗制御回路等から
構成される可変抵抗の値を制御する。上記アドレス情報
の検出結果はメモリに記憶後、これを読出して各セルの
動作点位置を求めるようにしてもよい。アドレス情報と
しては、アドレスされる（セルのアドレス動作の前また
は後、またはアドレス動作と同時でもよい）セル数等で
ある。アドレス方法としては電荷をセルに帯電させるア
ドレスと、セルに帯電していた電荷を消去する消去アド
レスとがあるが、本発明においてはそのどちらでもよ
い。なお、上記比較（４４ａ、４４ｂ、４４ｃ、…４４
ｎ２）において用いる基準値は、各電極ラインに共通し
た基準値を用いる。
【０００９】図５は表示電極の制御系の構成例を示す図
である。本例はアドレスされるセル数情報に基づき電源
電圧を制御する場合の構成例である。図５において、５
１は表示電極制御回路、５２は電極ライン毎のアドレス
される（セルのアドレス動作の前または後）セル数の情
報を検出するアドレス情報検出部、５３は動作点を演算
して求める動作点演算部、５４は演算結果を動作点基準
値と比較する比較部、５５はサステインパルスによる電
極ラインの駆動条件を求めて設定するサステイン駆動条
件設定部、５６は接待した駆動条件に基づきサステイン
パルスを制御するための制御信号を形成する制御信号形
成部、５７はサステインパルス発生回路、２０はプラズ
マディスプレイパネル、５８はセルの放電時（点灯時）
の輝度を検出し輝度検出信号を出力する輝度検出部であ
る。輝度検出信号は上記サステイン駆動条件設定部５５
に入力され、サステイン駆動の設定条件を修正する。表
示電極ラインに接続された抵抗制御回路等を用いた可変
抵抗を制御する抵抗制御方式の場合は、上記サステイン
駆動条件設定部５５で可変抵抗値が設定され、上記制御
信号形成部５６では可変抵抗を制御する制御信号が形成
される。
である。本例はアドレスされるセル数情報に基づき電源
電圧を制御する場合の構成例である。図５において、５
１は表示電極制御回路、５２は電極ライン毎のアドレス
される（セルのアドレス動作の前または後）セル数の情
報を検出するアドレス情報検出部、５３は動作点を演算
して求める動作点演算部、５４は演算結果を動作点基準
値と比較する比較部、５５はサステインパルスによる電
極ラインの駆動条件を求めて設定するサステイン駆動条
件設定部、５６は接待した駆動条件に基づきサステイン
パルスを制御するための制御信号を形成する制御信号形
成部、５７はサステインパルス発生回路、２０はプラズ
マディスプレイパネル、５８はセルの放電時（点灯時）
の輝度を検出し輝度検出信号を出力する輝度検出部であ
る。輝度検出信号は上記サステイン駆動条件設定部５５
に入力され、サステイン駆動の設定条件を修正する。表
示電極ラインに接続された抵抗制御回路等を用いた可変
抵抗を制御する抵抗制御方式の場合は、上記サステイン
駆動条件設定部５５で可変抵抗値が設定され、上記制御
信号形成部５６では可変抵抗を制御する制御信号が形成
される。
【００１０】図６は、上記図５の制御系により駆動され
るプラズマディスプレイパネルを備えた画像表示装置の
構成例である。図６において、４０は画像表示装置、２
０は、上記図２及び図３に示す構成を備えるプラズマデ
ィスプレイパネル、２５はサブフィールド単位で該パネ
ルの第１の表示電極（Ｙ電極）を走査駆動するスキャン
ドライバＬＳＩ（ＩＣ）列、２２は画像信号に対応した
タイミングのアドレスパルス電圧を形成し、該アドレス
パルス電圧でアドレス電極を駆動してサブフィールド単
位でパネルの表示セルをアドレスする第１の駆動回路と
してのアドレスドライバＬＳＩ（ＩＣ）列、２３は第２
の表示電極（Ｘ電極）を駆動するためのサステインパル
スを発生する第２の駆動回路としてのＸサステインパル
ス発生器、２４は第１の表示電極（Ｙ電極）を駆動する
ためのサステインパルスを発生する第２の駆動回路とし
てのＹサステインパルス発生器、２６はスキャンドライ
バＬＳＩ列２５に制御信号を伝送するホトカプラ、２１
は上記それぞれを含んで成るパネル側装置、３１は、上
記スキャンドライバＬＳＩ（ＩＣ）列２５や、アドレス
ドライバＬＳＩ（ＩＣ）列２２や、Ｘサステインパルス
発生器２３や、Ｙサステインパルス発生器２４や、ホト
カプラ２６を制御する制御回路としてのコントロール回
路、３２は、駆動波形形成に必要な各種電圧を発生させ
るＤＣ／ＤＣコンバータ、３０は、これらコントロール
回路３１やＤＣ／ＤＣコンバータ３２を含んで成る制御
回路装置である。上記図５における表示電極制御回路５
１は、上記コントロール回路３１内に形成される。アド
レスドライバＬＳＩ（ＩＣ）列２２のアドレス情報はコ
ントロール回路３１のアドレス情報検出部に入力され
る。
るプラズマディスプレイパネルを備えた画像表示装置の
構成例である。図６において、４０は画像表示装置、２
０は、上記図２及び図３に示す構成を備えるプラズマデ
ィスプレイパネル、２５はサブフィールド単位で該パネ
ルの第１の表示電極（Ｙ電極）を走査駆動するスキャン
ドライバＬＳＩ（ＩＣ）列、２２は画像信号に対応した
タイミングのアドレスパルス電圧を形成し、該アドレス
パルス電圧でアドレス電極を駆動してサブフィールド単
位でパネルの表示セルをアドレスする第１の駆動回路と
してのアドレスドライバＬＳＩ（ＩＣ）列、２３は第２
の表示電極（Ｘ電極）を駆動するためのサステインパル
スを発生する第２の駆動回路としてのＸサステインパル
ス発生器、２４は第１の表示電極（Ｙ電極）を駆動する
ためのサステインパルスを発生する第２の駆動回路とし
てのＹサステインパルス発生器、２６はスキャンドライ
バＬＳＩ列２５に制御信号を伝送するホトカプラ、２１
は上記それぞれを含んで成るパネル側装置、３１は、上
記スキャンドライバＬＳＩ（ＩＣ）列２５や、アドレス
ドライバＬＳＩ（ＩＣ）列２２や、Ｘサステインパルス
発生器２３や、Ｙサステインパルス発生器２４や、ホト
カプラ２６を制御する制御回路としてのコントロール回
路、３２は、駆動波形形成に必要な各種電圧を発生させ
るＤＣ／ＤＣコンバータ、３０は、これらコントロール
回路３１やＤＣ／ＤＣコンバータ３２を含んで成る制御
回路装置である。上記図５における表示電極制御回路５
１は、上記コントロール回路３１内に形成される。アド
レスドライバＬＳＩ（ＩＣ）列２２のアドレス情報はコ
ントロール回路３１のアドレス情報検出部に入力され
る。
【００１１】上記実施例によれば、電極ライン間の点灯
セル数の差による輝度ばらつきを抑えた画質の表示装置
を実現できる。
セル数の差による輝度ばらつきを抑えた画質の表示装置
を実現できる。
【００１２】本発明は、例えばコンピュータ用のディス
プレイ装置や、平面型のテレビジョンや、広告やその他
の情報等の表示用ディスプレイ装置や、説明用のプレゼ
ンテーション装置等、適用可能なもの全てを技術的範囲
内に含む。
プレイ装置や、平面型のテレビジョンや、広告やその他
の情報等の表示用ディスプレイ装置や、説明用のプレゼ
ンテーション装置等、適用可能なもの全てを技術的範囲
内に含む。
【００１３】
【発明の効果】本発明によれば、輝度ばらつきを抑えた
画質の実現を図ることができる。
画質の実現を図ることができる。
【図１】プラズマディスプレイパネルにおけるアドレス
されたセル分布の例を示す図である。
されたセル分布の例を示す図である。
【図２】表示電極部の回路表示例を示す図である。
【図３】表示電極部における動作点の説明図である。
【図４】図３の特性上において動作点を制御するための
動作フロー図である。
動作フロー図である。
【図５】表示電極の制御系の構成例を示す図である。
【図６】画像表示装置の構成例を示す図である。
１…アドレス電極、 ２…第１の表示電極、 ３…第２
の表示電極、 ２０…プラズマディスプレイ、 ３１…
コントロール回路、 ５２…アドレス情報検出部、 ５
３…動作点演算部、 ５４…比較部、 ５５…サステイ
ン駆動条件設定部、 ５６…制御信号形成部、 ５７…
サステインパルス発生回路、 ５８…輝度検出部。
の表示電極、 ２０…プラズマディスプレイ、 ３１…
コントロール回路、 ５２…アドレス情報検出部、 ５
３…動作点演算部、 ５４…比較部、 ５５…サステイ
ン駆動条件設定部、 ５６…制御信号形成部、 ５７…
サステインパルス発生回路、 ５８…輝度検出部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/28 Ｂ 3/28 Ｋ
Claims (10)
- 【請求項１】プラズマディスプレイパネルの駆動方法で
あって、 サブフィールド単位でアドレスパルスをアドレス電極に
印加してアドレス動作を行う第１のステップと、サステ
インパルスを表示電極に印加し上記アドレス結果に基づ
く表示のためのサステイン動作を行う第２のステップと
を備え、 該第２のステップにおいて、上記サステインパルスを、
アドレスされるセル情報に基づき制御することを特徴と
するプラズマディスプレイパネルの駆動方法。 - 【請求項２】プラズマディスプレイパネルの駆動方法で
あって、 サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、 該第２のステップにおいて、上記表示電極のサステイン
動作時の電流を、アドレスされるセル情報に基づき表示
電極ライン単位または該表示電極ラインを複数本含むラ
インブロック単位で制御することを特徴とするプラズマ
ディスプレイパネルの駆動方法。 - 【請求項３】プラズマディスプレイパネルの駆動方法で
あって、 サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、 該第２のステップにおいて、上記表示電極に接続される
抵抗分を、アドレスされるセル情報に基づき表示電極ラ
イン単位または該表示電極ラインを複数本含むラインブ
ロック単位で制御することを特徴とするプラズマディス
プレイパネルの駆動方法。 - 【請求項４】プラズマディスプレイパネルの駆動方法で
あって、 サブフィールド単位でアドレス動作を行う第１のステッ
プと、該アドレス結果に基づき表示電極により表示のた
めのサステイン動作を行う第２のステップとを備え、 該第２のステップにおいて、上記表示電極に印加する電
圧値を、アドレスされるセル情報に基づき表示電極ライ
ン単位または該表示電極ラインを複数本含むラインブロ
ック単位で制御することを特徴とするプラズマディスプ
レイパネルの駆動方法。 - 【請求項５】上記第２のステップにおいては、点灯する
セルの輝度の差を上記表示電極ライン間または該表示電
極ラインを複数本含むラインブロック間で抑えるように
制御する請求項１〜４のいずれかに記載のプラズマディ
スプレイパネルの駆動方法。 - 【請求項６】アドレス電極と表示電極を備えるプラズマ
ディスプレイパネルの駆動回路であって、 アドレス動作のために上記アドレス電極をアドレスパル
スで駆動する第１の駆動回路と、サステイン動作のため
に上記表示電極をサステインパルスで駆動する第２の駆
動回路と、該第１、第２の駆動回路を制御する制御回路
とを備え、サステイン動作時に、上記制御回路及び上記
第２の駆動回路が上記表示電極に対し、上記アドレスさ
れるセル情報に基づき制御されたサステインパルスを出
力するように構成されていることを特徴とするプラズマ
ディスプレイパネルの駆動回路。 - 【請求項７】アドレス電極と表示電極を備えるプラズマ
ディスプレイパネルの駆動回路であって、 アドレス動作のために上記アドレス電極をアドレスパル
スで駆動する第１の駆動回路と、サステイン動作のため
に上記表示電極をサステインパルスで駆動する第２の駆
動回路と、該第１、第２の駆動回路を制御する制御回路
とを備え、サステイン動作時に、上記制御回路及び上記
第２の駆動回路が上記表示電極に対し、上記アドレスさ
れる表示電極ライン単位または該表示電極ラインを複数
本含むラインブロック単位のセル情報に基づき制御され
た電流を流すように構成されていることを特徴とするプ
ラズマディスプレイパネルの駆動回路。 - 【請求項８】アドレス電極と表示電極を備えるプラズマ
ディスプレイパネルの駆動回路であって、 アドレス動作のために上記アドレス電極をアドレスパル
スで駆動する第１の駆動回路と、サステイン動作のため
に上記表示電極をサステインパルスで駆動する第２の駆
動回路と、該第１、第２の駆動回路を制御する制御回路
とを備え、サステイン動作時に、上記制御回路及び上記
第２の駆動回路が上記表示電極に対し、上記アドレスさ
れる表示電極ライン単位または該表示電極ラインを複数
本含むラインブロック単位のセル情報に基づき制御され
た電圧を印加するように構成されていることを特徴とす
るプラズマディスプレイパネルの駆動回路。 - 【請求項９】アドレス電極と表示電極を備えるプラズマ
ディスプレイパネルの駆動回路であって、 アドレス動作のために上記アドレス電極をアドレスパル
スで駆動する第１の駆動回路と、サステイン動作のため
に上記表示電極をサステインパルスで駆動する第２の駆
動回路と、該第１、第２の駆動回路を制御する制御回路
とを備え、サステイン動作時に、上記制御回路及び上記
第２の駆動回路が上記表示電極に対し、上記アドレスさ
れる表示電極ライン単位または該表示電極ラインを複数
本含むラインブロック単位のセル情報に基づき、上記表
示電極に接続された抵抗分を制御するように構成されて
いることを特徴とするプラズマディスプレイパネルの駆
動回路。 - 【請求項１０】請求項６〜９のいずれかに記載の駆動回
路を備え、プラズマディスプレイパネルに画像を表示す
るようにした構成を特徴とする画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115736A JP4246406B2 (ja) | 2001-04-13 | 2001-04-13 | ディスプレイパネルの制御方法 |
| US10/122,278 US6947015B2 (en) | 2001-04-13 | 2002-04-12 | Plasma display panel driving method, driving circuit and image displaying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001115736A JP4246406B2 (ja) | 2001-04-13 | 2001-04-13 | ディスプレイパネルの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002311897A true JP2002311897A (ja) | 2002-10-25 |
| JP4246406B2 JP4246406B2 (ja) | 2009-04-02 |
Family
ID=18966589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001115736A Expired - Fee Related JP4246406B2 (ja) | 2001-04-13 | 2001-04-13 | ディスプレイパネルの制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6947015B2 (ja) |
| JP (1) | JP4246406B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681653B1 (ko) | 2003-03-31 | 2007-02-09 | 주식회사 대우일렉트로닉스 | 피디피의 라인 픽춰 디스토션 방지방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4675517B2 (ja) * | 2001-07-24 | 2011-04-27 | 株式会社日立製作所 | プラズマディスプレイ装置 |
| WO2003058587A2 (en) * | 2002-01-07 | 2003-07-17 | Genoa Technologies Ltd. | Electronic color display for soft proofing |
| EP1589515A3 (en) * | 2004-04-21 | 2007-10-03 | LG Electronics Inc. | Plasma display apparatus and method for driving the same |
| US20090079722A1 (en) * | 2005-08-04 | 2009-03-26 | Makoto Onozawa | Plasma display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2853537B2 (ja) * | 1993-11-26 | 1999-02-03 | 富士通株式会社 | 平面表示装置 |
| US5745085A (en) * | 1993-12-06 | 1998-04-28 | Fujitsu Limited | Display panel and driving method for display panel |
| JP3262093B2 (ja) * | 1999-01-12 | 2002-03-04 | 日本電気株式会社 | プラズマディスプレイパネルの維持パルス駆動方法及び駆動回路 |
| KR100563406B1 (ko) * | 1999-06-30 | 2006-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 플라즈마 디스플레이 장치 |
-
2001
- 2001-04-13 JP JP2001115736A patent/JP4246406B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-12 US US10/122,278 patent/US6947015B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681653B1 (ko) | 2003-03-31 | 2007-02-09 | 주식회사 대우일렉트로닉스 | 피디피의 라인 픽춰 디스토션 방지방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6947015B2 (en) | 2005-09-20 |
| US20020149548A1 (en) | 2002-10-17 |
| JP4246406B2 (ja) | 2009-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4902068B2 (ja) | プラズマディスプレイ装置の駆動方法 | |
| US7348938B2 (en) | Method and apparatus for driving plasma display panel | |
| US7598931B2 (en) | Scan driving control of a plasma display according to a predetermined data pattern | |
| KR100290830B1 (ko) | 플라즈마디스플레이패널구동방법및장치 | |
| US7053559B2 (en) | Method and apparatus for driving plasma display panel | |
| JP2006146157A (ja) | プラズマ表示装置及びその駆動方法 | |
| US20060114184A1 (en) | Plasma display device and driving method for stabilizing address discharge by varying sustain electrode voltage levels | |
| JP2006146217A (ja) | プラズマ表示装置及びその駆動方法 | |
| JP4509966B2 (ja) | プラズマ表示装置及びその駆動方法 | |
| US7170472B2 (en) | Apparatus and method for driving plasma display panel | |
| US20050264476A1 (en) | Plasma display device and driving method of plasma display panel | |
| US8111211B2 (en) | Plasma display comprising at least first and second groups of electrodes and driving method thereof | |
| US7825874B2 (en) | Plasma display panel initialization and driving method and apparatus | |
| JP4318666B2 (ja) | プラズマ表示装置とその駆動方法 | |
| JP2005157294A (ja) | プラズマ表示パネルの駆動方法及びプラズマ表示装置 | |
| JP2002311897A (ja) | プラズマディスプレイパネルの駆動方法、駆動回路及び画像表示装置 | |
| US20080150929A1 (en) | Plasma display device and driving method thereof | |
| KR100670183B1 (ko) | 플라즈마 표시 장치 및 그의 구동 방법 | |
| US20070008246A1 (en) | Plasma display and a method of driving the plasma display | |
| JP4548768B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| KR100502898B1 (ko) | 플라즈마 표시 패널 및 그의 구동방법 | |
| US20080158104A1 (en) | Plasma display device | |
| US20090231237A1 (en) | Method for driving plasma display panel | |
| US20060125724A1 (en) | Plasma display device and driving method thereof | |
| KR100805110B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060209 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |