JP4929948B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、大画面で、薄型、軽量の画像表示装置として知られているプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルを用いたプラズマディスプレイ装置は、視野角が広く大画面化が容易であり、かつ自発光型であり画像表示品質が高いこと等から、大画面画像表示装置の主流となりつつある。

パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。そして、パネルは、画像表示を行う画像表示領域とそれ以外の非表示領域とに分けられ、各電極はそれぞれの電極を前面板または背面板の画像表示領域外、すなわち非表示領域まで引き出して形成した引き出し部を備え、その引き出し部に駆動電圧を印加することで各電極を駆動する。

このような構成のパネルを用いたプラズマディスプレイ装置は、表示電極対に交互に維持パルスを印加して各放電セル内でガス放電を発生させ、このガス放電により発生した紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させてカラー画像表示を行っている。

パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。

各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルに選択的に書込みパルス電圧を印加して書込み放電を発生させ壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。

しかしながら、パネルの大画面化、高精細度化が進むにつれて、書込み動作のための電力が無視できないほど大きくなり、データ電極駆動回路の消費電力がプラズマディスプレイ装置全体の消費電力を大きく増大させてしまうという課題が発生してきた。

そのため、データ電極駆動回路の消費電力を削減する様々な方法が提案されてきた。例えば、駆動回路側から見たときデータ電極が容量性の負荷であることに着目し、負荷容量とインダクタとを共振させてデータ電極を駆動する、いわゆる電力回収部を備えたデータ電極駆動回路が開示されている（例えば、特許文献１参照）。このような電力回収部を備えたデータ電極駆動回路を用いることで消費電力を削減することができる。
特開２００４−２１２６９９号公報

一方、近年ではパネルの更なる大画面化が進められており、例えば、表示画面サイズが１０３インチのパネルでは、長辺の長さは約２．３ｍ、短辺の長さは約１．３ｍに達する。このような巨大なパネルを用いたプラズマディスプレイ装置では、各電極をそれぞれ１枚のプリント基板で駆動するように構成することは困難であり、例えば、データ電極の駆動には、データ電極駆動回路を分割して搭載した複数枚のプリント基板が必要となる。

そして、何らかの原因によりデータ電極駆動回路を搭載したプリント基板間に電気的な接続不良が発生した場合、その接続不良の発生を直ちに検知することが重要である。それにより、例えば、プラズマディスプレイ装置を安全に停止させる等の対応を速やかにとることができる。

本発明はこのような要望に応えるためになされたものであり、データ電極駆動回路を搭載したプリント基板間に電気的な接続不良が発生した場合、その接続不良を直ちに検知することが可能なプラズマディスプレイ装置を提供することを目的とする。

この課題を解決するために、本発明のプラズマディスプレイ装置は、背面板上に複数のデータ電極を形成したプラズマディスプレイパネルと、前記データ電極に駆動電圧を印加しかつ書込みパルスを発生させる書込みパルス発生部とこの書込みパルス発生部から出力される書込みパルスを前記データ電極に出力する書込みパルス出力部とを有するデータ電極駆動回路と、前記データ電極駆動回路の前記書込みパルス発生部を搭載した主基板と、前記データ電極駆動回路の書込みパルス出力部を搭載した出力基板と、前記主基板および出力基板それぞれに配置されかつ複数の電極端子を有するコネクタと、このコネクタ間を接続するための電気配線部材とを有し、前記主基板に、前記主基板上のコネクタの電極端子の少なくとも１つが接地されているか電気的に開放されているかによって前記主基板と前記出力基板との電気的な接続不良を検知する接続不良検知回路を搭載したことを特徴とする。

この構成により、データ電極駆動回路を搭載した主基板と出力基板の間、すなわち、書込みパルス発生部を搭載した主基板と書込みパルス出力部を搭載した出力基板との間に電気的な接続不良が発生したときに、その接続不良の発生を直ちに検知することが可能なプラズマディスプレイ装置を提供することができる。

また、本発明においては、前記主基板のコネクタの電極端子に接続される接続不良検知回路に、出力基板のコネクタの電極端子を電気配線部材を介して接続し、かつ前記接続不良検知回路に接続される出力基板のコネクタの電極端子を接地したことを特徴とする。

さらに、本発明のプラズマディスプレイ装置において、前記接続不良検知回路は、電源電圧を抵抗分割する複数の抵抗と、前記複数の抵抗の抵抗分割点とコネクタの電極端子との間に直列に挿入したダンピング抵抗と、前記抵抗分割点にアノードを接続した逆流防止用のダイオードと、前記抵抗分割点に一方を接続し他方を接地したノイズ平滑用のコンデンサとにより構成するとともに、前記主基板上のコネクタと同数設け、かつ前記逆流防止用のダイオードのカソードを互いに接続することにより複数の接続不良検知回路同士を互いに電気的に接続したことを特徴とする。これにより、主基板と複数の出力基板との間の接続のいずれかにおいて接続不良が発生したときに、ダイオードの出力電位を変位させることができるので、主基板と出力基板との間の接続不良を直ちに検知することが可能なプラズマディスプレイ装置を提供することができる。

また、本発明において、前記接続不良検知回路は、電源電圧に一方を接続した抵抗と、前記抵抗の他方に一方を接続し他方を接地した第１のコンデンサと、前記抵抗と前記第１のコンデンサとの接続点とコネクタの電極端子との間に直列に挿入したダンピング抵抗と、アノードを前記抵抗と前記第１のコンデンサとの接続点に接続して前記ダンピング抵抗に並列に接続したダイオードと、前記抵抗と前記第１のコンデンサとの接続点にカソードを接続したツェナーダイオードと、前記ツェナーダイオードのアノードに一方を接続し他方を接地した第２のコンデンサと、前記ツェナーダイオードのアノードにアノードを接続した逆流防止用のダイオードとにより構成するとともに、前記主基板上のコネクタと同数設け、かつ前記逆流防止用のダイオードのカソードを互いに接続することにより複数の接続不良検知回路同士を互いに電気的に接続したことを特徴とする。

本発明によれば、データ電極駆動回路を搭載したプリント基板間に電気的な接続不良が発生した場合、その接続不良を直ちに検知することが可能となる。

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。

（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。前面板２０はガラス製の前面基板２１を有する。前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。

背面板３０はガラス製の背面基板３１を有する。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。

これら前面板２０と背面板３０とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示され、パネル１０は、画像表示を行う画像表示領域とそれ以外の非表示領域とに分けられる。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に延長されたｎ本（本実施の形態においては、ｎ＝１０８０）の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に延長されたｍ本（本実施の形態においては、ｍ＝５７６０）のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。

図３は、本発明の一実施の形態におけるプラズマディスプレイ装置１の構成を示す回路ブロック図である。図３において、プラズマディスプレイ装置１は、前述したパネル１０と、画像信号処理回路４１と、データ電極駆動回路４２と、走査電極駆動回路４３と、維持電極駆動回路４４と、タイミング発生回路４５と、各回路ブロックに必要な電源を供給する電源回路（図示せず）とを備えている。

前述した画像信号処理回路４１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。前述したタイミング発生回路４５は水平同期信号Ｈ、垂直同期信号Ｖをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。前述した走査電極駆動回路４３は、タイミング信号にもとづき、維持期間においては維持パルスを発生させ、初期化期間においては傾斜波形電圧を発生させ、書込み期間においては走査パルスを発生させて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。前述した維持電極駆動回路４４は、タイミング信号にもとづき、維持期間において維持パルスを発生させて維持電極ＳＵ１〜ＳＵｎを駆動する。前述したデータ電極駆動回路４２は、書込み期間において書込みパルスを発生させるための書込みパルス発生部４６と、データ電極Ｄ１〜Ｄｍのそれぞれに対して印加すべき書込みパルスを出力する書込みパルス出力部４７とを有し、タイミング信号にもとづき、書込み期間において書込みパルスを発生させて各データ電極Ｄ１〜Ｄｍを駆動する。

また、ここには図示していないが、本実施の形態におけるプラズマディスプレイ装置は、データ電極駆動回路４２を搭載したプリント基板間の接続不良を検知するための接続不良検知回路を有する。詳細については後述するが、本実施の形態では、この接続不良検知回路を、書込みパルス発生部４６を搭載したプリント基板上に搭載し、書込みパルス発生部４６を搭載したプリント基板と、書込みパルス出力部４７を搭載したプリント基板との間に電気的な接続不良が発生したとき、その接続不良の発生を直ちに検知することができるようにしている。

次に、データ電極駆動回路４２の詳細について説明する。

図４は、本発明の一実施の形態におけるプラズマディスプレイ装置１のデータ電極駆動回路４２の詳細を示す回路図である。データ電極駆動回路４２は、書込みパルス発生部４６と、書込みパルス出力部４７とを有する。

書込みパルス発生部４６は、電力回収部４８とクランプ部４９とを備え、電力回収部４８は、電力回収用のコンデンサＣ１と、スイッチング素子Ｑ１、Ｑ２と、逆流防止用のダイオードＤ１、Ｄ２と、共振用のインダクタＬ１とを有し、クランプ部４９は、スイッチング素子Ｑ３、Ｑ４を有する。そして、データ電極の電極容量と共振用のインダクタＬ１とを共振させてデータ電極に供給された電力を電力回収用のコンデンサＣ１に回収して書込みパルスを発生するとともに、発生させた書込みパルスを書込みパルス出力部４７に出力する。

書込みパルス出力部４７は、データ電極Ｄ１〜Ｄｍのそれぞれに書込みパルスを出力するスイッチ部ＯＵＴ１〜ＯＵＴｍを備えている。スイッチ部ＯＵＴ１〜ＯＵＴｍのそれぞれは、書込みパルス発生部４６から出力される書込みパルスをデータ電極Ｄ１〜Ｄｍに出力するためのスイッチング素子ＱＨ１〜ＱＨｍと、データ電極Ｄ１〜Ｄｍを接地するためのスイッチング素子ＱＬ１〜ＱＬｍとを有している。そして、タイミング発生回路４５から出力されるタイミング信号および画像信号処理回路４１から出力される画像データにもとづきそれらスイッチング素子を切換えて、書込みパルス発生部４６から出力される書込みパルスを印加すべきデータ電極に出力する。

そして、本発明においては、書込みパルス発生部４６と書込みパルス出力部４７とは、別々のプリント基板上に搭載され、そしてそれらのプリント基板同士をコネクタと電気配線部材とにより電気的に接続して、データ電極Ｄ１〜Ｄｍに駆動電圧を供給するデータ電極駆動回路を構成している。

また、後で詳細に説明するが、書込みパルス発生部４６を搭載した主基板であるプリント基板上には接続不良検知回路を搭載し、書込みパルス発生部４６を搭載した主基板であるプリント基板と書込みパルス出力部４７を搭載した出力基板であるプリント基板との間に電気的な接続不良が発生したときに、そのことを直ちに検知できるように構成している。

次に、パネル１０を駆動するための駆動電圧波形とその動作について、図５を用いて説明する。図５は、本発明の一実施の形態におけるプラズマディスプレイ装置の駆動電圧波形図である。図５には、２つのサブフィールドの駆動電圧波形、すなわち第１のサブフィールド（第１ＳＦ）および第２のサブフィールド（第２ＳＦ）の駆動電圧波形を示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様な形態である。

まず、本実施の形態におけるプラズマディスプレイ装置は、パネル１０を駆動する方法としてサブフィールド法を用いている。これは、１フィールド期間を複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルの発光、非発光を制御することにより階調表示を行う方法である。そして、サブフィールドのそれぞれは、初期化期間、書込み期間および維持期間を有する。

初期化期間では放電セルで初期化放電を行い、続く書込み動作のために必要な壁電荷を形成する。書込み期間では、走査電極ＳＣ１〜ＳＣｎに順次走査パルスを印加するとともにデータ電極Ｄ１〜Ｄｍには表示すべき画像信号に対応した書込みパルスを印加して書込み放電を行い、選択的な壁電荷形成を行う。続く維持期間では発光させるべき表示輝度に応じた所定の回数の維持パルスを走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電、発光させる。

図５において、第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加する。走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。

以上により、初期化動作が終了する。なお、１フィールドを構成するサブフィールドのうちのいくつかのサブフィールドでは初期化期間の前半部を省略してもよく、その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図５には、第１ＳＦの初期化期間では前半部および後半部を有する初期化動作、第２ＳＦ以降のサブフィールドの初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示した。

続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。

次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加する。そして、書込みパルス出力部４７のスイッチ部ＯＵＴ１〜ＯＵＴｍのうち、１行目に発光させるべき放電セルのデータ電極Ｄｋ（Ｄｋは、Ｄ１〜Ｄｍのうち画像データにもとづき選択されるデータ電極）に対応するスイッチ部ＯＵＴｋのスイッチング素子ＱＨｋを導通（以下、スイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と記す）させるとともに、スイッチ部ＯＵＴｋを除くスイッチ部ＯＵＴ１〜ＯＵＴｍのスイッチング素子ＱＬ１〜ＱＬｍをオンにする。これにより、１行目に発光させるべき放電セルのデータ電極Ｄｋと書込みパルス発生部４６とが電気的に接続され、データ電極Ｄｋを除くデータ電極Ｄ１〜Ｄｍは接地される。

同時に、書込みパルス発生部４６のスイッチング素子Ｑ１をオンにする。すると電力回収用のコンデンサＣ１から、スイッチング素子Ｑ１とダイオードＤ１とインダクタＬ１と、データ電極Ｄｋに対応するスイッチング素子ＱＨｋとを介してデータ電極Ｄｋに電流が流れ始め、データ電極Ｄｋの電圧が上がり始める。そして、データ電極Ｄｋの電圧がＶｄ付近まで上昇したときスイッチング素子Ｑ３をオンにする。するとデータ電極Ｄｋはスイッチング素子ＱＨｋおよびスイッチング素子Ｑ３を通して電源電圧Ｖｄにクランプされる。こうしてデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。

その後、スイッチング素子Ｑ３をオフにして、スイッチング素子Ｑ２をオンにする。するとデータ電極Ｄｋ側の電荷は、スイッチング素子ＱＨｋと、インダクタＬ１とダイオードＤ２とスイッチング素子Ｑ２とを通してコンデンサＣ１に流れ始め、データ電極Ｄｋの電圧が下がり始める。これにより、データ電極Ｄｋに供給された電力は電力回収用のコンデンサＣ１に回収され、次の書込みパルスの発生に利用される。そして、データ電極Ｄｋの電圧が０（Ｖ）付近まで低下したときスイッチング素子Ｑ４をオンにする。するとデータ電極Ｄｋはスイッチング素子ＱＨｋとスイッチング素子Ｑ４とを通して０（Ｖ）にクランプされる。なお、スイッチング素子Ｑ１はスイッチング素子Ｑ３をオンにした後から、スイッチング素子Ｑ２をオンにするまでの間にオフにし、スイッチング素子Ｑ２はスイッチング素子Ｑ４をオンにした後から、次のスイッチング素子Ｑ１をオンにするまでの間にオフにし、スイッチング素子Ｑ４はスイッチング素子Ｑ１をオンにする直前にオフにする。

このようにして、データ電極Ｄｋに正の書込みパルスが印加され、１行目の書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ行目の放電セルに至るまで行い、書込み期間が終了する。

続く維持期間では、維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加するとともに走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差は、維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。

そしてこの放電により、走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

続いて、走査電極ＳＣ１〜ＳＣｎに０（Ｖ）を印加するとともに維持電極ＳＵ１〜ＳＵｎに正の維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。

以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。

そして、維持期間の最後には、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電位差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を減らしている。こうして維持期間における維持動作が終了する。

ところで、書込み期間において、発光させるべき放電セルで書込み放電を安定して発生させるためには、通常百数十（Ｖ）以上の振幅で立上り時間が１μｓｅｃ以下の急峻な形状を持つ書込みパルスをデータ電極Ｄｋに印加する必要がある。このため、パネル１０には瞬間的に大きな電流が流れるが、この電流は表示画面の面積に比例して増大する。そして、例えば、全ての放電セルのうちの大部分で書込み放電を発生させるような場合、表示画面サイズが５０インチのパネルでは、データ電極Ｄ１〜Ｄｍに総和で１００（Ａ）を超える電流が瞬間的に流れるが、表示画面サイズが１０３インチの大型のパネル１０では、データ電極Ｄ１〜Ｄｍに流れる電流の総和は、瞬間的に４００（Ａ）を超える非常に大きなものとなる。また、１０３インチのような大型のパネルではデータ電極Ｄ１〜Ｄｍを複数に分割、例えば４分割して駆動するように構成するが、このような場合、書込みパルス発生部４６を搭載したプリント基板と書込みパルス出力部４７を搭載したプリント基板との間には瞬間的に１００（Ａ）を超える電流が流れることになる。したがって、書込みパルス発生部４６を搭載したプリント基板と書込みパルス出力部４７を搭載したプリント基板との電気的な接続が確実になされていることが重要であり、もしこれらのプリント基板間に接続不良が発生した場合には、例えば、プラズマディスプレイ装置を安全に停止させた後、接続不良が発生した箇所を正しく接続し直す等の対応を速やかにとる必要がある。

本発明においては、書込みパルス発生部４６を搭載したプリント基板に接続不良検知回路を搭載することで、書込みパルス発生部４６を搭載したプリント基板と書込みパルス出力部４７を搭載したプリント基板との間に電気的な接続不良が発生したときに、そのことを直ちに検知できるように構成している点に特徴を有する。

図６は、本発明の一実施の形態におけるプラズマディスプレイ装置の各駆動回路を搭載したプリント基板の配置の一例を示す平面図である。

本実施の形態においては、図６に示すように、走査電極駆動回路４３は、３枚の走査電極駆動用のプリント基板４３１に分割して搭載した構成としている。また、維持電極駆動回路４４は、３枚の維持電極駆動用のプリント基板４４１に分割して搭載した構成としている。

また、データ電極駆動回路４２は、書込みパルス発生部４６を主基板である４枚の書込みパルス発生用のプリント基板４６１にそれぞれ搭載し、書込みパルス出力部４７を構成するスイッチ部ＯＵＴ１〜ＯＵＴｍを出力基板である１２枚の書込みパルス出力用のプリント基板４７１に分割して搭載している。なお、図６に示す配置例は、単なる一例に過ぎず、プリント基板の枚数や各プリント基板に搭載する駆動回路の構成等は、プラズマディスプレイ装置の仕様等に合わせて適宜変更すればよい。

さらに、前記走査電極駆動用プリント基板４３１には、走査電極駆動用プリント基板４３１同士を互いに電気的に接続するためのコネクタ４３２と、パネル１０の走査電極ＳＣ１〜ＳＣｎに接続したフレキシブル配線板（以下、「ＦＰＣ」という）５０を接続するためのコネクタ４３３とを搭載しており、走査電極駆動回路４３から出力される駆動電圧は、コネクタ４３３およびコネクタ４３３に接続されたＦＰＣ５０を介して、各走査電極ＳＣ１〜ＳＣｎに印加される。

また、維持電極駆動用プリント基板４４１には、維持電極駆動用プリント基板４４１同士を互いに電気的に接続するためのコネクタ４４２と、パネル１０の維持電極に接続したＦＰＣ５０を接続するためのコネクタ４４３とを搭載しており、維持電極駆動回路４４から出力される駆動電圧は、コネクタ４４３およびコネクタ４４３に接続されたＦＰＣ５０を介して、各維持電極ＳＵ１〜ＳＵｎに印加される。

また、書込みパルス発生用プリント基板４６１および書込みパルス出力用プリント基板４７１には、書込みパルス発生用プリント基板４６１と書込みパルス出力用プリント基板４７１とを互いに電気的に接続するためのコネクタであるブリッジコネクタ４６２、４７２を搭載している。このとき、１枚の書込みパルス発生用プリント基板４６１には、３枚の書込みパルス出力用プリント基板４７１が接続されるように、書込みパルス発生用プリント基板４６１にはブリッジコネクタ４６２を３個搭載し、書込みパルス出力用プリント基板４７１にはブリッジコネクタ４７２をそれぞれ１個ずつ搭載している。

また、書込みパルス出力用プリント基板４７１には、パネル１０のデータ電極に接続したＦＰＣ５０を接続するためのコネクタ４７３を搭載しており、これにより、書込みパルス発生部４６から出力される駆動電圧は、書込みパルス出力部４７を搭載した出力基板である書込みパルス出力用プリント基板４７１、ＦＰＣ５０を介して、データ電極Ｄｋに印加される。

さらに、本実施の形態では、隣り合う書込みパルス出力用プリント基板４７１同士を互いに電気的に接続するためのブリッジコネクタ４７４を搭載し、ブリッジコネクタ４７４を介して隣り合う書込みパルス出力用プリント基板４７１同士を接続することで、書込み動作に際して流れる電流ができるだけ分散するように構成している。

ここで、図６には図示していないが、各コネクタ間は電気配線部材により電気的に接続されている。

図７に書込みパルス発生用プリント基板４６１と書込みパルス出力用プリント基板４７１との接続の様子を示している。

前述したように、表示画面サイズが１０３インチの大型のパネル１０の場合、全ての放電セルのうちの大部分で書込み放電を発生させるような場合、データ電極Ｄ１〜Ｄｍに流れる電流の総和は、瞬間的に４００（Ａ）を超える非常に大きなものとなる。したがって、４枚の書込みパルス発生用プリント基板４６１から１２枚の書込みパルス出力用プリント基板４７１を介してデータ電極Ｄ１〜Ｄｍに電力を供給する構成では、書込みパルス発生用プリント基板４６１と書込みパルス出力用プリント基板４７１との間に、最大で１００（Ａ）を超える電流が瞬間的に流れることになる。そこで、本実施の形態では、書込みパルス発生用プリント基板４６１と書込みパルス出力用プリント基板４７１との接続には、大電流を流すことが可能な電気配線部材であるハーネス５１を用いている。また、書込みパルス出力用プリント基板４７１同士は、ブリッジコネクタ４７４間をＦＰＣ５２によって接続することで、書込みパルス出力用プリント基板４７１同士を互いに電気的に接続している。

図８は、本実施の形態におけるプラズマディスプレイ装置において、書込みパルス発生部４６から出力される電力の供給の様子を示す概略図である。

図８の破線に示すように、書込み動作に際して書込みパルス発生部４６から出力される電力は、書込みパルス発生用プリント基板４６１から、書込みパルス発生用プリント基板４６１に搭載された各ブリッジコネクタ４６２および各ハーネス５１を介して書込みパルス出力用プリント基板４７１のそれぞれに供給され、さらに、書込みパルス出力部４７を構成するスイッチ部のスイッチング素子を介してデータ電極に供給される。

このとき、本実施の形態においては、書込みパルス出力用プリント基板４７１同士をＦＰＣ５２によって電気的に接続しているので、このＦＰＣ５２を介して、書込みパルス出力用プリント基板４７１間にも電流が流れる。したがって、本実施の形態では、書込み期間において発生する大電流を、書込みパルス発生用プリント基板４６１と各書込みパルス発生用プリント基板４６１とをつなぐハーネス５１のみならず、隣接する書込みパルス発生用プリント基板４６１同士をつなぐＦＰＣ５２をも介して、書込みパルス発生部４６から書込みパルス出力部４７へ、その電流経路を分散して流すことができる。例えば、ある書込みパルス出力用プリント基板４７１に搭載された書込みパルス出力部４７に集中して電力を供給しなければならないような場合であっても、その書込みパルス出力用プリント基板４７１に接続されたハーネス５１だけでなく、隣接する書込みパルス出力用プリント基板４７１およびその書込みパルス出力用プリント基板４７１に接続されたハーネス５１をも介して、その書込みパルス出力用プリント基板４７１に必要な電力を供給することができる。これにより、書込み動作に際して流れる電流を分散させ、書込みパルスが供給される経路におけるインピーダンスを低減して、ジュール熱による発熱や無効に消費される電力を低減することができる。

そのため、対応するブリッジコネクタ４６２、４７２間がハーネス５１によって確実に接続され、かつ対応するブリッジコネクタ４７４間がＦＰＣ５２によって確実に接続されて、書込みパルス発生用プリント基板４６１および書込みパルス出力用プリント基板４７１の各プリント基板間の電気的な接続が確実になされていることが重要である。

本発明においては、書込みパルス発生用プリント基板４６１に、書込みパルス発生用プリント基板４６１と書込みパルス出力用プリント基板４７１との接続不良を検知する接続不良検知回路５３を搭載するとともに、図８に実線で示すように、接続不良検知回路５３を書込みパルス発生用プリント基板４６１上のブリッジコネクタ４６２の電極端子の１つに電気的に接続し、その電極端子に対応する書込みパルス出力用プリント基板４７１上のブリッジコネクタ４７２の電極端子を接地する構成としている。これにより、例えばブリッジコネクタ４６２からハーネス５１が外れる等して、書込みパルス発生用プリント基板４６１と書込みパルス出力用プリント基板４７１との間に電気的な接続不良が発生したときに、それを直ちに検知することが可能となる。次に、この構成について説明する。

図９は、本発明の一実施の形態における接続不良検知回路５３の一例を示す回路図である。

図９に示すように、書込みパルス発生用プリント基板４６１において、各ブリッジコネクタ４６２は、その電極端子の１つを接続不良検知回路５３に接続し、残りの電極端子を書込みパルス発生部４６に接続する。また、書込みパルス出力用プリント基板４７１において、ブリッジコネクタ４７２は、ハーネス５１を介して接続不良検知回路５３に接続される電極端子を接地し、残りの電極端子を書込みパルス出力部４７に接続するとともに、ブリッジコネクタ４７４に接続する。そして、対応するブリッジコネクタ４６２、４７２同士をハーネス５１によって接続するとともに対応するブリッジコネクタ４７４同士をＦＰＣ５２によって接続する。これにより、各プリント基板は互いに電気的に接続され、書込みパルス発生部４６から出力される書込みパルスはその電流経路が分散されて各書込みパルス出力用プリント基板４７１上の書込みパルス出力部４７に供給され、かつ接続不良検知回路５３へは接地電位が入力される。

接続不良検知回路５３は、電源電圧Ｖ１を抵抗分割する抵抗Ｒ１０ａ、Ｒ２０ａと、抵抗Ｒ１０ａと比べて抵抗値が非常に小さく、一方を抵抗Ｒ１０ａ、Ｒ２０ａの抵抗分割点に接続したノイズ低減用のダンピング抵抗Ｒ３０ａと、一方を抵抗Ｒ１０ａ、Ｒ２０ａの抵抗分割点に接続し他方を接地したノイズ平滑用のコンデンサＣ１０ａと、アノードを抵抗Ｒ１０ａ、Ｒ２０ａの抵抗分割点に接続した逆流防止用のダイオードＤ１０ａとを有する。そして、ダンピング抵抗Ｒ３０ａの他方は、接続不良検知回路５３の入力端子の１つとなり、前述したブリッジコネクタ４６２の電極端子の１つに接続される。

また、接続不良検知回路５３は、抵抗分割用の抵抗Ｒ１０ｂ、Ｒ２０ｂと、ダンピング抵抗Ｒ３０ｂと、ノイズ平滑用のコンデンサＣ１０ｂと、逆流防止用のダイオードＤ１０ｂとを備えた前述と同様の構成の回路、および抵抗分割用の抵抗Ｒ１０ｃ、Ｒ２０ｃと、ダンピング抵抗Ｒ３０ｃと、ノイズ平滑用のコンデンサＣ１０ｃと、逆流防止用のダイオードＤ１０ｃとを備えた前述と同様の構成の回路を有し、ダンピング抵抗Ｒ３０ｂ、Ｒ３０ｃは、残りのブリッジコネクタ４６２の電極端子の１つにそれぞれ接続される。ダイオードＤ１０ａ、Ｄ１０ｂ、Ｄ１０ｃのカソードは互いに接続されて接続不良検知回路５３の出力端子となり、例えばプルダウン用の抵抗Ｒ４０を介して接地される。

このような構成の接続不良検知回路５３においては、各ハーネス５１が対応するブリッジコネクタ４６２、４７２同士をそれぞれ正常に接続していれば、抵抗Ｒ１０ａ、Ｒ２０ａの抵抗分割点、抵抗Ｒ１０ｂ、Ｒ２０ｂの抵抗分割点、抵抗Ｒ１０ｃ、Ｒ２０ｃの抵抗分割点は、図９に示すようにダンピング抵抗Ｒ３０ａ、Ｒ３０ｂ、Ｒ３０ｃを介して接地されるので、ダイオードＤ１０ａ、Ｄ１０ｂ、Ｄ１０ｃのアノードは接地電位に準ずる非常に低い電位となり、接続不良検知回路５３の出力信号は「データＬｏ」（ここでは、実質的に接地電位に等しい電位）となる。

一方、ハーネス５１の１つに、対応するブリッジコネクタ４６２、４７２からハーネス５１が外れる等の接続不良が発生すると、接続不良検知回路５３に接続された電極端子の１つは電気的に開放された状態となる。例えば、図面中最も上に示されたハーネス５１が接続不良を起こすと、ダンピング抵抗Ｒ３０ａに接続された電極端子は電気的に開放された状態となる。これにより、ダイオードＤ１０ａのアノードの電位は、電源電圧Ｖ１を抵抗Ｒ１０ａ、Ｒ２０ａで抵抗分割した電位となり、カソードの電位はアノードの電位にもとづく電位となる。このとき、抵抗Ｒ１０ｂ、Ｒ２０ｂの抵抗分割点、および抵抗Ｒ１０ｃ、Ｒ２０ｃの抵抗分割点はダンピング抵抗Ｒ３０ｂ、Ｒ３０ｃを介して接地されたままであるが、逆流防止用のダイオードＤ１０ｂ、Ｄ１０ｃの働きによりダイオードＤ１０ａのカソードの電位が引き下げられることはない。そして、接続不良検知回路５３の出力信号は、「データＨｉ」（電源電圧Ｖ１を抵抗Ｒ１０ａ、Ｒ２０ａで抵抗分割した電位にもとづく電位）となる。

このように、本実施の形態では、全てのハーネス５１が対応するブリッジコネクタ４６２、４７２に正しく接続されていれば、接続不良検知回路５３からは「データＬｏ」が出力され、ハーネス５１のいずれかに接続不良が発生すれば、接続不良検知回路５３から直ちに「データＨｉ」が出力されるので、ハーネス５１に関する接続不良が発生したときに、それを直ちに検知することができるようになる。したがって、例えば、接続不良検知回路５３の出力信号を、プラズマディスプレイ装置の動作を制御するマイクロコンピュータに入力し、装置全体の動作の制御に使用するように構成することにより、ハーネス５１に関する接続不良が発生したときに、プラズマディスプレイ装置を安全にかつ速やかに停止させる等の対応をとることが可能となる。

なお、本実施の形態では、電源電圧Ｖ１を５（Ｖ）、抵抗Ｒ１０ａ、Ｒ１０ｂ、Ｒ１０ｃを２．２ｋΩ、抵抗Ｒ２０ａ、Ｒ２０ｂ、Ｒ２０ｃを２２ｋΩ、ダンピング抵抗Ｒ３０ａ、Ｒ３０ｂ、Ｒ３０ｃを２２０Ω、コンデンサＣ１０ａ、Ｃ１０ｂ、Ｃ１０ｃを０．１μＦとし、「データＨｉ」が約３．３（Ｖ）となるようにしているが、これらの値は単なる一例に過ぎず、プラズマディスプレイ装置の仕様に合わせて最適な値に設定することが望ましい。

図１０は、本発明の接続不良検知回路５３の他の例を示す回路図である。なお、図１０においては、１つのブリッジコネクタ４６２に対応する接続不良検知回路のみを示している。

図１０に示すように、本実施の形態における接続不良検知回路５３は、一方を電源電圧Ｖ２に接続した抵抗Ｒ１１と、一方を抵抗Ｒ１１の他方に接続し他方を接地した第１のコンデンサであるノイズ平滑用のコンデンサＣ１１と、抵抗Ｒ１１と比べて抵抗値が非常に小さく、一方を抵抗Ｒ１１とコンデンサＣ１１との接続点に接続したノイズ低減用のダンピング抵抗Ｒ３１と、アノードを抵抗Ｒ１１とコンデンサＣ１１との接続点に接続して抵抗Ｒ３１に並列に接続したダイオードＤ３１と、カソードを抵抗Ｒ１１とコンデンサＣ１１との接続点に接続したツェナーダイオードＤ２１と、一方をツェナーダイオードＤ２１のアノードに接続し他方を接地した第２のコンデンサであるノイズ平滑用のコンデンサＣ２１と、アノードをツェナーダイオードＤ２１のアノードに接続した逆流防止用のダイオードＤ１１とを有する。そして、ダンピング抵抗Ｒ３１とダイオードＤ３１のカソードとの接続点が接続不良検知回路５３の入力端子の１つとなり、前述したブリッジコネクタ４６２の電極端子の１つに接続される。

また、ここには図示していないが、接続不良検知回路５３は、前述と同様の構成の回路をブリッジコネクタ４６２と同数設けられている。そして、逆流防止用のダイオードＤ１１のカソード同士が互いに接続されて接続不良検知回路５３の出力端子となり、例えばプルダウン用の抵抗Ｒ４０を介して接地される。

このような構成の接続不良検知回路５３においては、全てのハーネス５１が正常に接続されていれば、抵抗Ｒ１１とコンデンサＣ１１との接続点は、図１０に示すようにダンピング抵抗Ｒ３１とダイオードＤ３１との並列回路を介して接地されるので、ツェナーダイオードＤ２１のカソードは接地電位に準ずる非常に低い電位となる。したがって、ダイオードＤ１１のアノードは実質的に接地電位に等しい電位となり、接続不良検知回路５３の出力信号は「データＬｏ」となる。

なお、このとき、ダンピング抵抗Ｒ３１、ダイオードＤ３１、コンデンサＣ１１およびツェナーダイオードＤ２１、コンデンサＣ２１の働きによりダイオードＤ１１のアノードにおけるノイズを大幅に低減することができる。具体的には、接地電位から正の電位に変位するノイズが電極端子に混入した場合には、そのノイズによる正のエネルギーはダンピング抵抗Ｒ３１を介してコンデンサＣ１１に充電され、また、接地電位から負の電位に変位するノイズが電極端子に混入した場合には、その負のエネルギーを打ち消す正のエネルギーがコンデンサＣ１１から出力されダイオードＤ３１を介して電極端子に供給される。これにより、抵抗Ｒ１１とコンデンサＣ１１との接続点におけるノイズが低減される。さらに、ダイオードＤ１１のアノードにおいては、抵抗Ｒ１１とコンデンサＣ１１との接続点に残った微小なノイズがツェナーダイオードＤ２１の働きにより遮断され、かつコンデンサＣ２１の働きによりノイズが平滑化されるので、大幅にノイズが低減される。これにより、接続不良検知回路５３の出力端子からはノイズが大幅に低減された信号（データＬｏ）が出力される。

一方、ハーネス５１が接続不良を起こすと、ダンピング抵抗Ｒ３１とダイオードＤ３１との並列回路は電気的に開放された状態となる。これにより、抵抗Ｒ１１とコンデンサＣ１１との接続点の電位は上昇し、ツェナーダイオードＤ２１が導通して、接続不良検知回路５３の出力信号は「データＨｉ」となる。

以上述べたように、本実施の形態では、全てのハーネス５１が対応するブリッジコネクタ４６２、４７２に正しく接続されていれば、接続不良検知回路５３からは「データＬｏ」が出力され、ハーネス５１のいずれかに接続不良が発生すれば、接続不良検知回路５３から直ちに「データＨｉ」が出力される。加えて、前述したように接続不良検知回路５３にはノイズを低減するための回路を加えた構成としているので、ノイズによる影響を大幅に低減して、ハーネス５１の接続不良を検知することができる。

なお、本実施の形態では、電源電圧Ｖ２を１５（Ｖ）、抵抗Ｒ１１を４．７ｋΩ、ダンピング抵抗Ｒ３１を３３０Ω、コンデンサＣ１１を１μＦ、コンデンサＣ２１を１μＦ、ツェナーダイオードＤ２１のツェナー電圧Ｖｚを５．８（Ｖ）とし、「データＨｉ」が約３．３（Ｖ）となるようにしているが、これらの値は単なる一例に過ぎず、プラズマディスプレイ装置の仕様に合わせて最適な値に設定することが望ましい。

なお、本発明の実施の形態では、ハーネス５１に関する接続不良を検知したときに接続不良検知回路から「データＨｉ」を出力させる構成を説明したが、接続不良検知回路から出力される信号の極性が逆になるように構成することも可能である。また、接続不良検知回路を図９、図１０に示した構成に限定するものではなく、その他の構成を用いて同様の動作を行うようにしてもよい。

以上説明したように、本発明によれば、データ電極駆動回路を搭載したプリント基板間に電気的な接続不良が発生した場合、その接続不良を直ちに検知することができるので、プラズマディスプレイ装置の信頼性を高める上で有用な発明である。

本発明の実施の形態１におけるパネルの構造を示す分解斜視図 同パネルの電極配列図 本発明の一実施の形態におけるプラズマディスプレイ装置の構成を示す回路ブロック図 同プラズマディスプレイ装置のデータ電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置の駆動電圧波形図 同プラズマディスプレイ装置の各電極駆動回路を搭載したプリント基板の配置の一例を示す平面図 同プラズマディスプレイ装置の書込みパルス発生用プリント基板と書込みパルス出力用プリント基板との接続の様子を示す概略図 同プラズマディスプレイ装置の書込みパルス発生部から出力される電力の供給の様子を示す概略図 同プラズマディスプレイ装置の接続不良検知回路の一例を示す回路図 接続不良検知回路の他の例を示す回路図

符号の説明

１０ パネル（プラズマディスプレイパネル）
２２ 走査電極
２３ 維持電極
３２ データ電極
４２ データ電極駆動回路
４６ 書込みパルス発生部
４７ 書込みパルス出力部
５３ 接続不良検知回路
４６１ 書込みパルス発生用プリント基板
４７１ 書込みパルス出力用プリント基板
４６２，４７２ ブリッジコネクタ
５１ ハーネス
ＳＣ１〜ＳＣｎ 走査電極
ＳＵ１〜ＳＵｎ 維持電極
Ｄ１〜Ｄｍ データ電極
ＯＵＴ１〜ＯＵＴｍ スイッチ部
Ｄ１０ａ〜Ｄ１０ｃ，Ｄ１１，Ｄ３１ ダイオード
Ｄ２１ ツェナーダイオード
Ｒ１０ａ〜Ｒ１０ｃ，Ｒ１１，Ｒ２０ａ〜Ｒ２０ｃ，Ｒ３０ａ〜Ｒ３０ｃ，Ｒ３１，Ｒ４０ 抵抗
Ｃ１０ａ〜Ｃ１０ｃ，Ｃ１１，Ｃ２１ コンデンサ

Claims (2)

1. 背面板上に複数のデータ電極を形成したプラズマディスプレイパネルと、前記データ電極に駆動電圧を印加しかつ書込みパルスを発生させる書込みパルス発生部とこの書込みパルス発生部から出力される書込みパルスを前記データ電極に出力する書込みパルス出力部とを有するデータ電極駆動回路と、前記データ電極駆動回路の前記書込みパルス発生部を搭載した主基板と、前記データ電極駆動回路の書込みパルス出力部を搭載した出力基板と、前記主基板および出力基板それぞれに配置されかつ複数の電極端子を有するコネクタと、このコネクタ間を接続するための電気配線部材とを有し、前記主基板に、前記主基板上のコネクタの電極端子の少なくとも１つが接地されているか電気的に開放されているかによって前記主基板と前記出力基板との電気的な接続不良を検知する接続不良検知回路を搭載し、前記接続不良検知回路は、電源電圧を抵抗分割する複数の抵抗と、前記複数の抵抗の抵抗分割点とコネクタの電極端子との間に直列に挿入したダンピング抵抗と、前記抵抗分割点にアノードを接続した逆流防止用のダイオードと、前記抵抗分割点に一方を接続し他方を接地したノイズ平滑用のコンデンサとにより構成するとともに、前記主基板上のコネクタと同数設け、かつ前記逆流防止用のダイオードのカソードを互いに接続することにより複数の接続不良検知回路同士を互いに電気的に接続したことを特徴とするプラズマディスプレイ装置。
2. 背面板上に複数のデータ電極を形成したプラズマディスプレイパネルと、前記データ電極に駆動電圧を印加しかつ書込みパルスを発生させる書込みパルス発生部とこの書込みパルス発生部から出力される書込みパルスを前記データ電極に出力する書込みパルス出力部とを有するデータ電極駆動回路と、前記データ電極駆動回路の前記書込みパルス発生部を搭載した主基板と、前記データ電極駆動回路の書込みパルス出力部を搭載した出力基板と、前記主基板および出力基板それぞれに配置されかつ複数の電極端子を有するコネクタと、このコネクタ間を接続するための電気配線部材とを有し、前記主基板に、前記主基板上のコネクタの電極端子の少なくとも１つが接地されているか電気的に開放されているかによって前記主基板と前記出力基板との電気的な接続不良を検知する接続不良検知回路を搭載し、前記接続不良検知回路は、電源電圧に一方を接続した抵抗と、前記抵抗の他方に一方を接続し他方を接地した第１のコンデンサと、前記抵抗と前記第１のコンデンサとの接続点とコネクタの電極端子との間に直列に挿入したダンピング抵抗と、アノードを前記抵抗と前記第１のコンデンサとの接続点に接続して前記ダンピング抵抗に並列に接続したダイオードと、前記抵抗と前記第１のコンデンサとの接続点にカソードを接続したツェナーダイオードと、前記ツェナーダイオードのアノードに一方を接続し他方を接地した第２のコンデンサと、前記ツェナーダイオードのアノードにアノードを接続した逆流防止用のダイオードとにより構成するとともに、前記主基板上のコネクタと同数設け、かつ前記逆流防止用のダイオードのカソードを互いに接続することにより複数の接続不良検知回路同士を互いに電気的に接続したことを特徴とするプラズマディスプレイ装置。

Images