JP2003015540A - データ波形伝送装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ＰＤＰ装置において、表示パネルの周辺回路
である共振電源回路部分をデータドライバ部分毎に、複
数持つ必要があるため、コスト高となってしまう問題が
ある。 【解決手段】共振電源回路および共振電圧出力端子を備
えた第１の回路基板ＲＳと、ディスプレイパネルを駆動
する駆動回路および共振電圧入力端子を備えた複数の第
２の回路基板ＤＤとを備え、第１の回路基板ＲＳの共振
電圧出力端子と第２の回路基板の共振電圧入力端子とを
圧接させ接続させたことを特徴とするデータ波形伝送装
置とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置等として
用いられるプラズマディスプレイパネル（以下、ＰＤＰ
と称する。）装置、に限らず、互いに発光色や反射光色
の異なるセルをマトリクス状に配列したディスプレイ
（有機Electro Luminescenceディスプレイ（以下、有機
ＥＬディスプレイと称する。）、ＦＥＤ（Field Emissi
on Display、以下、ＦＥＤと称する。）、液晶ディスプ
レイ等）装置に用いられるデータ波形伝送装置に関す
る。

【０００２】

【従来の技術】近年、マトリクス方式のプラズマディス
プレイの内、フルカラー表示に適したAC(Alternating C
urrent)型の面放電方式のＰＤＰが製品化されている。
例えば、反射型の３電極構成の面放電型ＰＤＰでは、表
示面となる前面基板の内面に、表示ラインを構成する複
数の行電極対及び前面基板の内面を覆う誘電体層が設け
られている。また、放電空間を介して対向配置される背
面基板の内面には行電極対に直交する方向に配列され行
電極対との各交差部にて放電セルが構成する複数の列電
極、放電空間をライン方向（行方向）及び／又は列方向
に放電セルを区画する隔壁、列電極及び隔壁の側面を覆
うようにＲ、Ｇ、Ｂの３色の蛍光体層が設けられてい
る。このようなＰＤＰでは、列電極がデータドライバに
実装されたＩＣにより駆動される。また、データドライ
バには共振電源回路基板から所定の電圧が印加される。
図７は、共振電源回路基板と、データドライバとの位置
関係を示す。データドライバＤＤ１に対応して共振電源
回路基板ＲＳ１が、データドライバＤＤ２に対応して共
振電源回路基板ＲＳ２が、同様にデータドライバＤＤＮ
に対応して共振電源回路基板ＲＳＮが、それぞれ必要に
なる。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
構成では共振電源回路部分とデータドライバ部分との接
続は、接続線ＳＳ１〜ＳＳＮを使用することになる。接
続線を使用すると、接続線と基板とのインピーダンス変
化が大きいため伝送しようとする共振波形の伝送波形に
乱れが生じ伝送が困難になる。したがって、インピーダ
ンスを下げるために、図７に示すように共振電源回路基
板を複数にして、データドライバ毎に共振電源回路基板
を配置している。

【０００４】このように、共振電源回路基板をデータド
ライバ毎に必要とするため、コスト高となってしまう問
題がある。また、共振電源回路基板とデータドライバ基
板を接続する際に接続線を使用しているので、組み立て
が複雑となる問題がある。

【０００５】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明は、電源回路および電圧出
力端子を備えた第１の回路基板と、ディスプレイパネル
を駆動する駆動回路および電圧入力端子を備えた複数の
第２の回路基板と、を備え、第１の回路基板の電圧出力
端子と第２の回路基板の電圧入力端子とを圧接させ接続
させたことを特徴とするデータ波形伝送装置とした。

【０００６】この発明によれば、基板同士の接触によっ
て共振波形を伝送するため、信号経路のインピーダンス
変動が小さくなるので伝送波形の乱れおよび伝送損失が
小さくなり、第１の回路基板の電圧出力を小さくでき
る。したがって、電源回路部分とデータドライバ部分と
の距離を離すことが可能となるので、電源回路基板の数
を減らすことができ、コストが削減できる。また、基板
同士の接触構造とするため、接続線が不用となるうえ、
構造が簡単となりコストが削減できる。

【０００７】上記の課題を解決するために、請求項２に
記載の発明は、前記第２の回路基板に接続される第３の
回路基板を備え、前記第３の回路基板の電圧入力端子
と、前記第２の基板の電圧出力端子と、を圧接させて接
続させ、前記第１の回路基板から出力される信号を前記
第２の基板を介して伝送することを特徴とするデータ波
形伝送装置。

【０００８】この発明によれば、基板同士の接触によっ
て共振波形を伝送するため、信号経路のインピーダンス
の変動が小さくなるので伝送波形の乱れおよび伝送損失
が低下すると共に、前記第２の基板の長さを自由に調整
することができ、構造が簡単となりコストが削減でき
る。

【０００９】

【発明の実施の形態】以下、図１〜図６を参照して、本
発明のデータ波形伝送装置の実施形態について説明す
る。

【００１０】図１は本実施の形態のデータ波形伝送装置
を搭載した表示装置の構成を示す図である。本実施形態
のデータ波形伝送装置は、ＰＤＰ（プラズマディスプレ
イパネル）２０の列電極に駆動電圧を印加するデータド
ライバ群ＤＤと、データドライバ群に電圧を供給する共
振電圧回路ＲＳと、ＰＤＰ２０の行電極に駆動電圧を印
加するＸスキャンドライバ３およびＹスキャンドライバ
４と、装置各部を制御する駆動制御部９とを備える。

【００１１】図１に示すように、ＰＤＰ２０はＸスキャ
ンドライバＸのＸスキャンライン群Ｘ１〜Ｘｎ、Ｙスキ
ャンライン群Ｙ１〜Ｙｎと、列電極ドライバライン群Ｄ
１〜Ｄｍとを備える。ＸスキャンラインＸｉ、Ｙスキャ
ンラインＹｉおよび列電極ドライバラインＤｉが交差し
たところにＰＤＰ２０のセル２１があり、Ｘスキャンラ
インＸｉ、ＹスキャンラインＹｉおよび列電極ドライバ
ラインＤｉに所望の電圧が印加されたときに前記ＰＤＰ
２０の当該セル２１が発光する。

【００１２】図２は共振電源回路基板ＲＳとデータドラ
イバ群ＤＤとの接続関係を表している。圧接接続部分は
Ａ１とＡ２で示しており、データドライバＤＤ３以降の
接続部分は省略している。また本図は共振電源回路基板
ＲＳとデータドライバ群ＤＤ基板内でのスイッチング部
分の詳細を示している。スイッチＳ１〜Ｓ４は共振電源
回路基板ＲＳ内のスイッチング素子を示しており、これ
らのスイッチングタイミングで共振が始まる。また、デ
ータドライバＤＤ１ではスイッチＳｉ１が閉じて、スイ
ッチＳｉ２が開いたときに列電極ドライバラインＤｉに
共振電源回路基板ＲＳから送られる電圧（図５における
データパルスＤＰｉ）が出力される。また、スイッチＳ
ｉ１が開いて、スイッチＳｉ２が閉じるときに列電極ド
ライバラインＤｉ信号が接地されて電圧出力がない状態
になる（前記データパルスＤＰｉがない状態）。列電極
ドライバラインＤｉは、この２つの状態のうち何れかの
状態にある。

【００１３】図３は共振電源回路基板ＲＳ、データドラ
イバ基板群ＤＤ、データドライバ基板同士を接続する伝
送基板DＳとＰＤＰ２０との位置関係を示す。本図はＰ
ＤＰ２０の裏側から見た状態を示している。共振電源回
路基板ＲＳ、データドライバ基板群ＤＤと伝送基板DＳ
はＰＤＰ２０の裏面に固定されている。また、共振電源
回路基板ＲＳとデータドライバ基板群ＤＤ、データドラ
イバ基板DDと伝送基板DＳは回路の一部を圧接させ固定
している。また、データドライバ基板群ＤＤからＰＤＰ
２０への接続はフレキシブル基板（図示せず）で行って
いる。また、斜線部分Ｂ〜Ｇは基板同士を圧接して信号
層が接続されている部分である。このように実装するこ
とで、共振電源回路基板ＲＳが一個で、４個のデータド
ライバ基板群ＤＤを駆動できるようになった。

【００１４】図４（ａ）は、図３のＨ−Ｈ´線における
断面を示す断面図である。Ｄは図３の圧接部分である斜
線部分のＤと対応している。Ｄ部分で、共振電源回路基
板ＲＳとデータドライバＤＤ２に貫通穴を設けてビス５
で圧接している。圧接部分Ｄの周辺を詳細に表した図が
図４（ｂ）である。共振電源回路基板ＲＳおよびデータ
ドライバＤＤ２の基板構成は、それぞれ、ベースとなる
基材Ｋ１および基材Ｋ２、信号層Ｓ１および信号層Ｓ
２、絶縁皮膜Ｚ１および絶縁皮膜Ｚ２の３層構成となっ
ている。しかし圧接部分であるＤの領域では、共振電源
回路基板ＲＳおよびデータドライバＤＤ２とも、信号層
Ｓ１と信号層Ｓ２とを外部から絶縁する絶縁皮膜Ｚ１お
よびＺ２が形成されておらず、信号層Ｓ１およびＳ２が
露出している。この露出信号層を圧接することにより、
共振電源回路基板ＲＤおよびデータドライバＤＤ２の信
号層Ｓ１および信号層Ｓ２が互いに導通することにな
る。ビス５とビス止め６とで締め付けて前記データドラ
イバＤＤ２および前記共振電源回路基板ＲＳとを圧接さ
せている。このように基板同士の信号層を直接圧着して
いるので基板間でインピーダンスの変動が小さくなり、
伝送波形の乱れも小さくなる。

【００１５】データドライバＤＤ１および伝送基板ＤＳ
１、伝送基板ＤＳ１およびデータドライバＤＤ２、共振
電源回路基板ＲＳおよびデータドライバＤＤ３、データ
ドライバＤＤ３および伝送基板ＤＳ２、伝送基板ＤＳ２
およびデータドライバＤＤ４も同様の構成により信号層
同士が接続されている。このため、１つの共振電源回路
基板ＲＳから４つのデータドライバＤＤ１〜ＤＤ４に対
し、伝送波形の乱れの少ない信号を伝送できる。

【００１６】図５は図１のＰＤＰ２０の列電極ドライバ
ラインＤ１〜ＤｍおよびＸスキャンラインＸｉ、Ｙスキ
ャンラインＹｉに印加する各種駆動パルスの印加タイミ
ングを示す図である。

【００１７】まず、負極性のリセットパルスＲＰｘをＸ
スキャンラインＸ１〜Ｘｎに、更に正極性のリセットパ
ルスＲＰｙをＹスキャンラインＹ１〜Ｙｎにそれぞれ同
時に印加する（一斉リセット期間：ＲＰ）。これらリセ
ットパルスＲＰｘおよびＲＰｙの印加に応じてＰＤＰ２
０中の全ての放電セルがリセット放電されて、各放電セ
ル内には一様に所定量の壁電荷が形成される。これによ
り、全ての放電セルは一旦、“発光セル”に初期設定さ
れる。次に列電極ドライバラインの電圧ＤＰｉのそれぞ
れのタイミングにて走査パルスＳＰを発生し、これをＹ
スキャンラインＹ１〜Ｙｎへと順次印加していく（デー
タ期間：ＤＰ）。この際、走査パルスＳＰが印加された
ＹスキャンラインＹｉと高電圧の画素データパルスが印
加された列電極ドライバラインＤｉとの交差部の放電セ
ルにのみ放電（選択消去放電）が生じ、そのセル内に残
存していた壁電荷が選択的に消去される。これにより、
上記一斉リセット期間において“発光セル”の状態に初
期化された放電セルは、“非発光セル”に推移する。一
方走査パルスＳＰが印加されたものの、低電圧の画素デ
ータパルスが印加された“ＸスキャンラインＸ１〜Ｘｎ
およびＹスキャンラインＹ１〜Ｙｎ”および“列電極ド
ライバラインＤ１〜Ｄｍ”に交差して形成されている放
電セルには前述した如き選択消去放電は起こらず、上記
一斉リセット期間で初期化された状態、つまり“発光セ
ル”の状態が保持される。次に、正極性の維持パルスＩ
Ｐｘを繰り返しＸスキャンラインＸ１〜Ｘｎに印加する
と共に、この維持パルスＩＰｘがＸスキャンラインＸ１
〜Ｘｎに印加されていない期間中に、正極性の維持パル
スＩＰｙを繰り返しＹスキャンラインＹ１〜Ｙｎに印加
する（発光維持期間）。この際、壁電荷が残留したまま
となっている放電セル、すなわち“発光セル”のみが、
これら維持パルスＩＰｘおよびＩＰｙが交互に印加され
るたびに放電（維持放電）する。

【００１８】図６はデータドライバＤＤ１から列電極ド
ライバラインＤ１に画素データパルスを出力する際のタ
イミングチャートを示す。

【００１９】図６には、スイッチＳ１１およびスイッチ
Ｓ１２および共振電源回路基板ＲＳのスイッチＳ１〜Ｓ
４のオン／オフのタイミングと、共振電源回路基板ＲＳ
の出力端子１１の電圧波形と、データドライバ基板ＤＤ
１の出力端子１０の電圧波形との関係が示されている。

【００２０】図６に示すように、スイッチＳ１１がオン
でスイッチＳ１２がオフの期間は共振電源回路基板ＲＳ
の出力がＤ１に出力され、スイッチＳ１１がオフでスイ
ッチＳ１２がオンの期間は共振電源回路基板ＲＳの出力
にかかわらず、出力端子１１の電圧は０ボルト状態にな
る。

【００２１】共振電源回路基板ＲＳのスイッチＳ１〜Ｓ
４について説明すると、スイッチS1がオンになるとコン
デンサＣに充電された電荷がコイルＬ１に流れ出し、共
振電源回路基板ＲＳの出力端子１１の電圧が立ち上がり
はじめ、スイッチＳ３がオンになったときに電源出力Ｂ
１になる。電源出力Ｂ１が共振電源回路基板ＲＳの出力
となっている間は、Ｓ３のみがオンとなっている。次に
Ｓ３がオフとなり、Ｓ２がオンになると共振電源回路基
板ＲＳの出力端子１１の電圧がＢ１から立ち下がってく
る。この間にコンデンサＣに充電が行われる。Ｓ４がオ
ンになったときに共振電源回路基板ＲＳの出力端子１１
の電圧が０ボルトとなる。この繰り返しを各データドラ
イバＤＤの出力である列電極ドライバラインＤ１〜Ｄｍ
に対して行っている。

【００２２】以上説明したように、本願実施の形態で
は、従来例に比べると共振電源回路基板とデータドライ
バ回路間、およびデータドライバ回路間の接続を接続線
から各基板の信号層を直接圧接することにより、信号層
の各基板接続部分でのインピーダンス変動が小さくなる
ので伝送波形の乱れが少なくなり、回路動作が安定す
る。また、信号層の各基板接続部分でのインピーダンス
変動が小さくなるので、共振電源回路基板とデータドラ
イバ基板間の距離を長く伸ばせるため、共振電源回路基
板の数を少なくすることができ、コストダウンが図れ
る。また、基板間の接続を接続線から各基板の信号層を
直接圧接する方法を取ったことで、各基板間の接続構造
を簡略化することができると共に、コストダウンが図れ
た。

【００２３】

【発明の効果】本発明によれば、ＰＤＰに限らず、互い
に発光色や反射光色の異なるセルをマトリクス状に配列
したディスプレイ（有機ＥＬディスプレイ、ＦＥＤ、液
晶ディスプレイ等）において、基板同士の接触によって
共振波形を伝送するため、信号経路のインピーダンス変
動が小さくなるので伝送波形の乱れおよび伝送損失が小
さくなり、電源回路基板の電圧出力を小さくできる。し
たがって、電源回路基板とデータドライバとの距離を離
すことが可能となるので、電源回路の数を減らすことが
でき、コストが削減できる。また、基板同士の接触構造
とするため、接続線が不用となるうえ、構造が簡単とな
りコストが削減できる（請求項１）。

【００２４】また、基板同士の接触によって共振波形を
伝送するため、信号経路のインピーダンスの変動が小さ
くなるので伝送波形の乱れおよび伝送損失が低下すると
共に、データドライバの長さを自由に調整することがで
き、構造が簡単となりコストが削減できる（請求項
２）。

【図面の簡単な説明】

【図１】実施形態の概略構成を示す図。

【図２】実施例の共振電源回路基板ＲＳとデータドライ
バ群ＤＤの接続関係を示す図。

【図３】実施形態の共振電源回路基板ＲＳ、データドラ
イバ基板群ＤＤとＰＤＰ２０との位置関係を示す図。

【図４】図３のＨ−Ｈ´線における断面図。

【図５】列電極ドライバラインＤ１〜ＤｍおよびＸスキ
ャンラインＸｉ、ＹスキャンラインＹｉに印加する各種
駆動パルスの印加タイミングを示す図。

【図６】データドライバＤＤ１から列電極ドライバライ
ンＤ１に画素データパルスを出力するタイミングを示す
タイミングチャート。

【図７】従来の装置を示す図。

【符号の説明】

２：データドライバ ３：Ｘスキャンドライバ ４：Ｙスキャンドライバ ５：ビス ６：ビス止め ７：共振電源回路１出力 ８：データドライバ１のＤ１出力 ９：駆動制御部分 １０：入力端子 １１：出力端子 Ｄ１〜Ｄｍ：列電極ドライバライン Ｄｉ：列電極ドライバライン ＤＰｉ、ＤＰｊ、ＤＰｋ、ＤＰｌ、ＤＰｍ：データパル
スｉ、データパルスｊ、データパルスｋ、データパルス
ｌ、データパルスｍ Ｘ１〜Ｘｎ：Ｘスキャンライン Ｘｉ：Ｘスキャンライン Ｙ１〜Ｙｎ：Ｙスキャンライン Ｙｉ：Yスキャンライン ＲＰｘ、ＲＰｙ：リセットパルス ＩＰｘ、ＩＰｙ：発光維持パルス ＲＰ：一斉リセット期間 ＤＰ：データ期間 ＥＰ：発光維持期間 ＳＰ：消去パルス Ｂ１ ：直流電源 Ｓｉ ：スイッチング素子 Ｓｉｉ ：スイッチング素子 ＤＩ１、ＤＩ２：ダイオード Ｌ１、Ｌ２：コイル Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ：信号層接続部分 ＤＤ１〜ＤＤ４：データドライバ基板１〜データドライ
バ基板４ ＤＳ１、ＤＳ２：伝送基板１、伝送基板２ ＤＤＮ：データドライバ基板Ｎ ＫＤ１〜ＫＤＮ：共振電源回路基板１〜共振電源回路基
板Ｎ ＲＳ：共振電源回路基板 Ｚ１、Ｚ２：絶縁層１、２ Ｋ１、Ｋ２：基材１、２ Ｓ１、Ｓ２：信号層１、信号層２ ＮＴ１〜３：入力端子１〜３ ＳＴ１〜３：出力端子１〜３ ＳＳ１、ＳＳ２、ＳＳＮ：接続線１、２、Ｎ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｒ 4/30 Ｈ０５Ｋ 1/14 Ａ Ｈ０５Ｋ 1/14 Ｇ０９Ｇ 3/28 Ｚ Ｆターム(参考） 2H092 GA45 NA25 NA27 PA06 5C080 AA05 BB05 DD27 DD30 FF12 JJ02 JJ04 JJ06 5E012 BA12 5E344 AA02 AA22 BB02 DD08 EE08 EE21 5G435 AA17 CC09 EE37 EE40 EE44

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電源回路および電圧出力端子を備えた第
   １の回路基板と、 ディスプレイパネルを駆動する駆動回路および電圧入力
   端子を備えた第２の回路基板と、を備え、 前記第１の回路基板の電圧出力端子と、前記第２の回路
   基板の電圧入力端子と、を圧接させ接続させたことを特
   徴とするデータ波形伝送装置。
2. 【請求項２】 前記第２の回路基板に接続される第３の
   回路基板を備え、 前記第３の回路基板の電圧入力端子と、前記第２の基板
   の電圧出力端子と、を圧接させて接続させ、 前記第１の回路基板から出力される信号を前記第２の基
   板を介して伝送することを特徴とするデータ波形伝送装
   置。