WO2004097780A1 - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
WO2004097780A1
WO2004097780A1 PCT/JP2004/006072 JP2004006072W WO2004097780A1 WO 2004097780 A1 WO2004097780 A1 WO 2004097780A1 JP 2004006072 W JP2004006072 W JP 2004006072W WO 2004097780 A1 WO2004097780 A1 WO 2004097780A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring pattern
plasma display
circuit board
panel
switching element
Prior art date
Application number
PCT/JP2004/006072
Other languages
English (en)
French (fr)
Inventor
Toshikuni Nakatani
Yukiharu Ito
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP04729737A priority Critical patent/EP1508891A4/en
Priority to US10/517,163 priority patent/US7215085B2/en
Priority to KR1020057000375A priority patent/KR100669290B1/ko
Publication of WO2004097780A1 publication Critical patent/WO2004097780A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances

Definitions

  • the present invention relates to a plasma display device used for image display of a television receiver, a computer terminal, and the like.
  • plasma display devices have been attracting attention as display panels (thin display devices) with excellent visibility, and higher definition and larger screens are being promoted.
  • This plasma display device is roughly classified into two types: AC type and DC type in terms of driving, and two types of discharge types: surface discharge type and counter discharge type.
  • AC-type, surface-discharge plasma display devices have become the mainstream due to higher definition, larger screens, and easier manufacturing.
  • a pair of transparent glass substrates are arranged to face each other so that a discharge space is formed between these glass substrates.
  • a plasma display panel (hereinafter, referred to as a panel) in which an electrode group is arranged on the glass substrate, a chassis member for holding the panel, and a display drive circuit attached to the chassis member for applying a signal to the panel to perform display.
  • a panel module is composed of blocks. The panel module is covered with a housing to complete the product.
  • a transparent front substrate 1 such as a glass substrate
  • a plurality of rows of stripe-shaped display electrodes 2 forming pairs of scanning electrodes and sustaining electrodes are formed.
  • a dielectric layer 3 is formed so as to cover the electrode group, and a protective film 4 is formed on the dielectric layer 3.
  • a plurality of rows covered with an overcoat layer 6 are provided on a rear substrate 5 which is disposed opposite to the front substrate 1 so as to intersect with the display electrodes 2 of the scanning electrodes and the sustain electrodes.
  • the stripe-shaped address electrode 7 is formed.
  • a plurality of partition walls 8 are arranged on the overcoat layer 6 between the address electrodes 7 in parallel with the address electrodes 7, and the phosphor layers 9 are provided on the side surfaces between the partition walls 8 and on the surface of the overcoat layer 6. Is provided.
  • These substrates 1 and 5 are arranged so as to face each other with a minute discharge space therebetween so that the display electrode 2 of the scanning electrode and the sustain electrode and the address electrode 7 are almost orthogonal to each other, and the periphery thereof is also set. Sealed.
  • the discharge space is filled with helium, neon, argon, or xenon as a discharge gas.
  • the discharge space is divided into a plurality of partitions by partition walls 8, so that a plurality of discharge cells are provided at intersections between the display electrodes 2 and the address electrodes 7, and each of the discharge cells has a red color and a green color.
  • the phosphor layers 9 are sequentially arranged so as to be blue.
  • Figure 9 shows the electrode arrangement of this panel.
  • the scan electrodes, sustain electrodes, and address electrodes have a matrix configuration of M rows ⁇ N columns.
  • M rows of scan electrodes SCN1 to SCN and sustain electrodes SUS1 to SUSM are arranged, and in the column direction, N columns of address electrodes D1 to DN are arranged.
  • a write pulse when a write pulse is applied between the address electrode and the scan electrode, the address discharge is performed between the address electrode and the scan electrode, and a discharge cell is selected. Then, a periodic sustain pulse that is alternately inverted is applied between the scan electrode and the sustain electrode, so that a sustain discharge is performed between the scan electrode and the sustain electrode, and a predetermined display is performed. .
  • FIG. 10 shows an arrangement structure of a main circuit board in a plasma display device using such a panel.
  • FIG. 12 is a circuit diagram showing an electrical equivalent circuit of the plasma display device.
  • the panel 11 is bonded to a support substrate 12 to increase the mechanical strength.
  • a sustain circuit board 14 is connected to one scan electrode group 11 a of the panel 11 shown in FIG. 12 via a flexible connection board 13, and to the other sustain electrode group 11 b.
  • switching elements 16 and 17 for driving the panel 11 and a smoothing capacitor 18 as a pulse current supply source are mounted on the sustain circuit board 15 .
  • switching elements 19 and 20 for driving the panel 11 and a smoothing capacitor 21 as a pulse current supply source.
  • the sustain circuit boards 14 and 15 are mechanically attached to the conductive board 23 via the conductive support 22 and are electrically connected thereto. Furthermore, the sustain circuit boards 14 and 15 are connected to the power circuit 24 via wiring members 25 and 26, and the voltage is applied from the power circuit 24 to the sustain circuit boards 14 and 15. Is supplied.
  • sustain pulses are alternately output from the sustain circuit boards 14 and 15 and sustain pulses are applied to the scan electrode group and the sustain electrode group as shown in FIG. Drive current is supplied to panel 11.
  • a drive current flows through a path as shown in FIG.
  • the period t1 is a period during which a sustain pulse is applied to the scan electrode group 11a.
  • the drive current flows from the positive electrode of the smoothing capacitor 18 to the panel 11 via the switching element 16. Further, this driving current returns from panel 11 through switching element 20, through conductive substrate 23, and back into the negative electrode of original smoothing capacitor 18.
  • the period t2 is a period during which a sustain pulse is applied to the sustain electrode group 11b.
  • the driving current flows from the positive electrode of the smoothing capacitor 21 to the panel 11 via the switching element 19. Further, this drive current returns from panel 11 to switching element 17, through conductive substrate 23, and back to the negative electrode of original smoothing capacitor 21.
  • a capacitive component C exists in each discharge cell of panel 11, and parasitic inductances L1 to L15 exist in each part.
  • the present invention reduces the parasitic inductance of a plasma display device and reduces ringing of a voltage waveform of a panel.
  • the plasma display device of the present invention has a circuit board provided with a switching element for supplying a drive current to a panel, a first wiring pattern for supplying a drive current to the circuit board, and a first wiring A second wiring pattern, which is formed so as to face the pattern and flows a drive current in a direction opposite to a direction in which the first wiring pattern flows, is provided.
  • FIG. 1 is a perspective view showing a main structure of a plasma display device according to an embodiment of the present invention.
  • FIG. 2 is a plan view showing a wiring pattern formed on a sustain circuit board of the plasma display device of the present invention.
  • FIG. 3 is a plan view showing a wiring pattern formed on another sustain circuit board of the plasma display device of the present invention.
  • FIG. 4 is a driving waveform diagram of the plasma display device of the present invention.
  • FIG. 5 is a circuit diagram showing an electrical equivalent circuit of the plasma display device of the present invention.
  • FIG. 6 is a perspective view showing a main structure of a plasma display device according to another embodiment of the present invention. ⁇
  • FIG. 7 is a circuit diagram showing an electrical equivalent circuit of a plasma display device according to another embodiment of the present invention.
  • FIG. 8 is a perspective view showing a conventional plasma display panel.
  • FIG. 9 is a conventional electric wiring diagram.
  • FIG. 10 is a perspective view showing a conventional plasma display device.
  • FIG. 11 is a driving waveform diagram of a conventional plasma display device.
  • FIG. 12 is a circuit diagram showing an electrical equivalent circuit of a conventional plasma display device.
  • FIG. 1 is a diagram showing an arrangement structure of a circuit board in a plasma display device according to an embodiment of the present invention.
  • the panel 11 is held by bonding to a chassis member 31 made of aluminum or the like, which is a conductive substrate, via a heat conductive member.
  • the sustain circuit boards 3 2 and 3 3 are attached to the chassis member 3 1 with conductive supports 3 4 such as screws, and a plurality of wiring boards are attached to the running electrode group 11 a and the sustain electrode group lib of the panel 11. Are connected via the flexible connection board 35 of the first embodiment.
  • the sustain circuit boards 32, 33 include switching elements 36 to 39, each of which includes a MOSFET for driving the panel 11, and a smoothing capacitor 40, which is a capacitor as a pulse current supply source. , 41 are mounted and arranged.
  • FIG. 2 is a plan view showing a wiring pattern formed on a sustain circuit board of the plasma display device of the present invention.
  • the flexible circuit board 35 connected to the electrodes of the panel 11 is connected to the mounting surfaces of the switching elements 36 and 37 and the smoothing capacitor 40, as shown in FIG. 2A.
  • a first wiring pattern 42 is formed.
  • a second wiring pattern 43 is formed on the opposite back side so as to face the first wiring pattern 42.
  • a third wiring pattern 44 connecting the smoothing capacitor 40 and the switching element 36 is formed on the mounting surface side, and the third wiring pattern 44 shown in FIG. 3 Wiring pattern 4 Opposite to 4
  • the fourth wiring pattern 45 is formed integrally with the second wiring pattern 43.
  • the wiring pattern 43 of the sustain circuit board 32 is grounded to the chassis member 31 by a screw for attaching the sustain circuit board 32 to the chassis member 31.
  • FIG. 3 is a plan view showing a wiring pattern formed on another sustain circuit board of the plasma display device of the present invention.
  • the flexible circuit board 35 connected to the electrodes of the panel 11 is connected to the mounting surfaces of the switching elements 38, 39 and the smoothing capacitor 41, as shown in FIG. 3A.
  • a first wiring pattern 46 to be formed is formed.
  • a second wiring pattern 47 is formed on the opposite back side so as to face the first wiring pattern 46.
  • a third wiring pattern 48 connecting the smoothing capacitor 41 and the switching element 38 is formed on the mounting surface side, and the third wiring pattern 48 opposite to the third wiring pattern shown in FIG.
  • a fourth wiring pattern 49 is formed integrally with the second wiring pattern 47 so as to face the wiring pattern 48.
  • the wiring pattern 47 of the sustain circuit board 33 is grounded to the chassis member 31 by a screw for attaching the sustain circuit board 33 to the chassis member 31.
  • the power supply circuit 50 shown in FIG. 1 supplies a voltage to the sustain circuit boards 32 and 33, and is connected to the sustain circuit boards 32 and 33 via wiring members 51 and 52.
  • FIG. 4 is a driving waveform diagram of the plasma display device of the present invention.
  • a sustain pulse is alternately output from the sustain circuit board 32 and the sustain circuit board 33, and a sustain pulse is applied to the scan electrode group and the sustain electrode group.
  • the driving current is supplied to the panel 11.
  • This drive current has a pulse-like waveform and has a large di / dt.
  • the drive current d i Zd t is 109 A
  • FIG. 5 is a circuit diagram showing an electrical equivalent circuit of the plasma display device of the present invention.
  • FIG. 4 is a diagram illustrating a path of a driving current of the plasma display device according to the present embodiment. This will be described using 5.
  • the period t1 is a period during which a sustain pulse is applied to the scan electrode group 11a.
  • the drive current of the plasma display device passes through the wiring pattern 44 of the sustain circuit board 32 having the parasitic inductance L44 from the positive electrode of the smoothing capacitor 40 and enters the switching element 36. Further, the driving current passes from the switching element 36 to the wiring pattern 42 of the sustain circuit board 32 having the parasitic inductance L 42, and then passes through the flexible connection board 35 having the parasitic inductance L 35. Then, it flows into the panel 11 having the parasitic inductance L 11 of the electrode group and the capacitive component C of the cell group.
  • this drive current flows from the panel 11 through the flexible connection board 35 having the parasitic inductance L 35, and then on the wiring pattern 46 of the sustain circuit board 33 having the parasitic inductance L 46. Enters the switching element 39. Further, the drive current passes from the switching element 39 to the wiring pattern 47 of the sustain circuit board 33 having the parasitic inductance L 47 and the conductive support 3 such as a screw having the parasitic inductance L 34. 4 flows into the chassis member 31 having the parasitic inductance L31. Next, this driving current is transferred from the chassis member 31 to the wiring pattern 43 of the sustain circuit board 32 having the parasitic inductance L43 via the conductive support member 34 having the parasitic inductance L34. Through the wiring pattern 45 of the sustain circuit board 32 having the parasitic inductance L45, and returns to the negative electrode of the original smoothing capacitor 40. The driving current of the plasma device goes through a path along which such a large number of parasitic inductances exist.
  • the sustain circuit board 32 includes a wiring pattern 44 from the smoothing capacitor 40 to the switching element 36 on the component mounting surface, and a flexible connection board 35 from the switching element 36 to the switching element 36.
  • the wiring pattern from the conductive support 34 to the smoothing capacitor 40 is formed on the opposite side of the solder surface opposite to the wiring patterns 42 and 44. , 45 are formed.
  • the point where panel 11 is connected via flexible connection board 35 and the point where chassis member 31 is connected via conductive support 34 are at the same end of sustain circuit board 32. Is formed.
  • the drive currents I 1 and I 2 in opposite directions flow close to the parasitic inductance L 44 of the wiring pattern 44 and the parasitic inductance L 45 of the wiring pattern 45, and a negative mutual inductance occurs.
  • the parasitic inductances L 44 and L 45 are equivalently smaller because they form an inductance.
  • the driving currents I 1 and I 2 in opposite directions flow close to each other in the parasitic inductance L 42 of the wiring pattern 42 and the parasitic inductance L 43 of the wiring pattern 43, and the negative mutual inductance Therefore, the parasitic inductances L 42 and L 43 become equivalently small.
  • the sustain circuit board 33 has a wiring pattern 48 from the smoothing capacitor 41 to the switching element 38 on the component mounting surface, and a flexible connection board 35 from the switching element 38 to the component mounting surface.
  • the wiring pattern 46 up to this is formed.
  • Wiring patterns 47 and 49 from the conductive support 34 to the smoothing capacitor 41 are formed on the opposite side of the solder surface opposite to the wiring patterns 46 and 48.
  • the point where panel 11 is connected via flexible connection board 35 and the point where chassis member 31 is connected via conductive support 34 are at the same end of sustain circuit board 33. Is formed.
  • period t2 is a period during which a sustain pulse is applied to sustain electrode group 11b.
  • the drive current of the plasma device passes through the wiring pattern 48 of the sustain circuit board 33 having the parasitic inductance L48 from the positive electrode of the smoothing capacitor 41 and enters the switching element 38. Further, the drive current passes from the switching element 38 to the wiring pattern 46 of the sustain circuit board 33 having the parasitic inductance L 46, and passes through the flexible connection board 35 having the parasitic inductance L 35. The current flows into the panel 11 having the parasitic inductance L 11 of the electrode group and the capacitive component C of the cell group.
  • this drive current flows from the panel 11 through the flexible connection board 35 having the parasitic inductance L 35, and the wiring pattern 42 of the sustain circuit board 32 having the parasitic inductance L 42. Street, switching Enter element 37. Further, this drive current passes from the switching element 37 to the wiring pattern 43 of the sustain circuit board 32 having the parasitic inductance L43 and the conductive support such as a screw having the parasitic inductance L34. It flows into the chassis member 31 having the parasitic inductance L31 via 34. Next, the driving current is transmitted from the chassis member 31 to the wiring pattern of the sustain circuit board 33 having the parasitic inductance L 47 via the conductive support 34 having the parasitic inductance L 34. 47, and finally over the wiring pattern 49 of the sustain circuit board 33 having the parasitic inductance L49, and returns to the negative electrode of the original smoothing capacitor 41.
  • a wiring pattern 48 from the smoothing capacitor 41 to the switching element 38 and a wiring pattern 46 from the switching element 38 to the flexible connection board 35 are formed on the component surface of the sustain circuit board 33. ing. Further, wiring patterns 47 and 49 from the conductive support 34 to the smoothing capacitor 41 are formed on the solder surface at locations facing the wiring patterns 46 and 48. A portion connecting the panel 11 via the flexible connection substrate 35 and a portion connecting the chassis member 31 via the conductive support member 34 are formed at the same end of the sustain circuit board 33. Have been.
  • the drive currents 13 and I 4 in opposite directions flow close to each other through the parasitic inductance L 48 of the wiring pattern 48 and the parasitic inductance L 49 of the wiring pattern 49, and Since they form an inductance, the parasitic inductances L48 and L49 are equivalently smaller. Also, the drive currents 13 and I 4 in opposite directions flow close to the parasitic inductance L 46 of the wiring pattern 46 and the parasitic inductance L 47 of the wiring pattern 47 to form a negative mutual inductance. Therefore, the parasitic inductances L 46 and L 47 are equivalently small.
  • a wiring pattern 42 from the flexible connection board 35 to the switching element 37 is formed on the component mounting surface of the sustain circuit board 32.
  • a portion facing the wiring pattern 42 is led from the switching element 37.
  • a wiring pattern 43 up to the conductive support 34 is formed.
  • a portion connecting the panel 11 via the flexible connection substrate 35 and a portion connecting to the chassis member 31 via the conductive support 34 are formed at the same end of the sustain circuit board 32.
  • the drive currents I 5 and I 6 in opposite directions flow close to each other through the parasitic inductance L 42 of the wiring pattern 42 and the parasitic inductance L 43 of the wiring pattern 43. Since a negative mutual inductance is formed, the parasitic inductances L 42 and L 43 are equivalently small. Therefore, the parasitic inductance of the sustain circuit boards 32 and 33 is significantly reduced.
  • the drive currents 17 and 18 flowing in opposite directions flow close to each other through the parasitic inductance L46 of the wiring pattern 46 and the parasitic inductance L47 of the wiring pattern 47, and the negative mutual Because they form an inductance, the parasitic inductances L46 and L47 are equivalently smaller.
  • a chassis member 31 is provided near the sustain electrode group inside panel 11.
  • drive currents in opposite directions flow close to each other through the parasitic inductance L11 of the electrode group of the panel 11 and the parasitic inductance L31 of the chassis member 31. Since a mutual inductance is formed, the parasitic inductances L11 and L31 are equivalently small. Therefore, the parasitic inductance L11 of the electrode group of the panel 11 and the parasitic inductance L31 of the chassis member 31 are significantly reduced.
  • the parasitic inductances L44 and L45, 42 and 1 ⁇ 43, L48 and L49, L46 and L47, L11 and L31 respectively form a negative mutual inductance, and the drive current path
  • the parasitic inductance of the sapphire is significantly reduced. Therefore, even if a drive current having a large di / dt flows, ringing of the voltage waveform applied to the electrode group of panel 11 can be suppressed to a small value.
  • the ringing was about 50 V in the conventional device.
  • the scanning electrode To the voltage of the group and sustain electrodes Ringing is reduced to about 20V.
  • FIGS. 2 and 3 show the case where the wiring patterns formed on the front and back surfaces of the circuit board are formed in almost the same shape and faced.
  • the shape of the wiring pattern is not limited to this, and portions of the wiring pattern having different shapes may face each other.
  • the drive current flowing through the wiring patterns 4 3 and 4 7 will be limited to the wiring patterns 4 2 and 4 4 Since the fluid flows through the portions facing the patterns 46 and 48, the same effect as that of the present embodiment can be obtained. Note that these wiring patterns form a negative mutual inductance and have the lowest impedance of the current path.
  • the conductive support is provided only at one end of the flexible connection board of the circuit board, but at the same time, the conductive support is provided at the end of the circuit board far from the flexible connection board. May be provided. Even in such a case, most of the driving current flowing between the circuit board and the conductive board forms a negative mutual inductance between the wiring patterns of the circuit board and between the panel and the chassis member. It flows along an easy route. That is, since the drive current flows to the conductive support provided at one end of the flexible connection board, the same effect as in the present embodiment can be obtained.
  • FIGS. 6 and 7 show a plasma display device according to another embodiment of the present invention.
  • a flexible connection board 53 having a wiring pattern of a two-layer structure is used.
  • One wiring panel 54 provided on the flexible connection substrate 53 connects the electrode of the panel 11 to the wiring patterns 42, 46 of the sustain circuit boards 32, 33.
  • the other wiring pattern 55 is for grounding the wiring boards 43, 47 of the sustain circuit boards 32, 33 to the chassis member 31.
  • the parasitic inductance of the circuit board is reduced, the ringing of the voltage waveform applied to the panel is reduced, and the operating voltage margin of the panel is improved. Therefore, the plasma display device of the present invention is used for image display of a television receiver, a computer terminal, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

パネル（１１）に駆動電流を供給するスイッチング素子（３６）～スイッチング素子（３９）を備えたサステイン回路基板（３２）、（３３）を有し、前記サステイン回路基板（３２）、（３３）に、前記駆動電流を流すための第１の配線パターンと、この第１の配線パターンに対向するように形成されかつ前記第１の配線パターンに流れる方向とは逆方向に前記駆動電流を流す第２の配線パターンとを配設する。このような構成により、寄生インダクタンスが低減され、パネルの電圧波形のリンギングが低減されたプラズマディスプレイ装置を提供する。

Description

明 細 書 プラズマディスプレイ装置 技術分野
本発明は、 テレビジョン受像機およびコンピュータ端末等の画像表示に用いら れるプラズマディスプレイ装置に関する。 背景技術
近年、 プラズマディスプレイ装置は、 視認性に優れた表示パネル （薄型表示デ バイス） として注目されており、 高精細化および大画面化が進められている。 このプラズマディスプレイ装置には、 大別して、 駆動的には A C型と D C型が あり、 放電形式では面放電型と対向放電型の 2種類ある。 高精細化、 大画面化お よび製造の簡便性から、 現状では、 A C型で面放電型のプラズマディスプレイ装 置が主流を占めるようになってきている。
このようなプラズマディスプレイ装置においては、 透明な一対のガラス基板を 対向配置し、 これらのガラス基板間に放電空間が形成されるようにする。 また、 このガラス基板に電極群を配置したプラズマディスプレイパネル （以下パネルと いう） と、 このパネルを保持するシャーシ部材と、 このシャーシ部材に取り付け られパネルに信号を印加して表示を行う表示駆動回路ブロックとでパネルモジュ ールを構成する。 そして、 このパネルモジュールを筐体で覆うことにより完成品 としている。
まず、 プラズマディスプレイ装置における表示パネルの構造について、 図 8を 用いて説明する。 図 8に示すように、 ガラス基板などの透明な前面側の基板 1上 には、 走査電極と維持電極とで対をなすストライプ状の表示電極 2が複数列形成 される。 さらに、 その電極群を覆うように誘電体層 3が形成され、 その誘電体層 3上には保護膜 4が形成されている。
また、 前面側の基板 1に対向配置される背面側の基板 5上には、 走査電極及び 維持電極の表示電極 2と交差するように、 オーバーコート層 6で覆われた複数列 のストライプ状のァドレス電極 7が形成されている。 このァドレス電極 7間のォ 一バーコ一ト層 6上には、 アドレス電極 7と平行に複数の隔壁 8が配置され、 こ の隔壁 8間の側面およびオーバーコート層 6の表面に蛍光体層 9が設けられてい る。
これらの基板 1と基板 5とは、 走査電極および維持電極の表示電極 2とァドレ ス電極 7とがほぼ直交するように、 微小な放電空間を挟んで対向配置されるとと もに、 周囲が封止される。 放電空間には、 ヘリウム、 ネオン、 アルゴン、 キセノ ンのうちの一種または混合ガスが放電ガスとして封入されている。 また、 放電空 間は、 隔壁 8によって複数の区画に仕切ることにより、 表示電極 2とアドレス電 極 7との交点が位置する複数の放電セルが設けられ、その各放電セルには、赤色、 緑色及び青色となるように蛍光体層 9がー色ずつ順次配置されている。
図 9にこのパネルの電極配列を示す。 図 9に示すように走査電極および維持電 極とアドレス電極とは、 M行 xN列のマトリックス構成である。 行方向には M行 の走査電極 S C N 1〜 S C NMおよび維持電極 S U S 1〜S U S Mが配列され、 列方向には N列のァドレス電極 D 1〜D Nが配列されている。
このような電極構成のパネルにおいては、 ァドレス電極と走査電極の間に書き 込みパルスが印加されることにより、 アドレス電極と走査電極の間でァドレス放 電が行なわれ、 放電セルが選択される。 そして、 走査電極と維持電極との間に、 交互に反転する周期的な維持パルスが印加されることにより、 走査電極と維持電 極との間で維持放電が行なわれ、 所定の表示がなされる。
図 1 0は、 このようなパネルを用いたプラズマディスプレイ装置において、 主 要回路基板の配置構造を示している。 また、 図 1 2は、 このプラズマディスプレ ィ装置の電気的等価回路を示す回路図である。 図 1 0に示すように、 パネル 1 1 は、 機械的強度を高めるため、 支持基板 1 2に接着されている。 そして、 図 1 2 に示されたパネル 1 1の一方の走査電極群 1 1 aには、 フレキシブル接続基板 1 3を介してサスティン回路基板 1 4が接続され、 他方の維持電極群 1 1 bにはフ レキシブル接続基板 1 3を介してサスティン回路基板 1 5が接続されている。 サスティン回路基板 1 4にはパネル 1 1を駆動するためのスィツチング素子 1 6、 1 7およびパルス電流供給源としての平滑コンデンサ 1 8が実装されている。 また前記サスティン回路基板 1 5にはパネル 1 1を駆動するためのスイッチング 素子 1 9、 2 0およびパルス電流供給源としての平滑コンデンサ 2 1が実装され ている。
また、 サスティン回路基板 1 4、 1 5は、 それぞれ導電性支持具 2 2を介して 導電性基板 2 3に機械的に取り付けられると共に、 電気的に接続されている。 さ らに、 サスティン回路基板 1 4、 1 5は、 電源回路 2 4に配線部材 2 5、 2 6を 介して接続されており、 その電源回路 2 4からサスティン回路基板 1 4、 1 5に 電圧が供給される。
このプラズマディスプレイ装置においては、 サスティン回路基板 1 4とサステ イン回路基板 1 5から交互にサスティンパルスが出力され、 図 1 1に示すように 走査電極群と維持電極群にサスティンパルスが印加されて、 パネル 1 1に駆動電 流が供給される。
なお、 上述した技術は、 特許第 2 8 0 7 6 7 2号公報に記載されている。 ところで、 上記従来のプラズマディスプレイ装置においては、 図 1 2に示すよ うな経路で駆動電流が流れる。 期間 t 1は、 走査電極群 1 1 aにサスティンパル スを印加する期間である。 駆動電流は、 平滑コンデンサ 1 8のプラス側電極から スィツチング素子 1 6を経てパネル 1 1に流れ込む。 さらに、 この駆動電流はパ ネル 1 1からスイッチング素子 2 0を経て、 導電性基板 2 3を通り、 もとの平滑 コンデンサ 1 8のマイナス側電極に入ってもどる。
期間 t 2は、 維持電極群 1 1 bにサスティンパルスを印加する期間である。 駆 動電流は、 平滑コンデンサ 2 1のプラス側電極からスィツチング素子 1 9を経て パネル 1 1に流れ込む。 さらに、 この駆動電流はパネル 1 1からスィツチング素 子 1 7を経て、 導電性基板 2 3を通り、 もとの平滑コンデンサ 2 1のマイナス側 電極に入ってもどる。 なお、 図 1 2において、 容量性成分 Cがパネル 1 1の各放 電セルに存在し、 寄生インダクタンス L 1〜L 1 5が、 各部に存在する。
しかし、 図 1 2に示すように、 パネル 1 1とサスティン回路基板 1 4、 1 5、 導電性基板 2 3から構成される電流経路には、 寄生インダクタンス L 1〜L 1 5 が存在する。 よって、 パネル 1 1のサスティン動作において、 d i / d tの大き い駆動電流が流れると、 図 1 1に示すように駆動電流が流れる瞬間に、 パネル 1 1の電極群に印加される電圧波形に大きなリンギングが生じる。 このため、 パネ ル 1 1に印加される電圧が下がり、 パネル 1 1の動作電圧マージンが狭くなると いう課題があった。 発明の開示
本発明は、 プラズマディスプレイ装置の寄生インダク夕ンスを低減して、 パネ ルの電圧波形のリンギングを低減するものである。
本発明のプラズマディスプレイ装置は、 パネルに駆動電流を供給するスィツチ ング素子を備えた回路基板を有し、 この回路基板に、 駆動電流を流すための第 1 の配線パターンと、 この第 1の配線パターンに対向するように形成されかつ第 1 の配線パターンに流れる方向とは逆方向に駆動電流を流す第 2の配線パターンと を配設したことを特徴とする。 図面の簡単な説明
図 1は本発明の一実施の形態によるプラズマディスプレイ装置の要部構造を示 す斜視図である。
図 2は本発明のプラズマディスプレイ装置のサスティン回路基板に形成する配 線パ夕一ンを示す平面図である。
図 3は本発明のプラズマディスプレイ装置の別のサスティン回路基板に形成す る配線パターンを示す平面図である。
図 4は本発明のプラズマディスプレイ装置の駆動波形図である。
図 5は本発明のプラズマディスプレイ装置の電気的等価回路を示す回路図であ る。
図 6は本発明の他の実施の形態によるプラズマディスプレイ装置の要部構造を 示す斜視図である。 ·
図 7は本発明の他の実施の形態によるプラズマディスプレイ装置の電気的等価 回路を示す回路図である。
図 8は従来のプラズマディスプレイパネルを示す斜視図である。
図 9は従来の電気配線図である。 図 1 0は従来のプラズマディスプレイ装置を示す斜視図である。
図 1 1は従来のプラズマディスプレイ装置の駆動波形図である。
図 1 2は従来のプラズマディスプレイ装置の電気的等価回路を示す回路図であ る。
発明を実施するための最良の形態
以下、 本発明の一実施の形態によるプラズマディスプレイ装置について、 図 1 〜図 7の図面を参照しながら説明する。
図 1は本発明の一実施の形態によるプラズマディスプレイ装置において、 回路 基板の配置構造を示す図である。
パネル 1 1は、 導電性基板であるアルミニウムなどからなるシャーシ部材 3 1 に熱伝導性部材を介して接着することにより保持されている。
サスティン回路基板 3 2、 3 3は、 シャーシ部材 3 1にビスなどの導電性支持 具 3 4により取り付けられ、 パネル 1 1の走查電極群 1 1 a、 維持電極群 l i b に配線基板としての複数のフレキシブル接続基板 3 5を介して接続されている。 また、 このサスティン回路基板 3 2、 3 3には、 それぞれパネル 1 1を駆動する ための MO S F E Tなどからなるスイッチング素子 3 6〜3 9と、 パルス電流供 給源としてのコンデンサである平滑コンデンサ 4 0、 4 1が実装されて配設され ている。
図 2は本発明のプラズマディスプレイ装置のサスティン回路基板に形成する配 線パターンを示す平面図である。
サスティン回路基板 3 2は、 図 2 Aに示すように、 スイッチング素子 3 6、 3 7や平滑コンデンサ 4 0の実装面側に、 パネル 1 1の電極に接続したフレキシブ ル接続基板 3 5が接続される第 1の配線パ夕一ン 4 2を形成する。 また、 図 2 B に示すように、 反対の裏面側に、 この第 1の配線パターン 4 2に対向するように 第 2の配線パターン 4 3を形成している。 さらに、 図 2 Aでは実装面側に平滑コ ンデンサ 4 0とスイッチング素子 3 6とを接続する第 3の配線パターン 4 4を形 成し、 図 2 Bに示す反対の裏面側には、 この第 3の配線パターン 4 4に対向する ように第 2の配線パターン 4 3と一体に第 4の配線パターン 4 5を形成している。 また、 サスティン回路基板 3 2の配線パターン 4 3は、 サスティン回路基板 3 2 をシャーシ部材 3 1に取り付けるビスにより、 シャ一シ部材 3 1に接地されてい る。
図 3は本発明のプラズマディスプレイ装置の別のサスティン回路基板に形成す る配線パターンを示す平面図である。
サスティン回路基板 3 3は、 図 3 Aに示すように、 スイッチング素子 3 8、 3 9や平滑コンデンサ 4 1の実装面側に、 記パネル 1 1の電極に接続したフレキ シブル接続基板 3 5が接続される第 1の配線パターン 4 6を形成する。 また、 図 3 Bに示すように、 反対の裏面側に、 この第 1の配線パターン 4 6に対向するよ うに第 2の配線パターン 4 7を形成している。 さらに、 図 3 Aでは実装面側に平 滑コンデンサ 4 1とスイッチング素子 3 8とを接続する第 3の配線パターン 4 8 を形成し、 図 3 Bに示す反対の裏面側には、 この第 3の配線パ夕一ン 4 8に対向 するように第 2の配線パターン 4 7と一体に第 4の配線パ夕一ン 4 9を形成して いる。 また、 サスティン回路基板 3 3の配線パターン 4 7は、 サスティン回路基 板 3 3をシャーシ部材 3 1に取り付けるビスにより、 シャ一シ部材 3 1に接地さ れている。
図 1に示す電源回路 5 0は、 サスティン回路基板 3 2 , 3 3に電圧を供給し、 配線部材 5 1、 5 2を介して前記サスティン回路基板 3 2 , 3 3に接続されてい る。
図 4は本発明のプラズマディスプレイ装置の駆動波形図である。
このようなプラズマディスプレイ装置において、 図 4に示すように、 サスティ ン回路基板 3 2とサスティン回路基板 3 3から交互にサスティンパルスが出力さ れ、 走査電極群と維持電極群にサスティンパルスが印加され、 パネル 1 1に駆動 電流が供給される。 この駆動電流はパルス状波形であり、 大きな d i / d tを持 つ。 4 2インチサイズのパネルを例にすると、 駆動電流の d i Zd tは 1 09A
/ s程度まで達する。
図 5は本発明のプラズマディスプレイ装置の電気的等価回路を示す回路図であ る。 本実施の形態によるプラズマディスプレイ装置の駆動電流の経路について図 5を用いて説明する。
期間 t 1は、 走査電極群 1 1 aにサスティンパルスを印加する期間である。 プ ラズマディスプレイ装置の駆動電流は、 平滑コンデンサ 4 0のプラス側電極から 寄生インダク夕ンス L 4 4を有するサスティン回路基板 3 2の配線パターン 4 4 上を通り、 スイッチング素子 3 6へ入る。 さらに、 駆動電流は、 スイッチング素 子 3 6から寄生インダクタンス L 4 2を有するサスティン回路基板 3 2の配線パ ターン 4 2上を通り、 寄生インダク夕ンス L 3 5を有するフレキシブル接続基板 3 5を経て、 電極群の寄生インダク夕ンス L 1 1及びセル群の容量性成分 Cを有 するパネル 1 1に流れ込む。 次に、 この駆動電流は、 パネル 1 1から寄生インダ クタンス L 3 5を有するフレキシブル接続基板 3 5を経て、 寄生インダク夕ンス L 4 6を有するサスティン回路基板 3 3の配線パターン 4 6上を通り、 スィッチ ング素子 3 9に入る。 さらに、 この駆動電流は、 スイッチング素子 3 9から寄生 インダク夕ンス L 4 7を有するサスティン回路基板 3 3の配線パターン 4 7上を 通り、 寄生インダクタンス L 3 4を有するビスなどの導電性支持具 3 4を介して 寄生インダクタンス L 3 1を有するシャーシ部材 3 1へ流れ込む。 次に、 この駆 動電流は、 シャーシ部材 3 1から寄生インダクタンス L 3 4を有する導電性支持 具 3 4を経て、 寄生ィンダクタンス L 4 3を有するサスティン回路基板 3 2の配 線パターン 4 3上を通り、 最後に寄生インダク夕ンス L 4 5を有するサスティン 回路基板 3 2の配線パターン 4 5上を通って、 もとの平滑コンデンサ 4 0のマイ ナス側電極へもどる。 このような多数の寄生インダクタンスが存在している経路 を通り、 プラズマ装置の駆動電流は一巡する。
ここで、 サスティン回路基板 3 2には、 図 2に示すように、 部品実装面に平滑 コンデンサ 4 0からスイッチング素子 3 6までの配線パターン 4 4と、 スィッチ ング素子 3 6からフレキシブル接続基板 3 5までの配線パターン 4 2とが形成さ れ、 反対側のはんだ面に前記配線パターン 4 2、 4 4に対向する個所に導電性支 持具 3 4から平滑コンデンサ 4 0までの配泉パターン 4 3、 4 5が形成されてい る。 また、 フレキシブル接続基板 3 5を介してパネル 1 1を接続する個所と、 導 電性支持具 3 4を介してシャーシ部材 3 1を接続する個所とがサスティン回路基 板 3 2の同じ端部に形成されている。 この構成により配線パターン 4 4の寄生ィンダク夕ンス L 4 4と、 配線パター ン 4 5の寄生インダクタンス L 4 5に互いに逆方向の駆動電流 I 1、 I 2が近接 して流れ、 負の相互インダク夕ンスを形成するので、 寄生インダク夕ンス L 4 4 と L 4 5は等価的に小さくなる。 また、 配線パターン 4 2の寄生ィンダク夕ンス L 4 2と、 配線パターン 4 3の寄生インダクタンス L 4 3にも互いに逆方向の駆 動電流 I 1、 I 2が近接して流れ、 負の相互インダクタンスを形成するので、 寄 生インダクタンス L 4 2と L 4 3は等価的に小さくなる。
また、 サスティン回路基板 3 3には、 図 3に示すように、 部品実装面に平滑コ ンデンサ 4 1からスイッチング素子 3 8までの配線パターン 4 8と、 スィッチン グ素子 3 8からフレキシブル接続基板 3 5までの配線パターン 4 6とが形成され る。 反対側のはんだ面に前記配線パターン 4 6、 4 8に対向する個所に導電性支 持具 3 4から平滑コンデンサ 4 1までの配線パターン 4 7、 4 9が形成されてい る。 また、 フレキシブル接続基板 3 5を介してパネル 1 1を接続する個所と、 導 電性支持具 3 4を介してシャーシ部材 3 1を接続する個所とがサスティン回路基 板 3 3の同じ端部に形成されている。
この構成により配線パターン 4 6の寄生インダクタンス L 4 6と、 配線パター ン 4 7の寄生インダクタンス L 4 7に互いに逆方向の駆動電流 I 3、 I 4が近接 して流れ、 負の相互インダクタンスを形成するので、 寄生インダクタンス L 4 6 と L 4 7は等価的に小さくなる。
同様に、 期間 t 2は、 維持電極群 1 1 bにサスティンパルスを印加する期間で ある。 プラズマ装置の駆動電流は、 平滑コンデンサ 4 1のプラス側電極から寄生 インダクタンス L 4 8を有するサスティン回路基板 3 3の配線パターン 4 8上を 通り、 スイッチング素子 3 8へ入る。 さらに、 駆動電流は、 スイッチング素子 3 8から寄生ィンダクタンス L 4 6を有するサスティン回路基板 3 3の配線パター ン 4 6上を通り、 寄生インダク夕ンス L 3 5を有するフレキシブル接続基板 3 5 を経て、 電極群の寄生インダク夕ンス L 1 1及びセル群の容量性成分 Cを有する パネル 1 1に流れ込む。 次に、 この駆動電流は、 パネル 1 1から寄生インダク夕 ンス L 3 5を有するフレキシブル接続基板 3 5を経て、 寄生インダク夕ンス L 4 2を有するサスティン回路基板 3 2の配線パターン 4 2上を通り、 スイッチング 素子 3 7に入る。 さらに、 この駆動電流は、 スイッチング素子 3 7から寄生イン ダク夕ンス L 4 3を有するサスティン回路基板 3 2の配線パターン 4 3上を通り、 寄生インダクタンス L 3 4を有するビスなどの導電性支持具 3 4を介して寄生ィ ンダク夕ンス L 3 1を有するシャーシ部材 3 1へ流れ込む。 次に、 この駆動電流 は、 シャーシ部材 3 1から寄生ィンダクタンス L 3 4を有する導電性支持具 3 4 を経て、 寄生ィンダク夕ンス L 4 7を有するサスティン回路基板 3 3の配線パ夕 ーン 4 7上を通り、 最後に寄生インダクタンス L 4 9を有するサスティン回路基 板 3 3の配線パターン 4 9上を通って、 もとの平滑 ンデンサ 4 1のマイナス側 電極へもどる。
この駆動電流経路にも多数の寄生インダク夕ンスが存在しているが、 ここでも 上述のように寄生ィンダク夕ンスによる影響を減少させることができる。
すなわち、 サスティン回路基板 3 3の部品面には、 平滑コンデンサ 4 1からス イッチング素子 3 8までの配線パターン 4 8とスイッチング素子 3 8からフレキ シブル接続基板 3 5までの配線パターン 4 6が形成されている。 また、 はんだ面 には前記配線パ夕一ン 4 6、 4 8に対向する個所に導電性支持具 3 4から平滑コ ンデンサ 4 1までの配線パターン 4 7、 4 9が形成されている。 そして、 フレキ シブル接続基板 3 5を介してパネル 1 1を接続する個所と導電性支持具 3 4を介 してシャーシ部材 3 1を接続する個所が、 サスティン回路基板 3 3の同じ端部に 形成されている。
これにより、 配線パターン 4 8の寄生インダク夕ンス L 4 8と配線パターン 4 9の寄生ィンダク夕ンス L 4 9に、 互いに逆方向の駆動電流 1 3、 I 4が近接し て流れ、 負の相互インダクタンスを形成するので、 寄生インダク夕ンス L 4 8と L 4 9は等価的に小さくなる。 また、 配線パターン 4 6の寄生インダクタンス L 4 6と配線パターン 4 7の寄生インダクタンス L 4 7にも、 互いに逆方向の駆動 電流 1 3、 I 4が近接して流れ、 負の相互インダクタンスを形成するので、 寄生 インダクタンス L 4 6と L 4 7は等価的に小さくなる。
また、 サスティン回路基板 3 2の部品実装面には、 フレキシブル接続基板 3 5 からスイッチング素子 3 7までの配線パターン 4 2が形成されている。 また、 は んだ面には前記配線パターン 4 2に対向する個所にスィツチング素子 3 7から導 電性支持具 34までの配線パターン 43が形成されている。 そして、 フレキシブ ル接続基板 35を介してパネル 11を接続する個所と導電性支持具 34を介して シャーシ部材 31に接続する個所が、 サスティン回路基板 32の同じ端部に形成 されている。
これにより、 図 2に示すように、 配線パ夕ニン 42の寄生インダク夕ンス L 4 2と配線パターン 43の寄生インダクタンス L 43に、 互いに逆方向の駆動電流 I 5、 I 6が近接して流れ、 負の相互インダク夕ンスを形成するので、 寄生イン ダク夕ンス L 42と L 43は等価的に小さくなる。 したがって、 サスティン回路 基板 32、 33の寄生インダクタンスは著しく減少する。
なお、 サスティン回路基板 33では、 配線パターン 46の寄生ィンダク夕ンス L46と配線パターン 47の寄生ィンダクタンス L 47には、 互いに逆方向で流 れる駆動電流 17、 18が近接して流れ、 負の相互インダクタンスを形成するの で、 寄生ィンダクタンス L46と L47は等価的に小さくなる。
さらに、 図 5において、 パネル 11の内部の維持電極群に近接してシャーシ部 材 31が設けられている。 図 4に示す t 1, t 2の各期間において、 パネル 11 の電極群の寄生インダクタンス L 11とシャーシ部材 31の寄生インダク夕ンス L31に、 互いに逆方向の駆動電流が近接して流れ、 負の相互インダク夕ンスを 形成するので、 寄生インダク夕ンス L 11と L 31は等価的に小さくなる。 した がって、 パネル 11の電極群の寄生インダク夕ンス L 11およびシャーシ部材 3 1の寄生インダク夕ンス L 31は著しく減少する。
以上説明したように、 寄生インダク夕ンス L44と L45、 42と1^43、 L48と L49、 L46と L47、 L 11と L 31はそれぞれ互いに負の相互ィ ンダク夕ンスを形成し、 駆動電流経路の寄生ィンダク夕ンスは著しく減少する。 したがって d i/d tの大きい駆動電流が流れても、 パネル 11の電極群に印加 される電圧波形のリンギングを小さく抑えることができる。
具体的な例を説明すると、 42インチサイズのパネルの場合、 従来の装置では リンギングが約 50Vあった。 しかし、 本発明において、 回路基板に 1. 6mm の絶縁層厚みをもつ両面基板を用い、 パネルの内部に付設された電極群とシャ一 シ部材との間隔を 5 mmとした塲合、 走査電極群及び維持電極群の電圧に生じる リンギングは、 約 2 0 Vにまで低減される。
なお、 図 2、 図 3の例では、 回路基板の表裏に形成される配線パターンを、 ほ ぼ同じ形状で形成して対向させた場合を示した。 しかし、 配線パターンの形状は これに限ったものではなく、 異なった形状の配線パターンの一部分が対向してい てもよい。
例えば、 配線パターン 4 3や 4 7が半田面全面を覆う形状をしている場合、 配 線パターン 4 3 , 4 7を流れる駆動電流は、 部品面の配線パターン 4 2、 4 4ま たは配線パターン 4 6、 4 8と対向している部分を流れるので、 本実施の形態と 同様の効果が得られる。 なお、 これらの配線パターンは、 負の相互インダクタン スを形成して電流経路のインピーダンスが最も低くなつている。
また、 本実施の形態では、 導電性支持具を回路基板のフレキシブル接続基板の ある端部にだけ設けた場合を示したが、 同時に回路基板のフレキシブル接続基板 から遠い端部にも導電性支持具を設けても良い。 このような場合にも回路基板と 導電性基板との間を流れる駆動電流の大部分は、 回路基板の配線パターン間およ びパネルとシャーシ部材との間において負の相互ィンダク夕ンスを形成しやすい 経路を流れる。 すなわち、 駆動電流はフレキシブル接続基板のある端部に設けた 導電性支持具へと流れるので、 本実施の形態と同様の効果が得られる。
図 6、 図 7に本発明の他の実施の形態によるプラズマディスプレイ装置を示し ている。 この図 6、 図 7に示す実施の形態においては、 2層構造の配線パターン を有するフレキシブル接続基板 5 3を用いている。 フレキシブル接続基板 5 3に 設けた一方の配線パ夕一ン 5 4は、パネル 1 1の電極とサスティン回路基板 3 2、 3 3の配線パターン 4 2、 4 6とを接続している。 また、 他方の配線パターン 5 5は、 サスティン回路基板 3 2 , 3 3の配線パ夕一ン 4 3、 4 7をシャーシ部材 3 1に接地するものである。
この構成により、 図 7に示すように、 フレキシブル接続基板 5 3の 1層目の配 線パターン 5 4と 2層目の配線パターン 5 5に逆方向の駆動電流が流れ、 負の相 互インダク夕ンスを形成する。 よって、 フレキシブル接続基板 5 3の 1層目の寄 生インダク夕ンス L 5 4と 2層目の寄生インダク夕ンス L 5 5は等価的に小さく なり、 パネル 1 1の電極群に印加される電圧波形のリンギングをさらに小さく抑 えることができる。 4 2インチサイズのパネルで実験した結果によれば、 本実施 の形態の構成とすることにより、 走査電極群及び維持電極群の電圧に生じるリン ギングが約 1 5 Vにまで低減される。 産業上の利用可能性
以上のように、 本発明によれば、 回路基板の寄生インダク夕ンスが小さくなり パネルに印加される電圧波形のリンギングが低減され、 パネルの動作電圧マージ ンが改善される。 よって、 本発明のプラズマディスプレイ装置は、 テレビジョン 受像機およびコンピュータ端末等の画像表示に用いられる。

Claims

請 求 の 範 囲
1 . プラズマディスプレイパネルに駆動電流を供給するスイッチング素子を 備えた回路基板を有し、 前記回路基板に、 前記駆動電流を流すための第 1 の配線パターンと、 この第 1の配線パターンに対向するように形成されか つ前記第 1の配線パターンに流れる方向とは逆方向に前記駆動電流を流 す第 2の配線パターンとを配設したことを特徴とするプラズマディスプ レイ装置。
2 . プラズマディスプレイパネルを保持する導電性基板と、 この導電性基板に 接地されかつ前記プラズマディスプレイパネルに駆動電流を供給するス イッチング素子を備えた回路基板とを有し、 前記回路基板に、 前記プラズ マディスプレイパネルとスイッチング素子とを接続する第 1の配線パ夕 ーンと、 この第 1の配線パ夕一ンに対向するように形成されかつ前記導電 性基板とスイッチング素子とを接続すると共に前記第 1の配線パターン に流れる方向とは逆方向に前記駆動電流を流す第 2の配線パターンとを 配設したことを特徴とするプラズマディスプレイ装置。
3 . プラズマディスプレイパネルを保持する導電性基板と、 この導電性基板に 取り付けられかつ前記プラズマディスプレイパネルに駆動電流を供給す るスィツチング素子を備えた回路基板と、 この回路基板と前記パネルの電 極とを接続する複数の配線基板とを有し、 前記回路基板に、 前記プラズマ ディスプレイパネルとスィッチング素子とを接続する第 1の配線パ夕一 ンと、 この第 1の配線パターンに対向するように形成されかつ前記導電性 基板とスイッチング素子とを接続すると共に前記第 1の配線パターンに 流れる方向とは逆方向に前記駆動電流を流す第 2の配線パターンとを配 設し、 かつ前記配線基板に前記回路基板を導電性基板に接地するための配 線パ夕一ンを配設したことを特徴とするプラズマディスプレイ装置。
4. 回路基板にスイッチング素子に接続されるコンデンサを設け、 かつ前記回 路基板に、 前記コンデンサとスイッチング素子とを接続する第 3の配線パ ターンと、 この第 3の配線パターンに対向するように形成されかつ前記導 電性基板とコンデンサとを接続すると共に前記第 3の配線パ夕一ンに流 れる方向とは逆方向に前記駆動電流を流す第 4の配線パターンとを配設 した請求項 2または 3に記載のプラズマディスプレイ装置。
5 . プラズマディスプレイパネルに流れる駆動電流と導電性基板に流れる駆 動電流の向きが逆方向となるように構成したことを特徴とする請求項 2 または 3に記載のプラズマディスプレイ装置。
PCT/JP2004/006072 2003-04-28 2004-04-27 プラズマディスプレイ装置 WO2004097780A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04729737A EP1508891A4 (en) 2003-04-28 2004-04-27 PLASMA DISPLAY DEVICE
US10/517,163 US7215085B2 (en) 2003-04-28 2004-04-27 Plasma display device
KR1020057000375A KR100669290B1 (ko) 2003-04-28 2004-04-27 플라즈마 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-124200 2003-04-28
JP2003124200A JP4661028B2 (ja) 2003-04-28 2003-04-28 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
WO2004097780A1 true WO2004097780A1 (ja) 2004-11-11

Family

ID=33410153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/006072 WO2004097780A1 (ja) 2003-04-28 2004-04-27 プラズマディスプレイ装置

Country Status (6)

Country Link
US (1) US7215085B2 (ja)
EP (1) EP1508891A4 (ja)
JP (1) JP4661028B2 (ja)
KR (1) KR100669290B1 (ja)
CN (1) CN100421136C (ja)
WO (1) WO2004097780A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215085B2 (en) 2003-04-28 2007-05-08 Matsushita Electric Industrial Co., Ltd. Plasma display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576223B2 (ja) * 2004-04-26 2010-11-04 株式会社日立製作所 プラズマディスプレイ装置
KR100943946B1 (ko) * 2006-11-08 2010-02-26 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100974195B1 (ko) 2007-11-23 2010-08-06 엘지전자 주식회사 광학시트와 이의 제조방법 그리고 이를 이용한액정표시장치
WO2009098889A1 (ja) * 2008-02-06 2009-08-13 Panasonic Corporation プラズマディスプレイ装置
KR20100119352A (ko) * 2009-04-30 2010-11-09 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
JP2011145432A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 回路基板およびプラズマディスプレイ装置
JP4891463B2 (ja) 2010-02-23 2012-03-07 京セラ株式会社 電子機器
CN115171554A (zh) * 2022-09-07 2022-10-11 长春希达电子技术有限公司 基于玻璃基板的显示单元、制备方法以及拼接显示模组

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326536A (ja) * 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
EP0902412A1 (en) 1997-09-01 1999-03-17 Fujitsu Limited Plasma display device
EP1065604A1 (en) 1999-06-28 2001-01-03 Lucent Technologies Inc. Infrastructure for developing application-independent language modules for language-independent applications
JP2001272944A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動回路
JP2002026246A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置
US6380918B1 (en) 1998-02-19 2002-04-30 Hitachi, Ltd. Liquid crystal display device
JP2002261448A (ja) * 2000-12-12 2002-09-13 Ngk Spark Plug Co Ltd 配線基板
US20030206160A1 (en) 2000-01-08 2003-11-06 International Business Machines Corporation Circuit board with EMI suppression

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06225545A (ja) * 1993-01-21 1994-08-12 Toshiba Corp 半導体電力変換装置
JPH07203686A (ja) * 1993-12-30 1995-08-04 Kyowa Kiden Kogyo Kk スイッチング回路の回路インダクタンス低下法
JP2807672B2 (ja) 1996-12-24 1998-10-08 松下電子工業株式会社 プラズマディスプレイ装置
JP3875806B2 (ja) * 1998-02-19 2007-01-31 株式会社日立製作所 液晶表示装置
US6560124B1 (en) * 1998-10-30 2003-05-06 Matsushita Electric Industrial Co., Ltd. Display device with plasma display panel
JP2000221938A (ja) * 1999-02-03 2000-08-11 Hitachi Ltd 駆動装置及びこれを用いた表示装置
KR100325857B1 (ko) * 1999-06-30 2002-03-07 김순택 에너지 복구 효율이 향상된 플라즈마 표시 패널 및 그 구동방법
JP2002149107A (ja) * 2000-11-09 2002-05-24 Mitsubishi Electric Corp プラズマディスプレイパネル用駆動装置及びプラズマディスプレイ装置
CN1308487A (zh) * 2000-12-20 2001-08-15 周宝星 一种多层印刷电路板的布线工艺
JP3690299B2 (ja) * 2001-04-05 2005-08-31 松下電器産業株式会社 プラズマディスプレイパネルモジュールの包装方法
KR100463185B1 (ko) * 2001-10-15 2004-12-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
JP3953362B2 (ja) * 2002-05-15 2007-08-08 松下電器産業株式会社 ケーブルを備えた電気機器
JP4661028B2 (ja) 2003-04-28 2011-03-30 パナソニック株式会社 プラズマディスプレイ装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326536A (ja) * 1994-05-31 1995-12-12 Kyocera Corp セラミックコンデンサ
EP0902412A1 (en) 1997-09-01 1999-03-17 Fujitsu Limited Plasma display device
US6380918B1 (en) 1998-02-19 2002-04-30 Hitachi, Ltd. Liquid crystal display device
EP1065604A1 (en) 1999-06-28 2001-01-03 Lucent Technologies Inc. Infrastructure for developing application-independent language modules for language-independent applications
US20030206160A1 (en) 2000-01-08 2003-11-06 International Business Machines Corporation Circuit board with EMI suppression
JP2001272944A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動回路
JP2002026246A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置
JP2002261448A (ja) * 2000-12-12 2002-09-13 Ngk Spark Plug Co Ltd 配線基板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP1508891A4 *
SLATTERY B ET AL.: "MICROPROCESSORS AND MICROSYSTEMS", vol. 15, 1 March 1991, IPC BUSINESS PRESS LTD., article "DESIGN AND LAYOUT OF A VIDEO GRAPHICS SYSTEM FOR REDUCED EMI", pages: 97 - 112

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215085B2 (en) 2003-04-28 2007-05-08 Matsushita Electric Industrial Co., Ltd. Plasma display device

Also Published As

Publication number Publication date
US7215085B2 (en) 2007-05-08
EP1508891A1 (en) 2005-02-23
CN100421136C (zh) 2008-09-24
JP4661028B2 (ja) 2011-03-30
CN1698080A (zh) 2005-11-16
KR100669290B1 (ko) 2007-01-16
JP2004347622A (ja) 2004-12-09
EP1508891A4 (en) 2008-07-30
KR20050009775A (ko) 2005-01-25
US20060061944A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
WO2011105062A1 (ja) 画像表示装置
JP2007256872A (ja) プラズマディスプレイ装置
KR100295111B1 (ko) 인쇄회로기판일체형플라즈마표시장치
KR100851087B1 (ko) 플라즈마 디스플레이 장치
WO2004097780A1 (ja) プラズマディスプレイ装置
JP4881576B2 (ja) プラズマディスプレイ装置
JP2003173150A (ja) プラズマディスプレイ装置
JP2000223035A (ja) プラズマディスプレイパネル
EP1632929A2 (en) Plasma display apparatus and arrangement of its electrode connection pads
EP2104090A2 (en) Plasma display device
KR100683663B1 (ko) 플라즈마 디스플레이 장치
JP3744470B2 (ja) プラズマディスプレイ装置
JP4488293B2 (ja) プラズマディスプレイパネル駆動装置
KR20010098112A (ko) 플라즈마 디스플레이 패널
JP5050143B2 (ja) 表示装置
JP2002196690A (ja) 表示装置
JP2002123181A (ja) プラズマディスプレイ装置
KR100667336B1 (ko) 플라즈마 표시 장치
KR100658318B1 (ko) 플라즈마 표시 장치
JP2004126452A (ja) プラズマディスプレイ装置の製造方法
JP5130672B2 (ja) プラズマディスプレイ装置
KR100765529B1 (ko) 플라즈마 디스플레이 장치
KR20070009017A (ko) 플라즈마 표시 장치
KR20060122625A (ko) 플라즈마 디스플레이 장치
KR20070009018A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004729737

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006061944

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10517163

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048004647

Country of ref document: CN

Ref document number: 1020057000375

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057000375

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004729737

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10517163

Country of ref document: US