JP2002261448A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2002261448A JP2002261448A JP2001367688A JP2001367688A JP2002261448A JP 2002261448 A JP2002261448 A JP 2002261448A JP 2001367688 A JP2001367688 A JP 2001367688A JP 2001367688 A JP2001367688 A JP 2001367688A JP 2002261448 A JP2002261448 A JP 2002261448A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- surface side
- layer
- terminal
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 配線基板の主面側に搭載した電子部品と裏面
側に搭載したチップコンデンサとの接続を容易とした配
線基板を提供すること。 【解決手段】 裏面１０１ｃ側にチップコンデンサ１６
０を搭載する配線基板１００は、ＩＣチップ１０と接続
可能なバンプ１２９と、チップコンデンサ１６０の端子
１６２の上面部１６３と接続する第１，第２コンデンサ
接続パッド１４９ｐ，１４９ｇと、これらの間に介在す
る複数の絶縁層１２１，１１１，１４１と、層間１５２
に形成され、主面１０１ｂ側でバンプ１２９と接続し、
裏面１０１ｃ側で第１コンデンサ接続パッド１４９ｐ、
あるいは第２コンデンサ接続パッド１４９ｇと接続し
て、主面側と裏面側での接続位置や接続数を変換するス
トライプ状パターンの第１，第２変換導体層１４６ｐ，
１４６ｇを有する。
側に搭載したチップコンデンサとの接続を容易とした配
線基板を提供すること。 【解決手段】 裏面１０１ｃ側にチップコンデンサ１６
０を搭載する配線基板１００は、ＩＣチップ１０と接続
可能なバンプ１２９と、チップコンデンサ１６０の端子
１６２の上面部１６３と接続する第１，第２コンデンサ
接続パッド１４９ｐ，１４９ｇと、これらの間に介在す
る複数の絶縁層１２１，１１１，１４１と、層間１５２
に形成され、主面１０１ｂ側でバンプ１２９と接続し、
裏面１０１ｃ側で第１コンデンサ接続パッド１４９ｐ、
あるいは第２コンデンサ接続パッド１４９ｇと接続し
て、主面側と裏面側での接続位置や接続数を変換するス
トライプ状パターンの第１，第２変換導体層１４６ｐ，
１４６ｇを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品を搭載す
るための配線基板、特にチップコンデンサを裏面側に搭
載した配線基板に関する。
るための配線基板、特にチップコンデンサを裏面側に搭
載した配線基板に関する。
【０００２】
【従来の技術】集積回路技術の進歩によりますますＩＣ
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこでノイズ除去のため、例えば図２２に示す
ように、ＩＣチップ１を搭載する配線基板２の主面２ｂ
あるいは裏面２ｃに、別途、チップコンデンサ３を搭載
し、コンデンサ３の２つの電極とそれぞれ接続するコン
デンサ接続配線４を配線基板２の内部に設ける。これに
より、コンデンサ接続配線４及びフリップチップパッド
５を経由してチップコンデンサ３をＩＣチップ１の電源
端子や接地端子に接続することが行われている。
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこでノイズ除去のため、例えば図２２に示す
ように、ＩＣチップ１を搭載する配線基板２の主面２ｂ
あるいは裏面２ｃに、別途、チップコンデンサ３を搭載
し、コンデンサ３の２つの電極とそれぞれ接続するコン
デンサ接続配線４を配線基板２の内部に設ける。これに
より、コンデンサ接続配線４及びフリップチップパッド
５を経由してチップコンデンサ３をＩＣチップ１の電源
端子や接地端子に接続することが行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
手法では、配線基板２内にチップコンデンサ３と接続す
るコンデンサ接続配線４を引き回す必要がある。ＩＣチ
ップ１の端子配置などが変更になるとコンデンサ接続配
線４を含めた配線全体を設計し直す必要があった。特に
集積度の高いＩＣチップなどでは、多数の電源端子や接
地端子を形成することが多く、引き回しが複雑になりや
すい。さらに、多数のチップコンデンサを搭載したい場
合、あるいは多数の端子を有するチップコンデンサに接
続したい場合などにも、配線の引き回しが複雑になりや
すい。本発明は、かかる問題点に鑑みてなされたもので
あって、配線基板の主面側に搭載した電子部品と裏面側
に搭載したチップコンデンサとの接続を容易とした配線
基板を提供することを目的とする。
手法では、配線基板２内にチップコンデンサ３と接続す
るコンデンサ接続配線４を引き回す必要がある。ＩＣチ
ップ１の端子配置などが変更になるとコンデンサ接続配
線４を含めた配線全体を設計し直す必要があった。特に
集積度の高いＩＣチップなどでは、多数の電源端子や接
地端子を形成することが多く、引き回しが複雑になりや
すい。さらに、多数のチップコンデンサを搭載したい場
合、あるいは多数の端子を有するチップコンデンサに接
続したい場合などにも、配線の引き回しが複雑になりや
すい。本発明は、かかる問題点に鑑みてなされたもので
あって、配線基板の主面側に搭載した電子部品と裏面側
に搭載したチップコンデンサとの接続を容易とした配線
基板を提供することを目的とする。
【０００４】
【課題を解決するための手段、作用及び効果】そしてそ
の解決手段は、主面と裏面とを有する配線基板であっ
て、上記主面側に形成され、この主面上に搭載する電子
部品の端子とそれぞれ接続可能な複数の主面側接続端子
と、上記裏面側に搭載されており、コンデンサを構成す
る一方の電極及び他方の電極を備えるチップコンデンサ
であって、上記主面側を向く第１面、上記第１面に形成
され、上記一方の電極と接続する少なくとも１つの第１
端子、及び、上記第１面に形成され、上記他方の電極と
接続する少なくとも１つの第２端子、を有する少なくと
も１つのチップコンデンサと、上記裏面側に形成され、
上記チップコンデンサの第１端子とそれぞれ接続する第
１コンデンサ接続端子と、上記裏面側に形成され、上記
チップコンデンサの第２端子とそれぞれ接続する第２コ
ンデンサ接続端子と、上記主面側接続端子と上記第１コ
ンデンサ接続端子及び第２コンデンサ接続端子との間に
介在する複数の絶縁層と、上記絶縁層同士の層間から選
ばれた特定層間に形成され、主面側で複数の上記主面側
接続端子と接続し、裏面側で少なくとも１つの上記第１
コンデンサ接続端子と接続して、主面側と裏面側での接
続位置や接続数を変換する少なくとも１つの第１変換導
体層と、上記第１変換導体層と絶縁しつつ上記特定層間
に形成され、主面側で複数の上記主面側接続端子と接続
し、裏面側で少なくとも１つの上記第２コンデンサ接続
端子と接続して、主面側と裏面側での接続位置や接続数
を変換する少なくとも１つの第２変換導体層と、を備え
る配線基板である。
の解決手段は、主面と裏面とを有する配線基板であっ
て、上記主面側に形成され、この主面上に搭載する電子
部品の端子とそれぞれ接続可能な複数の主面側接続端子
と、上記裏面側に搭載されており、コンデンサを構成す
る一方の電極及び他方の電極を備えるチップコンデンサ
であって、上記主面側を向く第１面、上記第１面に形成
され、上記一方の電極と接続する少なくとも１つの第１
端子、及び、上記第１面に形成され、上記他方の電極と
接続する少なくとも１つの第２端子、を有する少なくと
も１つのチップコンデンサと、上記裏面側に形成され、
上記チップコンデンサの第１端子とそれぞれ接続する第
１コンデンサ接続端子と、上記裏面側に形成され、上記
チップコンデンサの第２端子とそれぞれ接続する第２コ
ンデンサ接続端子と、上記主面側接続端子と上記第１コ
ンデンサ接続端子及び第２コンデンサ接続端子との間に
介在する複数の絶縁層と、上記絶縁層同士の層間から選
ばれた特定層間に形成され、主面側で複数の上記主面側
接続端子と接続し、裏面側で少なくとも１つの上記第１
コンデンサ接続端子と接続して、主面側と裏面側での接
続位置や接続数を変換する少なくとも１つの第１変換導
体層と、上記第１変換導体層と絶縁しつつ上記特定層間
に形成され、主面側で複数の上記主面側接続端子と接続
し、裏面側で少なくとも１つの上記第２コンデンサ接続
端子と接続して、主面側と裏面側での接続位置や接続数
を変換する少なくとも１つの第２変換導体層と、を備え
る配線基板である。
【０００５】本発明の配線基板では、同じ特定層間に主
面側と裏面側での接続位置や接続数変換する第１，第２
変換導体層が形成されている。この第１変換導体層は、
主面側で主面側接続端子と接続し、裏面側で第１コンデ
ンサ接続端子と接続する。また、第２変換導体層は、主
面側で主面側接続端子と接続し、裏面側で第２コンデン
サ接続端子と接続する。このため、主面側接続端子と第
１，第２コンデンサ接続端子との間の接続が容易にでき
る。従って、電子部品の端子とチップコンデンサの第
１，第２端子との間の接続が容易にできる。
面側と裏面側での接続位置や接続数変換する第１，第２
変換導体層が形成されている。この第１変換導体層は、
主面側で主面側接続端子と接続し、裏面側で第１コンデ
ンサ接続端子と接続する。また、第２変換導体層は、主
面側で主面側接続端子と接続し、裏面側で第２コンデン
サ接続端子と接続する。このため、主面側接続端子と第
１，第２コンデンサ接続端子との間の接続が容易にでき
る。従って、電子部品の端子とチップコンデンサの第
１，第２端子との間の接続が容易にできる。
【０００６】なお、チップコンデンサとしては、配線基
板に搭載できるものであればいずれのものでも良いが、
例えば、積層セラミックタイプや、電解コンデンサタイ
プ、フィルムコンデンサタイプのものなどが挙げられ
る。特に、積層セラミックタイプのチップコンデンサ
は、周波数特性も良好である点、また、熱が掛かるなど
しても特性が比較的安定である。
板に搭載できるものであればいずれのものでも良いが、
例えば、積層セラミックタイプや、電解コンデンサタイ
プ、フィルムコンデンサタイプのものなどが挙げられ
る。特に、積層セラミックタイプのチップコンデンサ
は、周波数特性も良好である点、また、熱が掛かるなど
しても特性が比較的安定である。
【０００７】また、チップコンデンサの第１面に形成さ
れる第１，第２端子は、多数形成されるものが好まし
い。多数形成することで第１，第２変換導体層と並列に
接続ができるので、第１，第２変換導体層とチップコン
デンサとの間の配線で生じる抵抗やインダクタンスをよ
り一層低減することができるからである。従って、チッ
プコンデンサの第１，第２端子は、第１面の周縁に形成
されているものでも良いが、さらには第１面内に例えば
格子状などに配置されているものが好ましい。また、あ
る第１端子から見て、これに最も近接する端子が第２端
子となるように、第１端子と第２端子とが交互に配置さ
れているものがより好ましい。チップコンデンサからの
電荷の充放電に際して第１端子を経由して流れる電流と
第２端子を経由して流れる電流とは、その向きが逆向き
となるので、この部分でもインダクタンスを低減できる
からである。
れる第１，第２端子は、多数形成されるものが好まし
い。多数形成することで第１，第２変換導体層と並列に
接続ができるので、第１，第２変換導体層とチップコン
デンサとの間の配線で生じる抵抗やインダクタンスをよ
り一層低減することができるからである。従って、チッ
プコンデンサの第１，第２端子は、第１面の周縁に形成
されているものでも良いが、さらには第１面内に例えば
格子状などに配置されているものが好ましい。また、あ
る第１端子から見て、これに最も近接する端子が第２端
子となるように、第１端子と第２端子とが交互に配置さ
れているものがより好ましい。チップコンデンサからの
電荷の充放電に際して第１端子を経由して流れる電流と
第２端子を経由して流れる電流とは、その向きが逆向き
となるので、この部分でもインダクタンスを低減できる
からである。
【０００８】さらに、配線基板としては、エポキシ樹
脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂などの樹脂
や、これらの樹脂とガラス繊維やポリエステル繊維など
の繊維との複合材料、三次元網目構造のフッ素樹脂にエ
ポキシ樹脂などを含浸させた樹脂複合材料を用いたもの
が挙げられる。さらに、アルミナ、ムライト、窒化アル
ミニウム、ガラスセラミックなどからなるセラミック基
板、セラミック基板とこれらの樹脂や複合材料とを組み
合わせたものなどが挙げられる。また、主面側接続端子
や第１，第２コンデンサ接続端子の周囲には、相互間の
絶縁を確実にし、ハンダ等の濡れ拡がりを防止するため
ソルダーレジスト層を形成することもできる。
脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂などの樹脂
や、これらの樹脂とガラス繊維やポリエステル繊維など
の繊維との複合材料、三次元網目構造のフッ素樹脂にエ
ポキシ樹脂などを含浸させた樹脂複合材料を用いたもの
が挙げられる。さらに、アルミナ、ムライト、窒化アル
ミニウム、ガラスセラミックなどからなるセラミック基
板、セラミック基板とこれらの樹脂や複合材料とを組み
合わせたものなどが挙げられる。また、主面側接続端子
や第１，第２コンデンサ接続端子の周囲には、相互間の
絶縁を確実にし、ハンダ等の濡れ拡がりを防止するため
ソルダーレジスト層を形成することもできる。
【０００９】さらに、上記配線基板であって、前記特定
層間として、前記絶縁層同士の層間のうち前記第１コン
デンサ接続端子及び第２コンデンサ接続端子に最も近い
層間を選択し、前記主面側接続端子のうち前記第１変換
導体層及び第２変換導体層のいずれかに接続する主面側
接続端子の数が、前記第１変換導体層に接続する前記第
１コンデンサ接続端子の数と前記第２変換導体層に接続
する前記第２コンデンサ接続端子の数の和よりも多い配
線基板とすると良い。
層間として、前記絶縁層同士の層間のうち前記第１コン
デンサ接続端子及び第２コンデンサ接続端子に最も近い
層間を選択し、前記主面側接続端子のうち前記第１変換
導体層及び第２変換導体層のいずれかに接続する主面側
接続端子の数が、前記第１変換導体層に接続する前記第
１コンデンサ接続端子の数と前記第２変換導体層に接続
する前記第２コンデンサ接続端子の数の和よりも多い配
線基板とすると良い。
【００１０】主面側接続端子と第１，第２コンデンサ接
続端子（チップコンデンサの第１，第２端子）とを結ぶ
接続配線は、並列な経路が多いほど、抵抗値やインダク
タンスを抑えることができる。従って、第１，第２変換
導体層から見て、これらに接続する主面側接続端子の数
と第１，第２コンデンサ接続端子の数（第１コンデンサ
接続端子と第２コンデンサ接続端子の数の和）を比較
し、数の少ない側の接続配線を短くする方が抵抗やイン
ダクタンスに関して有利となる。従って、第１コンデン
サ接続端子及び第２コンデンサ接続端子の数よりも、主
面側接続端子のうち第１変換導体層及び第２変換導体層
に接続する数の方が多い場合には、第１，第２変換導体
層をできるだけ第１，第２コンデンサ接続端子近く、つ
まりチップコンデンサの近くに配置するのが好ましくな
る。
続端子（チップコンデンサの第１，第２端子）とを結ぶ
接続配線は、並列な経路が多いほど、抵抗値やインダク
タンスを抑えることができる。従って、第１，第２変換
導体層から見て、これらに接続する主面側接続端子の数
と第１，第２コンデンサ接続端子の数（第１コンデンサ
接続端子と第２コンデンサ接続端子の数の和）を比較
し、数の少ない側の接続配線を短くする方が抵抗やイン
ダクタンスに関して有利となる。従って、第１コンデン
サ接続端子及び第２コンデンサ接続端子の数よりも、主
面側接続端子のうち第１変換導体層及び第２変換導体層
に接続する数の方が多い場合には、第１，第２変換導体
層をできるだけ第１，第２コンデンサ接続端子近く、つ
まりチップコンデンサの近くに配置するのが好ましくな
る。
【００１１】本発明では、特定層間として、絶縁層同士
の層間のうち第１コンデンサ接続端子及び第２コンデン
サ接続端子に最も近い層間を選択しているので、第１，
第２変換導体層と、第１，第２コンデンサ接続端子とは
最も接近して配置されていることになる。従って、主面
側接続端子とチップコンデンサの第１，第２端子との間
の抵抗やインダクタンスを小さくすることができる。な
お、高集積のＩＣチップを搭載する配線基板の場合に
は、主面側接続端子の数が多くなることが多い。高集積
のＩＣチップでは、多数の電源端子や接地端子を設ける
ことが多いからである。従って、高集積のＩＣチップを
搭載する場合に本発明を適用するのが好ましい。
の層間のうち第１コンデンサ接続端子及び第２コンデン
サ接続端子に最も近い層間を選択しているので、第１，
第２変換導体層と、第１，第２コンデンサ接続端子とは
最も接近して配置されていることになる。従って、主面
側接続端子とチップコンデンサの第１，第２端子との間
の抵抗やインダクタンスを小さくすることができる。な
お、高集積のＩＣチップを搭載する配線基板の場合に
は、主面側接続端子の数が多くなることが多い。高集積
のＩＣチップでは、多数の電源端子や接地端子を設ける
ことが多いからである。従って、高集積のＩＣチップを
搭載する場合に本発明を適用するのが好ましい。
【００１２】さらに上記いずれかに記載の配線基板であ
って、前記第１変換導体層に裏面側から接続する前記第
１コンデンサ接続端子の少なくとも一部は、接続する当
該第１変換導体層を前記第１面側に投影した領域内に位
置し、前記第１コンデンサ接続端子と前記第１変換導体
層とは、前記絶縁層を貫通するビア導体によって接続さ
れ、前記第２変換導体層に裏面側から接続する前記第２
コンデンサ接続端子の少なくとも一部は、接続する当該
第２変換導体層を前記第１面側に投影した領域内に位置
し、前記第２コンデンサ接続端子と前記第２変換導体層
とは、前記絶縁層を貫通するビア導体によって接続され
ている配線基板とすると良い。
って、前記第１変換導体層に裏面側から接続する前記第
１コンデンサ接続端子の少なくとも一部は、接続する当
該第１変換導体層を前記第１面側に投影した領域内に位
置し、前記第１コンデンサ接続端子と前記第１変換導体
層とは、前記絶縁層を貫通するビア導体によって接続さ
れ、前記第２変換導体層に裏面側から接続する前記第２
コンデンサ接続端子の少なくとも一部は、接続する当該
第２変換導体層を前記第１面側に投影した領域内に位置
し、前記第２コンデンサ接続端子と前記第２変換導体層
とは、前記絶縁層を貫通するビア導体によって接続され
ている配線基板とすると良い。
【００１３】本発明の配線基板では、チップコンデンサ
のうち、第１変換導体層と接続する第１コンデンサ接続
端子の少なくとも一部は、接続する当該第１変換導体層
をチップコンデンサの第１面に投影した領域内に位置す
る。逆に、ある第１コンデンサ接続端子から見ると、こ
れに接続する第１変換導体層が主面側まっすぐ上に位置
することになる。そして、この第１コンデンサ接続端子
と第１変換導体層とは、絶縁層間に形成される配線層よ
りも低抵抗、低インダクタンスとなるビア導体によっ
て、具体的には、第１変換導体層から裏面側に向かって
絶縁層を貫通して垂直に延びるビア導体によって接続さ
れている。従って、この第１コンデンサ接続端子と第１
変換導体層とは、低抵抗や低インダクタンスで接続する
ことができる。
のうち、第１変換導体層と接続する第１コンデンサ接続
端子の少なくとも一部は、接続する当該第１変換導体層
をチップコンデンサの第１面に投影した領域内に位置す
る。逆に、ある第１コンデンサ接続端子から見ると、こ
れに接続する第１変換導体層が主面側まっすぐ上に位置
することになる。そして、この第１コンデンサ接続端子
と第１変換導体層とは、絶縁層間に形成される配線層よ
りも低抵抗、低インダクタンスとなるビア導体によっ
て、具体的には、第１変換導体層から裏面側に向かって
絶縁層を貫通して垂直に延びるビア導体によって接続さ
れている。従って、この第１コンデンサ接続端子と第１
変換導体層とは、低抵抗や低インダクタンスで接続する
ことができる。
【００１４】同様に、第２変換導体層に裏面側で接続す
る第２コンデンサ接続端子の少なくとも一部は、接続す
る当該第２変換導体層をチップコンデンサの第１面に投
影した領域内に位置する。逆に、ある第２コンデンサ接
続端子から見ると、これに接続する第２変換導体層が主
面側まっすぐ上に位置することになる。そして、この第
２コンデンサ接続端子と第２変換導体層とは、第２変換
導体層から裏面側に向かって絶縁層を貫通して垂直に延
びるビア導体によって、接続されている。従って、この
第２コンデンサ接続端子と第２変換導体層も、低抵抗や
低インダクタンスで接続することができる。
る第２コンデンサ接続端子の少なくとも一部は、接続す
る当該第２変換導体層をチップコンデンサの第１面に投
影した領域内に位置する。逆に、ある第２コンデンサ接
続端子から見ると、これに接続する第２変換導体層が主
面側まっすぐ上に位置することになる。そして、この第
２コンデンサ接続端子と第２変換導体層とは、第２変換
導体層から裏面側に向かって絶縁層を貫通して垂直に延
びるビア導体によって、接続されている。従って、この
第２コンデンサ接続端子と第２変換導体層も、低抵抗や
低インダクタンスで接続することができる。
【００１５】さらに他の解決手段は、主面と裏面とを有
する配線基板であって、上記主面側に形成され、この主
面上に搭載する電子部品の端子とそれぞれ接続可能な複
数の主面側接続端子と、上記裏面側に搭載されており、
コンデンサを構成する一方の電極及び他方の電極を備え
るチップコンデンサであって、上記主面側を向く第１
面、上記第１面に形成され、上記一方の電極と接続する
少なくとも１つの第１端子、及び、上記第１面に形成さ
れ、上記他方の電極と接続する少なくとも１つの第２端
子、を有する少なくとも１つのチップコンデンサと、上
記主面側接続端子と上記チップコンデンサの第１端子及
び第２端子との間に介在する少なくとも１つの絶縁層
と、上記絶縁層のうち最も裏面側に位置する最裏面側絶
縁層の裏面に形成され、主面側で複数の上記主面側接続
端子と接続し、裏面側で少なくとも１つの上記第１端子
と直接または通電接続材を介して接続して、主面側と裏
面側での接続位置や接続数を変換する少なくとも１つの
第１変換導体層と、上記第１変換導体層と絶縁しつつ上
記最裏面側絶縁層の裏面側に形成され、主面側で複数の
上記主面側接続端子と接続し、裏面側で少なくとも１つ
の上記第２端子と直接または上記通電接続材を介して接
続して、主面側と裏面側での接続位置や接続数を変換す
る少なくとも１つの第２変換導体層と、を備える配線基
板である。
する配線基板であって、上記主面側に形成され、この主
面上に搭載する電子部品の端子とそれぞれ接続可能な複
数の主面側接続端子と、上記裏面側に搭載されており、
コンデンサを構成する一方の電極及び他方の電極を備え
るチップコンデンサであって、上記主面側を向く第１
面、上記第１面に形成され、上記一方の電極と接続する
少なくとも１つの第１端子、及び、上記第１面に形成さ
れ、上記他方の電極と接続する少なくとも１つの第２端
子、を有する少なくとも１つのチップコンデンサと、上
記主面側接続端子と上記チップコンデンサの第１端子及
び第２端子との間に介在する少なくとも１つの絶縁層
と、上記絶縁層のうち最も裏面側に位置する最裏面側絶
縁層の裏面に形成され、主面側で複数の上記主面側接続
端子と接続し、裏面側で少なくとも１つの上記第１端子
と直接または通電接続材を介して接続して、主面側と裏
面側での接続位置や接続数を変換する少なくとも１つの
第１変換導体層と、上記第１変換導体層と絶縁しつつ上
記最裏面側絶縁層の裏面側に形成され、主面側で複数の
上記主面側接続端子と接続し、裏面側で少なくとも１つ
の上記第２端子と直接または上記通電接続材を介して接
続して、主面側と裏面側での接続位置や接続数を変換す
る少なくとも１つの第２変換導体層と、を備える配線基
板である。
【００１６】本発明の配線基板では、最裏面側絶縁層の
裏面に、主面側と裏面側での接続位置や接続数を変換す
る第１，第２変換導体層が形成されている。この第１変
換導体層は、主面側で主面側接続端子と接続し、裏面側
でチップコンデンサの第１端子と接続する。また、第２
変換導体層は、主面側で主面側接続端子と接続し、裏面
側でチップコンデンサの第２端子と接続する。このた
め、主面側接続端子、従って電子部品の端子とチップコ
ンデンサの第１，第２端子との間の接続が容易にでき
る。しかも、第１，第２変換導体層は、主面側接続端子
とチップコンデンサの第１端子及び第２端子との間の絶
縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面
に形成されている。このため、チップコンデンサの第
１，第２端子と第１，第２変換導体層とが最も近くなる
ので、この間に生じる抵抗やインダクタンスを最も小さ
くすることができる。さらに、第１，第２変換導体層
は、ビア導体等を介さず、チップコンデンサの第１，第
２端子と直接または通電接続材を介して接続している。
従って、チップコンデンサの第１，第２端子と第１，第
２変換導体層との接続によって生じる抵抗やインダクタ
ンスを最も小さくすることができる。
裏面に、主面側と裏面側での接続位置や接続数を変換す
る第１，第２変換導体層が形成されている。この第１変
換導体層は、主面側で主面側接続端子と接続し、裏面側
でチップコンデンサの第１端子と接続する。また、第２
変換導体層は、主面側で主面側接続端子と接続し、裏面
側でチップコンデンサの第２端子と接続する。このた
め、主面側接続端子、従って電子部品の端子とチップコ
ンデンサの第１，第２端子との間の接続が容易にでき
る。しかも、第１，第２変換導体層は、主面側接続端子
とチップコンデンサの第１端子及び第２端子との間の絶
縁層のうち最も裏面側に位置する最裏面側絶縁層の裏面
に形成されている。このため、チップコンデンサの第
１，第２端子と第１，第２変換導体層とが最も近くなる
ので、この間に生じる抵抗やインダクタンスを最も小さ
くすることができる。さらに、第１，第２変換導体層
は、ビア導体等を介さず、チップコンデンサの第１，第
２端子と直接または通電接続材を介して接続している。
従って、チップコンデンサの第１，第２端子と第１，第
２変換導体層との接続によって生じる抵抗やインダクタ
ンスを最も小さくすることができる。
【００１７】なお、通電接続材としては、ハンダ、導電
性接着剤などが挙げられる。ハンダとしては、配線基板
や第１，第２端子等の材質を考慮して選択すれば良く、
例えば、Ｐｂ−Ｓｎ系、Ｓｎ−Ｓｂ系などのハンダが挙
げられる。また、導電性接着材としては、例えば、エポ
キシ樹脂などの樹脂に、カーボン粉末や銀、銅、ニッケ
ルなどの金属粉末、これらの金属で被覆した樹脂粒子あ
るいはガラス粒子などからなる導線性のフィラーを分散
して導電性を付与したものが挙げられる。
性接着剤などが挙げられる。ハンダとしては、配線基板
や第１，第２端子等の材質を考慮して選択すれば良く、
例えば、Ｐｂ−Ｓｎ系、Ｓｎ−Ｓｂ系などのハンダが挙
げられる。また、導電性接着材としては、例えば、エポ
キシ樹脂などの樹脂に、カーボン粉末や銀、銅、ニッケ
ルなどの金属粉末、これらの金属で被覆した樹脂粒子あ
るいはガラス粒子などからなる導線性のフィラーを分散
して導電性を付与したものが挙げられる。
【００１８】さらに、上記配線基板であって、前記主面
側接続端子のうち前記第１変換導体層及び第２変換導体
層のいずれかに接続する主面側接続端子の数が、前記第
１変換導体層に接続する前記第１端子の数と前記第２変
換導体層に接続する前記第２端子の数の和よりも多い配
線基板とすると良い。
側接続端子のうち前記第１変換導体層及び第２変換導体
層のいずれかに接続する主面側接続端子の数が、前記第
１変換導体層に接続する前記第１端子の数と前記第２変
換導体層に接続する前記第２端子の数の和よりも多い配
線基板とすると良い。
【００１９】主面側接続端子とチップコンデンサの第
１，第２端子とを結ぶ接続配線は、並列な経路が多いほ
ど、抵抗値やインダクタンスを抑えることができる。従
って、第１，第２変換導体層から見て、これらに接続す
る主面側接続端子の数と第１，端子と第２端子の数の和
を比較し、数の少ない側の接続配線を短くする方が抵抗
やインダクタンスに関して有利となる。従って、第１端
子及び第２端子の数よりも、主面側接続端子のうち第１
変換導体層及び第２変換導体層に接続する数の方が多い
場合には、第１，第２変換導体層をできるだけ第１，第
２端子近く、つまりチップコンデンサの近くに配置する
のが好ましくなる。
１，第２端子とを結ぶ接続配線は、並列な経路が多いほ
ど、抵抗値やインダクタンスを抑えることができる。従
って、第１，第２変換導体層から見て、これらに接続す
る主面側接続端子の数と第１，端子と第２端子の数の和
を比較し、数の少ない側の接続配線を短くする方が抵抗
やインダクタンスに関して有利となる。従って、第１端
子及び第２端子の数よりも、主面側接続端子のうち第１
変換導体層及び第２変換導体層に接続する数の方が多い
場合には、第１，第２変換導体層をできるだけ第１，第
２端子近く、つまりチップコンデンサの近くに配置する
のが好ましくなる。
【００２０】本発明では、前記したように第１，第２変
換導体層が最裏面側絶縁層の裏面に形成され、チップコ
ンデンサの第１，第２端子と直接または接続材を介して
接続しているので、第１，第２変換導体層とチップコン
デンサの第１，第２端子とは特に近い位置に配置されて
いることになる。従って、主面側接続端子とチップコン
デンサの第１，第２端子との間の抵抗やインダクタンス
を特に小さくすることができる。なお、高集積のＩＣチ
ップを搭載する配線基板の場合には、主面側接続端子の
数が多くなることが多い。高集積のＩＣチップでは、多
数の電源端子や接地端子を設けることが多いからであ
る。従って、高集積のＩＣチップを搭載する場合に本発
明を適用するのが好ましい。
換導体層が最裏面側絶縁層の裏面に形成され、チップコ
ンデンサの第１，第２端子と直接または接続材を介して
接続しているので、第１，第２変換導体層とチップコン
デンサの第１，第２端子とは特に近い位置に配置されて
いることになる。従って、主面側接続端子とチップコン
デンサの第１，第２端子との間の抵抗やインダクタンス
を特に小さくすることができる。なお、高集積のＩＣチ
ップを搭載する配線基板の場合には、主面側接続端子の
数が多くなることが多い。高集積のＩＣチップでは、多
数の電源端子や接地端子を設けることが多いからであ
る。従って、高集積のＩＣチップを搭載する場合に本発
明を適用するのが好ましい。
【００２１】さらに上記いずれかに記載の配線基板であ
って、前記第１変換導体層と第２変換導体層とは、交互
に並ぶストライプ状パターン部分を有する配線基板する
と良い。
って、前記第１変換導体層と第２変換導体層とは、交互
に並ぶストライプ状パターン部分を有する配線基板する
と良い。
【００２２】一般にＩＣチップなどの電子部品の接続端
子やこれに対応する主面側接続端子のうち、チップコン
デンサの第１端子に接続されるもの（例えば、電源電位
に接続されるもの）と第２端子に接続されるもの（たと
えば、接地電位に接続されるもの）とは近接して並部用
に設計・配置する場合が多い。これに対し、本発明の配
線基板では第１変換導体層と第２変換導体層とがストラ
イプ状パターン部分を有する。このストライプ状パター
ン部分では、第１変換導体層と第２変換導体層とが隣り
合って並んでいるので、主面側接続端子が接続すべきチ
ップコンデンサの端子（第１端子、第２端子のいずれ
か）に応じて、主面側接続端子から裏面側に向けてビア
を用いて接続配線を延ばすと共に、必要に応じて絶縁層
同士の層間において短い配線を形成するなどして目的の
第１又は第２変換導体層に接続できるように位置を調整
すれば良い。つまり、このストライプ状パターン部分で
は、主面側接続端子を、第１，第２変換導体層のいずれ
にも容易に接続でき、接続配線の設計が容易になる。
子やこれに対応する主面側接続端子のうち、チップコン
デンサの第１端子に接続されるもの（例えば、電源電位
に接続されるもの）と第２端子に接続されるもの（たと
えば、接地電位に接続されるもの）とは近接して並部用
に設計・配置する場合が多い。これに対し、本発明の配
線基板では第１変換導体層と第２変換導体層とがストラ
イプ状パターン部分を有する。このストライプ状パター
ン部分では、第１変換導体層と第２変換導体層とが隣り
合って並んでいるので、主面側接続端子が接続すべきチ
ップコンデンサの端子（第１端子、第２端子のいずれ
か）に応じて、主面側接続端子から裏面側に向けてビア
を用いて接続配線を延ばすと共に、必要に応じて絶縁層
同士の層間において短い配線を形成するなどして目的の
第１又は第２変換導体層に接続できるように位置を調整
すれば良い。つまり、このストライプ状パターン部分で
は、主面側接続端子を、第１，第２変換導体層のいずれ
にも容易に接続でき、接続配線の設計が容易になる。
【００２３】特に、チップコンデンサにおいてその第１
端子及び第２端子が交互に配置されている場合には、ス
トライプ状パターン部分では、チップコンデンサの第１
端子を第１変換導体層に、第２端子を第２変換導体層に
それぞれ容易に接続できるので、接続配線設計が容易に
なる。しかも、チップコンデンサの第１端子及び第２端
子を交互に配置すると、インダクタンスを抑制でき流転
でも好ましい。チップコンデンサから出入りする電流の
向きを互いに逆向きにすることでインダクタンスを低く
できるからである。
端子及び第２端子が交互に配置されている場合には、ス
トライプ状パターン部分では、チップコンデンサの第１
端子を第１変換導体層に、第２端子を第２変換導体層に
それぞれ容易に接続できるので、接続配線設計が容易に
なる。しかも、チップコンデンサの第１端子及び第２端
子を交互に配置すると、インダクタンスを抑制でき流転
でも好ましい。チップコンデンサから出入りする電流の
向きを互いに逆向きにすることでインダクタンスを低く
できるからである。
【００２４】さらに、上記配線基板であって、前記第１
変換導体層と前記第２変換導体層とは、前記ストライプ
状パターン部分において、前記チップコンデンサの充放
電の際に流れる電流の向きが互いに逆向きとなる逆向き
電流部分を有する配線基板とすると良い。
変換導体層と前記第２変換導体層とは、前記ストライプ
状パターン部分において、前記チップコンデンサの充放
電の際に流れる電流の向きが互いに逆向きとなる逆向き
電流部分を有する配線基板とすると良い。
【００２５】本発明の配線基板では、逆向き電流部分有
するので、この逆向き電流部分でチップコンデンサの充
放電の際に流れる電流の向きが互いに逆向きとなり、互
いに磁界を打ち消しあう（負の相互インダクタンスを生
じる）。従って、この部分でインダクタンスを更に抑制
し、全体としてもよりインダクタンスを低くすることが
できる。
するので、この逆向き電流部分でチップコンデンサの充
放電の際に流れる電流の向きが互いに逆向きとなり、互
いに磁界を打ち消しあう（負の相互インダクタンスを生
じる）。従って、この部分でインダクタンスを更に抑制
し、全体としてもよりインダクタンスを低くすることが
できる。
【００２６】さらに、上記いずれかに記載の配線基板で
あって、前記絶縁層より前記裏面側に位置し、上記裏面
側に開口する凹部の壁面を構成する凹周囲部を有し、前
記第１コンデンサ端子と前記第２コンデンサ端子とは、
上記凹部の底面に形成され、前記チップコンデンサは、
上記凹部の底面と上記チップコンデンサの前記第１面と
が対向して、上記凹部内に搭載されている配線基板とす
ると良い。
あって、前記絶縁層より前記裏面側に位置し、上記裏面
側に開口する凹部の壁面を構成する凹周囲部を有し、前
記第１コンデンサ端子と前記第２コンデンサ端子とは、
上記凹部の底面に形成され、前記チップコンデンサは、
上記凹部の底面と上記チップコンデンサの前記第１面と
が対向して、上記凹部内に搭載されている配線基板とす
ると良い。
【００２７】本発明の配線基板では、第１面に第１端子
及び第２端子を有するチップコンデンサを、凹部内に搭
載する。従って、配線基板の主面上に搭載する電子部品
とチップコンデンサとが凹部の底面を挟んで略対向する
ように搭載される。このため、凹部が形成されていない
両面積層配線基板と比較して、配線基板の主面側接続端
子とチップコンデンサの第１端子及び第２端子との距離
を短くし、さらには、主面上に搭載する電子部品とチッ
プコンデンサとの距離を短くすることができる。従っ
て、凹部が形成されていない両面積層配線基板と比較し
て、短い経路で配線基板の主面側接続端子とコンデンサ
の第１端子及び第２端子とを接続することが可能にな
り、これらの経路で発生する抵抗成分やインダクタンス
成分を抑制できる。
及び第２端子を有するチップコンデンサを、凹部内に搭
載する。従って、配線基板の主面上に搭載する電子部品
とチップコンデンサとが凹部の底面を挟んで略対向する
ように搭載される。このため、凹部が形成されていない
両面積層配線基板と比較して、配線基板の主面側接続端
子とチップコンデンサの第１端子及び第２端子との距離
を短くし、さらには、主面上に搭載する電子部品とチッ
プコンデンサとの距離を短くすることができる。従っ
て、凹部が形成されていない両面積層配線基板と比較し
て、短い経路で配線基板の主面側接続端子とコンデンサ
の第１端子及び第２端子とを接続することが可能にな
り、これらの経路で発生する抵抗成分やインダクタンス
成分を抑制できる。
【００２８】さらに、上記配線基板であって、前記主面
側に位置する第１コア部とこれより前記裏面側に位置す
る第２コア部とを含むコア基板であって、上記第１コア
部は前記絶縁層に含まれ、上記第２コア部は前記凹周囲
部に含まれるコア基板を有し、上記絶縁層は、最も前記
裏面側に位置する上記第１コア部と、これより主面側に
積層されてなる１または複数の樹脂絶縁層とからなり、
前記凹周囲部は、上記第２コア部を含み、上記第２コア
部の上記裏面側に裏面絶縁層を有さないか、または上記
樹脂絶縁層より少ない層数の上記裏面絶縁層を有する配
線基板とすると良い。
側に位置する第１コア部とこれより前記裏面側に位置す
る第２コア部とを含むコア基板であって、上記第１コア
部は前記絶縁層に含まれ、上記第２コア部は前記凹周囲
部に含まれるコア基板を有し、上記絶縁層は、最も前記
裏面側に位置する上記第１コア部と、これより主面側に
積層されてなる１または複数の樹脂絶縁層とからなり、
前記凹周囲部は、上記第２コア部を含み、上記第２コア
部の上記裏面側に裏面絶縁層を有さないか、または上記
樹脂絶縁層より少ない層数の上記裏面絶縁層を有する配
線基板とすると良い。
【００２９】本発明の配線基板は、第１コア部の主面側
つまりコア基板の主面側に１または複数の樹脂絶縁層を
積層する一方、第２コア部の裏面側つまりコア基板の裏
面側には裏面絶縁層が無いか、樹脂絶縁層より少ない裏
面絶縁層を有する配線基板である。このため、この配線
基板は、両面積層配線基板と比較して裏面絶縁層を無く
し、あるいは少なくできた分、安価である。
つまりコア基板の主面側に１または複数の樹脂絶縁層を
積層する一方、第２コア部の裏面側つまりコア基板の裏
面側には裏面絶縁層が無いか、樹脂絶縁層より少ない裏
面絶縁層を有する配線基板である。このため、この配線
基板は、両面積層配線基板と比較して裏面絶縁層を無く
し、あるいは少なくできた分、安価である。
【００３０】
【発明の実施の形態】（実施形態１）本発明の第１の実
施形態を、図１〜図７を参照しつつ説明する。図１，図
６に示す配線基板１００は、配線基板本体１０１とこの
裏面１０１ｃ側に搭載されたチップコンデンサ１６０と
からなる。配線基板１０１は、コア基板１１０と、その
上下にそれぞれ積層されたエポキシ樹脂からなる主面側
樹脂絶縁層１２１及びソルダーレジスト層１２２、裏面
側樹脂絶縁層１４１及びソルダーレジスト層１４２を有
する。配線基板本体１０１の主面１０１ｂの中央部に
は、バンプ１２９が多数形成され、破線で示すＩＣチッ
プ１０の下面１１に多数形成された接続端子１２とそれ
ぞれフリップチップ接続可能とされている。また、裏面
１０１ｃでは、その略中央部分にコンデンサ接続パッド
１４９（第１，第２コンデンサ接続パッド１４９ｐ，１
４９ｇ）が多数形成され、このコンデンサ接続パッド１
４９にハンダ１６９を用いてチップコンデンサ１６０が
多数搭載されている。さらに裏面１０１ｃの周縁部分に
は、図示しないマザーボードなどの他の配線基板に多数
形成された接続端子とそれぞれ接続可能な接続パッド１
４８が形成されている。
施形態を、図１〜図７を参照しつつ説明する。図１，図
６に示す配線基板１００は、配線基板本体１０１とこの
裏面１０１ｃ側に搭載されたチップコンデンサ１６０と
からなる。配線基板１０１は、コア基板１１０と、その
上下にそれぞれ積層されたエポキシ樹脂からなる主面側
樹脂絶縁層１２１及びソルダーレジスト層１２２、裏面
側樹脂絶縁層１４１及びソルダーレジスト層１４２を有
する。配線基板本体１０１の主面１０１ｂの中央部に
は、バンプ１２９が多数形成され、破線で示すＩＣチッ
プ１０の下面１１に多数形成された接続端子１２とそれ
ぞれフリップチップ接続可能とされている。また、裏面
１０１ｃでは、その略中央部分にコンデンサ接続パッド
１４９（第１，第２コンデンサ接続パッド１４９ｐ，１
４９ｇ）が多数形成され、このコンデンサ接続パッド１
４９にハンダ１６９を用いてチップコンデンサ１６０が
多数搭載されている。さらに裏面１０１ｃの周縁部分に
は、図示しないマザーボードなどの他の配線基板に多数
形成された接続端子とそれぞれ接続可能な接続パッド１
４８が形成されている。
【００３１】コア基板１１０は、３１ｍｍ×３１ｍｍの
矩形板状で、厚さ１．０ｍｍのガラス−エポキシ樹脂複
合材料からなるコア基板本体１１１を有している。その
上面１１１ｂと下面１１１ｃとの間には、これを貫通す
る多数のスルーホール用貫通孔１１１ｈが穿孔されてい
る。このスルーホール貫通孔１１１ｈ内には、公知のス
ルーホール導体１１２，１１３が形成されている。主面
１０１ｂ側に形成されたバンプ１２９は、ソルダーレジ
スト層１２２に開口するパッド１２８、及び主面側樹脂
絶縁層１２１を貫通するビア導体１２７を通じて、コア
基板本体１１１の上面１１１ｂ（コア基板本体１１１と
主面側樹脂絶縁層１２１との層間１５１）に形成された
配線層１２５，１２６に接続している。
矩形板状で、厚さ１．０ｍｍのガラス−エポキシ樹脂複
合材料からなるコア基板本体１１１を有している。その
上面１１１ｂと下面１１１ｃとの間には、これを貫通す
る多数のスルーホール用貫通孔１１１ｈが穿孔されてい
る。このスルーホール貫通孔１１１ｈ内には、公知のス
ルーホール導体１１２，１１３が形成されている。主面
１０１ｂ側に形成されたバンプ１２９は、ソルダーレジ
スト層１２２に開口するパッド１２８、及び主面側樹脂
絶縁層１２１を貫通するビア導体１２７を通じて、コア
基板本体１１１の上面１１１ｂ（コア基板本体１１１と
主面側樹脂絶縁層１２１との層間１５１）に形成された
配線層１２５，１２６に接続している。
【００３２】具体的には、概略周縁部分に位置するバン
プ１２９は、パッド１２８、ビア導体１２７を通じて配
線層１２５に接続し、それぞれ周縁側（図１，図６中、
右または左方向）にファンアウトして周縁部分に位置す
るスルーホール導体１１２に接続する。さらに、裏面１
１１ｃ（コア基板本体１１１と裏面側樹脂絶縁層１４１
との層間１５２）に形成された配線層１４５、裏面側樹
脂絶縁層１４１を貫通するビア導体１４７を通じてソル
ダーレジスト層１４２から露出する接続パッド１４８に
接続している。これらは、例えば、主として信号用配線
として使用されるが、＋の電源電位及び接地電位を供給
する電源配線として用いることもある。なお、ビア導体
１４７に発生する抵抗やインダクタンスを下げるため、
複数のビア導体１４７で裏面側樹脂絶縁層１４１と接続
パッド１４８とを接続するのが好ましい。
プ１２９は、パッド１２８、ビア導体１２７を通じて配
線層１２５に接続し、それぞれ周縁側（図１，図６中、
右または左方向）にファンアウトして周縁部分に位置す
るスルーホール導体１１２に接続する。さらに、裏面１
１１ｃ（コア基板本体１１１と裏面側樹脂絶縁層１４１
との層間１５２）に形成された配線層１４５、裏面側樹
脂絶縁層１４１を貫通するビア導体１４７を通じてソル
ダーレジスト層１４２から露出する接続パッド１４８に
接続している。これらは、例えば、主として信号用配線
として使用されるが、＋の電源電位及び接地電位を供給
する電源配線として用いることもある。なお、ビア導体
１４７に発生する抵抗やインダクタンスを下げるため、
複数のビア導体１４７で裏面側樹脂絶縁層１４１と接続
パッド１４８とを接続するのが好ましい。
【００３３】一方、概略中央部分に位置するバンプ１２
９は、パッド１２８、ビア導体１２７を通じて、ファン
アウトすることなく層間１５１に形成された配線層１２
６で位置を調整し、あるいは複数のバンプ１２９からの
配線（ビア導体１２７）を纏めた上、つまり並列接続し
た上、中央部分に位置するスルーホール導体１１３に接
続する。バンプ１２９同士の間隔（例えば、最小１５０
μｍ）に比して、スルーホール導体１１３同士の間隔が
大きい（例えば、最小６００μｍ）場合にこのようにす
ると良い。さらにコア基板１１１の下面１１１ｃ（層間
１５２）に形成され、変換導体層１４６に接続し、裏面
側樹脂絶縁層１４１を貫通するビア導体１４７を通じて
ソルダーレジスト層１４２から露出するコンデンサ接続
パッド１４９に接続している。従って、コンデンサ１６
０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２９
とが接続される。
９は、パッド１２８、ビア導体１２７を通じて、ファン
アウトすることなく層間１５１に形成された配線層１２
６で位置を調整し、あるいは複数のバンプ１２９からの
配線（ビア導体１２７）を纏めた上、つまり並列接続し
た上、中央部分に位置するスルーホール導体１１３に接
続する。バンプ１２９同士の間隔（例えば、最小１５０
μｍ）に比して、スルーホール導体１１３同士の間隔が
大きい（例えば、最小６００μｍ）場合にこのようにす
ると良い。さらにコア基板１１１の下面１１１ｃ（層間
１５２）に形成され、変換導体層１４６に接続し、裏面
側樹脂絶縁層１４１を貫通するビア導体１４７を通じて
ソルダーレジスト層１４２から露出するコンデンサ接続
パッド１４９に接続している。従って、コンデンサ１６
０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２９
とが接続される。
【００３４】なお、図１の左端に示すように、裏面１０
１ｃの周縁に位置する接続パッド１４８のうち或るもの
は、ビア導体１４７を通じて変換導体層１４６に接続し
ており、このような経路によって、＋の電源電位及び接
地電位が中央部分に位置するバンプ１２９及びチップコ
ンデンサ１６０にそれぞれ供給される。あるいは、接続
パッド１４８、ビア導体１４７、配線層１４５、スルー
ホール導体１１２、及び配線層１２５，１２６を経由し
て、＋の電源電位及び接地電位を、中央部分に位置する
バンプ１２９及びチップコンデンサ１６０に供給するこ
ともできる。
１ｃの周縁に位置する接続パッド１４８のうち或るもの
は、ビア導体１４７を通じて変換導体層１４６に接続し
ており、このような経路によって、＋の電源電位及び接
地電位が中央部分に位置するバンプ１２９及びチップコ
ンデンサ１６０にそれぞれ供給される。あるいは、接続
パッド１４８、ビア導体１４７、配線層１４５、スルー
ホール導体１１２、及び配線層１２５，１２６を経由し
て、＋の電源電位及び接地電位を、中央部分に位置する
バンプ１２９及びチップコンデンサ１６０に供給するこ
ともできる。
【００３５】この変換導体層１４６は、後述するように
（図４参照）、＋の電源電位（共通第１電位）に接続さ
れる第１変換導体層１４６ｐと、接地電位（共通第２電
位）に接続される第２変換導体層１４６ｇとが、ストラ
イプ状に交互に配置されたパターンとされたものであ
る。
（図４参照）、＋の電源電位（共通第１電位）に接続さ
れる第１変換導体層１４６ｐと、接地電位（共通第２電
位）に接続される第２変換導体層１４６ｇとが、ストラ
イプ状に交互に配置されたパターンとされたものであ
る。
【００３６】裏面１０１ｃに搭載されたチップコンデン
サ１６０は、図１下方の拡大図、図２、及び図３に示す
ように、ＢａＴｉＯ３系の高誘電体セラミックからなる
積層セラミックコンデンサである。このうちコンデンサ
本体１６１は、略直方形状（３．２×１．６×０．８ｍ
ｍ）であり、配線基板本体１０１の主面１０１ｂ側を向
くコンデンサ上面（第１面）１６０ｕである上面１６１
ｕ、下面１１０ｂ側を向くコンデンサ下面１６０ｖであ
る下面１６１ｖ、及び４つの側面１６１ｓ（１６１ｓ
１，１６１ｓ２，１６１ｓ３，１６１ｓ４）を有してい
る（図２，図３参照）。
サ１６０は、図１下方の拡大図、図２、及び図３に示す
ように、ＢａＴｉＯ３系の高誘電体セラミックからなる
積層セラミックコンデンサである。このうちコンデンサ
本体１６１は、略直方形状（３．２×１．６×０．８ｍ
ｍ）であり、配線基板本体１０１の主面１０１ｂ側を向
くコンデンサ上面（第１面）１６０ｕである上面１６１
ｕ、下面１１０ｂ側を向くコンデンサ下面１６０ｖであ
る下面１６１ｖ、及び４つの側面１６１ｓ（１６１ｓ
１，１６１ｓ２，１６１ｓ３，１６１ｓ４）を有してい
る（図２，図３参照）。
【００３７】図１下方の拡大図に示すように、その内部
には、一方の電極層１６１ｅと他方の電極層１６１ｆと
が、セラミック高誘電体層１６１ｃを介して交互に、上
面１６１ｕに平行に（側面１６１ｓに垂直に）、従っ
て、主面１０１ｂに平行に多数積層されている。これら
の電極層１６１ｅ，１６１ｆはニッケル（Ｎｉ）からな
る。各電極層１６１ｅ，１６１ｆの一部が、それぞれ第
１側面１６１ｓ１及び第３側面１６１ｓ３に引き出され
て、Ｃｕからなる端子１６２の側面部１６４に接続して
いる。具体的には一方の電極層１６１ｅが一方の側面部
１６４ｂに、他方の電極層１６１ｆが他方の側面部１６
４ｃに接続している。
には、一方の電極層１６１ｅと他方の電極層１６１ｆと
が、セラミック高誘電体層１６１ｃを介して交互に、上
面１６１ｕに平行に（側面１６１ｓに垂直に）、従っ
て、主面１０１ｂに平行に多数積層されている。これら
の電極層１６１ｅ，１６１ｆはニッケル（Ｎｉ）からな
る。各電極層１６１ｅ，１６１ｆの一部が、それぞれ第
１側面１６１ｓ１及び第３側面１６１ｓ３に引き出され
て、Ｃｕからなる端子１６２の側面部１６４に接続して
いる。具体的には一方の電極層１６１ｅが一方の側面部
１６４ｂに、他方の電極層１６１ｆが他方の側面部１６
４ｃに接続している。
【００３８】端子１６２ｂ，１６２ｃは、それぞれ第１
側面１６１ｓ１上、及び第３側面１６１ｓ３上に位置す
る側面部１６４ｂ，１６４ｃを有するほか、上面１６１
ｕに上面部１６３ｂ，１６３ｃを、下面１６１ｖに下面
部１６５ｂ，１６５ｃをそれぞれ有している。従って、
端子１６２ｂ，１６２ｃは、この上面部１６３ｂ，１６
３ｃから上面１６１ｕの周縁を越えて、側面１６１ｓを
上面１６１ｕ（つまり主面１０１ｂ側）から下面１６１
ｖ（つまり裏面１０１ｃ側）に向かって延び（側面部１
６４ｂ，１６４ｃ）、さらに、下面１６１ｖの周縁を越
えて下面部１６５ｂ，１６５ｃに接続して、略コ字形状
となっている。
側面１６１ｓ１上、及び第３側面１６１ｓ３上に位置す
る側面部１６４ｂ，１６４ｃを有するほか、上面１６１
ｕに上面部１６３ｂ，１６３ｃを、下面１６１ｖに下面
部１６５ｂ，１６５ｃをそれぞれ有している。従って、
端子１６２ｂ，１６２ｃは、この上面部１６３ｂ，１６
３ｃから上面１６１ｕの周縁を越えて、側面１６１ｓを
上面１６１ｕ（つまり主面１０１ｂ側）から下面１６１
ｖ（つまり裏面１０１ｃ側）に向かって延び（側面部１
６４ｂ，１６４ｃ）、さらに、下面１６１ｖの周縁を越
えて下面部１６５ｂ，１６５ｃに接続して、略コ字形状
となっている。
【００３９】本実施形態のチップコンデンサ１６０で
は、第１側面１６１ｓ１とこれに対向する第３側面１６
１ｓ３に、それぞれ４つの端子１６２が形成されてお
り、第２側面１６１ｓ２及び第４側面１６１ｓ４には端
子１６２は形成されていない。また、図２に示すよう
に、１つのチップコンデンサ１６０について、第１側面
１６１ｓ１から時計回りに第２側面１６１ｓ２、第３側
面１６１ｓ３、第４側面１６１ｓ４の順に見ると、端子
１６２ｂ，１６２ｃ、従って、その上面部１６３ｂ，１
６３ｃが交互に並んで配置されている。つまり、後述す
るように、電極層１６１ｅ，１６１ｆのいずれか一方
（本実施形態では１６１ｅ）を＋の電源電位（図２に
「＋」で示す）に、他方（本実施形態では１６１ｆ）を
接地電位（図２に「Ｇ」で示す）にすると、「＋」で示
す電源電位に接続する端子１６２ｂ（上面部１６３ｂ）
と、「Ｇ」で示す接地電位に接続する端子１６２ｃ（上
面部１６３ｃ）とが交互に並ぶ構造とされている。
は、第１側面１６１ｓ１とこれに対向する第３側面１６
１ｓ３に、それぞれ４つの端子１６２が形成されてお
り、第２側面１６１ｓ２及び第４側面１６１ｓ４には端
子１６２は形成されていない。また、図２に示すよう
に、１つのチップコンデンサ１６０について、第１側面
１６１ｓ１から時計回りに第２側面１６１ｓ２、第３側
面１６１ｓ３、第４側面１６１ｓ４の順に見ると、端子
１６２ｂ，１６２ｃ、従って、その上面部１６３ｂ，１
６３ｃが交互に並んで配置されている。つまり、後述す
るように、電極層１６１ｅ，１６１ｆのいずれか一方
（本実施形態では１６１ｅ）を＋の電源電位（図２に
「＋」で示す）に、他方（本実施形態では１６１ｆ）を
接地電位（図２に「Ｇ」で示す）にすると、「＋」で示
す電源電位に接続する端子１６２ｂ（上面部１６３ｂ）
と、「Ｇ」で示す接地電位に接続する端子１６２ｃ（上
面部１６３ｃ）とが交互に並ぶ構造とされている。
【００４０】さらに、チップコンデンサ１６０は、図２
及び図３に示すように、隣り合うチップコンデンサ１６
０の第１側面１６１ｓ１と第３側面１６１ｓ３同士、及
び第２側面１６１ｓ２と第４側面１６１ｓ４同士が対向
するように、主面１１０ｂから見て、縦横格子状に配置
されている。このため、電源電位と接地電位との各チッ
プコンデンサ１６０への接続を考慮することにより、図
２に示すように、隣り合って対向する端子１６２の側面
部１６４同士を、別の電位にする、つまり図３に示すよ
うに、一方のコンデンサの電源電位とした側面部１６４
ｂと、他方のコンデンサの接地電位とした側面端子１６
４ｃとが隣り合わせとなるように配置している。
及び図３に示すように、隣り合うチップコンデンサ１６
０の第１側面１６１ｓ１と第３側面１６１ｓ３同士、及
び第２側面１６１ｓ２と第４側面１６１ｓ４同士が対向
するように、主面１１０ｂから見て、縦横格子状に配置
されている。このため、電源電位と接地電位との各チッ
プコンデンサ１６０への接続を考慮することにより、図
２に示すように、隣り合って対向する端子１６２の側面
部１６４同士を、別の電位にする、つまり図３に示すよ
うに、一方のコンデンサの電源電位とした側面部１６４
ｂと、他方のコンデンサの接地電位とした側面端子１６
４ｃとが隣り合わせとなるように配置している。
【００４１】ところで、このチップコンデンサ１６０に
ついて充放電させると、図１及び図３に矢印で示すよう
に、端子１６２の側面部１６４に電流が流れる。この電
流によって、側面１６１ｓ１などを上下方向に延びる側
面部１６４には、インダクタンスが発生する。なお、図
中の矢印は各チップコンデンサ１６０に充電したときの
電流の方向を示す。放電の場合にはこの逆になることは
言うまでもない。１つのチップコンデンサ１６０につい
てみると、隣り合う側面部１６４相互の関係では、接続
される電位が異なるので、充放電の際に流れる電流の向
きが逆になる。従って、このように隣り合う側面部１６
４に接続する電位が異なるように配置することで、両者
の結合によって発生する相互インダクタンスの分だけ、
側面部１６４（端子１６２）のインダクタンスを減少さ
せることができる。
ついて充放電させると、図１及び図３に矢印で示すよう
に、端子１６２の側面部１６４に電流が流れる。この電
流によって、側面１６１ｓ１などを上下方向に延びる側
面部１６４には、インダクタンスが発生する。なお、図
中の矢印は各チップコンデンサ１６０に充電したときの
電流の方向を示す。放電の場合にはこの逆になることは
言うまでもない。１つのチップコンデンサ１６０につい
てみると、隣り合う側面部１６４相互の関係では、接続
される電位が異なるので、充放電の際に流れる電流の向
きが逆になる。従って、このように隣り合う側面部１６
４に接続する電位が異なるように配置することで、両者
の結合によって発生する相互インダクタンスの分だけ、
側面部１６４（端子１６２）のインダクタンスを減少さ
せることができる。
【００４２】しかも、隣り合った２つのチップコンデン
サ１６０同士についてみると、隣り合って対向する側面
部１６４同士の関係でも、接続される電位が異なるの
で、充放電の際に流れる電流の向きが逆になる。従っ
て、ここでも両者の結合によって発生する相互インダク
タンスの分だけ、自己インダクタンスを減少させること
ができる。従って、全体としてさらにインダクタンスを
低下させることができる。
サ１６０同士についてみると、隣り合って対向する側面
部１６４同士の関係でも、接続される電位が異なるの
で、充放電の際に流れる電流の向きが逆になる。従っ
て、ここでも両者の結合によって発生する相互インダク
タンスの分だけ、自己インダクタンスを減少させること
ができる。従って、全体としてさらにインダクタンスを
低下させることができる。
【００４３】その上、本実施形態では、図２に示すよう
に、チップコンデンサ１６０内で隣り合う側面部１６４
同士の間隔（ピッチ）Ｐ１＝０．８ｍｍよりも、隣り合
うチップコンデンサ１６０同士の隣り合って対向する側
面部１６４同士の間隔（ピッチ）Ｐ２＝０．４ｍｍの方
が小さくされている。このため、隣り合って対向する側
面部１６４同士の結合が大きくなり、インダクタンスを
より小さくすることができる。なお、チップコンデンサ
１６０同士の間には空隙が保たれ、コンデンサ接続パッ
ド１４９同士の間には、ソルダーレジスト層１４２が介
在しているので、側面部１６４同士の絶縁は保たれてい
る。
に、チップコンデンサ１６０内で隣り合う側面部１６４
同士の間隔（ピッチ）Ｐ１＝０．８ｍｍよりも、隣り合
うチップコンデンサ１６０同士の隣り合って対向する側
面部１６４同士の間隔（ピッチ）Ｐ２＝０．４ｍｍの方
が小さくされている。このため、隣り合って対向する側
面部１６４同士の結合が大きくなり、インダクタンスを
より小さくすることができる。なお、チップコンデンサ
１６０同士の間には空隙が保たれ、コンデンサ接続パッ
ド１４９同士の間には、ソルダーレジスト層１４２が介
在しているので、側面部１６４同士の絶縁は保たれてい
る。
【００４４】更に、本実施形態の配線基板本体１０１で
は、図１に示すように、コア基板本体１１１と裏面側樹
脂絶縁層１４１との層間１５２に変換導体層１４６が形
成されている。この変換導体層１４６とチップコンデン
サ１６０の端子１６２ｂ，１６２ｃ、特にその上面部１
６３ｂ，１６３ｃ、さらにスルーホール導体１１３との
関係について、図４，図５，図６を参照して説明する。
は、図１に示すように、コア基板本体１１１と裏面側樹
脂絶縁層１４１との層間１５２に変換導体層１４６が形
成されている。この変換導体層１４６とチップコンデン
サ１６０の端子１６２ｂ，１６２ｃ、特にその上面部１
６３ｂ，１６３ｃ、さらにスルーホール導体１１３との
関係について、図４，図５，図６を参照して説明する。
【００４５】図４は、図１，図６におけるＭ−Ｍ’断面
において、主面側から裏面側樹脂絶縁層１４１、ソルダ
ーレジスト層１４２、コンデンサ接続パッド１４９等を
透視して（あるいは除いて）チップコンデンサ１１３を
見た図、従って、図１におけるＮ−Ｎ’断面において、
主面１０１ｂ側から上面１６０ｕに変換導体層１４６を
投影した状態を示す図である。変換導体層１４６には、
第１変換導体層１４６ｐと第２変換導体層１４６ｇとが
含まれ、図４においてハッチングを異ならせて示すよう
に、第１変換導体層１４６ｐ及び第２変換導体層１４６
ｇは、いずれも帯状にされ、しかも、交互に並ぶストラ
イプ状パターンとして配置されている。
において、主面側から裏面側樹脂絶縁層１４１、ソルダ
ーレジスト層１４２、コンデンサ接続パッド１４９等を
透視して（あるいは除いて）チップコンデンサ１１３を
見た図、従って、図１におけるＮ−Ｎ’断面において、
主面１０１ｂ側から上面１６０ｕに変換導体層１４６を
投影した状態を示す図である。変換導体層１４６には、
第１変換導体層１４６ｐと第２変換導体層１４６ｇとが
含まれ、図４においてハッチングを異ならせて示すよう
に、第１変換導体層１４６ｐ及び第２変換導体層１４６
ｇは、いずれも帯状にされ、しかも、交互に並ぶストラ
イプ状パターンとして配置されている。
【００４６】しかも、第１変換導体層１４６ｐはチップ
コンデンサ１６０の端子１６２（上面部１６３）のう
ち、＋の電源電位に接続される端子１６２ｂ（上面部１
６３ｂ）の上方（主面１０１ｂ側）に位置し、第２変換
導体層１４６ｇは、接地電位に接続される端子１６２ｃ
（上面部１６３ｃ）の上方（主面１０１ｂ側）に位置し
ている。従って、第１変換導体層１４６ｐとその下方
（裏面１０１ｃ側）に位置するチップコンデンサ１６０
の端子１６２ｂ（上面部１６３ｂ）とは、裏面側樹脂絶
縁層１４１を貫通するごく短いビア導体１４７及び第１
コンデンサ接続パッド１４９ｐで接続することで足りる
（図１参照）。同様に、第２変換導体層１４６ｇとその
下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、
裏面側樹脂絶縁層１４１を貫通するごく短いビア導体１
４７及び第２コンデンサ接続パッド１４９ｇで接続すれ
ば足りる。このため、変換導体層１４６とコンデンサ１
６０の端子１６２（上面部１６３）との間に生じる抵抗
やインダクタンスは低く抑えることができる。
コンデンサ１６０の端子１６２（上面部１６３）のう
ち、＋の電源電位に接続される端子１６２ｂ（上面部１
６３ｂ）の上方（主面１０１ｂ側）に位置し、第２変換
導体層１４６ｇは、接地電位に接続される端子１６２ｃ
（上面部１６３ｃ）の上方（主面１０１ｂ側）に位置し
ている。従って、第１変換導体層１４６ｐとその下方
（裏面１０１ｃ側）に位置するチップコンデンサ１６０
の端子１６２ｂ（上面部１６３ｂ）とは、裏面側樹脂絶
縁層１４１を貫通するごく短いビア導体１４７及び第１
コンデンサ接続パッド１４９ｐで接続することで足りる
（図１参照）。同様に、第２変換導体層１４６ｇとその
下方に位置する端子１６２ｃ（上面部１６３ｃ）とも、
裏面側樹脂絶縁層１４１を貫通するごく短いビア導体１
４７及び第２コンデンサ接続パッド１４９ｇで接続すれ
ば足りる。このため、変換導体層１４６とコンデンサ１
６０の端子１６２（上面部１６３）との間に生じる抵抗
やインダクタンスは低く抑えることができる。
【００４７】次いで、図５を参照して、変換導体層１４
６とそれより主面側に位置するスルーホール導体１１３
との接続関係について説明する。図５は、図４におい
て、さらにストライプ状に配置された第１，第２変換導
体層１４６ｐ，１４６ｇに主面側から接続するスルーホ
ール導体１１３の接続位置を重ねて表示したものであ
る。本図において、第１変換導体層１４６ｐに接続する
スルーホール導体１１３ｐの位置を○（マル）にｐの記
号で表し、第２変換導体層１４６ｇに接続するスルーホ
ール導体１１３ｇの位置を○にｇの記号で表している。
図５から容易に理解できるように、本実施形態では、ス
ルーホール導体１１３ｐ，１１３ｇは、ちょうど端子１
６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）の上方
（主面１０１ｂ側）でそれぞれ第１，第２変換導体層１
４６ｐ，１４６ｇに接続するものがある。なお、一部で
は上面部１６３ｂ，１６３ｃの上方で接続しない部位も
ある。図５におけるＸ−Ｘ’断面は、図１に示す断面図
に相当する。
６とそれより主面側に位置するスルーホール導体１１３
との接続関係について説明する。図５は、図４におい
て、さらにストライプ状に配置された第１，第２変換導
体層１４６ｐ，１４６ｇに主面側から接続するスルーホ
ール導体１１３の接続位置を重ねて表示したものであ
る。本図において、第１変換導体層１４６ｐに接続する
スルーホール導体１１３ｐの位置を○（マル）にｐの記
号で表し、第２変換導体層１４６ｇに接続するスルーホ
ール導体１１３ｇの位置を○にｇの記号で表している。
図５から容易に理解できるように、本実施形態では、ス
ルーホール導体１１３ｐ，１１３ｇは、ちょうど端子１
６２ｂ，１６２ｃ（上面部１６３ｂ，１６３ｃ）の上方
（主面１０１ｂ側）でそれぞれ第１，第２変換導体層１
４６ｐ，１４６ｇに接続するものがある。なお、一部で
は上面部１６３ｂ，１６３ｃの上方で接続しない部位も
ある。図５におけるＸ−Ｘ’断面は、図１に示す断面図
に相当する。
【００４８】さらにそのほか、チップコンデンサ１６０
内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け
渡す第１変換導体層１４６ｐの間の部分、具体的には、
チップコンデンサ１６０を平面視縦長に見たときの中心
線上で、中間接続スルーホール導体１１３ｐｍが、第１
変換導体層１４６ｐに接続している。また同様に、チッ
プコンデンサ１６０の２つの端子１６２ｃ（上面部１６
３ｃ）の間を架け渡す第２変換導体層１４６ｇの間の部
分、具体的には、チップコンデンサ１６０を平面視縦長
に見たときの中心線上でも、中間接続スルーホール導体
１１３ｇｍが、第２変換導体層１４６ｇに接続してい
る。なお、図５におけるＹ−Ｙ’断面が、図６に示す断
面図に相当する。
内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け
渡す第１変換導体層１４６ｐの間の部分、具体的には、
チップコンデンサ１６０を平面視縦長に見たときの中心
線上で、中間接続スルーホール導体１１３ｐｍが、第１
変換導体層１４６ｐに接続している。また同様に、チッ
プコンデンサ１６０の２つの端子１６２ｃ（上面部１６
３ｃ）の間を架け渡す第２変換導体層１４６ｇの間の部
分、具体的には、チップコンデンサ１６０を平面視縦長
に見たときの中心線上でも、中間接続スルーホール導体
１１３ｇｍが、第２変換導体層１４６ｇに接続してい
る。なお、図５におけるＹ−Ｙ’断面が、図６に示す断
面図に相当する。
【００４９】このように、第１変換導体層１４６ｐ及び
第２変換導体層１４６ｇをストライプ状に交互に配置し
ているので、バンプ１２９からパッド１２８、ビア導体
１２７、配線層１２６及びスルーホール導体１１３を通
じて変換導体層１２６に接続するにあたり、短い配線層
１２６によってその位置を調整すれば足りるので接続が
容易である。このため、このスルーホール導体１１３、
配線層１２６及びビア導体１２７、及びパッド１２８を
通じて、バンプ１２９に＋の電源電位及び接地電位のい
ずれをも容易に引き出すことができるとともに、チップ
コンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層１４６ｐ，１４６ｇはい
ずれも、コア基板本体１１１と裏面側樹脂絶縁層１４１
との層間１５２に形成されているので、２層のベタ状
（平板状）の変換導体層を用いた場合に比して、必要と
なる層間の数が少なくなるから、配線基板本体１０１に
おける樹脂絶縁層を１層分少なくできる。
第２変換導体層１４６ｇをストライプ状に交互に配置し
ているので、バンプ１２９からパッド１２８、ビア導体
１２７、配線層１２６及びスルーホール導体１１３を通
じて変換導体層１２６に接続するにあたり、短い配線層
１２６によってその位置を調整すれば足りるので接続が
容易である。このため、このスルーホール導体１１３、
配線層１２６及びビア導体１２７、及びパッド１２８を
通じて、バンプ１２９に＋の電源電位及び接地電位のい
ずれをも容易に引き出すことができるとともに、チップ
コンデンサ１６０と短い距離で接続することができる。
しかも、第１，第２変換導体層１４６ｐ，１４６ｇはい
ずれも、コア基板本体１１１と裏面側樹脂絶縁層１４１
との層間１５２に形成されているので、２層のベタ状
（平板状）の変換導体層を用いた場合に比して、必要と
なる層間の数が少なくなるから、配線基板本体１０１に
おける樹脂絶縁層を１層分少なくできる。
【００５０】さらに、図７に示すように、この配線基板
１００において、チップコンデンサ１６０を放電させる
場合を考える。即ち、チップコンデンサ１６０の電源電
位の端子１６２ｂ（上面部１６３ｂ）から、第１変換導
体層１６２ｐ及びスルーホール導体１１３ｐを通じて、
ＩＣチップ１０に電流を流し、その帰路として、ＩＣチ
ップ１０から、スルーホール導体１１３ｇ、第２変換導
体層１４６ｇを通じて、チップコンデンサ１６０の接地
電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流す場
合を考える。この場合において、第１変換導体層１４６
ｐから中間接続スルーホール導体１１３ｐｍに流れ込む
電流、及び中間接続スルーホール導体１１３ｇｍから第
２変換導体層１４６ｇに流れ出る電流を矢印で示す。
１００において、チップコンデンサ１６０を放電させる
場合を考える。即ち、チップコンデンサ１６０の電源電
位の端子１６２ｂ（上面部１６３ｂ）から、第１変換導
体層１６２ｐ及びスルーホール導体１１３ｐを通じて、
ＩＣチップ１０に電流を流し、その帰路として、ＩＣチ
ップ１０から、スルーホール導体１１３ｇ、第２変換導
体層１４６ｇを通じて、チップコンデンサ１６０の接地
電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流す場
合を考える。この場合において、第１変換導体層１４６
ｐから中間接続スルーホール導体１１３ｐｍに流れ込む
電流、及び中間接続スルーホール導体１１３ｇｍから第
２変換導体層１４６ｇに流れ出る電流を矢印で示す。
【００５１】すると、図７において一点鎖線で囲む逆向
き電流部分４１においては、第１変換導体層１４６ｐを
流れる電流の向きと第２変換導体層１４６ｇを流れる電
流の向きとが逆向きになる。従って、この部分では相互
インダクタンスが負となり、この部分でのインダクタン
スを抑制できるから、変換導体層１４６、さらには、配
線基板１００（配線基板本体１０１）全体に生じるイン
ダクタンスをより低減することができることが判る。
き電流部分４１においては、第１変換導体層１４６ｐを
流れる電流の向きと第２変換導体層１４６ｇを流れる電
流の向きとが逆向きになる。従って、この部分では相互
インダクタンスが負となり、この部分でのインダクタン
スを抑制できるから、変換導体層１４６、さらには、配
線基板１００（配線基板本体１０１）全体に生じるイン
ダクタンスをより低減することができることが判る。
【００５２】さらに、本実施形態では、図１及び図６か
ら容易に理解できるように、主面側から変換導体層１４
６に接続するスルーホール導体１１３の数の方が、さら
にはこれらに接続するバンプ１２９の数の方が、裏面側
から変換層体層１４６に接続するビア導体１４７の数よ
りも多い。従って、変換導体層１４６を層間１５２に設
けたことにより、変換導体層を他の層間１５１に設けた
場合よりも、全体として、チップコンデンサ１６０とバ
ンプ１２９との間に生じる抵抗やインダクタンスを低く
抑えることができる。
ら容易に理解できるように、主面側から変換導体層１４
６に接続するスルーホール導体１１３の数の方が、さら
にはこれらに接続するバンプ１２９の数の方が、裏面側
から変換層体層１４６に接続するビア導体１４７の数よ
りも多い。従って、変換導体層１４６を層間１５２に設
けたことにより、変換導体層を他の層間１５１に設けた
場合よりも、全体として、チップコンデンサ１６０とバ
ンプ１２９との間に生じる抵抗やインダクタンスを低く
抑えることができる。
【００５３】次いで、本実施形態の配線基板１００の製
造方法について説明する。本実施形態の配線基板１００
は、樹脂配線基板の公知のビルドアップ製法によって形
成すればよい。例えば、まず、ガラス−エポキシ樹脂複
合材料からなり、上面１１１ｂと下面１１１ｃとの間を
貫通する多数の貫通孔１１１ｈを有するコア基板本体１
１１を用意する。これらの貫通孔１１１ｈは、例えば、
ドリル、レーザ等によって穿孔する。その後、公知のパ
ネルメッキ法によりコア基板本体１１１にＣｕメッキを
施し、エッチングにより所定のパターンを形成した後、
貫通孔１１１ｈ内に樹脂１１２ｒを充填する。さらにメ
ッキを施して、貫通孔１１１Ｈ内にスルーホール導体１
１２，１１３を形成するとともに、コア基板本体の上面
１１１ｂ及び下面１１１ｃに所定パターンの配線層１２
５，１２６，１４５、変換導体層１４６をそれぞれ形成
する。
造方法について説明する。本実施形態の配線基板１００
は、樹脂配線基板の公知のビルドアップ製法によって形
成すればよい。例えば、まず、ガラス−エポキシ樹脂複
合材料からなり、上面１１１ｂと下面１１１ｃとの間を
貫通する多数の貫通孔１１１ｈを有するコア基板本体１
１１を用意する。これらの貫通孔１１１ｈは、例えば、
ドリル、レーザ等によって穿孔する。その後、公知のパ
ネルメッキ法によりコア基板本体１１１にＣｕメッキを
施し、エッチングにより所定のパターンを形成した後、
貫通孔１１１ｈ内に樹脂１１２ｒを充填する。さらにメ
ッキを施して、貫通孔１１１Ｈ内にスルーホール導体１
１２，１１３を形成するとともに、コア基板本体の上面
１１１ｂ及び下面１１１ｃに所定パターンの配線層１２
５，１２６，１４５、変換導体層１４６をそれぞれ形成
する。
【００５４】次いで、公知のビルドアップ絶縁層形成手
法により、主面側及び裏面側樹脂絶縁層１２１，１４１
を形成し、さらにこれらをそれぞれ貫通するビア導体１
２７，１４７、及びパッド１２８、接続パッド１４８、
コンデンサ接続パッド１４９をそれぞれ形成する。さら
に、不要部分を覆うようにして、ソルダーレジスト層１
２２，１４２を形成して配線基板本体１０１が完成す
る。その後は、コンデンサ接続パッド１４９に予めハン
ダペーストを塗布した上で、チップコンデンサ１６０を
裏面１０１ｃに搭載し、リフローしてチップコンデンサ
１６０の端子１６２（主に上面部１６３）とコンデンサ
接続パッド１４９とをハンダ１６９を介して接続する。
さらに、パッド１２８にハンダペーストを塗布し、ハン
ダ１６９の溶融しない温度でリフローして、バンプ１２
９を形成する。このようにして、配線基板１００が完成
する。
法により、主面側及び裏面側樹脂絶縁層１２１，１４１
を形成し、さらにこれらをそれぞれ貫通するビア導体１
２７，１４７、及びパッド１２８、接続パッド１４８、
コンデンサ接続パッド１４９をそれぞれ形成する。さら
に、不要部分を覆うようにして、ソルダーレジスト層１
２２，１４２を形成して配線基板本体１０１が完成す
る。その後は、コンデンサ接続パッド１４９に予めハン
ダペーストを塗布した上で、チップコンデンサ１６０を
裏面１０１ｃに搭載し、リフローしてチップコンデンサ
１６０の端子１６２（主に上面部１６３）とコンデンサ
接続パッド１４９とをハンダ１６９を介して接続する。
さらに、パッド１２８にハンダペーストを塗布し、ハン
ダ１６９の溶融しない温度でリフローして、バンプ１２
９を形成する。このようにして、配線基板１００が完成
する。
【００５５】この配線基板１００は、上記のようにチッ
プコンデンサ１６０を裏面１０１ｃに多数搭載している
ため、ノイズを確実に除去できる上、複数のチップコン
デンサ１６０を並列に接続しているので、搭載するコン
デンサ全体としてのインダクタンスも低減させることが
できる。しかも、各チップコンデンサ１６０について見
ると、隣り合って対向する端子１６２同士の極性が異な
り、流れる電流の向きが逆向きになる。このため、イン
ダクタンスをさらに減少させることができ、より一層、
低インダクタンスでＩＣチップ１０とコンデンサ１６０
とを接続することができる。
プコンデンサ１６０を裏面１０１ｃに多数搭載している
ため、ノイズを確実に除去できる上、複数のチップコン
デンサ１６０を並列に接続しているので、搭載するコン
デンサ全体としてのインダクタンスも低減させることが
できる。しかも、各チップコンデンサ１６０について見
ると、隣り合って対向する端子１６２同士の極性が異な
り、流れる電流の向きが逆向きになる。このため、イン
ダクタンスをさらに減少させることができ、より一層、
低インダクタンスでＩＣチップ１０とコンデンサ１６０
とを接続することができる。
【００５６】また、チップコンデンサ１６０の端子１６
２には、上面部１６３ｂ，１６３ｃを形成しているの
で、配線基板本体１０１の裏面１０１ｃ側に形成したコ
ンデンサ接続パッド１４９と端子１６２（上面部１６３
ｂ，１６３ｃ）との接続が容易になる。しかも、変換導
体層として、第１変換導体層１４６ｐと第２変換導体層
１４６ｇとを同じ層間１５２に形成しているので、樹脂
絶縁層の数を減らすことができている。従って、コスト
ダウンを図ることができる。
２には、上面部１６３ｂ，１６３ｃを形成しているの
で、配線基板本体１０１の裏面１０１ｃ側に形成したコ
ンデンサ接続パッド１４９と端子１６２（上面部１６３
ｂ，１６３ｃ）との接続が容易になる。しかも、変換導
体層として、第１変換導体層１４６ｐと第２変換導体層
１４６ｇとを同じ層間１５２に形成しているので、樹脂
絶縁層の数を減らすことができている。従って、コスト
ダウンを図ることができる。
【００５７】（変形形態１）上記実施形態における変換
導体層１４６は、図４等に示すように、若干ジグザグに
蛇行しているが、大略まっすぐな帯状の第１，第２変換
導体層１４６ｐ，１４６ｇが交互に並んだストライプ状
パターンとしたが、他のストライプ状パターンによって
も良い。
導体層１４６は、図４等に示すように、若干ジグザグに
蛇行しているが、大略まっすぐな帯状の第１，第２変換
導体層１４６ｐ，１４６ｇが交互に並んだストライプ状
パターンとしたが、他のストライプ状パターンによって
も良い。
【００５８】例えば、図８に、本変形形態１の第１，第
２変換導体層２４６ｐ，２４６ｇと、チップコンデンサ
１６０の端子１６２の上面部１６３ｂ，１６３ｃとの関
係を示す。この変形形態では、図８から容易に理解でき
るように、第１，第２変換導体層２４６ｐ，２４６ｇが
それぞれジグザグ帯状にされ、しかも、第１，第２変換
導体層２４６ｐ，２４６ｇが交互に並んだストライプ状
パターンとされている。変換導体層２４６をこのような
パターンとしても、実施形態１と同じく、チップコンデ
ンサ１６０の上面部１６３ｂ，１６３ｃが、それぞれ第
１，第２変換導体層２４６ｐ，２４６ｇの下方（裏面
側）に位置しており、実施形態１と同様、ごく短いビア
導体１４７及びコンデンサ接続パッド１４９で互いに接
続することができる。また、この変換導体層２４６の主
面側においても、スルーホール導体１１３と容易に接続
することができる（図１参照）。従って、変換導体層２
４６によっても、チップコンデンサ１６０とバンプ１２
９（ＩＣチップ１０の接続端子１２）とを、容易に接続
することができる。
２変換導体層２４６ｐ，２４６ｇと、チップコンデンサ
１６０の端子１６２の上面部１６３ｂ，１６３ｃとの関
係を示す。この変形形態では、図８から容易に理解でき
るように、第１，第２変換導体層２４６ｐ，２４６ｇが
それぞれジグザグ帯状にされ、しかも、第１，第２変換
導体層２４６ｐ，２４６ｇが交互に並んだストライプ状
パターンとされている。変換導体層２４６をこのような
パターンとしても、実施形態１と同じく、チップコンデ
ンサ１６０の上面部１６３ｂ，１６３ｃが、それぞれ第
１，第２変換導体層２４６ｐ，２４６ｇの下方（裏面
側）に位置しており、実施形態１と同様、ごく短いビア
導体１４７及びコンデンサ接続パッド１４９で互いに接
続することができる。また、この変換導体層２４６の主
面側においても、スルーホール導体１１３と容易に接続
することができる（図１参照）。従って、変換導体層２
４６によっても、チップコンデンサ１６０とバンプ１２
９（ＩＣチップ１０の接続端子１２）とを、容易に接続
することができる。
【００５９】（変形形態２）また、上記実施形態及び変
形形態１では、チップコンデンサ１６０の４つ側面１６
１ｓ１〜１６１ｓ４のうち、第１側面１６１ｓ１と第３
側面１６１ｓ３に端子１６２が形成されたものを使用し
たが、他の形態のチップコンデンサを用いることもでき
る。例えば、図９に示すように、本変形形態２で使用す
るチップコンデンサ３６０は、前記実施形態１のチップ
コンデンサ１６０と同じく、その第１側面３６１ｓ１と
第３側面３６１ｓ３に端子３６２ｂ，３６２ｃ（上面部
３６３ｂ，３６３ｃ）が形成されている他、さらに、第
２側面３６１ｓ２と第４側面３６１ｓ４にも、それぞれ
端子３６２（上面部３６３ｂｓ，３６３ｃｓ）が形成さ
れている。
形形態１では、チップコンデンサ１６０の４つ側面１６
１ｓ１〜１６１ｓ４のうち、第１側面１６１ｓ１と第３
側面１６１ｓ３に端子１６２が形成されたものを使用し
たが、他の形態のチップコンデンサを用いることもでき
る。例えば、図９に示すように、本変形形態２で使用す
るチップコンデンサ３６０は、前記実施形態１のチップ
コンデンサ１６０と同じく、その第１側面３６１ｓ１と
第３側面３６１ｓ３に端子３６２ｂ，３６２ｃ（上面部
３６３ｂ，３６３ｃ）が形成されている他、さらに、第
２側面３６１ｓ２と第４側面３６１ｓ４にも、それぞれ
端子３６２（上面部３６３ｂｓ，３６３ｃｓ）が形成さ
れている。
【００６０】このようなチップコンデンサ３６０を用い
た場合にも、この図９に示すように、ジグザグ帯状の第
１，第２変換導体層３４６ｐ，３４６ｇを交互に並んだ
ストライプ状に形成することにより、各上面部３６３
ｂ，３６３ｃ（３６３ｂｓ，３６３ｃｓを含む）を、そ
れぞれ第１，第２変換導体層３４６ｐ，３４６ｇの下方
に位置させることができ、実施形態１と同様、ごく短い
ビア導体１４７で互いに接続することができる。また、
この変換導体層３４６の主面側においても、スルーホー
ル導体１１３と容易に接続することができる（図１参
照）。従って、変換導体層３４６により、チップコンデ
ンサ３６０とバンプ１２９（ＩＣチップ１０の接続端子
１２）とを、容易に接続することができる。
た場合にも、この図９に示すように、ジグザグ帯状の第
１，第２変換導体層３４６ｐ，３４６ｇを交互に並んだ
ストライプ状に形成することにより、各上面部３６３
ｂ，３６３ｃ（３６３ｂｓ，３６３ｃｓを含む）を、そ
れぞれ第１，第２変換導体層３４６ｐ，３４６ｇの下方
に位置させることができ、実施形態１と同様、ごく短い
ビア導体１４７で互いに接続することができる。また、
この変換導体層３４６の主面側においても、スルーホー
ル導体１１３と容易に接続することができる（図１参
照）。従って、変換導体層３４６により、チップコンデ
ンサ３６０とバンプ１２９（ＩＣチップ１０の接続端子
１２）とを、容易に接続することができる。
【００６１】（変形形態３）さらに、上記変形形態２に
おけるチップコンデンサ３６０を用いて、第１，第２変
換導体層を他のストライプ状パターンとすることもでき
る。例えば、図１０に、本変形形態３の第１，第２変換
導体層４４６ｐ，４４６ｇと、チップコンデンサ３６０
の端子３６２の上面部３６３ｂ，３６３ｃとの関係を示
す。この変形形態３では、図１０から容易に理解できる
ように、第１，第２変換導体層４４６ｐ，４４６ｇがそ
れぞれほぼまっすぐな帯状で、しかも交互に並んだスト
ライプ形状とされている。また、変形形態２と同じく、
各上面部３６３ｂ，３６３ｃが、それぞれ第１，第２変
換導体層４４６ｐ，４４６ｇの下方に位置しており、変
形形態２と同様、ごく短いビア導体１４７で互いに接続
することができる。また、この変換導体層４４６の主面
側においても、スルーホール導体１１３と容易に接続す
ることができる（図１参照）。従って、変換導体層４４
６によっても、チップコンデンサ３６０とバンプ１２９
（ＩＣチップ１０の接続端子１２）とを、容易に接続す
ることができる。
おけるチップコンデンサ３６０を用いて、第１，第２変
換導体層を他のストライプ状パターンとすることもでき
る。例えば、図１０に、本変形形態３の第１，第２変換
導体層４４６ｐ，４４６ｇと、チップコンデンサ３６０
の端子３６２の上面部３６３ｂ，３６３ｃとの関係を示
す。この変形形態３では、図１０から容易に理解できる
ように、第１，第２変換導体層４４６ｐ，４４６ｇがそ
れぞれほぼまっすぐな帯状で、しかも交互に並んだスト
ライプ形状とされている。また、変形形態２と同じく、
各上面部３６３ｂ，３６３ｃが、それぞれ第１，第２変
換導体層４４６ｐ，４４６ｇの下方に位置しており、変
形形態２と同様、ごく短いビア導体１４７で互いに接続
することができる。また、この変換導体層４４６の主面
側においても、スルーホール導体１１３と容易に接続す
ることができる（図１参照）。従って、変換導体層４４
６によっても、チップコンデンサ３６０とバンプ１２９
（ＩＣチップ１０の接続端子１２）とを、容易に接続す
ることができる。
【００６２】（変形形態４）上記実施形態及び変形形態
１〜３においては、チップコンデンサの端子１６２，３
６２は、いずれも側面に形成され、上面に回り込んで形
成された上面部１６３，３６３を有する形態であった。
しかし、本件発明に使用できるチップコンデンサとして
は、チップコンデンサの上面に端子が形成されて、上方
（主面側）から接続できるものであれば良く、上面にバ
ンプ状に端子が形成されたものでも良い。例えば、図１
１に示すように、本変形形態４で使用するチップコンデ
ンサ５６０は、前記実施形態のチップコンデンサ１６０
等とは異なり、その上面５６０ｕ（チップコンデンサ本
体の上面５６１ｕ）に、縦横格子状に端子５６３が並ん
でいる。しかも、＋の電源電位に接続する第１端子５６
３ｂと接地電位に接続する第２端子５６３ｃとが、交互
に並ぶように配置されている。このようなチップコンデ
ンサ５６０を用いた場合にも、この図１１に示すよう
に、直線帯状の第１，第２変換導体層５４６ｐ，５４６
ｇが交互に並んだストライプ形成とすることにより、各
端子５６３ｂ，５６３ｃを、それぞれ第１，第２変換導
体層５４６ｐ，５４６ｇの下方に位置させることがで
き、上記実施形態１等と同様、ごく短いビア導体１４７
で互いに接続することができる。また、この変換導体層
５４６の主面側においても、スルーホール導体１１３と
容易に接続することができる（図１参照）。従って、変
換導体層５４６によっても、チップコンデンサ５６０と
バンプ１２９（ＩＣチップ１０の接続端子１２）とを、
容易に接続することができる。
１〜３においては、チップコンデンサの端子１６２，３
６２は、いずれも側面に形成され、上面に回り込んで形
成された上面部１６３，３６３を有する形態であった。
しかし、本件発明に使用できるチップコンデンサとして
は、チップコンデンサの上面に端子が形成されて、上方
（主面側）から接続できるものであれば良く、上面にバ
ンプ状に端子が形成されたものでも良い。例えば、図１
１に示すように、本変形形態４で使用するチップコンデ
ンサ５６０は、前記実施形態のチップコンデンサ１６０
等とは異なり、その上面５６０ｕ（チップコンデンサ本
体の上面５６１ｕ）に、縦横格子状に端子５６３が並ん
でいる。しかも、＋の電源電位に接続する第１端子５６
３ｂと接地電位に接続する第２端子５６３ｃとが、交互
に並ぶように配置されている。このようなチップコンデ
ンサ５６０を用いた場合にも、この図１１に示すよう
に、直線帯状の第１，第２変換導体層５４６ｐ，５４６
ｇが交互に並んだストライプ形成とすることにより、各
端子５６３ｂ，５６３ｃを、それぞれ第１，第２変換導
体層５４６ｐ，５４６ｇの下方に位置させることがで
き、上記実施形態１等と同様、ごく短いビア導体１４７
で互いに接続することができる。また、この変換導体層
５４６の主面側においても、スルーホール導体１１３と
容易に接続することができる（図１参照）。従って、変
換導体層５４６によっても、チップコンデンサ５６０と
バンプ１２９（ＩＣチップ１０の接続端子１２）とを、
容易に接続することができる。
【００６３】（変形形態５）さらに、上記変形形態４に
おけるチップコンデンサ５６０を用いて、第１，第２変
換導体層を他のストライプ状パターンとすることもでき
る。例えば、図１２に、本変形形態４の第１，第２変換
導体層６４６ｐ，６４６ｇと、チップコンデンサ５６０
の端子５６３ｂ，５６３ｃとの関係を示す。この変形形
態５では、図１２から容易に理解できるように、第１，
第２変換導体層６４６ｐ，６４６ｇは、それぞれジグザ
グ帯状で、しかも交互に並んだストライプ状パターンと
されている。また、変形形態４と同じく、各端子５６３
ｂ，５６３ｃが、それぞれ第１，第２変換導体層６４６
ｐ，６４６ｇの下方に位置しており、変形形態４と同
様、ごく短いビア導体１４７で互いに接続することがで
きる。また、この変換導体層６４６の主面側において
も、スルーホール導体１１３と容易に接続することがで
きる（図１参照）。従って、変換導体層６４６によって
も、チップコンデンサ５６０とバンプ１２９（ＩＣチッ
プ１０の接続端子１２）とを、容易に接続することがで
きる。
おけるチップコンデンサ５６０を用いて、第１，第２変
換導体層を他のストライプ状パターンとすることもでき
る。例えば、図１２に、本変形形態４の第１，第２変換
導体層６４６ｐ，６４６ｇと、チップコンデンサ５６０
の端子５６３ｂ，５６３ｃとの関係を示す。この変形形
態５では、図１２から容易に理解できるように、第１，
第２変換導体層６４６ｐ，６４６ｇは、それぞれジグザ
グ帯状で、しかも交互に並んだストライプ状パターンと
されている。また、変形形態４と同じく、各端子５６３
ｂ，５６３ｃが、それぞれ第１，第２変換導体層６４６
ｐ，６４６ｇの下方に位置しており、変形形態４と同
様、ごく短いビア導体１４７で互いに接続することがで
きる。また、この変換導体層６４６の主面側において
も、スルーホール導体１１３と容易に接続することがで
きる（図１参照）。従って、変換導体層６４６によって
も、チップコンデンサ５６０とバンプ１２９（ＩＣチッ
プ１０の接続端子１２）とを、容易に接続することがで
きる。
【００６４】（実施形態２）次いで本発明の第２の実施
形態について、図１３〜図１５を参照しつつ説明する。
本実施形態の配線基板８００は、実施形態１にかかる配
線基板１００とほぼ同様の構造を有している。但し、実
施形態１の配線基板１００においては、ストライプ状パ
ターンにされた変換導体層１４６（第１，第２変換導体
層１４６ｐ，１４６ｇ）が、コア基板本体１１１と裏面
側樹脂絶縁層１４１との層間１５２の形成されている。
これに対し、本実施形態２では、変換導体層１４６とほ
ぼ同形状の変換導体層８４９（第１，第２変換導体層８
４９ｐ，８４９ｇ）が、裏面側樹脂絶縁層８４１の裏面
８４１ｃ、つまり、裏面側樹脂絶縁層８４１とソルダー
レジスト層８４２との層間８５４に形成されている点で
異なる。従って、異なる部分を中心に説明し、同様な部
分は省略または簡略化して説明する。
形態について、図１３〜図１５を参照しつつ説明する。
本実施形態の配線基板８００は、実施形態１にかかる配
線基板１００とほぼ同様の構造を有している。但し、実
施形態１の配線基板１００においては、ストライプ状パ
ターンにされた変換導体層１４６（第１，第２変換導体
層１４６ｐ，１４６ｇ）が、コア基板本体１１１と裏面
側樹脂絶縁層１４１との層間１５２の形成されている。
これに対し、本実施形態２では、変換導体層１４６とほ
ぼ同形状の変換導体層８４９（第１，第２変換導体層８
４９ｐ，８４９ｇ）が、裏面側樹脂絶縁層８４１の裏面
８４１ｃ、つまり、裏面側樹脂絶縁層８４１とソルダー
レジスト層８４２との層間８５４に形成されている点で
異なる。従って、異なる部分を中心に説明し、同様な部
分は省略または簡略化して説明する。
【００６５】図１３、図１４に示す配線基板８００は、
配線基板本体８０１とこの裏面８０１ｃ側に搭載された
実施形態１と同様なチップコンデンサ１６０とからな
る。配線基板８０１は、実施形態１と同じく、コア基板
８１０と、その上下にそれぞれ積層された主面側樹脂絶
縁層８２１及びソルダーレジスト層８２２、裏面側樹脂
絶縁層８４１及びソルダーレジスト層８４２を有する。
配線基板本体８０１の主面８０１ｂの中央部には、バン
プ８２９が多数形成され、破線で示すＩＣチップ１０の
下面１１に多数形成された接続端子１２とそれぞれフリ
ップチップ接続可能とされている。また、図中裏面８０
１ｃでは、その略中央部分にコンデンサ接続パッド８４
９が多数形成され、これにハンダ８６９を用いてチップ
コンデンサ１６０が多数搭載されている。さらに裏面８
０１ｃの周縁部分には、接続パッド８４８が形成されて
いる。
配線基板本体８０１とこの裏面８０１ｃ側に搭載された
実施形態１と同様なチップコンデンサ１６０とからな
る。配線基板８０１は、実施形態１と同じく、コア基板
８１０と、その上下にそれぞれ積層された主面側樹脂絶
縁層８２１及びソルダーレジスト層８２２、裏面側樹脂
絶縁層８４１及びソルダーレジスト層８４２を有する。
配線基板本体８０１の主面８０１ｂの中央部には、バン
プ８２９が多数形成され、破線で示すＩＣチップ１０の
下面１１に多数形成された接続端子１２とそれぞれフリ
ップチップ接続可能とされている。また、図中裏面８０
１ｃでは、その略中央部分にコンデンサ接続パッド８４
９が多数形成され、これにハンダ８６９を用いてチップ
コンデンサ１６０が多数搭載されている。さらに裏面８
０１ｃの周縁部分には、接続パッド８４８が形成されて
いる。
【００６６】実施形態１と同じく、コア基板８１０は、
コア基板本体８１１を有し、その上面８１１ｂと下面８
１１ｃとの間には、これを貫通する多数のスルーホール
用貫通孔８１１ｈが穿孔され、この内には、公知のスル
ーホール導体８１２，８１３が形成されている。また、
バンプ８２９は、ソルダーレジスト層８２２に開口する
パッド８２８、及び主面側樹脂絶縁層８２１を貫通する
ビア導体８２７を通じて、コア基板本体８１１の上面８
１１ｂ（コア基板本体８１１と主面側樹脂絶縁層８２１
との層間８５１）に形成された配線層８２５，８２６に
接続している。
コア基板本体８１１を有し、その上面８１１ｂと下面８
１１ｃとの間には、これを貫通する多数のスルーホール
用貫通孔８１１ｈが穿孔され、この内には、公知のスル
ーホール導体８１２，８１３が形成されている。また、
バンプ８２９は、ソルダーレジスト層８２２に開口する
パッド８２８、及び主面側樹脂絶縁層８２１を貫通する
ビア導体８２７を通じて、コア基板本体８１１の上面８
１１ｂ（コア基板本体８１１と主面側樹脂絶縁層８２１
との層間８５１）に形成された配線層８２５，８２６に
接続している。
【００６７】具体的には、概略周縁部分に位置するバン
プ８２９は、パッド８２８、ビア導体８２７を通じて配
線層８２５に接続し、それぞれ周縁側（図１３，図１４
中、右または左方向）にファンアウトして周縁部分に位
置するスルーホール導体８１２に接続する。さらに、裏
面８１１ｃ（層間８５２）に形成された配線層８４５、
裏面側樹脂絶縁層８４１を貫通するビア導体８４７を通
じてソルダーレジスト層８４２から露出する接続パッド
８４８に接続している。これらは、例えば、主として信
号用配線として使用されるが、＋の電源電位及び接地電
位を供給する電源配線として用いることもある。
プ８２９は、パッド８２８、ビア導体８２７を通じて配
線層８２５に接続し、それぞれ周縁側（図１３，図１４
中、右または左方向）にファンアウトして周縁部分に位
置するスルーホール導体８１２に接続する。さらに、裏
面８１１ｃ（層間８５２）に形成された配線層８４５、
裏面側樹脂絶縁層８４１を貫通するビア導体８４７を通
じてソルダーレジスト層８４２から露出する接続パッド
８４８に接続している。これらは、例えば、主として信
号用配線として使用されるが、＋の電源電位及び接地電
位を供給する電源配線として用いることもある。
【００６８】一方、概略中央部分に位置するバンプ８２
９は、パッド８２８、ビア導体７２７を通じて、ファン
アウトすることなく層間８５１に形成された配線層８２
６で位置を調整し、あるいは複数のバンプ８２９からの
配線を纏めた上、つまり並列接続した上、中央部分に位
置するスルーホール導体８１３に接続する。ここまでは
実施形態１と同様である。さらにこのスルーホール導体
８１３は、コア基板８１１の下面８１１ｃ（層間８５
２）に形成された配線層８４６に接続し、裏面側樹脂絶
縁層８４１を貫通するビア導体８４７を通じて、裏面側
樹脂絶縁層８４１の裏面８４１ｃ（層間８５４）に形成
された変換導体層８４９に接続している。この変換導体
層８４９の一部は、ソルダーレジスト層８４２から露出
しており、この部分でチップコンデンサ１６０の端子１
６２（１６２ｂ，１６２ｃ）とハンダ８６９によって接
続する。つまり、変換導体層８４９は、バンプ８２９と
チップコンデンサ１６０の端子１６２との間に介在する
絶縁層（主面側樹脂絶縁層８２１、コア基板本体８１
１、裏面側樹脂絶縁層８４１）のうち、最も裏面側に位
置する裏面側樹脂絶縁層８４１の裏面８４１ｃに形成さ
れている。このようにして、チップコンデンサ１６０の
電極１６２（１６２ｂ，１６２ｃ）とバンプ８２９とが
接続される。
９は、パッド８２８、ビア導体７２７を通じて、ファン
アウトすることなく層間８５１に形成された配線層８２
６で位置を調整し、あるいは複数のバンプ８２９からの
配線を纏めた上、つまり並列接続した上、中央部分に位
置するスルーホール導体８１３に接続する。ここまでは
実施形態１と同様である。さらにこのスルーホール導体
８１３は、コア基板８１１の下面８１１ｃ（層間８５
２）に形成された配線層８４６に接続し、裏面側樹脂絶
縁層８４１を貫通するビア導体８４７を通じて、裏面側
樹脂絶縁層８４１の裏面８４１ｃ（層間８５４）に形成
された変換導体層８４９に接続している。この変換導体
層８４９の一部は、ソルダーレジスト層８４２から露出
しており、この部分でチップコンデンサ１６０の端子１
６２（１６２ｂ，１６２ｃ）とハンダ８６９によって接
続する。つまり、変換導体層８４９は、バンプ８２９と
チップコンデンサ１６０の端子１６２との間に介在する
絶縁層（主面側樹脂絶縁層８２１、コア基板本体８１
１、裏面側樹脂絶縁層８４１）のうち、最も裏面側に位
置する裏面側樹脂絶縁層８４１の裏面８４１ｃに形成さ
れている。このようにして、チップコンデンサ１６０の
電極１６２（１６２ｂ，１６２ｃ）とバンプ８２９とが
接続される。
【００６９】なお、図１３の左端に示すように、裏面８
０１ｃの周縁に位置する接続パッド８４８の或るもの
は、裏面側樹脂絶縁層８４１の裏面８４１ｃにおいて、
変換導体層８４９に接続しており、このような経路によ
って、＋の電源電位及び接地電位が中央部分に位置する
バンプ８２９及びチップコンデンサ１６０にそれぞれ供
給される。あるいは、接続パッド８４８、ビア導体８４
７、配線層８４５、スルーホール導体８１２、及び配線
層８２５，８２６を経由して、＋の電源電位及び接地電
位を、中央部分に位置するバンプ８２９及びチップコン
デンサ１６０に供給することもできる。
０１ｃの周縁に位置する接続パッド８４８の或るもの
は、裏面側樹脂絶縁層８４１の裏面８４１ｃにおいて、
変換導体層８４９に接続しており、このような経路によ
って、＋の電源電位及び接地電位が中央部分に位置する
バンプ８２９及びチップコンデンサ１６０にそれぞれ供
給される。あるいは、接続パッド８４８、ビア導体８４
７、配線層８４５、スルーホール導体８１２、及び配線
層８２５，８２６を経由して、＋の電源電位及び接地電
位を、中央部分に位置するバンプ８２９及びチップコン
デンサ１６０に供給することもできる。
【００７０】この変換導体層８４９は、図１５に示すよ
うに、実施形態１の変換導体層１４６とほぼ同様なパタ
ーンを有し、＋の電源電位（共通第１電位）に接続され
る第１変換導体層８４９ｐと、接地電位（共通第２電
位）に接続される第２変換導体層８４９ｇとが、ストラ
イプ状に交互に配置されたパターンとされたものであ
る。但し、変換導体層８４９は、チップコンデンサ１６
０の端子１６２（上面部１６３）の形状に合わせて接続
を容易にするため、図４に示す変換導体層１４６に比し
て、三角形状の突起部分が形成されている点で異なる。
図１５は、図１３，図１４におけるＱ−Ｑ’断面におい
て、主面側からソルダーレジスト層８４２、ハンダ８６
９を透視して（あるいは除いて）チップコンデンサ１６
０を見た図であり、変換導体層８４９とチップコンデン
サ１６０の端子１６２ｂ，１６２ｃ（上面部１６３ｂ，
１６３ｃ）との関係について示したものである。
うに、実施形態１の変換導体層１４６とほぼ同様なパタ
ーンを有し、＋の電源電位（共通第１電位）に接続され
る第１変換導体層８４９ｐと、接地電位（共通第２電
位）に接続される第２変換導体層８４９ｇとが、ストラ
イプ状に交互に配置されたパターンとされたものであ
る。但し、変換導体層８４９は、チップコンデンサ１６
０の端子１６２（上面部１６３）の形状に合わせて接続
を容易にするため、図４に示す変換導体層１４６に比し
て、三角形状の突起部分が形成されている点で異なる。
図１５は、図１３，図１４におけるＱ−Ｑ’断面におい
て、主面側からソルダーレジスト層８４２、ハンダ８６
９を透視して（あるいは除いて）チップコンデンサ１６
０を見た図であり、変換導体層８４９とチップコンデン
サ１６０の端子１６２ｂ，１６２ｃ（上面部１６３ｂ，
１６３ｃ）との関係について示したものである。
【００７１】図１５から容易に理解できるように、第１
変換導体層８４９ｐはいずれも、チップコンデンサ１６
０の端子１６２（上面部１６３）のうち、＋の電源電位
に接続される端子１６２ｂ（上面部１６３ｂ）の上方
（主面８０１ｂ側）に位置し、第２変換導体層８４９ｇ
のいずれも、接地電位に接続される端子１６２ｃ（上面
部１６３ｃ）の上方（主面８０１ｂ側）に位置してい
る。従って、第１変換導体層８４９ｐとその下方（裏面
８０１ｃ側）に位置するチップコンデンサ１６０の端子
１６２ｂ（上面部１６３ｂ）とは、ハンダ８６９で容易
に接続することができる（図１３参照）。同様に、第２
変換導体層８４９ｇとその下方に位置する端子１６２ｃ
（上面部１６３ｃ）とも、ハンダ８６９で容易に接続す
ることができる。このため、変換導体層８４９とコンデ
ンサ１６０の端子１６２（上面部１６３）との間に生じ
る抵抗やインダクタンスは特に低く抑えることができ
る。
変換導体層８４９ｐはいずれも、チップコンデンサ１６
０の端子１６２（上面部１６３）のうち、＋の電源電位
に接続される端子１６２ｂ（上面部１６３ｂ）の上方
（主面８０１ｂ側）に位置し、第２変換導体層８４９ｇ
のいずれも、接地電位に接続される端子１６２ｃ（上面
部１６３ｃ）の上方（主面８０１ｂ側）に位置してい
る。従って、第１変換導体層８４９ｐとその下方（裏面
８０１ｃ側）に位置するチップコンデンサ１６０の端子
１６２ｂ（上面部１６３ｂ）とは、ハンダ８６９で容易
に接続することができる（図１３参照）。同様に、第２
変換導体層８４９ｇとその下方に位置する端子１６２ｃ
（上面部１６３ｃ）とも、ハンダ８６９で容易に接続す
ることができる。このため、変換導体層８４９とコンデ
ンサ１６０の端子１６２（上面部１６３）との間に生じ
る抵抗やインダクタンスは特に低く抑えることができ
る。
【００７２】なお、変換導体層８４９とそれより主面側
に位置するビア導体８４７との接続関係については、図
５を参照して実施形態１において変換導体層１４６とス
ルーホール導体１１３の関係について説明したのと同様
である。即ち、図５から容易に理解できるように、本実
施形態２でも、ビア導体８４７ｐ，８４７ｇは、ちょう
ど端子８６２ｂ，８６２ｃ（上面部８６３ｂ，８６３
ｃ）の上方（主面８０１ｂ側）でそれぞれ第１，第２変
換導体層８４９ｐ，８４９ｇに接続するものがある。な
お、一部では上面部８６３ｂ，８６３ｃの上方で接続し
ない部位もある。図５におけるＸ−Ｘ’断面は、図１３
に示す断面図に相当する。また、図５では、変換導体層
の形状として実施形態１の変換導体層１４６の形態を示
したので、図１５に示す変換導体層８４９の形態と若干
異なるように表現されている。
に位置するビア導体８４７との接続関係については、図
５を参照して実施形態１において変換導体層１４６とス
ルーホール導体１１３の関係について説明したのと同様
である。即ち、図５から容易に理解できるように、本実
施形態２でも、ビア導体８４７ｐ，８４７ｇは、ちょう
ど端子８６２ｂ，８６２ｃ（上面部８６３ｂ，８６３
ｃ）の上方（主面８０１ｂ側）でそれぞれ第１，第２変
換導体層８４９ｐ，８４９ｇに接続するものがある。な
お、一部では上面部８６３ｂ，８６３ｃの上方で接続し
ない部位もある。図５におけるＸ−Ｘ’断面は、図１３
に示す断面図に相当する。また、図５では、変換導体層
の形状として実施形態１の変換導体層１４６の形態を示
したので、図１５に示す変換導体層８４９の形態と若干
異なるように表現されている。
【００７３】さらにそのほか、チップコンデンサ１６０
内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け
渡す第１変換導体層８４９ｐの間の部分、具体的には、
チップコンデンサ１６０を平面視縦長に見たときの中心
線上で、中間接続ビア導体８４７ｐｍが、第１変換導体
層８４９ｐに接続している。また同様に、チップコンデ
ンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の
間を架け渡す第２変換導体層８４９ｇの間の部分、具体
的には、チップコンデンサ１６０を平面視縦長に見たと
きの中心線上でも、中間接続ビア導体８４７ｇｍが、第
２変換導体層８４９ｇに接続している（図５参照）。
内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け
渡す第１変換導体層８４９ｐの間の部分、具体的には、
チップコンデンサ１６０を平面視縦長に見たときの中心
線上で、中間接続ビア導体８４７ｐｍが、第１変換導体
層８４９ｐに接続している。また同様に、チップコンデ
ンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の
間を架け渡す第２変換導体層８４９ｇの間の部分、具体
的には、チップコンデンサ１６０を平面視縦長に見たと
きの中心線上でも、中間接続ビア導体８４７ｇｍが、第
２変換導体層８４９ｇに接続している（図５参照）。
【００７４】このように、第１変換導体層８４９ｐ及び
第２変換導体層８４９ｇをストライプ状に交互に配置し
ているので、バンプ８２９からパッド８２８、ビア導体
８２７、配線層８２６、スルーホール導体８１３、配線
層８４６、ビア導体８４７を通じて変換導体層８４９に
接続するにあたり、短い配線層８２６によってその位置
を調整すれば足りるので接続が容易である。このため、
これらを通じて、バンプ８２９に＋の電源電位及び接地
電位のいずれをも容易に引き出すことができるととも
に、チップコンデンサ１６０と短い距離で接続すること
ができる。しかも、第１，第２変換導体層８４９ｐ，８
４９ｇはいずれも、裏面側樹脂絶縁層８４１の裏面８４
１ｃに形成されているので、２層のベタ状（平板状）の
変換導体層を用いた場合に比して、必要となる層間の数
が少なくなるから、配線基板本体８０１における樹脂絶
縁層を１層分少なくできる。
第２変換導体層８４９ｇをストライプ状に交互に配置し
ているので、バンプ８２９からパッド８２８、ビア導体
８２７、配線層８２６、スルーホール導体８１３、配線
層８４６、ビア導体８４７を通じて変換導体層８４９に
接続するにあたり、短い配線層８２６によってその位置
を調整すれば足りるので接続が容易である。このため、
これらを通じて、バンプ８２９に＋の電源電位及び接地
電位のいずれをも容易に引き出すことができるととも
に、チップコンデンサ１６０と短い距離で接続すること
ができる。しかも、第１，第２変換導体層８４９ｐ，８
４９ｇはいずれも、裏面側樹脂絶縁層８４１の裏面８４
１ｃに形成されているので、２層のベタ状（平板状）の
変換導体層を用いた場合に比して、必要となる層間の数
が少なくなるから、配線基板本体８０１における樹脂絶
縁層を１層分少なくできる。
【００７５】さらに、この配線基板８００において、チ
ップコンデンサ１６０を充放電させる場合に変換導体層
８４９を流れる電流についても、図７を参照して実施形
態１において説明したのと同様である。即ち、この配線
基板８００において、チップコンデンサ１６０を放電さ
せる場合を考えると、図７において一点鎖線で囲む逆向
き電流部分４１においては、第１変換導体層８４９ｐを
流れる電流の向きと第２変換導体層８４９ｇを流れる電
流の向きとが逆向きになる。従って、この部分では相互
インダクタンスが負となり、この部分でのインダクタン
スを抑制できるから、変換導体層８４９、さらには、配
線基板８００（配線基板本体８０１）全体に生じるイン
ダクタンスをより低減することができることが判る。
ップコンデンサ１６０を充放電させる場合に変換導体層
８４９を流れる電流についても、図７を参照して実施形
態１において説明したのと同様である。即ち、この配線
基板８００において、チップコンデンサ１６０を放電さ
せる場合を考えると、図７において一点鎖線で囲む逆向
き電流部分４１においては、第１変換導体層８４９ｐを
流れる電流の向きと第２変換導体層８４９ｇを流れる電
流の向きとが逆向きになる。従って、この部分では相互
インダクタンスが負となり、この部分でのインダクタン
スを抑制できるから、変換導体層８４９、さらには、配
線基板８００（配線基板本体８０１）全体に生じるイン
ダクタンスをより低減することができることが判る。
【００７６】さらに、本実施形態では、図１３及び図１
４から容易に理解できるように、主面側から変換導体層
８４９に接続するビア導体８４７の数の方が、さらには
これらに接続するバンプ８２９の数の方が、裏面側から
変換層体層８４９に接続するチップコンデンサ１６０の
端子１６２の数よりも多い。しかも、層間１５２に変換
導体層１４６を設けた実施形態１の配線基板１００の場
合よりも、変換導体層８４９が裏面側、つまりチップコ
ンデンサ１６０側に位置している。従って、変換導体層
８４９を最もチップコンデンサ１６０に近い裏面側樹脂
絶縁層８４１の裏面に設けたことにより、変換導体層を
層間１５１や１５２に設けた場合に比して、特にチップ
コンデンサ１６０とバンプ８２９との間に生じる抵抗や
インダクタンスを低く抑えることができる。なお、本実
施形態２の配線基板８００の製造方法は、実施形態１の
配線基板１００と同じく、公知のビルドアップ製法によ
って形成すればよいので説明を省略する。
４から容易に理解できるように、主面側から変換導体層
８４９に接続するビア導体８４７の数の方が、さらには
これらに接続するバンプ８２９の数の方が、裏面側から
変換層体層８４９に接続するチップコンデンサ１６０の
端子１６２の数よりも多い。しかも、層間１５２に変換
導体層１４６を設けた実施形態１の配線基板１００の場
合よりも、変換導体層８４９が裏面側、つまりチップコ
ンデンサ１６０側に位置している。従って、変換導体層
８４９を最もチップコンデンサ１６０に近い裏面側樹脂
絶縁層８４１の裏面に設けたことにより、変換導体層を
層間１５１や１５２に設けた場合に比して、特にチップ
コンデンサ１６０とバンプ８２９との間に生じる抵抗や
インダクタンスを低く抑えることができる。なお、本実
施形態２の配線基板８００の製造方法は、実施形態１の
配線基板１００と同じく、公知のビルドアップ製法によ
って形成すればよいので説明を省略する。
【００７７】この配線基板８００においても、上記のよ
うにチップコンデンサ１６０を裏面８０１ｃ側に多数搭
載しているため、ノイズを確実に除去できる上、複数の
チップコンデンサ１６０を並列に接続しているので、搭
載するコンデンサ全体としてのインダクタンスも低減さ
せることができる。しかも、各チップコンデンサ１６０
について見ると、隣り合って対向する端子１６２同士の
極性が異なり、流れる電流の向きが逆向きになる。この
ため、インダクタンスをさらに減少させることができ、
より一層、低インダクタンスでＩＣチップ１０とコンデ
ンサ１６０とを接続することができる。
うにチップコンデンサ１６０を裏面８０１ｃ側に多数搭
載しているため、ノイズを確実に除去できる上、複数の
チップコンデンサ１６０を並列に接続しているので、搭
載するコンデンサ全体としてのインダクタンスも低減さ
せることができる。しかも、各チップコンデンサ１６０
について見ると、隣り合って対向する端子１６２同士の
極性が異なり、流れる電流の向きが逆向きになる。この
ため、インダクタンスをさらに減少させることができ、
より一層、低インダクタンスでＩＣチップ１０とコンデ
ンサ１６０とを接続することができる。
【００７８】また、チップコンデンサ１６０の端子１６
２には、上面部１６３ｂ，１６３ｃを形成しているの
で、変換導体層８４９と端子１６２（上面部１６３ｂ，
１６３ｃ）との接続が容易になる。しかも、変換導体層
として、第１変換導体層８４９ｐと第２変換導体層８４
９ｇとを同じ裏面側樹脂絶縁層８４１の裏面８４１ｃ
（層間８５２）に形成しているので、樹脂絶縁層の数を
減らすことができている。従って、コストダウンを図る
ことができる。
２には、上面部１６３ｂ，１６３ｃを形成しているの
で、変換導体層８４９と端子１６２（上面部１６３ｂ，
１６３ｃ）との接続が容易になる。しかも、変換導体層
として、第１変換導体層８４９ｐと第２変換導体層８４
９ｇとを同じ裏面側樹脂絶縁層８４１の裏面８４１ｃ
（層間８５２）に形成しているので、樹脂絶縁層の数を
減らすことができている。従って、コストダウンを図る
ことができる。
【００７９】（実施形態３）次に、本発明の第３の実施
形態について、図１６を参照しつつ説明する。本実施形
態の配線基板９００は、実施形態１及び変形形態１〜５
にかかる配線基板１００と比較して、コンデンサ接続パ
ッドとバンプ（主面側接続端子）とを結ぶ配線について
は、ほぼ同様の構造を有している。但し、実施形態１及
び変形形態１〜５では、配線基板の裏面にコンデンサ接
続パッドを形成し、このコンデンサ接続パッドにチップ
コンデンサを搭載した。これに対し、本実施形態３で
は、裏面側に開口する凹部を形成するように凹部の壁面
を構成する凹周囲部を絶縁層より裏面側に形成し、凹部
の底面にコンデンサ接続パッドを形成し、チップコンデ
ンサを凹部内に搭載する。
形態について、図１６を参照しつつ説明する。本実施形
態の配線基板９００は、実施形態１及び変形形態１〜５
にかかる配線基板１００と比較して、コンデンサ接続パ
ッドとバンプ（主面側接続端子）とを結ぶ配線について
は、ほぼ同様の構造を有している。但し、実施形態１及
び変形形態１〜５では、配線基板の裏面にコンデンサ接
続パッドを形成し、このコンデンサ接続パッドにチップ
コンデンサを搭載した。これに対し、本実施形態３で
は、裏面側に開口する凹部を形成するように凹部の壁面
を構成する凹周囲部を絶縁層より裏面側に形成し、凹部
の底面にコンデンサ接続パッドを形成し、チップコンデ
ンサを凹部内に搭載する。
【００８０】具体的には、本発明の配線基板９００は、
図１６に示すように、配線基板本体９０１とチップコン
デンサ１６０とによって構成されている。チップコンデ
ンサ１６０については、実施形態１と同様であるので説
明を割愛し、ここでは配線基板本体９０１を中心に説明
する。配線基板本体９０１は、裏面９０１ｃ側に開口す
る凹部９６５が形成されたコア基板９６０と、この主面
９６０ｂ上に積層された主面側樹脂絶縁層９３０，１２
１、変換導体層９４６、及び配線層１２５，１２６とを
有する。また、チップコンデンサ１６０は、チップコン
デンサの上面１６０ｕ（第１面）が凹部９６５の底面９
６５ｂに対向するように、凹部９６５内に配置されてい
る。
図１６に示すように、配線基板本体９０１とチップコン
デンサ１６０とによって構成されている。チップコンデ
ンサ１６０については、実施形態１と同様であるので説
明を割愛し、ここでは配線基板本体９０１を中心に説明
する。配線基板本体９０１は、裏面９０１ｃ側に開口す
る凹部９６５が形成されたコア基板９６０と、この主面
９６０ｂ上に積層された主面側樹脂絶縁層９３０，１２
１、変換導体層９４６、及び配線層１２５，１２６とを
有する。また、チップコンデンサ１６０は、チップコン
デンサの上面１６０ｕ（第１面）が凹部９６５の底面９
６５ｂに対向するように、凹部９６５内に配置されてい
る。
【００８１】配線基板９００のうちコア基板９６０は、
比較的肉薄の第１コア部９１０と比較的肉厚の第２コア
部９２０とによって形成される。第１コア部９１０は、
３１ｍｍ×３１ｍｍの矩形で厚さ２００μｍのガラス−
エポキシ樹脂からなり、図１７に示すように、その中央
付近には第１コア部９１０の厚さ方向に貫通する直径約
１００μｍのスルーホール９１１が複数形成されてい
る。さらに、各スルーホール９１１の内側には、銅製の
スルーホール導体９１２が形成され、さらにその内側に
は充填樹脂９１３が充填されている。第２コア部９２０
（図１６参照）は、３１ｍｍ×３１ｍｍの矩形で厚さ８
００μｍのガラス−エポキシ樹脂からなり、その中央付
近には凹部９６５が形成されている。凹部９６５は平面
視１５ｍｍ×１５ｍｍの正方形である。
比較的肉薄の第１コア部９１０と比較的肉厚の第２コア
部９２０とによって形成される。第１コア部９１０は、
３１ｍｍ×３１ｍｍの矩形で厚さ２００μｍのガラス−
エポキシ樹脂からなり、図１７に示すように、その中央
付近には第１コア部９１０の厚さ方向に貫通する直径約
１００μｍのスルーホール９１１が複数形成されてい
る。さらに、各スルーホール９１１の内側には、銅製の
スルーホール導体９１２が形成され、さらにその内側に
は充填樹脂９１３が充填されている。第２コア部９２０
（図１６参照）は、３１ｍｍ×３１ｍｍの矩形で厚さ８
００μｍのガラス−エポキシ樹脂からなり、その中央付
近には凹部９６５が形成されている。凹部９６５は平面
視１５ｍｍ×１５ｍｍの正方形である。
【００８２】第１コア部９１０と第２コア部９２０と
は、厚さ約６０μｍの接着層９６８を介して貼り合わさ
れることにより積層され、コア基板９６０を形成してい
る。図１６の左右に示すように、コア基板９６０のうち
凹部９６５の周囲（凹周囲部９７０）には、その厚さ方
向に貫通する直径約１００μｍのスルーホール９６１が
形成されている。さらに、図１６に拡大して示すよう
に、各スルーホール９６１の内側には、銅製のスルーホ
ール導体９６２が形成され、さらにその内側には充填樹
脂９６３が充填されている。さらに、コア基板９６０の
コア裏面９６０ｃには、スルーホール導体９６２と接続
するパッド９２８とソルダーレジスト層９６７が形成さ
れている。また、凹部９６５の底面９６５ｂには、実施
形態１のコンデンサ接続パッド１４９と同様のコンデン
サ接続パッド９４９とエポキシ系樹脂からなるソルダー
レジスト層９６６トが形成されている。コンデンサ接続
パッド９４９はスルーホール導体９１２と接続してい
る。
は、厚さ約６０μｍの接着層９６８を介して貼り合わさ
れることにより積層され、コア基板９６０を形成してい
る。図１６の左右に示すように、コア基板９６０のうち
凹部９６５の周囲（凹周囲部９７０）には、その厚さ方
向に貫通する直径約１００μｍのスルーホール９６１が
形成されている。さらに、図１６に拡大して示すよう
に、各スルーホール９６１の内側には、銅製のスルーホ
ール導体９６２が形成され、さらにその内側には充填樹
脂９６３が充填されている。さらに、コア基板９６０の
コア裏面９６０ｃには、スルーホール導体９６２と接続
するパッド９２８とソルダーレジスト層９６７が形成さ
れている。また、凹部９６５の底面９６５ｂには、実施
形態１のコンデンサ接続パッド１４９と同様のコンデン
サ接続パッド９４９とエポキシ系樹脂からなるソルダー
レジスト層９６６トが形成されている。コンデンサ接続
パッド９４９はスルーホール導体９１２と接続してい
る。
【００８３】コア基板９６０のコア主面９６０ｂ上に
は、実施形態１の変換導体層１４６と同様のパターンの
変換導体層９４６と、実施形態１の配線層１４５と同様
のパターンの配線層９４５が形成されている。変換導体
層９４６はスルーホール導体９１２と接続し、配線層９
４５はスルーホール導体９６２と接続している。コア基
板９６０のコア主面９６０ｂ、変換導体層９４６、及び
配線層９４５上には、エポキシ系樹脂からなる厚さ約３
０μｍの主面側樹脂絶縁層９３０が形成されている。さ
らに、主面側樹脂絶縁層９３０には、実施形態１と同様
に、変換導体層９４６上の所定の位置に主面側樹脂絶縁
層９３０の厚さ方向に貫通するビア導体９３３と、配線
層９４５上の所定の位置に主面側樹脂絶縁層９３０の厚
さ方向に貫通するビア導体９３２とが形成されている。
さらに、主面側樹脂絶縁層９３０上には、実施形態１と
同様の配線層１２５，１２６が形成されている。配線層
１２５はビア導体９３２と接続し、配線層１２６はビア
導体９３３と接続されている。主面側樹脂絶縁層９３０
上及び配線層１２６上には、実施形態１と同様の主面側
樹脂絶縁層１２１が形成されている。
は、実施形態１の変換導体層１４６と同様のパターンの
変換導体層９４６と、実施形態１の配線層１４５と同様
のパターンの配線層９４５が形成されている。変換導体
層９４６はスルーホール導体９１２と接続し、配線層９
４５はスルーホール導体９６２と接続している。コア基
板９６０のコア主面９６０ｂ、変換導体層９４６、及び
配線層９４５上には、エポキシ系樹脂からなる厚さ約３
０μｍの主面側樹脂絶縁層９３０が形成されている。さ
らに、主面側樹脂絶縁層９３０には、実施形態１と同様
に、変換導体層９４６上の所定の位置に主面側樹脂絶縁
層９３０の厚さ方向に貫通するビア導体９３３と、配線
層９４５上の所定の位置に主面側樹脂絶縁層９３０の厚
さ方向に貫通するビア導体９３２とが形成されている。
さらに、主面側樹脂絶縁層９３０上には、実施形態１と
同様の配線層１２５，１２６が形成されている。配線層
１２５はビア導体９３２と接続し、配線層１２６はビア
導体９３３と接続されている。主面側樹脂絶縁層９３０
上及び配線層１２６上には、実施形態１と同様の主面側
樹脂絶縁層１２１が形成されている。
【００８４】さらに、主面側樹脂絶縁層１２１には、実
施形態１と同様に、配線層１２５，１２６上の所定の位
置に、主面側樹脂絶縁層１２１の厚さ方向に貫通する実
施形態１と同様のビア導体１２７が形成されている。主
面側樹脂絶縁層１２１上には、実施形態１と同様のソル
ダーレジスト層１２２及びパッド１２８が形成され、パ
ッド１２８はビア導体１２７と接続されている。さら
に、パッド１２８上には、実施形態１と同様のバンプ１
２９が形成されている。
施形態１と同様に、配線層１２５，１２６上の所定の位
置に、主面側樹脂絶縁層１２１の厚さ方向に貫通する実
施形態１と同様のビア導体１２７が形成されている。主
面側樹脂絶縁層１２１上には、実施形態１と同様のソル
ダーレジスト層１２２及びパッド１２８が形成され、パ
ッド１２８はビア導体１２７と接続されている。さら
に、パッド１２８上には、実施形態１と同様のバンプ１
２９が形成されている。
【００８５】上述のような配線基板本体９０１を有する
配線基板９００によれば、実施形態１と同様に、概略周
縁部分に位置するバンプ１２９は、パッド１２８、ビア
導体１２７を通じて配線層１２５に接続し、それぞれ周
縁側（図１６中、右または左方向）にファンアウトして
周縁部分に位置するビア導体９３２に接続する。さら
に、配線層９４５、スルーホール導体９６２を通じてソ
ルダーレジスト層９６７から露出する接続パッド９２８
に接続している。これらは、例えば、主として信号用配
線として使用されるが、＋の電源電位及び接地電位を供
給する電源配線として用いることもある。なお、スルー
ホール導体９６２に発生する抵抗やインダクタンスを下
げるため、複数のスルーホール導体９６２で配線層９４
５と接続パッド９２８とを接続するのが好ましい。
配線基板９００によれば、実施形態１と同様に、概略周
縁部分に位置するバンプ１２９は、パッド１２８、ビア
導体１２７を通じて配線層１２５に接続し、それぞれ周
縁側（図１６中、右または左方向）にファンアウトして
周縁部分に位置するビア導体９３２に接続する。さら
に、配線層９４５、スルーホール導体９６２を通じてソ
ルダーレジスト層９６７から露出する接続パッド９２８
に接続している。これらは、例えば、主として信号用配
線として使用されるが、＋の電源電位及び接地電位を供
給する電源配線として用いることもある。なお、スルー
ホール導体９６２に発生する抵抗やインダクタンスを下
げるため、複数のスルーホール導体９６２で配線層９４
５と接続パッド９２８とを接続するのが好ましい。
【００８６】一方、概略中央部分に位置するバンプ１２
９は、パッド１２８、ビア導体１２７を通じて、ファン
アウトすることなく層間９５３に形成された配線層１２
６で位置を調整し、あるいは複数のバンプ１２９からの
配線（ビア導体１２７）を纏めた上、つまり並列接続し
た上、中央部分に位置するビア導体９３３に接続する。
バンプ１２９同士の間隔（例えば、最小１５０μｍ）に
比して、ビア導体９３３同士の間隔が大きい場合（例え
ば、最小６００μｍ）にこのようにすると良い。さら
に、変換導体層９４６に接続し、第１コア部９１０を貫
通するスルーホール導体９１２を通じて、コンデンサ接
続パッド９４９に接続している。従って、コンデンサ１
６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２
９とが接続される。
９は、パッド１２８、ビア導体１２７を通じて、ファン
アウトすることなく層間９５３に形成された配線層１２
６で位置を調整し、あるいは複数のバンプ１２９からの
配線（ビア導体１２７）を纏めた上、つまり並列接続し
た上、中央部分に位置するビア導体９３３に接続する。
バンプ１２９同士の間隔（例えば、最小１５０μｍ）に
比して、ビア導体９３３同士の間隔が大きい場合（例え
ば、最小６００μｍ）にこのようにすると良い。さら
に、変換導体層９４６に接続し、第１コア部９１０を貫
通するスルーホール導体９１２を通じて、コンデンサ接
続パッド９４９に接続している。従って、コンデンサ１
６０の電極１６２（１６２ｂ，１６２ｃ）とバンプ１２
９とが接続される。
【００８７】なお、図１６の左端に示すように、裏面９
０１ｃに位置する接続パッド９２８のうち或るものは、
スルーホール導体９６２を通じて変換導体層９４６に接
続しており、このような経路によって、＋の電源電位及
び接地電位が中央部分に位置するバンプ１２９及びチッ
プコンデンサ１６０にそれぞれ供給される。あるいは、
接続パッド９２８、スルーホール導体９６２、配線層９
４５、ビア導体９３２、及び配線層１２５，１２６を経
由して、＋の電源電位及び接地電位を、中央部分に位置
するバンプ１２９及びチップコンデンサ１６０に供給す
ることもできる。
０１ｃに位置する接続パッド９２８のうち或るものは、
スルーホール導体９６２を通じて変換導体層９４６に接
続しており、このような経路によって、＋の電源電位及
び接地電位が中央部分に位置するバンプ１２９及びチッ
プコンデンサ１６０にそれぞれ供給される。あるいは、
接続パッド９２８、スルーホール導体９６２、配線層９
４５、ビア導体９３２、及び配線層１２５，１２６を経
由して、＋の電源電位及び接地電位を、中央部分に位置
するバンプ１２９及びチップコンデンサ１６０に供給す
ることもできる。
【００８８】変換導体層９４６は、実施形態１と同様に
（図４参照）、＋の電源電位（共通第１電位）に接続さ
れる第１変換導体層９４６ｐと、接地電位（共通第２電
位）に接続される第２変換導体層９４６ｇとが、ストラ
イプ状に交互に配置されたパターンとされたものであ
る。この変換導体層９４６とチップコンデンサ１６０の
端子１６２ｂ，１６２ｃ、特にその上面部１６３ｂ，１
６３ｃ、さらにビア導体９３３との関係については、実
施形態１と同様である。そこで、図４、図５、図７ 、
及び図２１を参照して説明する。
（図４参照）、＋の電源電位（共通第１電位）に接続さ
れる第１変換導体層９４６ｐと、接地電位（共通第２電
位）に接続される第２変換導体層９４６ｇとが、ストラ
イプ状に交互に配置されたパターンとされたものであ
る。この変換導体層９４６とチップコンデンサ１６０の
端子１６２ｂ，１６２ｃ、特にその上面部１６３ｂ，１
６３ｃ、さらにビア導体９３３との関係については、実
施形態１と同様である。そこで、図４、図５、図７ 、
及び図２１を参照して説明する。
【００８９】図４は、図１６、図２１におけるＲ−Ｒ’
断面において、主面９０１ｂ側から第１コア部９１０、
ソルダーレジスト層９６６、コンデンサ接続パッド９４
９等を透視して（あるいは除いて）チップコンデンサ１
６０を見た図、従って、図１６におけるＳ−Ｓ’断面に
おいて、主面９０１ｂ側から上面１６０ｕに変換導体層
９４６を投影した状態を示す図である。変換導体層９４
６には、第１変換導体層９４６ｐと第２変換導体層９４
６ｇとが含まれ、図４においてハッチングを異ならせて
示すように、第１変換導体層９４６ｐ及び第２変換導体
層９４６ｇは、いずれも帯状にされ、しかも、交互に並
ぶストライプ状パターンとして配置されている。
断面において、主面９０１ｂ側から第１コア部９１０、
ソルダーレジスト層９６６、コンデンサ接続パッド９４
９等を透視して（あるいは除いて）チップコンデンサ１
６０を見た図、従って、図１６におけるＳ−Ｓ’断面に
おいて、主面９０１ｂ側から上面１６０ｕに変換導体層
９４６を投影した状態を示す図である。変換導体層９４
６には、第１変換導体層９４６ｐと第２変換導体層９４
６ｇとが含まれ、図４においてハッチングを異ならせて
示すように、第１変換導体層９４６ｐ及び第２変換導体
層９４６ｇは、いずれも帯状にされ、しかも、交互に並
ぶストライプ状パターンとして配置されている。
【００９０】しかも、第１変換導体層９４６ｐはチップ
コンデンサ１６０の端子１６２（上面部１６３）のう
ち、＋の電源電位に接続される端子１６２ｂ（上面部１
６３ｂ）の上方（主面９０１ｂ側）に位置し、第２変換
導体層９４６ｇは、接地電位に接続される端子１６２ｃ
（上面部１６３ｃ）の上方（主面９０１ｂ側）に位置し
ている。従って、第１変換導体層９４６ｐとその下方
（裏面９０１ｃ側）に位置するチップコンデンサ１６０
の端子１６２ｂ（上面部１６３ｂ）とは、第１コア部９
１０を貫通するごく短いスルーホール導体９１２及び第
１コンデンサ接続パッド９４９ｐで接続することで足り
る（図１６参照）。同様に、第２変換導体層９４６ｇと
その下方に位置する端子１６２ｃ（上面部１６３ｃ）と
も、第１コア部９１０を貫通するごく短いスルーホール
導体９１２及び第２コンデンサ接続パッド９４９ｇで接
続すれば足りる。このため、変換導体層９４６とコンデ
ンサ１６０の端子１６２（上面部１６３）との間に生じ
る抵抗やインダクタンスは低く抑えることができる。
コンデンサ１６０の端子１６２（上面部１６３）のう
ち、＋の電源電位に接続される端子１６２ｂ（上面部１
６３ｂ）の上方（主面９０１ｂ側）に位置し、第２変換
導体層９４６ｇは、接地電位に接続される端子１６２ｃ
（上面部１６３ｃ）の上方（主面９０１ｂ側）に位置し
ている。従って、第１変換導体層９４６ｐとその下方
（裏面９０１ｃ側）に位置するチップコンデンサ１６０
の端子１６２ｂ（上面部１６３ｂ）とは、第１コア部９
１０を貫通するごく短いスルーホール導体９１２及び第
１コンデンサ接続パッド９４９ｐで接続することで足り
る（図１６参照）。同様に、第２変換導体層９４６ｇと
その下方に位置する端子１６２ｃ（上面部１６３ｃ）と
も、第１コア部９１０を貫通するごく短いスルーホール
導体９１２及び第２コンデンサ接続パッド９４９ｇで接
続すれば足りる。このため、変換導体層９４６とコンデ
ンサ１６０の端子１６２（上面部１６３）との間に生じ
る抵抗やインダクタンスは低く抑えることができる。
【００９１】次いで、図５を参照して、変換導体層９４
６とそれより主面９０１ｂ側に位置するビア導体９３３
との接続関係について説明する。図５は、図４におい
て、さらにストライプ状に配置された第１，第２変換導
体層９４６ｐ，９４６ｇに主面側から接続するビア導体
９３３の接続位置を重ねて表示したものである。本図に
おいて、第１変換導体層９４６ｐに接続するビア導体９
３３ｐの位置を○（マル）にｐの記号で表し、第２変換
導体層９４６ｇに接続するビア導体９３３ｇの位置を○
にｇの記号で表している。図５から容易に理解できるよ
うに、本実施形態では、ビア導体９３３ｐ，９３３ｇ
は、ちょうど端子１６２ｂ，１６２ｃ（上面部１６３
ｂ，１６３ｃ）の上方（主面９０１ｂ側）でそれぞれ第
１，第２変換導体層９４６ｐ，９４６ｇに接続するもの
がある。なお、一部では上面部１６３ｂ，１６３ｃの上
方で接続しない部位もある。図５におけるＸ−Ｘ’断面
は、図１６に示す断面図に相当する。
６とそれより主面９０１ｂ側に位置するビア導体９３３
との接続関係について説明する。図５は、図４におい
て、さらにストライプ状に配置された第１，第２変換導
体層９４６ｐ，９４６ｇに主面側から接続するビア導体
９３３の接続位置を重ねて表示したものである。本図に
おいて、第１変換導体層９４６ｐに接続するビア導体９
３３ｐの位置を○（マル）にｐの記号で表し、第２変換
導体層９４６ｇに接続するビア導体９３３ｇの位置を○
にｇの記号で表している。図５から容易に理解できるよ
うに、本実施形態では、ビア導体９３３ｐ，９３３ｇ
は、ちょうど端子１６２ｂ，１６２ｃ（上面部１６３
ｂ，１６３ｃ）の上方（主面９０１ｂ側）でそれぞれ第
１，第２変換導体層９４６ｐ，９４６ｇに接続するもの
がある。なお、一部では上面部１６３ｂ，１６３ｃの上
方で接続しない部位もある。図５におけるＸ−Ｘ’断面
は、図１６に示す断面図に相当する。
【００９２】さらにそのほか、チップコンデンサ１６０
内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け
渡す第１変換導体層９４６ｐの間の部分、具体的には、
チップコンデンサ１６０を平面視縦長に見たときの中心
線上で、中間接続ビア導体９３３ｐｍが、第１変換導体
層９４６ｐに接続している。また同様に、チップコンデ
ンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の
間を架け渡す第２変換導体層９４６ｇの間の部分、具体
的には、チップコンデンサ１６０を平面視縦長に見たと
きの中心線上でも、中間接続ビア導体９３３ｇｍが、第
２変換導体層９４６ｇに接続している。なお、図５にお
けるＹ−Ｙ’断面が、図２１に示す断面図に相当する。
内の２つの端子１６２ｂ（上面部１６３ｂ）の間を架け
渡す第１変換導体層９４６ｐの間の部分、具体的には、
チップコンデンサ１６０を平面視縦長に見たときの中心
線上で、中間接続ビア導体９３３ｐｍが、第１変換導体
層９４６ｐに接続している。また同様に、チップコンデ
ンサ１６０の２つの端子１６２ｃ（上面部１６３ｃ）の
間を架け渡す第２変換導体層９４６ｇの間の部分、具体
的には、チップコンデンサ１６０を平面視縦長に見たと
きの中心線上でも、中間接続ビア導体９３３ｇｍが、第
２変換導体層９４６ｇに接続している。なお、図５にお
けるＹ−Ｙ’断面が、図２１に示す断面図に相当する。
【００９３】このように、第１変換導体層９４６ｐ及び
第２変換導体層９４６ｇをストライプ状に交互に配置し
ているので、バンプ１２９からパッド１２８、ビア導体
１２７、配線層１２６及びビア導体９３３を通じて変換
導体層１２６に接続するにあたり、短い配線層１２６に
よってその位置を調整すれば足りるので接続が容易であ
る。このため、このビア導体９３３、配線層１２６及び
ビア導体１２７、及びパッド１２８を通じて、バンプ１
２９に＋の電源電位及び接地電位のいずれをも容易に引
き出すことができるとともに、チップコンデンサ１６０
と短い距離で接続することができる。しかも、第１，第
２変換導体層９４６ｐ，９４６ｇはいずれも、第１コア
部９１０と主面側樹脂絶縁層９３０との層間９５２に形
成されているので、２層のベタ状（平板状）の変換導体
層を用いた場合に比して、必要となる層間の数が少なく
なるから、配線基板本体９０１における樹脂絶縁層を１
層分少なくできる。
第２変換導体層９４６ｇをストライプ状に交互に配置し
ているので、バンプ１２９からパッド１２８、ビア導体
１２７、配線層１２６及びビア導体９３３を通じて変換
導体層１２６に接続するにあたり、短い配線層１２６に
よってその位置を調整すれば足りるので接続が容易であ
る。このため、このビア導体９３３、配線層１２６及び
ビア導体１２７、及びパッド１２８を通じて、バンプ１
２９に＋の電源電位及び接地電位のいずれをも容易に引
き出すことができるとともに、チップコンデンサ１６０
と短い距離で接続することができる。しかも、第１，第
２変換導体層９４６ｐ，９４６ｇはいずれも、第１コア
部９１０と主面側樹脂絶縁層９３０との層間９５２に形
成されているので、２層のベタ状（平板状）の変換導体
層を用いた場合に比して、必要となる層間の数が少なく
なるから、配線基板本体９０１における樹脂絶縁層を１
層分少なくできる。
【００９４】さらに、実施形態１と同様に、図７に示す
ように、この配線基板９００において、チップコンデン
サ１６０を放電させる場合を考える。即ち、チップコン
デンサ１６０の電源電位の端子１６２ｂ（上面部１６３
ｂ）から、第１変換導体層１６２ｐ及びビア導体９３３
ｐを通じて、ＩＣチップ１０に電流を流し、その帰路と
して、ＩＣチップ１０から、ビア導体９３３ｇ、第２変
換導体層９４６ｇを通じて、チップコンデンサ１６０の
接地電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流
す場合を考える。この場合において、第１変換導体層９
４６ｐから中間接続ビア導体９３３ｐｍに流れ込む電
流、及び中間接続ビア導体９３３ｇｍから第２変換導体
層９４６ｇに流れ出る電流を矢印で示す。
ように、この配線基板９００において、チップコンデン
サ１６０を放電させる場合を考える。即ち、チップコン
デンサ１６０の電源電位の端子１６２ｂ（上面部１６３
ｂ）から、第１変換導体層１６２ｐ及びビア導体９３３
ｐを通じて、ＩＣチップ１０に電流を流し、その帰路と
して、ＩＣチップ１０から、ビア導体９３３ｇ、第２変
換導体層９４６ｇを通じて、チップコンデンサ１６０の
接地電位の端子１６２ｃ（上面部１６３ｃ）へ電流を流
す場合を考える。この場合において、第１変換導体層９
４６ｐから中間接続ビア導体９３３ｐｍに流れ込む電
流、及び中間接続ビア導体９３３ｇｍから第２変換導体
層９４６ｇに流れ出る電流を矢印で示す。
【００９５】すると、図７において一点鎖線で囲む逆向
き電流部分４１においては、第１変換導体層９４６ｐを
流れる電流の向きと第２変換導体層９４６ｇを流れる電
流の向きとが逆向きになる。従って、この部分では相互
インダクタンスが負となり、この部分でのインダクタン
スを抑制できるから、変換導体層９４６、さらには、配
線基板９００（配線基板本体９０１）全体に生じるイン
ダクタンスをより低減することができることが判る。
き電流部分４１においては、第１変換導体層９４６ｐを
流れる電流の向きと第２変換導体層９４６ｇを流れる電
流の向きとが逆向きになる。従って、この部分では相互
インダクタンスが負となり、この部分でのインダクタン
スを抑制できるから、変換導体層９４６、さらには、配
線基板９００（配線基板本体９０１）全体に生じるイン
ダクタンスをより低減することができることが判る。
【００９６】さらに、本実施形態では、図１６及び図２
１から容易に理解できるように、主面９０１ｂ側から変
換導体層９４６に接続するビア導体９３３の数の方が、
さらにはこれらに接続するバンプ１２９の数の方が、裏
面９０１ｃ側から変換層体層９４６に接続するスルーホ
ール導体９１２の数よりも多い。従って、変換導体層９
４６を層間９５２に設けたことにより、変換導体層を他
の層間９５３に設けた場合よりも、全体として、チップ
コンデンサ１６０とバンプ１２９との間に生じる抵抗や
インダクタンスを低く抑えることができる。
１から容易に理解できるように、主面９０１ｂ側から変
換導体層９４６に接続するビア導体９３３の数の方が、
さらにはこれらに接続するバンプ１２９の数の方が、裏
面９０１ｃ側から変換層体層９４６に接続するスルーホ
ール導体９１２の数よりも多い。従って、変換導体層９
４６を層間９５２に設けたことにより、変換導体層を他
の層間９５３に設けた場合よりも、全体として、チップ
コンデンサ１６０とバンプ１２９との間に生じる抵抗や
インダクタンスを低く抑えることができる。
【００９７】次いで、本実施形態の配線基板本体９０１
の製造方法について、図１７〜図２０を参照して説明す
る。なお、チップコンデンサ１６０の製造方法について
は、実施形態１と同様のため、説明を割愛する。
の製造方法について、図１７〜図２０を参照して説明す
る。なお、チップコンデンサ１６０の製造方法について
は、実施形態１と同様のため、説明を割愛する。
【００９８】まず、主面９１５ｂ及び裏面９１５ｃに厚
さ約１６μｍの銅箔を貼り付けた、３１ｍｍ×３１ｍｍ
の矩形で厚さ約２００μｍの両面銅張の第１コア基板本
体９１５を用意する（図１７参照）。そして、第１コア
基板本体９１５の所定の位置に、レーザまたはドリルに
よって、図１７に拡大して示すように、直径約１００μ
ｍのスルーホール９１１を形成する。次いで、無電解銅
メッキ、及び電解銅メッキを施し、各スルーホール９１
１の内壁に沿って厚さ約３０μｍのスルーホール導体９
１２、及び主面９１５ｂと裏面９１５ｃに銅メッキ層９
１８が形成される。次いで、スルーホール導体９１２の
内側にエポキシ系樹脂を充填し、充填樹脂９１３を形成
する。さらに、主面９１５ｂ及び裏面９１５ｃに全面銅
メッキを行い、充填樹脂９１３を覆うように蓋メッキを
行う。そして、裏面９１５ｃ側の銅メッキ層９１８を所
定パターンにエッチングし、コンデンサ接続パッド９６
９と配線層９１７とを形成する。さらに、裏面９１５ｃ
上の所定の位置にエポキシ系樹脂からなるソルダーレジ
スト層９６６を形成する。以上のようにして、図１７に
示すような、第１コア部９１０を含む第１コア基板９１
９を形成する。
さ約１６μｍの銅箔を貼り付けた、３１ｍｍ×３１ｍｍ
の矩形で厚さ約２００μｍの両面銅張の第１コア基板本
体９１５を用意する（図１７参照）。そして、第１コア
基板本体９１５の所定の位置に、レーザまたはドリルに
よって、図１７に拡大して示すように、直径約１００μ
ｍのスルーホール９１１を形成する。次いで、無電解銅
メッキ、及び電解銅メッキを施し、各スルーホール９１
１の内壁に沿って厚さ約３０μｍのスルーホール導体９
１２、及び主面９１５ｂと裏面９１５ｃに銅メッキ層９
１８が形成される。次いで、スルーホール導体９１２の
内側にエポキシ系樹脂を充填し、充填樹脂９１３を形成
する。さらに、主面９１５ｂ及び裏面９１５ｃに全面銅
メッキを行い、充填樹脂９１３を覆うように蓋メッキを
行う。そして、裏面９１５ｃ側の銅メッキ層９１８を所
定パターンにエッチングし、コンデンサ接続パッド９６
９と配線層９１７とを形成する。さらに、裏面９１５ｃ
上の所定の位置にエポキシ系樹脂からなるソルダーレジ
スト層９６６を形成する。以上のようにして、図１７に
示すような、第１コア部９１０を含む第１コア基板９１
９を形成する。
【００９９】また、図１８に示すような主面９２５ｂ及
び裏面９２５ｃに厚さ約１６μｍの銅箔を貼り付けた、
３１ｍｍ×３１ｍｍの矩形で厚さ約８００μｍの片面銅
張の第２コア基板本体９２５を用意する。そして、第２
コア基板本体９２５の主面９２５ｂ側を、エンドミルに
よって座ぐり加工することにより、図１８（ａ）に示す
ような平面視略ロ字状の凹溝９２３を、第２コア基板本
体９２５の中央部に形成する。次いで、主面９２５ｂ側
の銅箔をエッチングして、凹溝９２３の周囲に配線層９
２７を形成する。このようにして、図１８（ｂ）に示す
ような第２コア部９２０を含む第２コア基板９２９を形
成する。
び裏面９２５ｃに厚さ約１６μｍの銅箔を貼り付けた、
３１ｍｍ×３１ｍｍの矩形で厚さ約８００μｍの片面銅
張の第２コア基板本体９２５を用意する。そして、第２
コア基板本体９２５の主面９２５ｂ側を、エンドミルに
よって座ぐり加工することにより、図１８（ａ）に示す
ような平面視略ロ字状の凹溝９２３を、第２コア基板本
体９２５の中央部に形成する。次いで、主面９２５ｂ側
の銅箔をエッチングして、凹溝９２３の周囲に配線層９
２７を形成する。このようにして、図１８（ｂ）に示す
ような第２コア部９２０を含む第２コア基板９２９を形
成する。
【０１００】次に、図１９に示すように、第１コア基板
９１９の裏面９１９ｃと第２コア基板９２９の主面９２
９ｂとの間に、接着性のあるプリプレグからなる接着層
９６８を配置して、加熱・押圧することによって、第１
コア基板９１９と第２コア基板９２９とを接着・積層す
る。なお、このとき、過剰な接着層９６８がある場合
は、凹溝９２３内に収容される。次いで、この周縁部分
の所定の位置にレーザまたはドリルによって穿孔し、こ
の厚さ方向に貫通する直径約１００μｍのスルーホール
９６１を形成する。
９１９の裏面９１９ｃと第２コア基板９２９の主面９２
９ｂとの間に、接着性のあるプリプレグからなる接着層
９６８を配置して、加熱・押圧することによって、第１
コア基板９１９と第２コア基板９２９とを接着・積層す
る。なお、このとき、過剰な接着層９６８がある場合
は、凹溝９２３内に収容される。次いで、この周縁部分
の所定の位置にレーザまたはドリルによって穿孔し、こ
の厚さ方向に貫通する直径約１００μｍのスルーホール
９６１を形成する。
【０１０１】次いで、図１９に示すように、無電解銅メ
ッキ、及び電解銅メッキを施し、各スルーホール９６１
の内壁に沿って厚さ約３０μｍのスルーホール導体９６
２、及び主面９６４ｂ上と裏面９６４ｃ上に図示しない
銅メッキ層が形成される。次いで、スルーホール導体９
６２の内側にエポキシ系樹脂を充填し、充填樹脂９６３
を形成する。さらに、主面９６４ｂ及び裏面９６４ｃに
全面銅メッキを行い、充填樹脂９６３を覆うように蓋メ
ッキを行う。そして、主面９６４ｂ上の銅メッキ層を実
施形態１と同様のパターンにエッチングして変換導体層
９４６と配線層９４５とを形成する。また、コア裏面９
６０ｃ上の銅メッキ層を実施形態１と同様にエッチング
し、パッド９２８を形成する。以上のようにして、図１
９に示すようなコア基板本体９６４を形成する。
ッキ、及び電解銅メッキを施し、各スルーホール９６１
の内壁に沿って厚さ約３０μｍのスルーホール導体９６
２、及び主面９６４ｂ上と裏面９６４ｃ上に図示しない
銅メッキ層が形成される。次いで、スルーホール導体９
６２の内側にエポキシ系樹脂を充填し、充填樹脂９６３
を形成する。さらに、主面９６４ｂ及び裏面９６４ｃに
全面銅メッキを行い、充填樹脂９６３を覆うように蓋メ
ッキを行う。そして、主面９６４ｂ上の銅メッキ層を実
施形態１と同様のパターンにエッチングして変換導体層
９４６と配線層９４５とを形成する。また、コア裏面９
６０ｃ上の銅メッキ層を実施形態１と同様にエッチング
し、パッド９２８を形成する。以上のようにして、図１
９に示すようなコア基板本体９６４を形成する。
【０１０２】次に、２つのコア基板本体９６４の裏面９
６４ｃ同士を、その外周縁より外側の不要部９６４ｄ
（図１９の左右下面）で貼りあわせて、図示しない一対
のコア基板本体９６４とする。次いで、一対のコア基板
本体９６４のうち２つの主面９６４ｂ（９６０ｂ）につ
いて、以下の工程を同時に行う。まず、図２０に示すよ
うに、主面９６４ｂ（９６０ｂ）上に主面側樹脂絶縁層
９３０を形成し、さらに、実施形態１と同様に、変換導
体層９４６上の所定の位置にビア導体９３３を形成す
る。同様に、公知のビルドアップ工法によって、配線層
１２６、主面側樹脂絶縁層１２１、ビア導体１２７、パ
ッド１２８、ソルダーレジスト層１２２を順次形成す
る。次いで、パッド１２８にハンダペーストを塗布し、
ハンダペーストの溶融しない温度でリフローして、バン
プ１２９を形成する。
６４ｃ同士を、その外周縁より外側の不要部９６４ｄ
（図１９の左右下面）で貼りあわせて、図示しない一対
のコア基板本体９６４とする。次いで、一対のコア基板
本体９６４のうち２つの主面９６４ｂ（９６０ｂ）につ
いて、以下の工程を同時に行う。まず、図２０に示すよ
うに、主面９６４ｂ（９６０ｂ）上に主面側樹脂絶縁層
９３０を形成し、さらに、実施形態１と同様に、変換導
体層９４６上の所定の位置にビア導体９３３を形成す
る。同様に、公知のビルドアップ工法によって、配線層
１２６、主面側樹脂絶縁層１２１、ビア導体１２７、パ
ッド１２８、ソルダーレジスト層１２２を順次形成す
る。次いで、パッド１２８にハンダペーストを塗布し、
ハンダペーストの溶融しない温度でリフローして、バン
プ１２９を形成する。
【０１０３】このように、２つのコア基板本体９６４を
貼りあわせて、同時に樹脂絶縁層等を積層するのは、２
つのコア基板本体９６４を貼りあわせることによって、
樹脂絶縁層等の積層時に基板が反るのを防止することが
できるからである。次に、コア基板本体９６４同士を貼
りあわせている不要部で切り離して、一対のコア基板本
体９６４に樹脂絶縁層等を積層したものを分離する。そ
の後、コア基板本体９６４の裏面９６４ｃ上に所定パタ
ーンのソルダーレジスト層９６７を形成する。次に、コ
ア基板本体９６４の裏面９６４ｃ側から、図１９に二点
鎖線で示すように、凹溝９２３の裏側にエンドミルによ
って凹溝（二点鎖線部分）を形成し、第２コア基板９２
９の中央部分を切り離して除去し、凹部９６５を形成す
る。（このとき、コア基板本体９６４がコア基板９６０
となる。）こうして、図２１に示すような配線基板本体
９０１が完成する。
貼りあわせて、同時に樹脂絶縁層等を積層するのは、２
つのコア基板本体９６４を貼りあわせることによって、
樹脂絶縁層等の積層時に基板が反るのを防止することが
できるからである。次に、コア基板本体９６４同士を貼
りあわせている不要部で切り離して、一対のコア基板本
体９６４に樹脂絶縁層等を積層したものを分離する。そ
の後、コア基板本体９６４の裏面９６４ｃ上に所定パタ
ーンのソルダーレジスト層９６７を形成する。次に、コ
ア基板本体９６４の裏面９６４ｃ側から、図１９に二点
鎖線で示すように、凹溝９２３の裏側にエンドミルによ
って凹溝（二点鎖線部分）を形成し、第２コア基板９２
９の中央部分を切り離して除去し、凹部９６５を形成す
る。（このとき、コア基板本体９６４がコア基板９６０
となる。）こうして、図２１に示すような配線基板本体
９０１が完成する。
【０１０４】以上に説明したように、配線基板本体９０
１は、肉薄の第１コア基板９１９に接着層９６８を介し
て肉厚の第２コア基板９２９を積層し、コア基板本体９
６４を形成した後、このような十分な強度を持つコア基
板本体９６４の主面９６４ｂ上に絶縁樹脂層及び配線層
を積層している。従って、コア基板本体９６４の片面に
だけ樹脂絶縁層が積層されていても、従来のような補強
材を取り付けることが不要となり、低コストで製造する
ことが可能となる。
１は、肉薄の第１コア基板９１９に接着層９６８を介し
て肉厚の第２コア基板９２９を積層し、コア基板本体９
６４を形成した後、このような十分な強度を持つコア基
板本体９６４の主面９６４ｂ上に絶縁樹脂層及び配線層
を積層している。従って、コア基板本体９６４の片面に
だけ樹脂絶縁層が積層されていても、従来のような補強
材を取り付けることが不要となり、低コストで製造する
ことが可能となる。
【０１０５】その後、チップコンデンサ１６０を配線基
板本体９０１の凹部９６５内に配置し、端子１６２ｂの
上面部１６３ｂ（第１端子）と第１コンデンサ接続パッ
ド９４９ｐとを、及び端子１６２ｃの上面部１６３ｃ
（第２端子）と第２コンデンサ接続パッド９４９ｇとを
接続させる。このようにして、配線基板９００が完成す
る。その後さらに、端子１６２ｂの下面部１６５ｂ及び
端子１６２ｃの下面部１６５ｃを露出するようにして凹
部９６５内に樹脂を充填し、コンデンサ１６０を埋め込
んでも良い。
板本体９０１の凹部９６５内に配置し、端子１６２ｂの
上面部１６３ｂ（第１端子）と第１コンデンサ接続パッ
ド９４９ｐとを、及び端子１６２ｃの上面部１６３ｃ
（第２端子）と第２コンデンサ接続パッド９４９ｇとを
接続させる。このようにして、配線基板９００が完成す
る。その後さらに、端子１６２ｂの下面部１６５ｂ及び
端子１６２ｃの下面部１６５ｃを露出するようにして凹
部９６５内に樹脂を充填し、コンデンサ１６０を埋め込
んでも良い。
【０１０６】上記の配線基板９００は、実施形態１と同
様に、チップコンデンサ１６０を多数搭載しているた
め、ノイズを確実に除去できる上、複数のチップコンデ
ンサ１６０を並列に接続しているので、搭載するコンデ
ンサ全体としてのインダクタンスも低減させることがで
きる。しかも、各チップコンデンサ１６０について見る
と、隣り合って対向する端子１６２同士の極性が異な
り、流れる電流の向きが逆向きになる。このため、イン
ダクタンスをさらに減少させることができ、より一層、
低インダクタンスでＩＣチップ１０とコンデンサ１６０
とを接続することができる。
様に、チップコンデンサ１６０を多数搭載しているた
め、ノイズを確実に除去できる上、複数のチップコンデ
ンサ１６０を並列に接続しているので、搭載するコンデ
ンサ全体としてのインダクタンスも低減させることがで
きる。しかも、各チップコンデンサ１６０について見る
と、隣り合って対向する端子１６２同士の極性が異な
り、流れる電流の向きが逆向きになる。このため、イン
ダクタンスをさらに減少させることができ、より一層、
低インダクタンスでＩＣチップ１０とコンデンサ１６０
とを接続することができる。
【０１０７】また、配線基板９００では、チップコンデ
ンサ１６０を、凹部９６５内に搭載している。従って、
主面９０１ｂ上に搭載するＩＣ１０とチップコンデンサ
１６０とが凹部９６５の底面９６５ｂを挟んで略対向す
るように搭載される。このため、凹部が形成されていな
い両面積層配線基板と比較して、配線基板の主面側接続
端子（バンプ）とチップコンデンサの第１端子（上面
部）及び第２端子（上面部）との距離を短くし、さらに
は、主面上に搭載するＩＣとチップコンデンサとの距離
を短くすることができる。従って、凹部が形成されてい
ない両面積層配線基板と比較して、短い経路で配線基板
の主面側接続端子（バンプ）とチップコンデンサの第１
端子（上面部）及び第２端子（上面部）とを接続するこ
とが可能になり、これらの経路で発生する抵抗成分やイ
ンダクタンス成分を抑制できる。
ンサ１６０を、凹部９６５内に搭載している。従って、
主面９０１ｂ上に搭載するＩＣ１０とチップコンデンサ
１６０とが凹部９６５の底面９６５ｂを挟んで略対向す
るように搭載される。このため、凹部が形成されていな
い両面積層配線基板と比較して、配線基板の主面側接続
端子（バンプ）とチップコンデンサの第１端子（上面
部）及び第２端子（上面部）との距離を短くし、さらに
は、主面上に搭載するＩＣとチップコンデンサとの距離
を短くすることができる。従って、凹部が形成されてい
ない両面積層配線基板と比較して、短い経路で配線基板
の主面側接続端子（バンプ）とチップコンデンサの第１
端子（上面部）及び第２端子（上面部）とを接続するこ
とが可能になり、これらの経路で発生する抵抗成分やイ
ンダクタンス成分を抑制できる。
【０１０８】以上において、本発明を実施形態１，２、
３、及び変形形態１〜５に即して説明したが、本発明は
上記実施形態及び変形形態に限定されるものではなく、
その要旨を逸脱しない範囲で、適宜変更して適用できる
ことはいうまでもない。例えば、上記実施形態１，２，
３では、主面側樹脂絶縁層の上方（ＩＣチップ側）及び
裏面側樹脂絶縁層の下方（チップコンデンサ側）にそれ
ぞれソルダーレジスト層１２２，１４２，８２２，８４
２，９６６，９６７を形成したが、ソルダーレジスト層
を形成しないで形態の配線基板としても良い。また、実
施形態１，２では、コア基板本体１１１，８１１の上下
に、１層ずつ主面側及び裏面側樹脂絶縁層１２１，１４
１，８２１，８４１を形成したが、さらに多数の樹脂絶
縁層を積層した配線基板にも適用することができる。同
様に、実施形態３では、コア基板９６０のコア主面９６
０ｂ上に主面側樹脂絶縁層９３０，１２１を形成した
が、さらに多数の主面側樹脂絶縁層を積層した配線基板
にも適用することができる。また、第２コア部９２０の
裏面９２０ｃ上には裏面絶縁層を形成していないが、複
数の裏面絶縁層を積層した配線基板にも適用することが
できる。
３、及び変形形態１〜５に即して説明したが、本発明は
上記実施形態及び変形形態に限定されるものではなく、
その要旨を逸脱しない範囲で、適宜変更して適用できる
ことはいうまでもない。例えば、上記実施形態１，２，
３では、主面側樹脂絶縁層の上方（ＩＣチップ側）及び
裏面側樹脂絶縁層の下方（チップコンデンサ側）にそれ
ぞれソルダーレジスト層１２２，１４２，８２２，８４
２，９６６，９６７を形成したが、ソルダーレジスト層
を形成しないで形態の配線基板としても良い。また、実
施形態１，２では、コア基板本体１１１，８１１の上下
に、１層ずつ主面側及び裏面側樹脂絶縁層１２１，１４
１，８２１，８４１を形成したが、さらに多数の樹脂絶
縁層を積層した配線基板にも適用することができる。同
様に、実施形態３では、コア基板９６０のコア主面９６
０ｂ上に主面側樹脂絶縁層９３０，１２１を形成した
が、さらに多数の主面側樹脂絶縁層を積層した配線基板
にも適用することができる。また、第２コア部９２０の
裏面９２０ｃ上には裏面絶縁層を形成していないが、複
数の裏面絶縁層を積層した配線基板にも適用することが
できる。
【０１０９】また、上記実施形態１，２，３において
は、図示しないマザーボード等から裏面１０１ｃ，８０
１ｃ，９０１ｃ側の周縁部分に形成した接続パッド１４
８，９２８を経由して、電源電位あるいは接地電位をチ
ップコンデンサ１６０及びバンプ１２９，８２９に供給
する例を示した。しかし、チップコンデンサ１６０の端
子１６２（下面部１６４）とマザーボード等の端子とを
直接接続して、電源電位あるいは接地電位をチップコン
デンサ１６０及びバンプ１２９，８２９に供給するよう
にしても良い。
は、図示しないマザーボード等から裏面１０１ｃ，８０
１ｃ，９０１ｃ側の周縁部分に形成した接続パッド１４
８，９２８を経由して、電源電位あるいは接地電位をチ
ップコンデンサ１６０及びバンプ１２９，８２９に供給
する例を示した。しかし、チップコンデンサ１６０の端
子１６２（下面部１６４）とマザーボード等の端子とを
直接接続して、電源電位あるいは接地電位をチップコン
デンサ１６０及びバンプ１２９，８２９に供給するよう
にしても良い。
【０１１０】また、上記実施形態及び変形形態において
は、いずれも変換導体層全体にわたって、第１変換導体
層と第２変換導体層が交互に並ぶストライプ状のパター
ンとされているものを例示したが、一部をストライプ状
パターンとしても良い。さらに、上記実施形態２，３で
は、変換導体層８４９，９４６のパターンを、実施形態
１と同様なパターンとした。しかし、実施形態２に示す
配線基板８００及び実施形態３に示す配線基板９００に
おいても、変換導体層８４９，９４６のパターンは、他
のものでも良く、例えば、変形形態１のパターンを用い
ることもできる。さらに、実施形態２，３に用いるチッ
プコンデンサ及び変換導体層のパターンとして、変形形
態２，３，４，５に示すチップコンデンサ及び変換導体
層のパターンを用いるなど、チップコンデンサの形態に
ついても適宜変更して用いることができる。
は、いずれも変換導体層全体にわたって、第１変換導体
層と第２変換導体層が交互に並ぶストライプ状のパター
ンとされているものを例示したが、一部をストライプ状
パターンとしても良い。さらに、上記実施形態２，３で
は、変換導体層８４９，９４６のパターンを、実施形態
１と同様なパターンとした。しかし、実施形態２に示す
配線基板８００及び実施形態３に示す配線基板９００に
おいても、変換導体層８４９，９４６のパターンは、他
のものでも良く、例えば、変形形態１のパターンを用い
ることもできる。さらに、実施形態２，３に用いるチッ
プコンデンサ及び変換導体層のパターンとして、変形形
態２，３，４，５に示すチップコンデンサ及び変換導体
層のパターンを用いるなど、チップコンデンサの形態に
ついても適宜変更して用いることができる。
【０１１１】さらに、上記実施形態１，２では、配線基
板１００等の中心の絶縁層としてコア基板本体１１１，
８１１を用いたものを示したが、本発明をコア基板本体
１１１１等を用いない配線基板に適用することもでき
る。また、実施形態１，２では、コア基板本体１１１，
８１１の裏面側（図中下側）に変換導体層１４６，８４
９を形成したが、主面側（図中上側）、例えば、コア基
板本体１１１の上面１１１ｂに、あるいは、主面側樹脂
絶縁層同士の層間や主面側樹脂絶縁層とソルダーレジス
ト層との間などに形成することもできる。同様に、実施
形態３では、層間９５２（第１コア部９１０の主面９１
０ｂ上）に変換導体層９４６を形成したが、その他の層
間、例えば９５１に形成することもできる。また、実施
形態１，２，３では、バンプ１２９，８２９同士の間隔
よりも、コア基板本体１１１、主面側樹脂絶縁層９３０
等に形成したスルーホール導体１１３、ビア導体９３３
等同士の間隔を大きくしたものを示したが、スルーホー
ル導体同士の間隔とバンプ同士の間隔とがほぼ同一のも
のにも、本発明を適用することができる。
板１００等の中心の絶縁層としてコア基板本体１１１，
８１１を用いたものを示したが、本発明をコア基板本体
１１１１等を用いない配線基板に適用することもでき
る。また、実施形態１，２では、コア基板本体１１１，
８１１の裏面側（図中下側）に変換導体層１４６，８４
９を形成したが、主面側（図中上側）、例えば、コア基
板本体１１１の上面１１１ｂに、あるいは、主面側樹脂
絶縁層同士の層間や主面側樹脂絶縁層とソルダーレジス
ト層との間などに形成することもできる。同様に、実施
形態３では、層間９５２（第１コア部９１０の主面９１
０ｂ上）に変換導体層９４６を形成したが、その他の層
間、例えば９５１に形成することもできる。また、実施
形態１，２，３では、バンプ１２９，８２９同士の間隔
よりも、コア基板本体１１１、主面側樹脂絶縁層９３０
等に形成したスルーホール導体１１３、ビア導体９３３
等同士の間隔を大きくしたものを示したが、スルーホー
ル導体同士の間隔とバンプ同士の間隔とがほぼ同一のも
のにも、本発明を適用することができる。
【０１１２】また、実施形態２においては、コア基板本
体８１１の上面８１１ｂ（層間１５１）に形成した配線
層８２６で、ビア導体８２７とスルーホール導体８１３
との位置を調整することで、スルーホール導体８１３と
ビア導体８４７との位置調整を不要として、ビア導体８
４７を変換導体層８４９と接続させた。しかし、配線層
８４６によって、スルーホール導体８１３とビア導体８
４７との位置調整を行うようにしても良く、さらには、
配線層８２６と８４６の両方で位置調整を行うようにし
ても良い。
体８１１の上面８１１ｂ（層間１５１）に形成した配線
層８２６で、ビア導体８２７とスルーホール導体８１３
との位置を調整することで、スルーホール導体８１３と
ビア導体８４７との位置調整を不要として、ビア導体８
４７を変換導体層８４９と接続させた。しかし、配線層
８４６によって、スルーホール導体８１３とビア導体８
４７との位置調整を行うようにしても良く、さらには、
配線層８２６と８４６の両方で位置調整を行うようにし
ても良い。
【図１】実施形態１にかかる配線基板の断面図である。
【図２】縦横格子状に配列させたチップコンデンサの各
端子の電位を示す説明図である。
端子の電位を示す説明図である。
【図３】縦横格子状に配列させたチップコンデンサの様
子及び側面部を流れる電流の方向を示す斜視説明図であ
る。
子及び側面部を流れる電流の方向を示す斜視説明図であ
る。
【図４】変換導体層とチップコンデンサの各端子との関
係を示す説明図である。
係を示す説明図である。
【図５】変換導体層と主面側からこの変換導体層に接続
するビア導体とチップコンデンサの各端子との関係を示
す説明図である。
するビア導体とチップコンデンサの各端子との関係を示
す説明図である。
【図６】実施形態１，２にかかる配線基板の他の断面図
である。
である。
【図７】実施形態１，２，３にかかり、隣り合う変換導
体層を流れる電流の相互の関係を示す説明図である。
体層を流れる電流の相互の関係を示す説明図である。
【図８】変形形態１にかかる配線基板において、変換導
体層とチップコンデンサの各端子との関係を示す説明図
である。
体層とチップコンデンサの各端子との関係を示す説明図
である。
【図９】変形形態２にかかる配線基板において、変換導
体層とチップコンデンサの各端子との関係を示す説明図
である。
体層とチップコンデンサの各端子との関係を示す説明図
である。
【図１０】変形形態３にかかる配線基板において、変換
導体層とチップコンデンサの各端子との関係を示す説明
図である。
導体層とチップコンデンサの各端子との関係を示す説明
図である。
【図１１】変形形態４にかかる配線基板において、変換
導体層とチップコンデンサの各端子との関係を示す説明
図である。
導体層とチップコンデンサの各端子との関係を示す説明
図である。
【図１２】変形形態５にかかる配線基板において、変換
導体層とチップコンデンサの各端子との関係を示す説明
図である。
導体層とチップコンデンサの各端子との関係を示す説明
図である。
【図１３】実施形態２にかかる配線基板の断面図であ
る。
る。
【図１４】実施形態２にかかる配線基板の他の断面図で
ある。
ある。
【図１５】実施形態２にかかり、変換導体層とチップコ
ンデンサの各端子との関係を示す説明図である。
ンデンサの各端子との関係を示す説明図である。
【図１６】実施形態３にかかる配線基板の断面図であ
る。
る。
【図１７】実施形態３にかかる配線基板９００の第１コ
ア基板９１９の断面図である。
ア基板９１９の断面図である。
【図１８】実施形態３にかかる配線基板９００の第２コ
ア基板９２９を示す図であり、（ａ）はその上面図、
（ｂ）はそのＡ−Ａ断面拡大図である。
ア基板９２９を示す図であり、（ａ）はその上面図、
（ｂ）はそのＡ−Ａ断面拡大図である。
【図１９】実施形態３にかかる配線基板９００のコア基
板本体９６４の断面図である。
板本体９６４の断面図である。
【図２０】実施形態３にかかる配線基板９００の配線基
板本体９０１の断面図である。
板本体９０１の断面図である。
【図２１】実施形態３にかかる配線基板の他の断面図で
ある。
ある。
【図２２】基板の主面や裏面にチップコンデンサを搭載
した従来の配線基板を示す説明図である。
した従来の配線基板を示す説明図である。
１００，８００，９００ 配線基板 １０１，８０１，９０１ 配線基板本体 １０１ｂ，８０１ｂ，９０１ｂ 主面 １０１ｃ，８０１ｃ，９０１ｃ 裏面 １１０，８１０，９６０ コア基板 ９１０ 第１コア部 ９２０ 第２コア部 １１１，８１１ コア基板本体（絶縁層） １１２，１１３，８１２，８１３，９６２ スルーホー
ル導体 １２１，８２１，９３０ 主面側樹脂絶縁層（絶縁層） １２２，１４２，８２２，８４２，９６６，９６７ ソ
ルダーレジスト層 １２７，８２７ ビア導体 １２８，８２８ パッド １２９，８２９ バンプ（主面側接続端子） １４１ 裏面側樹脂絶縁層（絶縁層） ８４１ 裏面側樹脂絶縁層（最裏面側絶縁層） １４６，２４６，３４６，４４６，５４６，６４６，８
４９，９４６ 変換導体層 １４６ｐ，２４６ｐ，３４６ｐ，４４６ｐ，５４６ｐ，
６４６ｐ，８４９ｐ，９４６ｐ 第１変換導体層 １４６ｇ，２４６ｇ，３４６ｇ，４４６ｇ，５４６ｇ，
６４６ｇ，８４９ｇ，９４６ｇ 第２変換導体層 １４９ｐ，９４９ｐ 第１コンデンサ接続パッド（第１
コンデンサ接続端子） １４９ｇ，９４９ｇ 第２コンデンサ接続パッド（第２
コンデンサ接続端子） １５２，９５２ 層間（特定層間） １５１，１５３，１５４，８５１，８５２，８５３，８
５４，９５１，９５３，９５４ 層間 ９６５ 凹部 ９７０ 凹周囲部 １６０，３６０，５６０ チップコンデンサ １６０ｕ，３６０ｕ，５６０ｕ チップコンデンサの上
面（第１面） １６１，３６１，５６１ チップコンデンサ本体 １６１ｕ，３６１ｕ，５６１ｕ チップコンデンサ本体
の上面 １６１ｓ，３６１ｓ チップコンデンサ本体の側面 １６１ｅ，１６１ｆ 電極層（電極） １６２，３６２ コンデンサ端子 １６３ｂ，３６３ｂ 上面部（第１端子） １６３ｃ，３６３ｃ 上面部（第２端子） １６４ｂ，１６４ｃ 側面部 １６５ｂ，１６５ｃ 下面部 ５６３ｂ 端子（第１端子） ５６３ｃ 端子（第２端子） ４１ 逆向き電流部分
ル導体 １２１，８２１，９３０ 主面側樹脂絶縁層（絶縁層） １２２，１４２，８２２，８４２，９６６，９６７ ソ
ルダーレジスト層 １２７，８２７ ビア導体 １２８，８２８ パッド １２９，８２９ バンプ（主面側接続端子） １４１ 裏面側樹脂絶縁層（絶縁層） ８４１ 裏面側樹脂絶縁層（最裏面側絶縁層） １４６，２４６，３４６，４４６，５４６，６４６，８
４９，９４６ 変換導体層 １４６ｐ，２４６ｐ，３４６ｐ，４４６ｐ，５４６ｐ，
６４６ｐ，８４９ｐ，９４６ｐ 第１変換導体層 １４６ｇ，２４６ｇ，３４６ｇ，４４６ｇ，５４６ｇ，
６４６ｇ，８４９ｇ，９４６ｇ 第２変換導体層 １４９ｐ，９４９ｐ 第１コンデンサ接続パッド（第１
コンデンサ接続端子） １４９ｇ，９４９ｇ 第２コンデンサ接続パッド（第２
コンデンサ接続端子） １５２，９５２ 層間（特定層間） １５１，１５３，１５４，８５１，８５２，８５３，８
５４，９５１，９５３，９５４ 層間 ９６５ 凹部 ９７０ 凹周囲部 １６０，３６０，５６０ チップコンデンサ １６０ｕ，３６０ｕ，５６０ｕ チップコンデンサの上
面（第１面） １６１，３６１，５６１ チップコンデンサ本体 １６１ｕ，３６１ｕ，５６１ｕ チップコンデンサ本体
の上面 １６１ｓ，３６１ｓ チップコンデンサ本体の側面 １６１ｅ，１６１ｆ 電極層（電極） １６２，３６２ コンデンサ端子 １６３ｂ，３６３ｂ 上面部（第１端子） １６３ｃ，３６３ｃ 上面部（第２端子） １６４ｂ，１６４ｃ 側面部 １６５ｂ，１６５ｃ 下面部 ５６３ｂ 端子（第１端子） ５６３ｃ 端子（第２端子） ４１ 逆向き電流部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｎ 1/18 1/18 Ｊ Ｒ Ｓ Ｆターム(参考） 5E317 AA24 BB01 BB11 CC17 CC31 CD34 GG11 5E336 AA04 AA08 AA12 AA14 BB03 BC26 BC34 CC32 CC43 CC53 CC55 EE01 GG11 5E338 AA03 BB03 BB12 BB19 BB25 BB63 BB75 CC01 CC04 CC06 CD01 CD12 CD13 CD32 EE13 5E346 AA06 AA12 AA15 AA35 AA43 BB02 BB03 BB04 BB06 BB11 BB16 CC01 CC31 FF01 FF45 GG40 HH01 HH21
Claims (9)
- 【請求項１】主面と裏面とを有する配線基板であって、 上記主面側に形成され、この主面上に搭載する電子部品
の端子とそれぞれ接続可能な複数の主面側接続端子と、 上記裏面側に搭載されており、コンデンサを構成する一
方の電極及び他方の電極を備えるチップコンデンサであ
って、 上記主面側を向く第１面、 上記第１面に形成され、上記一方の電極と接続する少な
くとも１つの第１端子、及び、 上記第１面に形成され、上記他方の電極と接続する少な
くとも１つの第２端子、 を有する少なくとも１つのチップコンデンサと、 上記裏面側に形成され、上記チップコンデンサの第１端
子とそれぞれ接続する第１コンデンサ接続端子と、 上記裏面側に形成され、上記チップコンデンサの第２端
子とそれぞれ接続する第２コンデンサ接続端子と、 上記主面側接続端子と上記第１コンデンサ接続端子及び
第２コンデンサ接続端子との間に介在する複数の絶縁層
と、 上記絶縁層同士の層間から選ばれた特定層間に形成さ
れ、主面側で複数の上記主面側接続端子と接続し、裏面
側で少なくとも１つの上記第１コンデンサ接続端子と接
続して、主面側と裏面側での接続位置や接続数を変換す
る少なくとも１つの第１変換導体層と、 上記第１変換導体層と絶縁しつつ上記特定層間に形成さ
れ、主面側で複数の上記主面側接続端子と接続し、裏面
側で少なくとも１つの上記第２コンデンサ接続端子と接
続して、主面側と裏面側での接続位置や接続数を変換す
る少なくとも１つの第２変換導体層と、 を備える配線基板。 - 【請求項２】請求項１に記載の配線基板であって、 前記特定層間として、前記絶縁層同士の層間のうち前記
第１コンデンサ接続端子及び第２コンデンサ接続端子に
最も近い層間を選択し、 前記主面側接続端子のうち前記第１変換導体層及び第２
変換導体層のいずれかに接続する主面側接続端子の数
が、前記第１変換導体層に接続する前記第１コンデンサ
接続端子の数と前記第２変換導体層に接続する前記第２
コンデンサ接続端子の数の和よりも多い配線基板。 - 【請求項３】請求項１または請求項２に記載の配線基板
であって、 前記第１変換導体層に裏面側から接続する前記第１コン
デンサ接続端子の少なくとも一部は、接続する当該第１
変換導体層を前記第１面側に投影した領域内に位置し、 前記第１コンデンサ接続端子と前記第１変換導体層と
は、前記絶縁層を貫通するビア導体によって接続され、 前記第２変換導体層に裏面側から接続する前記第２コン
デンサ接続端子の少なくとも一部は、接続する当該第２
変換導体層を前記第１面側に投影した領域内に位置し、 前記第２コンデンサ接続端子と前記第２変換導体層と
は、前記絶縁層を貫通するビア導体によって接続されて
いる配線基板。 - 【請求項４】主面と裏面とを有する配線基板であって、 上記主面側に形成され、この主面上に搭載する電子部品
の端子とそれぞれ接続可能な複数の主面側接続端子と、 上記裏面側に搭載されており、コンデンサを構成する一
方の電極及び他方の電極を備えるチップコンデンサであ
って、 上記主面側を向く第１面、 上記第１面に形成され、上記一方の電極と接続する少な
くとも１つの第１端子、及び、 上記第１面に形成され、上記他方の電極と接続する少な
くとも１つの第２端子、 を有する少なくとも１つのチップコンデンサと、 上記主面側接続端子と上記チップコンデンサの第１端子
及び第２端子との間に介在する少なくとも１つの絶縁層
と、 上記絶縁層のうち最も裏面側に位置する最裏面側絶縁層
の裏面に形成され、主面側で複数の上記主面側接続端子
と接続し、裏面側で少なくとも１つの上記第１端子と直
接または通電接続材を介して接続して、主面側と裏面側
での接続位置や接続数を変換する少なくとも１つの第１
変換導体層と、 上記第１変換導体層と絶縁しつつ上記最裏面側絶縁層の
裏面側に形成され、主面側で複数の上記主面側接続端子
と接続し、裏面側で少なくとも１つの上記第２端子と直
接または上記通電接続材を介して接続して、主面側と裏
面側での接続位置や接続数を変換する少なくとも１つの
第２変換導体層と、を備える配線基板。 - 【請求項５】請求項４に記載の配線基板であって、 前記主面側接続端子のうち前記第１変換導体層及び第２
変換導体層のいずれかに接続する主面側接続端子の数
が、前記第１変換導体層に接続する前記第１端子の数と
前記第２変換導体層に接続する前記第２端子の数の和よ
りも多い配線基板。 - 【請求項６】請求項１〜請求項５のいずれか一項に記載
の配線基板であって、 前記第１変換導体層と第２変換導体層とは、交互に並ぶ
ストライプ状パターン部分を有する配線基板。 - 【請求項７】請求項６に記載の配線基板であって、 前記第１変換導体層と前記第２変換導体層とは、前記ス
トライプ状パターン部分において、前記チップコンデン
サの充放電の際に流れる電流の向きが互いに逆向きとな
る逆向き電流部分を有する配線基板。 - 【請求項８】請求項１〜請求項７のいずれか一項に記載
の配線基板であって、 前記絶縁層より前記裏面側に位置し、上記裏面側に開口
する凹部の壁面を構成する凹周囲部を有し、 前記第１コンデンサ端子と前記第２コンデンサ端子と
は、上記凹部の底面に形成され、 前記チップコンデンサは、上記凹部の底面と上記チップ
コンデンサの前記第１面とが対向して、上記凹部内に搭
載されている配線基板。 - 【請求項９】請求項８に記載の配線基板であって、 前記主面側に位置する第１コア部とこれより前記裏面側
に位置する第２コア部とを含むコア基板であって、 上記第１コア部は前記絶縁層に含まれ、上記第２コア部
は前記凹周囲部に含まれるコア基板を有し、 上記絶縁層は、最も前記裏面側に位置する上記第１コア
部と、これより主面側に積層されてなる１または複数の
樹脂絶縁層とからなり、 前記凹周囲部は、上記第２コア部を含み、上記第２コア
部の上記裏面側に裏面絶縁層を有さないか、または上記
樹脂絶縁層より少ない層数の上記裏面絶縁層を有する配
線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367688A JP3854498B2 (ja) | 2000-12-12 | 2001-11-30 | 配線基板 |
| US10/183,521 US6577490B2 (en) | 2000-12-12 | 2002-06-28 | Wiring board |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377926 | 2000-12-12 | ||
| JP2000-377926 | 2000-12-12 | ||
| JP2000402498 | 2000-12-28 | ||
| JP2000-402498 | 2000-12-28 | ||
| JP2001367688A JP3854498B2 (ja) | 2000-12-12 | 2001-11-30 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261448A true JP2002261448A (ja) | 2002-09-13 |
| JP3854498B2 JP3854498B2 (ja) | 2006-12-06 |
Family
ID=27345423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367688A Expired - Fee Related JP3854498B2 (ja) | 2000-12-12 | 2001-11-30 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854498B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004097780A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイ装置 |
| WO2004112135A1 (ja) * | 2003-06-16 | 2004-12-23 | Nihon Micron Co., Ltd. | 半導体装置用基板および半導体装置 |
| GB2437465A (en) * | 2005-02-03 | 2007-10-24 | Matsushita Electric Ind Co Ltd | Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board |
| JP2009170941A (ja) * | 2009-05-01 | 2009-07-30 | Shinko Electric Ind Co Ltd | キャパシタ実装配線基板 |
| US7696006B1 (en) | 2006-08-29 | 2010-04-13 | Xilinx, Inc. | Composite flip-chip package with encased components and method of fabricating same |
| JP2011211155A (ja) * | 2010-03-10 | 2011-10-20 | Panasonic Corp | 電子回路 |
| JP2015165540A (ja) * | 2014-03-03 | 2015-09-17 | キヤノン株式会社 | プリント回路板 |
| JP2017159173A (ja) * | 2017-06-26 | 2017-09-14 | 株式会社藤商事 | 遊技機 |
| JP2017159174A (ja) * | 2017-06-26 | 2017-09-14 | 株式会社藤商事 | 遊技機 |
| JP2018098339A (ja) * | 2016-12-13 | 2018-06-21 | キヤノン株式会社 | プリント配線板及びプリント回路板 |
| CN114342566A (zh) * | 2019-09-04 | 2022-04-12 | Tdk株式会社 | 电子部件安装结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JP2000244129A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
-
2001
- 2001-11-30 JP JP2001367688A patent/JP3854498B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199824A (ja) * | 1995-11-16 | 1997-07-31 | Matsushita Electric Ind Co Ltd | プリント配線板とその実装体 |
| JPH09260537A (ja) * | 1996-03-26 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | フリップチップセラミック基板 |
| JP2000244129A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004347622A (ja) * | 2003-04-28 | 2004-12-09 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| US7215085B2 (en) | 2003-04-28 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | Plasma display device |
| CN100421136C (zh) * | 2003-04-28 | 2008-09-24 | 松下电器产业株式会社 | 等离子体显示装置 |
| JP4661028B2 (ja) * | 2003-04-28 | 2011-03-30 | パナソニック株式会社 | プラズマディスプレイ装置 |
| WO2004097780A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | プラズマディスプレイ装置 |
| WO2004112135A1 (ja) * | 2003-06-16 | 2004-12-23 | Nihon Micron Co., Ltd. | 半導体装置用基板および半導体装置 |
| US7348213B2 (en) | 2003-06-16 | 2008-03-25 | Nihon Micron Co., Ltd. | Method for forming component mounting hole in semiconductor substrate |
| GB2437465B (en) * | 2005-02-03 | 2010-11-17 | Matsushita Electric Ind Co Ltd | Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board |
| GB2437465A (en) * | 2005-02-03 | 2007-10-24 | Matsushita Electric Ind Co Ltd | Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board |
| US7696006B1 (en) | 2006-08-29 | 2010-04-13 | Xilinx, Inc. | Composite flip-chip package with encased components and method of fabricating same |
| JP2009170941A (ja) * | 2009-05-01 | 2009-07-30 | Shinko Electric Ind Co Ltd | キャパシタ実装配線基板 |
| JP2011211155A (ja) * | 2010-03-10 | 2011-10-20 | Panasonic Corp | 電子回路 |
| JP2015165540A (ja) * | 2014-03-03 | 2015-09-17 | キヤノン株式会社 | プリント回路板 |
| JP2018098339A (ja) * | 2016-12-13 | 2018-06-21 | キヤノン株式会社 | プリント配線板及びプリント回路板 |
| JP2017159173A (ja) * | 2017-06-26 | 2017-09-14 | 株式会社藤商事 | 遊技機 |
| JP2017159174A (ja) * | 2017-06-26 | 2017-09-14 | 株式会社藤商事 | 遊技機 |
| CN114342566A (zh) * | 2019-09-04 | 2022-04-12 | Tdk株式会社 | 电子部件安装结构 |
| CN114342566B (zh) * | 2019-09-04 | 2024-06-04 | Tdk株式会社 | 电子部件安装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3854498B2 (ja) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577490B2 (en) | Wiring board | |
| US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
| US8492657B2 (en) | Printed wiring board, method for forming the printed wiring board, and board interconnection structure | |
| US7335531B2 (en) | Semiconductor device package and method of production and semiconductor device of same | |
| US4385202A (en) | Electronic circuit interconnection system | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| KR20000006359A (ko) | 회로기판의장착구조체및이에사용되는다층회로기판 | |
| JP2002261448A (ja) | 配線基板 | |
| JP2003229672A (ja) | 配線基板 | |
| JP2000353765A (ja) | 配線基板及びこれを使用したチップモジュール | |
| JP2003229510A (ja) | 配線基板 | |
| JPH08330736A (ja) | 多層基板およびその製造方法 | |
| US20020086561A1 (en) | Wiring board | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP2001339008A (ja) | 配線基板 | |
| JP3859225B2 (ja) | 配線基板 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP4299087B2 (ja) | プリント配線板 | |
| JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
| CN220543765U (zh) | 一种钽电容封装结构 | |
| JP3172267B2 (ja) | 大規模配線基板及びその製造方法 | |
| JP2002246759A (ja) | 配線基板 | |
| JP2001028481A (ja) | 多層配線基板およびその製造方法 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JP2002204046A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |