JP2002204046A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2002204046A
JP2002204046A JP2000402026A JP2000402026A JP2002204046A JP 2002204046 A JP2002204046 A JP 2002204046A JP 2000402026 A JP2000402026 A JP 2000402026A JP 2000402026 A JP2000402026 A JP 2000402026A JP 2002204046 A JP2002204046 A JP 2002204046A
Authority
JP
Japan
Prior art keywords
capacitor
chip
terminals
terminal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000402026A
Other languages
English (en)
Inventor
Yasuhiro Sugimoto
康宏 杉本
Masao Kuroda
正雄 黒田
Yukihiro Kimura
幸広 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000402026A priority Critical patent/JP2002204046A/ja
Publication of JP2002204046A publication Critical patent/JP2002204046A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Ceramic Capacitors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 複数のチップコンデンサを搭載した配線基板
において、チップコンデンサを高い接合強度で高密度に
搭載することができる配線基板を提供すること。 【解決手段】 配線基板101は、基板本体105にチ
ップコンデンサ150が複数搭載されたものである。基
板本体105の下面105c側に形成されたコンデンサ
用パッド119のうちコンデンサ用共通パッド119s
には、一のチップコンデンサ150の1つの端子153
と、これに隣り合う他のチップコンデンサ150の1つ
の端子153とがハンダ160を介して接続されてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板本体にチップ
コンデンサが搭載された配線基板に関し、特に、基板本
体に略直方体形状をなすチップコンデンサが複数搭載さ
れた配線基板に関する。
【0002】
【従来の技術】集積回路技術の進歩によりますますIC
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこで、ノイズ除去のため、例えば、図5に示
す配線基板1のように、基板本体5の下面5c上に複数
のチップコンデンサ50を搭載している。
【0003】この配線基板1のうち基板本体5の上面5
bの中央部分には、バンプ17が多数形成され、破線で
示すICチップ3の下面3cに多数形成された接続端子
4とそれぞれフリップチップ接続が可能とされている。
また、基板本体5の下面5cの中央部分には、コンデン
サ用パッド19が多数形成され、このコンデンサ用パッ
ド19には、チップコンデンサ50の端子53がハンダ
60を介して接続している。基板本体5は、コア基板7
と、その上下にそれぞれ積層された上面側樹脂絶縁層9
及びソルダーレジスト層11、下面側樹脂絶縁層13及
びソルダーレジスト層15を有する。
【0004】このうちコア基板7には、スルーホール導
体21が多数形成され、また、その両面には、スルーホ
ール導体21と接続する配線層23,25がそれぞれ形
成されている。また、上面側樹脂絶縁層9及び下面側樹
脂絶縁層13には、ビア導体27,29がそれぞれ多数
形成され、コア基板7上の配線層23,25とそれぞれ
接続している。また、上面側樹脂絶縁層9上には、一方
でバンプ17と接続するバンプ用パッド31が多数形成
され、他方で上面側樹脂絶縁層9のビア導体27と接続
している。また、下面側樹脂絶縁層13上には、一方で
チップコンデンサ50と接続する上記のコンデンサ用パ
ッド19が多数形成され、他方で下面側樹脂絶縁層13
のビア導体29と接続している。
【0005】基板本体5に搭載される各チップコンデン
サ50は、略直方形状をなす積層セラミックコンデンサ
である。従って、基板本体5の下面5cを向くコンデン
サ上面50u、コンデンサ上面50uと平行なコンデン
サ下面50v、及び、これらコンデンサ上面50u及び
コンデンサ下面50vに垂直な4つのコンデンサ側面5
0wを有している。各チップコンデンサ50には、コン
デンサを構成する内部の電極層に接続する端子53が複
数形成されている。具体的には、各端子53は、コンデ
ンサ上面50uに形成された上面部53dと、コンデン
サ下面50vに形成された下面部53eと、コンデンサ
側面50wに形成され、上面部53dとコンデンサ上面
50uの周縁で繋がる一方、下面部53eとコンデンサ
下面50vの周縁で繋がる側面部53fとからなり、略
コ字形状となっている。各端子53は、1つの端子53
に対し1つのコンデンサ用パッド19に、それぞれハン
ダ60を介して接続している。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな配線基板1は、隣り合うチップコンデンサ50同士
の間隔が、例えば700μm程度と比較的大きくなるた
め、その結果、基板本体5の下面5cに占めるチップコ
ンデンサ50の実装面積も大きくなる。従って、配線基
板1の小型化、高密度化の要請に十分に応えることがで
きない。一方、隣り合うチップコンデンサ50同士の間
隔を狭くするためコンデンサ用パッド19の面積を小さ
くすると、チップコンデンサ50の端子53とコンデン
サ用パッド19との接合強度が低下する。
【0007】本発明はかかる現状に鑑みてなされたもの
であって、複数のチップコンデンサを搭載した配線基板
において、チップコンデンサを高い接合強度で高密度に
搭載することができる配線基板を提供することを目的と
する。
【0008】
【課題を解決するための手段、作用及び効果】その解決
手段は、基板本体の主面上に、略直方体形状をなす複数
のチップコンデンサが搭載された配線基板であって、上
記基板本体は、上記主面側に露出する複数のパッドを備
え、上記チップコンデンサは、上記主面を向く第1面に
形成された第1面部を有する複数の端子を備え、上記複
数のパッドと上記複数の端子とは、接合材を介して接続
され、上記複数のパッドのうち少なくともいずれかは、
一のチップコンデンサの1つの端子とこれに隣り合う他
のチップコンデンサの1つの端子とが上記接合材を介し
て接続する共通パッドである配線基板である。
【0009】本発明によれば、基板本体に形成されたコ
ンデンサ用のパッドのうち少なくともいずれかは、一の
チップコンデンサの端子とこれに隣り合う他のチップコ
ンデンサの端子とが、一塊りのハンダを介して一緒に接
続する共通パッドである。このため、1つのパッドに1
つの端子がぞれぞれ接続していた従来の配線基板(図5
参照)に比べると、共通パッドに接続する端子同士につ
いては、その間隔を狭くすることができる。その結果、
隣り合うチップコンデンサ同士の間隔も狭くすることが
可能である。従って、複数のチップコンデンサを、実装
面積を小さくして高密度に基板本体に搭載することがで
きる。また、このような共通パッドは、接続する2つ分
の端子に適合する大きさになるので、1つの端子から見
ると比較的大きな面積にわたって共通パッドに接続され
るから、端子と共通パッドとの接合強度を高くすること
もできる。従って、複数のチップコンデンサを、高い接
合強度で基板本体に搭載することもできる。
【0010】なお、チップコンデンサとしては、配線基
板に搭載できるものであればいずれのものでも良いが、
例えば、積層セラミックタイプや、電解コンデンサタイ
プ、フィルムコンデンサタイプのものなどが挙げられ
る。特に、積層セラミックタイプのチップコンデンサ
は、周波数特性も良好であり、また、熱が掛かるなどし
ても特性が比較的安定である。また、接合材は、端子と
パッドに接合し、これらを電気的に接続させることがで
きるものであれば良く、例えば、ハンダ、導電性の接着
剤などが挙げられる。
【0011】また、基板本体としては、エポキシ樹脂、
ポリイミド樹脂、BT樹脂、PPE樹脂などの樹脂や、
これらの樹脂とガラス繊維やポリエステル繊維などの繊
維との複合材料、三次元網目構造のフッ素樹脂にエポキ
シ樹脂などを含浸させた樹脂複合材料を用いたものが挙
げられる。さらに、アルミナ、ムライト、窒化アルミニ
ウム、ガラスセラミックなどからなるセラミック基板、
セラミック基板とこれらの樹脂や複合材料とを組み合わ
せたものなどが挙げられる。さらに、パッドの周囲に
は、パッド相互間の絶縁を確実にし、ハンダ等の濡れ拡
がりを防止するためソルダーレジスト層を形成すること
もできる。
【0012】さらに、上記の配線基板であって、前記複
数のチップコンデンサは、前記基板本体の主面上に隣り
合うように搭載され、前記チップコンデンサの端子は、
前記第1面に垂直な側面に形成され前記第1面部と第1
面の周縁で繋がる側面部を有し、前記共通パッドに接続
する各々の端子の上記側面部同士の間には、上記接合材
が介在する配線基板とすると良い。
【0013】本発明によれば、複数のチップコンデンサ
は、互いに隣り合うようにして基板本体の主面上に搭載
されている。また、チップコンデンサの端子は、その上
面に形成された上面部の他、その側面に形成された側面
部をも有している。そして、共通パッドに接続する各々
の端子の側面部同士の間には、接合材が介在する。この
ような配線基板は、隣り合うチップコンデンサの2つの
端子が1つの共通パッドに接続した上に、さらに、これ
らの端子の側面部同士の間に接合材が介在しているの
で、各々の端子と共通パッドの接合強度が特に高い。即
ち、接合材が側面部同士の間にまで介在することによ
り、端子と接合材の接合面積が大きくなるので、端子と
共通パッドとの接合強度が高くなる。また、一方のチッ
プコンデンサに応力が掛かったときに、側面部間の接合
材を通じて他方のチップコンデンサにも応力が伝わり、
応力が分散するので、全体として応力に耐えられるよう
になる。
【0014】さらに、上記の配線基板であって、前記複
数のチップコンデンサは、前記基板本体の主面上に、隣
り合うチップコンデンサの前記側面同士が対向するよう
に搭載され、隣り合うチップコンデンサのうち、対向す
る上記側面に形成された前記端子同士は、それぞれ対向
し、これらの対向する一対の端子は、いずれも前記側面
部同士の間に上記接合材が介在した状態で前記共通パッ
ドに接続している配線基板とすると良い。
【0015】本発明によれば、複数のチップコンデンサ
は、隣り合うチップコンデンサの側面同士が対向するよ
うに基板本体の主面上に搭載されている。また、対向す
る各側面に形成された端子もそれぞれ対向している。そ
して、これらの対向する一対の端子は、共通パッドに一
塊りの接合材を介して一緒に接続している。このような
配線基板は、隣り合うチップコンデンサの対向する各側
面に形成された各々の端子を共通パッドにそれぞれ接続
しているので、これらの端子同士の間隔をそれぞれ狭く
することができる。これにより、隣り合うチップコンデ
ンサの側面同士の間隔も狭くすることができる。従っ
て、複数のチップコンデンサを、実装面積をさらに小さ
くして、さらに高密度に基板本体に搭載することができ
る。また、対向する各側面に形成された各々の端子の側
面部同士の間には、接合材がそれぞれ介在しているの
で、チップコンデンサと共通パッドとの接合強度がさら
に高くなる。
【0016】さらに、上記のいずれかに記載の配線基板
であって、共通パッドに接続する各々の端子の接続部同
士の間に介在する接合材が、共通パッド側に凸のメニス
カスを形成している配線基板とするのが好ましい。この
ように、接合材によって端子の側面部同士の間に共通パ
ッド側に凸の1つのメニスカスが形成されたものは、メ
ニスカスがない場合に比して、2つの端子と共通パッド
との接合強度がさらに高くなる。
【0017】
【発明の実施の形態】(実施形態)以下、本発明の実施
の形態を、図面を参照しつつ説明する。図1に示す配線
基板101は、基板本体105とこの下面(主面)10
5c上に搭載された複数のチップコンデンサ150とか
らなる。基板本体105の上面105bの中央部分に
は、バンプ117が多数形成され、破線で示すICチッ
プ103の下面103cに多数形成された接続端子10
4とそれぞれフリップチップ接続が可能にされている。
また、基板本体105の下面105cのうち中央部分に
は、コンデンサ用パッド119が多数形成され、このコ
ンデンサ用パッド119には、ハンダ(接合材)160
を用いてチップコンデンサ150が多数搭載されてい
る。さらに、下面105cの周縁部分には、図示しない
マザーボードなどの他の配線基板に多数形成された接続
端子とそれぞれ接続可能な接続用パッド120も多数形
成されている。
【0018】この基板本体105は、コア基板107
と、その上下にそれぞれ積層されたエポキシ樹脂からな
る上面側樹脂絶縁層109及びソルダーレジスト層11
1、下面側樹脂絶縁層113及びソルダーレジスト層1
15を有する。このうちコア基板107は、31mm×
31mmの略矩形板状で、厚さ1.0mmのガラス−エ
ポキシ樹脂複合材料からなる。コア基板107には、こ
れを貫通するスルーホール導体121が多数形成されて
いる。また、コア基板107の両面には、これらのスル
ーホール導体121と接続する配線層123,125が
それぞれ形成されている。
【0019】また、上面側樹脂絶縁層109及び下面側
樹脂絶縁層113には、ビア導体127,129がそれ
ぞれ多数形成され、コア基板107上の配線層123,
125とそれぞれ接続している。また、上面側樹脂絶縁
層109上には、一方でバンプ117と接続するバンプ
用パッド131が多数形成され、他方で上面側樹脂絶縁
層109のビア導体127と接続している。また、下面
側樹脂絶縁層113上には、上記のように、チップコン
デンサ150と接続するコンデンサ用パッド119及び
マザーボード等と接続するための接続用パッド120が
それぞれ多数形成され、他方で下面側樹脂絶縁層113
のビア導体129と接続している。
【0020】このように、基板本体105は、その上面
105bに形成されたバンプ117と、その下面105
cに形成されたコンデンサ用パッド119及び接続用パ
ッド120とがそれぞれ電気的に接続している。さらに
具体的に説明すると、多数のバンプ117のうち、これ
らの周縁部分に配置されたバンプ117の多くは、バン
プ用パッド131、上面側樹脂絶縁層109に形成され
たビア導体127を通じて、コア基板107と上面側樹
脂絶縁層109の間の配線層123に接続し、それぞれ
周縁側(図1中、右または左方向)にファンアウトし
て、周縁部分に位置するスルーホール導体121に接続
している。そしてさらに、コア基板107と下面側樹脂
絶縁層113の間の配線層125、下面側樹脂絶縁層1
13に形成されたビア導体129を通じて、ソルダーレ
ジスト層115から露出する接続用パッド120に接続
している。これらは、主として信号用配線として使用さ
れるが、+の電源電位及び接地電位を供給する電源配線
として用いているものもある。
【0021】一方、多数のバンプ117のうち、これら
の中央部分に配置されたバンプ117の多くは、バンプ
用パッド131、ビア導体127を通じて、コア基板1
07と上面側樹脂絶縁層109の間の配線層123に接
続するが、ファンアウトすることなく位置調整をして、
中央部分に位置するスルーホール導体121に接続して
いる。そしてさらに、コア基板107と下面側樹脂絶縁
層113の間の配線層125、ビア導体129を通じ
て、ソルダーレジスト層115から露出するコンデンサ
用パッド119に接続している。さらに、これらのコン
デンサ用パッド119は、端子153を通じてチップコ
ンデンサ150に接続しているので、結局、中央部分の
バンプ117の多くがチップコンデンサ150と電気的
に接続している。
【0022】下面105cに搭載された各チップコンデ
ンサ150は、図1、図2及び図3に示すように、Ba
TiO3 系の高誘電体セラミックからなる積層セラミッ
クコンデンサである。このチップコンデンサ150は、
略直方体形状(3.2mm×1.6mm×0.8mm)
であり、基板本体105の下面105c側を向くコンデ
ンサ上面(第1面)150u、コンデンサ上面150u
に平行なコンデンサ下面150v、及び、これらコンデ
ンサ上面150u及びコンデンサ下面150vに垂直な
4つのコンデンサ側面150w(第1コンデンサ側面1
50w1,第2コンデンサ側面150w2,第3コンデ
ンサ側面150w3,第4コンデンサ側面150w4)
を有している。
【0023】チップコンデンサ150の内部には、一方
の電極層と他方の電極層とが、セラミック高誘電体層を
介して交互に、コンデンサ上面150uに平行に多数積
層されている。これらの電極層はニッケル(Ni)から
なる。また、チップコンデンサ150には、第1コンデ
ンサ側面150w1及び第3コンデンサ側面150w3
まで延びた電極層の一部に接続するCuからなる端子1
53が複数形成されている。具体的には、各端子153
は、コンデンサ上面150uに形成されコンデンサ上面
150uの周縁まで延びる上面部153dと、コンデン
サ下面150vに形成されコンデンサ下面150vの周
縁まで延びる下面部153eとを有する。さらに、第1
コンデンサ側面150w1または第3コンデンサ側面1
50w3に形成され、上面部153dとコンデンサ上面
150uの周縁で繋がる一方、下面部153eとコンデ
ンサ下面150vの周縁で繋がる側面部153fを有
し、略コ字形状となっている。
【0024】本実施形態のチップコンデンサ150で
は、第1コンデンサ側面150w1とこれに平行な第3
コンデンサ側面150w3に、それぞれ4つの端子15
3(側面部153f)が形成されており、第2コンデン
サ側面150w2及びこれに平行な第4コンデンサ側面
150w4には、端子153は形成されていない。ま
た、図2に示すように、1つのチップコンデンサ150
について、第1側面151w1から時計回りに第2コン
デンサ側面151w2、第3コンデンサ側面151w
3、第4コンデンサ側面151w4の順に見ると、+の
電源電位(図2に「+」で示す。)に接続する端子15
3pと、接地電位(図2に「G」で示す。)に接続する
端子153gとが交互に並んで配置されている。
【0025】このようなチップコンデンサ150に充放
電をさせると、各端子153の側面部153fに電流が
流れ、この電流により、各側面部153fには、インダ
クタンスが発生する。その際、1つのチップコンデンサ
150についてみると、隣り合う側面部153f相互の
関係では、接続される電位が異なるので、充放電の際に
流れる電流の向きが逆になる。従って、このように隣り
合う側面部153fに接続する電位が異なるように配置
することで、両者の結合によって発生する相互インダク
タンスの分だけ、側面部153f(端子153)のイン
ダクタンスを減少させることができる。
【0026】また、チップコンデンサ150は、図2及
び図3に示すように、隣り合うチップコンデンサ150
の第1コンデンサ側面150w1と第3コンデンサ側面
150w3同士、及び、第2コンデンサ側面150w2
と第4コンデンサ側面150s4同士が対向するよう
に、上方から見て、縦横格子状に配置されている。そし
て、対向するコンデンサ側面150wに形成された端子
153同士も互いに対向している。なお、これら対向す
る端子153は、後述するコンデンサ用共通パッド11
9sに接続するため同じ電位となっている。
【0027】次に、チップコンデンサ150の端子15
3と基板本体105のコンデンサ用パッド119との関
係について、図4を参照して説明する。図4は、図1に
おけるM−M’断面の中央部分を上方から見た図であ
り、各コンデンサ用パッド119の平面形状と配置が示
されている。さらに、同図には、その下に位置するチッ
プコンデンサ150を投影して破線で示してある。
【0028】コンデンサ用パッド119には、コンデン
サ用共通用パッド119sとコンデンサ用非共通パッド
119tの2つのパッドがある。このうちコンデンサ用
共通パッド119sには、一のチップコンデンサ150
の1つの端子153と、これに隣り合う他のチップコン
デンサ150の1つの端子153が、一塊りのハンダ
(接合材)160を介して一緒に接続している。さらに
具体的に言うと、隣り合うチップコンデンサ150のう
ち対向する側面150wに形成された、それぞれ対向す
る端子153同士が、1つのコンデンサ用共通パッド1
19sにそれぞれ接続している。また、図1中の部分拡
大図に示すように、コンデンサ用共通パッド119sに
接続する各々の端子153の側面部153f同士の間に
は、ハンダ160が介在し、コンデンサ用共通パッド1
19s側に凸のメニスカスをそれぞれ形成している。
【0029】これに対し、コンデンサ用非共通パッド1
19tには、一のチップコンデンサの1つの端子153
のみがハンダ160を介して接続している。さらに具体
的に言うと、隣りにチップコンデンサ150が配置され
ていない側面150wに形成された端子153は、いず
れもコンデンサ用非共通パッド119tにハンダ160
を介して接続している。
【0030】このような配線基板101は、基板本体1
05に形成されたコンデンサ用パッド119のうちコン
デンサ用共通パッド119sには、一のチップコンデン
サ150の1つの端子153とこれに隣り合う他のチッ
プコンデンサ150の1つの端子153とが、一塊りの
ハンダ160を介して一緒に接続している。このため、
これらの端子153同士の間隔を狭くすることができ
る。また、コンデンサ用共通パッド119sは、接続す
る2つ分の端子153に適合する大きさであるので、1
つの端子153から見ると比較的大きな面積にわたって
コンデンサ用共通パッド119sに接続されるから、端
子153とコンデンサ用共通パッド119sとの接合強
度を高くすることもできる。
【0031】さらに、本実施形態では、多数のチップコ
ンデンサ150は、互いに隣り合うようにして基板本体
105の下面105c上に搭載されている。また、チッ
プコンデンサ150の端子153は、上面部153dや
下面部153eの他、コンデンサ側面150wに形成さ
れた側面部153fをも有している。そして、コンデン
サ用共通パッド119sに接続する各々の端子153の
側面部153f同士の間には、ハンダ160が介在す
る。このため、各々の端子153とコンデンサ用共通パ
ッド119sとの接合強度が特に高い。
【0032】またさらに、多数のチップコンデンサ15
0は、隣り合うチップコンデンサ150のコンデンサ側
面150w同士が対向するように基板本体105の下面
105c上に搭載されている。また、対向する各コンデ
ンサ側面150wに形成された端子153もそれぞれ対
向している。そして、これらの対向する一対の端子15
3は、コンデンサ用共通パッド119sに一塊りのハン
ダ160を介して一緒に接続している。このように、隣
り合うチップコンデンサ150の対向する各コンデンサ
側面150wに形成された各々の端子153が共通パッ
ドにそれぞれ接続していると、これらの端子153同士
の間隔をそれぞれ狭くすることができる。これにより、
隣り合うチップコンデンサ150のコンデンサ側面15
0w同士の間隔も狭くすることができる。また、対向す
る各コンデンサ側面150wに形成された各々の端子1
53の側面部153f同士の間には、ハンダ160がそ
れぞれ介在しているので、チップコンデンサ150とコ
ンデンサ用共通パッド119sとの接合強度がさらに高
くなる。
【0033】またさらに、ハンダ160により、端子1
53の側面部153f同士の間に、コンデンサ用共通パ
ッド119s側に凸の1つのメニスカスがそれぞれ形成
されているので、各々の端子153とコンデンサ用共通
パッド119sとの接合強度がさらに高くなる。以上に
より、隣り合うチップコンデンサ150同士の間隔を特
に狭くすることが可能である。具体的には、従来の配線
基板のチップコンデンサ同士の間隔(例えば約700μ
m)に対して、本実施形態では、チップコンデンサ15
0同士の間隔を、例えば約300μmとすることができ
る。従って、多数のチップコンデンサ150を、実装面
積を特に小さくして、特に高密度に基板本体105に搭
載することができる。また、複数のチップコンデンサ1
50を、高い接合強度で基板本体105に搭載すること
もできる。
【0034】次いで、本実施形態の配線基板101の製
造方法について説明する。本実施形態の配線基板101
は、樹脂配線基板の公知のビルドアップ製法によって形
成すればよい。例えば、まず、ガラス−エポキシ樹脂複
合材料からなり、ドリルやレーザ等により多数の貫通孔
が所定の位置に形成されたコア基板107を用意する。
その後、公知のパネルメッキ法によりコア基板107に
Cuメッキを施し、スルーホール導体121を形成す
る。また、エッチングによりコア基板107の両面に所
定のパターンの配線層123,125を形成する。
【0035】次いで、公知のビルドアップ絶縁層形成手
法により、上面側樹脂絶縁層109及び下面側樹脂絶縁
層113を形成し、さらにこれらをそれぞれ貫通するビ
ア導体127,129を形成する共に、バンプ用パッド
131、コンデンサ用パッド119、接続用パッド12
0をそれぞれ形成する。さらに、不要部分を覆うように
して、ソルダーレジスト層111,115をそれぞれ形
成すれば、基板本体105ができる。その後は、コンデ
ンサ用パッド119に予めハンダペーストを塗布した上
で、チップコンデンサ150を下面105cに搭載し、
リフローしてチップコンデンサ150の端子153とコ
ンデンサ用パッド119とをハンダ160を介して接続
する。さらに、バンプ用パッド131にハンダペースト
を塗布し、下面105c側のハンダ160の溶融しない
温度でリフローして、バンプ117を形成する。このよ
うにして、配線基板101が完成する。
【0036】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、チップコンデンサ150を基板本体105の下面
105cに搭載した配線基板101を示したが、基板本
体の上面に、例えば、ICチップ103が搭載される領
域の周縁領域に、チップコンデンサ150を搭載する配
線基板とすることもできる。
【0037】また、上記実施形態では、上面側樹脂絶縁
層109の上方(ICチップ103側)及び下面側樹脂
絶縁層113の下方(チップコンデンサ150側)にそ
れぞれソルダーレジスト層111,115を形成した
が、ソルダーレジスト層がない形態の配線基板としても
良い。また、上記実施形態では、コア基板107の上下
に、1層ずつ上面側樹脂絶縁層109及び下面側樹脂絶
縁層113を形成したが、さらに多数の樹脂絶縁層を積
層した配線基板にも適用することができる。
【0038】また、上記実施形態においては、図示しな
いマザーボード等から下面105c側の周縁部分に形成
した接続用パッド120を経由して、電源電位あるいは
接地電位をチップコンデンサ150及びバンプ117に
供給する例を示した。しかし、チップコンデンサ150
の端子153(下面部153e)とマザーボード等の端
子とを直接接続して、電源電位あるいは接地電位をチッ
プコンデンサ150及びバンプ117に供給するように
しても良い。さらに、上記実施形態では、配線基板10
1の中心の絶縁層としてコア基板107を用いたものを
示したが、本発明をコア基板107等を用いない配線基
板に適用することもできる。なお、上記実施形態では、
チップコンデンサ150の端子153と基板本体105
のコンデンサ用パッド119とを接続する接合材として
ハンダ160を用いたが、これに限らず、例えば、導電
性の接着剤などを用いることもできる。
【図面の簡単な説明】
【図1】実施形態に係る配線基板の断面図である。
【図2】縦横格子状に配列させたチップコンデンサの各
端子の電位を示す説明図である。
【図3】縦横格子状に配列させたチップコンデンサの様
子を示す斜視説明図である。
【図4】基板本体の各コンデンサ用パッドとチップコン
デンサの各端子との関係を示す説明図である。
【図5】従来形態に係る配線基板の断面図である。
【符号の説明】
101 配線基板 105 基板本体 105b (基板本体の)上面 105c (基板本体の)下面(主面) 119 コンデンサ用パッド 119s コンデンサ用共通パッド 119t コンデンサ用非共通パッド 150 チップコンデンサ 150u コンデンサ上面(第1面) 150v コンデンサ下面 150w コンデンサ側面 153 端子 153p (+の電源電位に接続する)端子 153g (接地電位に接続する)端子 153d (端子の)上面部(第1面部) 153e (端子の)下面部 153f (端子の)側面部 160 ハンダ(接合材)
フロントページの続き (72)発明者 木村 幸広 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E001 AB03 AF04 5E319 AA03 AB05 AC01 AC11 AC15 AC16 BB05 CC33 CD04 CD29 GG01 GG09 GG20 5E336 AA04 AA12 CC32 CC43 CC53 EE03 GG06 GG16

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板本体の主面上に、略直方体形状をなす
    複数のチップコンデンサが搭載された配線基板であっ
    て、 上記基板本体は、上記主面側に露出する複数のパッドを
    備え、 上記チップコンデンサは、上記主面を向く第1面に形成
    された第1面部を有する複数の端子を備え、 上記複数のパッドと上記複数の端子とは、接合材を介し
    て接続され、 上記複数のパッドのうち少なくともいずれかは、一のチ
    ップコンデンサの1つの端子とこれに隣り合う他のチッ
    プコンデンサの1つの端子とが上記接合材を介して接続
    する共通パッドである配線基板。
  2. 【請求項2】請求項1に記載の配線基板であって、 前記複数のチップコンデンサは、前記基板本体の主面上
    に隣り合うように搭載され、 前記チップコンデンサの端子は、前記第1面に垂直な側
    面に形成され前記第1面部と第1面の周縁で繋がる側面
    部を有し、 前記共通パッドに接続する各々の端子の上記側面部同士
    の間には、上記接合材が介在する配線基板。
  3. 【請求項3】請求項2に記載の配線基板であって、 前記複数のチップコンデンサは、前記基板本体の主面上
    に、隣り合うチップコンデンサの前記側面同士が対向す
    るように搭載され、 隣り合うチップコンデンサのうち、対向する上記側面に
    形成された前記端子同士は、それぞれ対向し、 これらの対向する一対の端子は、いずれも前記側面部同
    士の間に上記接合材が介在した状態で前記共通パッドに
    接続している配線基板。
JP2000402026A 2000-12-28 2000-12-28 配線基板 Pending JP2002204046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000402026A JP2002204046A (ja) 2000-12-28 2000-12-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000402026A JP2002204046A (ja) 2000-12-28 2000-12-28 配線基板

Publications (1)

Publication Number Publication Date
JP2002204046A true JP2002204046A (ja) 2002-07-19

Family

ID=18866379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000402026A Pending JP2002204046A (ja) 2000-12-28 2000-12-28 配線基板

Country Status (1)

Country Link
JP (1) JP2002204046A (ja)

Similar Documents

Publication Publication Date Title
US6525414B2 (en) Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6914322B2 (en) Semiconductor device package and method of production and semiconductor device of same
US6461895B1 (en) Process for making active interposer for high performance packaging applications
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
US8198724B1 (en) Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP4983906B2 (ja) 電子部品内蔵モジュール
JP5190811B2 (ja) 電源モジュール
JP3860380B2 (ja) 配線基板及びこれを使用したチップモジュール
JP2001144245A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3554886B2 (ja) 配線基板
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JP3854498B2 (ja) 配線基板
JP2003229672A (ja) 配線基板
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
JP2007305692A (ja) 電子部品及びその製造方法並びに電子部品内蔵基板及びその製造方法
JP3859225B2 (ja) 配線基板
JP2002204046A (ja) 配線基板
JP2001339008A (ja) 配線基板
JP2001339009A (ja) 配線基板
JP2002204077A (ja) 配線基板、配線基板本体、及びチップコンデンサ
JP4078723B2 (ja) コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。
JP4547655B2 (ja) 半導体装置