JP2007256872A

JP2007256872A - プラズマディスプレイ装置

Info

Publication number: JP2007256872A
Application number: JP2006084460A
Authority: JP
Inventors: Yukio Akiyama; 幸男秋山; Seiji Watanuki; 清司綿貫
Original assignee: Hitachi Ltd; Advanced PDP Development Center Corp
Current assignee: Hitachi Ltd; Advanced PDP Development Center Corp
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2007-10-04

Abstract

【課題】
プラズマディスプレイ装置では、パネル発光放電によりパネルに瞬時大電流が流れるため、電流経路のインピーダンス成分により大きな電圧降下が発生する。これによりパネル駆動電圧の変動による動作マージンの劣化や、インダクタンス成分にパルス電流が流れることによる不要輻射の発生等は、製品開発および性能上の大きな問題点となっている。
【解決手段】
上記課題を解決するために本発明では、第１の手段として、サステイン電源コンデンサをサステイン出力−パネル間に実装配置する。第２の手段として、サステイン出力−パネル間のパネル電流経路とサステイン電源コンデンサ−サステイン出力間の電源電流経路を、互いに逆方向電流が流れるように並行且つ近傍に配置する。
【選択図】図１

Description

本発明は、プラズマディスプレイパネルの動作マージンの向上および不要輻射低減を図るプラズマディスプレイ装置に関する。

ＡＣ駆動型プラズマディスプレイパネル（以下、「ＰＤＰ」と省略する）は、画面長辺方向に沿って延在する略平行な一対の維持放電電極（サステイン電極ともいう）を複数備えている。そのため、周知の如く、維持放電電極には意図しない浮遊インダクタンス（寄生インダクタンスともいう）が形成されている。また、浮遊インダクタンスは、ＰＤＰを駆動する一対の維持放電駆動回路（サステイン駆動回路ともいう）や、維持放電駆動回路とＰＤＰとの間を接続する配線（例えばフレキシケーブル）にも存在する。

このため、維持放電（サステイン放電ともいう）時に、大電流（例えば４２インチのＰＤＰではピーク値が１００Ａ程度で幅が約１μｓ程度のパルス電流）の維持放電電流が維持放電電流経路中の前記浮遊インダクタンスに流れると、電圧降下が生じ、ＰＤＰの維持放電電極に印加される駆動電圧の変動による動作マージンの劣化を招く。また、浮遊インダクタンスに流れるパルス電流による不要輻射妨害も生じる。

そこで、維持放電電流経路の浮遊インダクタンスを低減する技術が例えば特許文献１で開示されている。

特開２００６−３８６２号公報

特許文献１は、ＰＤＰと戻り電流経路をなすシャーシとを並行近接配置し、これらに流れる電流が逆方向であることを利用して、シャーシの浮遊インダクタンスとＰＤＰの浮遊インダクタンスとを磁気的に結合させて相互インダクタンスを生じさせ、これらの浮遊インダクタンスを低減するプラズマディスプレイ装置を開示する。シャーシの浮遊インダクタンスとＰＤＰの浮遊インダクタンスとの磁気的結合を蜜にすることにより、浮遊インダクタンスを大幅(例えば数十分の一)に低減することが可能である。

また、特許文献１は、維持放電駆動回路（サステイン駆動回路）を搭載した維持放電駆動基板（サステイン駆動基板ともいう）に近接して渦電流板を配置し、該渦電流板に生じる渦電流により維持放電駆動基板の浮遊インダクタンスを低減する。

しかし、特許文献１は、維持放電駆動基板（サステイン駆動基板）のサステイン出力とＰＤＰとを接続する配線（例えば基板パターンやフレキシブルケーブル）に形成された浮遊インダクタンスの低減技術については、言及していない。

本発明は、上記した事情に鑑みてなされたもので、その目的は、維持放電駆動基板（サステイン駆動基板）のサステイン出力とＰＤＰとを接続する配線の浮遊インダクタンスを低減できるプラズマディスプレイ装置を提供することにある。

上記課題を解決する手段として、本発明の概要を以下に述べる。
第１に、サステイン用電源コンデンサをサステイン出力−パネル間に実装配置する。第２に、サステイン出力−パネル間のパネル電流経路(吐出し、吸込みの両方向共に)とサステイン電源コンデンサ−サステイン出力間の電源電流経路(＋、−側共に)を、互いに逆方向電流が流れるように並行且つ近接して配置する。上記の第１および第２の手段を適用することにより、パネル電流経路である基板パターンおよびフレキシブルケーブルの各々において、浮遊インダクタンス間に相互インダクタンスを発生させることが可能となり、浮遊インダクタンスを大幅に低減することが出来る。

本発明によれば、維持放電駆動基板（サステイン駆動基板）のサステイン出力とＰＤＰとを接続する配線に寄生する浮遊インダクタンスを低減するＡＣ駆動型プラズマディスプレイ装置を提供できる。これにともない、維持放電電流による電圧降下発生も低減され、ＰＤＰの動作マージンを改善できる。また、浮遊インダクタンスに流れるパルス電流による不要輻射妨害を低減できる。

以下、図面を参照して本発明の最良の形態について説明する。なお、各図において、共通な機能を有する要素には同一な符号を付して示し、一度述べたものについては、煩雑さを避けるためにその重複する説明を省略する。

図１は、本一実施形態を説明するプラズマディスプレイ装置のサステイン（維持）放電電流経路における概略構成図である。

図１において、１はＰＤＰ、２，２'はＰＤＰ１を交互に駆動する一対のサステイン駆動回路（維持放電駆動回路）のサステイン出力素子(吐出し側)、３，３'は各サステイン駆動回路のサステイン出力素子(吸込み側)、４，４'は各サステイン駆動回路のサステイン出力用電源コンデンサ、５，５ｘ，５'，５ｘ'はサステイン出力ラインの浮遊インダクタンス、６，６'は電源ラインの浮遊インダクタンス、７，７'は電源ＧＮＤラインの浮遊インダクタンス、８，８'は電源ＧＮＤとシャーシＧＮＤ接続部２４，２４'間の浮遊インダクタンス、９はシャーシＧＮＤ接続部２４と２４'間の戻り電流経路をなすシャーシにおける浮遊インダクタンス、１０はＰＤＰ１の浮遊インダクタンスである。

なお、５x，５x'はサステイン出力ラインの浮遊インダクタンスの一部であり、電源ＧＮＤ−シャーシＧＮＤ接続部２４，２４'間の浮遊インダクタンス８，８'と磁気的に結合するために並行近接配置されたサステイン出力ラインの浮遊インダクタンスを示す。

また、Ａ及びＢは、一対のサステイン駆動回路（ここでは、その出力段であるサステイン出力素子２，３および２'，３'のみが図示されている）によりＰＤＰが交互にサステイン駆動されて流れるサステイン放電電流経路（維持放電電流経路ともいい、以下「放電電流経路」と省略する）を指し、放電電流経路の向きを矢印で示す。放電電流経路Ａ，Ｂは、その向きが逆である。

また、図中の符号Ｍは、対象となる浮遊インダクタンス間の磁気的結合を意味し、その対象を弧状の点線の矢印で示す。

図１に示すように、本一実施形態では、サステイン出力用電源コンデンサ４(４')をサステイン駆動回路のサステイン出力とＰＤＰ１の間に実装配置する。そして、サステイン出力用電源コンデンサ４(４')の＋および−側からサステイン出力素子２(２')および３(３')までの基板パターンによる配線Ｗ１(Ｗ１') ，Ｗ２(Ｗ２')と、サステイン出力素子２(２')と３(３')のそれぞれの中点ＳＯ（ＳＯ'）からサステイン出力用電源コンデンサ４(４')が配置されている近傍までのサステイン出力ラインの基板パターンによる配線Ｗ３(Ｗ３')とを、互いに逆方向電流が流れる向きに各々並行近接配置している。

これにより、サステイン出力用電源コンデンサ４(４')の＋および−側からサステイン出力素子２(２')および３(３')までの基板パターン配線Ｗ１(Ｗ１')，Ｗ２(Ｗ２')に発生する浮遊インダクタンス６(６')および７(７')と、サステイン出力ラインの基板パターン配線Ｗ３(Ｗ３')の浮遊インダクタンス５(５')が各々磁気的に結合し、相互インダクタンスＭを発生させ、双方の浮遊インダクタンスを低減させている。

また同様に、サステイン出力用電源コンデンサ４(４')の−側とシャーシＧＮＤ接続部２４間の基板パターンによる配線Ｗ４(Ｗ４')と、サステイン出力ラインのサステイン出力用電源コンデンサ４(４')配置近傍からＰＤＰに至る基板パターンによる配線Ｗ５(Ｗ５')とを、互いに逆方向電流が流れる向きに並行近接配置している。

これにより、各々の基板パターン配線Ｗ４(Ｗ４')の浮遊インダクタンス８(８')と、基板パターン配線Ｗ５(Ｗ５')の浮遊インダクタンス５x(５x')とを、磁気的に結合させて相互インダクタンスＭを発生させ、双方の浮遊インダクタンスを低減させている。

なお、ＰＤＰ１の浮遊インダクタンス１０と戻り電流経路をなすシャーシの浮遊インダクタンス９とは、特許文献１と同様に、磁気的に結合され、そのインダクタンスが低減されている。

以上述べたように、本実施形態によれば、サステイン駆動基板のサステイン出力とＰＤＰとを接続する配線に寄生する浮遊インダクタンスを低減することができる。従って、サステイン放電電流による電圧降下発生を低減でき、ＰＤＰの動作マージンを向上させることができる。

また、浮遊インダクタンスに流れるパルス電流による不要輻射妨害を低減できる。また、本来不要な浮遊インダクタンスによる電圧降下分をその分電源電圧を上げて補う必要が無いため、適正な必要最低限の電源電圧に設定出来ることから、電源回路の省電力化の効果も得られる。

以下、上記した一実施形態を、サステイン駆動回路の出力をＰＤＰ１に導く接続配線に適用した実施例について具体的に説明する。

ところで、ＰＤＰは、サステイン放電（維持放電）用の複数の対をなす図示しないサステイン電極（維持放電電極）を備えている。このうち、一方のサステイン電極は、アドレス放電時の走査電極にも用いられ、Ｙ電極とも呼ばれ、他方のサステイン電極は、Ｘ電極とも呼ばれる。これらのサステイン電極（Ｙ電極，Ｘ電極）が左右から一対のサステイン駆動回路によりプッシュプルに駆動される。サステイン放電時におけるサステイン駆動回路の構成はほぼ同じである。そこで、実施例における説明を簡単にするため、便宜上、走査側（スキャン側）の放電電流経路を用いて説明する。

図２は、第１の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図である。

図２に示すように、走査側（スキャン側）の放電電流経路に配置される要素は、サステイン駆動回路を搭載したサステイン駆動基板２１と、中継基板２２と、フレキシブルケーブル２３と、シャーシＧＮＤ接続部２４と、サステイン駆動基板２１と中継基板２２とを接続する中継基板コネクタ２５と、中継基板２２とフレキシブルケーブル２３とを接続するフレキシブルケーブルコネクタ２６と、およびＰＤＰ１によって構成される。

サステイン駆動基板２１は、サステイン駆動回路を実装した基板である。ここでは、図示を簡単とするため、サステイン駆動回路の複数の出力段の内の一組のみが図示されている。その一組の出力段は、周知のごとく、吐出し側のサステイン出力素子２と吸込み側のサステイン出力素子３で構成され、スイッチ作用を有する。

中継基板２２は、サステイン駆動時にはスルーモードとなる図示しないスキャン回路を搭載した基板である。ここでは、回路構成をスルーモード時の等価回路で示している。

フレキシブルケーブル２３は、中継基板２２からのサステイン出力をＰＤＰ１に接続するケーブルであり、ここでは２層の配線層を有しているものとする。本実施例では、フレキシブルケーブル２３にサステイン出力用電源コンデンサ４が配置されている。

図２において、図１で述べたサステイン出力用電源コンデンサ４の＋側からサステイン出力素子２までの電源ラインの配線Ｗ１に発生する浮遊インダクタンス６は、サステイン駆動基板２１内の浮遊インダクタンス６ａと、中継基板２２内の浮遊インダクタンス６ｂと、フレキシブルケーブル２３内の浮遊インダクタンス６ｃとからなる。

また、サステイン出力用電源コンデンサ４の−側からサステイン出力素子３までの電源ＧＮＤラインの配線Ｗ２に発生する浮遊インダクタンス７は、サステイン駆動基板２１内の浮遊インダクタンス７ａと、中継基板２２内の浮遊インダクタンス７ｂと、フレキシブルケーブル２３内の浮遊インダクタンス７ｃとからなる。また、図１で述べたサステイン出力ラインの配線Ｗ５の浮遊インダクタンス５ｘは、ここではフレキシブルケーブル２３内の浮遊インダクタンス５ｃ２で示される。

なお、サステイン出力用電源コンデンサ４には、図示しない電源基板のサステイン用電源がコネクタ(図示せず)を介して接続されているが、コネクタのリード線(図示せず)等を含む該経路のインダクタンスは、上記した配線Ｗ１の電源ライン，配線Ｗ２の電源ＧＮＤラインや配線Ｗ３のサステイン出力ライン等の浮遊インダクタンスに対し非常に大きな値となるため、パルス状のサステイン放電電流は該経路に流れ得ない。このため、サステイン出力用電源コンデンサ４が等価的に擬似電源と見なされる。

ＰＤＰ１では、サステイン放電電流は、放電電流経路ＡおよびＢの向きに、交互に流れる。放電電流経路Ａは、サステイン出力用電源コンデンサ４を擬似電源と見なした場合の放電電流経路であり、放電電流経路Ｂは、ＰＤＰのもう一方の電極側(図示せず)のサステイン駆動基板(図示せず)から供給される放電電流経路である。

放電電流経路Ａは、サステイン出力素子２が導通状態（スイッチオンの状態）の場合には、サステイン出力用電源コンデンサ４の＋側から順に、フレキシブルケーブル２３の電源ラインの浮遊インダクタンス６ｃ、フレキシブルケーブルコネクタ２６、中継基板２２の電源ラインの浮遊インダクタンス６ｂ、中継基板コネクタ２５、サステイン駆動基板内の電源ラインの浮遊インダクタンス６ａ、サステイン出力素子２を経由し、サステイン出力ラインの浮遊インダクタンス５ａ、中継基板コネクタ２５、中継基板２２のサステイン出力ラインの浮遊インダクタンス５ｂ、フレキシブルケーブルコネクタ２６、フレキシブルケーブル２３のサステイン出力ラインの浮遊インダクタンス５ｃ（５ｃ１，５ｃ２）を経て、ＰＤＰ１に流れ込む。

その後、ＰＤＰ１のもう一方の電極側のサステイン駆動基板を経由して図示しないシャーシに流れ込み、シャーシよりシャーシＧＮＤ接続部２４、電源ＧＮＤ−シャーシＧＮＤ接続部２４間浮遊インダクタンス８を経由して、サステイン出力用電源コンデンサ４の−側に戻る。

同様に、放電電流経路Ｂは、サステイン出力素子３が導通状態の場合には、ＰＤＰ、各浮遊インダクタンス５ｃ２，５ｃ１，５ｂ，５ａ、サステイン出力素子３を経由し、各浮遊インダクタンス７ａ，７ｂ，７ｃおよび８を介して、シャーシＧＮＤ接続部２４より図示しないシャーシの流れ込み、ＰＤＰのもう一方の電極側のサステイン駆動基板（図示せず）に戻る。

本実施例は、サステイン出力用電源コンデンサ４をフレキシケーブル２３に実装配置することに第１の特徴を有する。また、サステイン出力−ＰＤＰ間の放電電流経路（配線Ｗ３＋Ｗ５に沿う経路）とサステイン出力用電源コンデンサ４−サステイン出力間の電源電流経路（配線Ｗ１に沿う経路または配線Ｗ２＋Ｗ４に沿う経路）を、互いに逆方向電流が流れるように並行且つ近接して配置することに第２の特徴を有している。

これにより、配線Ｗ１に沿う経路に発生する浮遊インダクタンス６ａ，６ｂ，６ｃと、配線Ｗ３に沿う経路の浮遊インダクタンス５ａ，５ｂ，５ｃ１とが各々磁気的に結合し、相互インダクタンスＭを発生させ、双方の浮遊インダクタンスを低減させている。同様に、配線Ｗ２＋Ｗ４に沿う経路に発生する浮遊インダクタンス７ａ，７ｂ，７ｃ，８と、配線Ｗ３＋Ｗ５に沿う経路の浮遊インダクタンス５ａ，５ｂ，５ｃ１，５ｃ２とが各々磁気的に結合し、相互インダクタンスＭを発生させ、双方の浮遊インダクタンスを低減させている。

すなわち、本実施例によれば、サステイン駆動基板のサステイン出力とＰＤＰとを接続する配線に寄生する浮遊インダクタンスを低減することができる。従って、サステイン放電電流による電圧降下発生を低減でき、ＰＤＰの動作マージンを向上させることができる。

また、浮遊インダクタンスに流れるパルス電流による不要輻射妨害を低減できる。

また、本来不要な浮遊インダクタンスによる電圧降下分をその分電源電圧を上げて補う必要が無いため、適正な必要最低限の電源電圧に設定出来ることから、電源回路の省電力化の効果も得られる。

なお、本実施例の効果を高めるには、サステイン出力用電源コンデンサ４の配置位置を極力ＰＤＰ側に近づけることが望ましい。

以下、上記した実施例１の適用例に関して、図７を用いて説明する。ここでは、フレキシブルケーブル２３への適用詳細を図７により述べるが、これに限定されるものではなく、サステイン駆動基板や中継基板にも適用できることはいうまでもない。

図７は、本実施例に係わるフレキシブルケーブルにおける実装配線図である。同図は、フレキシブルケーブルが銅箔２層からなる場合の一例を示す。

同図において、フレキシブルケーブル２３は２層の銅箔層を有する。そのＰ１層は、便宜上、サステイン出力用電源コンデンサ４が実装される銅箔層とし、他方の銅箔層をＰ２層とする。

サステイン出力用電源コンデンサ４は、複数（図示では２個）の電源コンデンサ４_１および４_２に分割され、Ｐ１層に実装されている。Ｐ１層の電源コンデンサ＋側の銅箔パターンＰ_Ｈは、電源コンデンサ＋側のビアホールＶ_Ｈを介してＰ２層に接続され、Ｐ２層で複数の銅箔パターンＰ_Ｈ1,Ｐ_Ｈ2,Ｐ_Ｈ3に分岐されている。同様に、Ｐ１層の電源コンデンサ−側の銅箔パターンＰ_Ｌは、一方は、電源コンデンサ−側のビアホールＶ_Ｌを介してＰ２層に接続され、Ｐ２層で複数の銅箔パターンＰ_L1,Ｐ_L2,Ｐ_L3に分岐されている。また、他方の銅箔パターンＰ_Ｌは、シャーシＧＮＤ接続部２４にネジＳで接続される。

サステイン駆動基２１からの複数（ここでは３本で図示）のサステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3は、Ｐ２層に形成されている。そして、それぞれの銅箔パターンＰ_Oｉ（任意の銅箔パターンを添え字ｉで示す）の一方のサイドには銅箔パターンＰ_Ｈｉが配置され、他方サイドには銅箔パターンＰ_Lｉが配置されている。

なお、Ｐ_ＶＳは図示しない電源基板から供給されたサステイン出力用電源の銅箔パターンである。

サステイン出力用の電源コンデンサ４_１および４_２は、フレキシブルケーブル２３上にチップ型高耐圧大容量コンデンサ(例えばJIS CODE 5750で10μFのチップコンデンサ等)を２個以上取付けた状態を簡略化して示すものであるが、実装可能であれば特にコンデンサ形状・種類および個数を特定するものではない。

パネルサイズにもよるが、通常はサステイン出力用電源コンデンサは数百μＦ以上の容量としているが、フレキシブルケーブル２３は略パネル短辺側と同一幅となり、チップコンデンサのような小型コンデンサを複数取付けることが出来るため、前述の容量とすることは可能である。

次に、図７における本実施例の第２の特徴の適用について説明する。図２の放電電流経路Ａに相当する経路は、図７において、サステイン出力用の電源コンデンサ４_１および４_２の＋側から、電源コンデンサ＋側の銅箔パターンＰ_Ｈ、ビアホールＶ_Ｈを経由して、Ｐ２層の電源コンデンサ＋側の銅箔パターンＰ_Ｈ1,Ｐ_Ｈ2,Ｐ_Ｈ3に接続され、サステイン出力回路のサステイン出力素子(図示せず)を経由し、サステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3を塗り潰し矢印の向きに放電電流が流れ、ＰＤＰ(図示せず)側へ流れる。

ＰＤＰのもう一方のサステイン基板(図示せず)を経由しシャーシ流れ込んだ電流は、シャーシＧＮＤ接続部２４とネジＳによりフレキシブルケーブル２３のＰ１層の電源コンデンサ−側の銅箔パターンＰ_Lに接続され、電源コンデンサ−側に戻る。

上記において、図２の電源ラインの浮遊インダクタンス６ｃおよびサステイン出力ラインの浮遊インダクタンス５ｃ１は、各々図７の電源コンデンサ＋側の銅箔パターンＰ_Ｈ,Ｐ_Ｈ1,Ｐ_Ｈ2,Ｐ_Ｈ3およびサステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3に発生する。一方、図７に示すように、両方の銅箔パターンは、該銅箔パターンを流れる放電電流の向きが逆で、Ｐ１−Ｐ２層間または同一層の隣接するパターン間の略１ｍｍ以下の距離を隔てて並行配置されている。従って、浮遊インダクタンス６ｃと浮遊インダクタンス５ｃ１との間に磁気的結合が生じ、その浮遊インダクタンスを低減することが可能となる。

またシャーシＧＮＤ接続部２４を経由した電源コンデンサ−側の銅箔パターンＰ_Lとサステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3に発生する浮遊インダクタンス８と５ｃ２についても同様である。

以上は、本実施例の第２の特徴であるサステイン出力−ＰＤＰ間の放電電流経路とサステイン出力用電源コンデンサ−サステイン出力間の電源電流経路を、互いに逆方向電流が流れるように並行且つ近接して配置することの一例を示すものである。

以上述べたように、第１の特徴である電源コンデンサの配置により、第２の特徴である各電流経路の配置を構成することが可能となり、結果としてサステイン出力用電源コンデンサ＋側の銅箔パターンＰ_Ｈ,Ｐ_Ｈ1,Ｐ_Ｈ2,Ｐ_Ｈ3およびサステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3間、およびサステイン出力用電源コンデンサ−側の銅箔パターンＰ_L,Ｐ_L1,Ｐ_L2,Ｐ_L3とサステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3間共に、磁気的に結合し、該相互インダクタンスＭにより両者の浮遊インダクタンス成分は共に低減することが可能となる。

なおこの場合、両者のパターンが非常に近接しており大幅な低減効果を得ることが出来る。

また、図２の放電電流経路Ｂに相当する経路についても、放電電流経路および向きが異なるのみで放電電流経路Ａと同様な低減効果を得ることが出来る。

図８は、本実施例に係わるフレキシブルケーブルにおける別の適用例を示す実装配線図である。

本適用例では、図２のフレキシブルケーブル２３は、３層の銅箔層を有するものとする。そして、そのＰ１層は、便宜上、サステイン出力用電源コンデンサ４が実装される銅箔層とし、以下順に、中間の銅箔層をＰ２層、最下層の銅箔層をＰ３層とする。

図８において、サステイン出力ラインの銅箔パターンＰ_O1,Ｐ_O2,Ｐ_O3をＰ２層に、電源コンデンサ＋側の銅箔パターンＰ_Ｈと電源コンデンサ−側の銅箔パターンＰ_Lを各々Ｐ１、Ｐ３層に配置することにより、図７と同様に、サステイン出力ラインと電源ライン，電源ＧＮＤラインを共に並行近接配置し、且つ各々に流れるパネル電流向きを互いに逆方向とすることが出来る。このため、図７と同様に各ラインの浮遊インダクタンスを大幅に低減することが可能である。

図９は、本実施例に係わるフレキシブルケーブルにおける別の適用例を示す実装配線図である。

本適用例では、図２のフレキシブルケーブル２３は、４層の銅箔層を有するものとする。そして、その銅箔層のＰ１層は、便宜上、サステイン出力用電源コンデンサ４が実装される銅箔層とし、以下順に、Ｐ２層、Ｐ３層、Ｐ４層とする。

本適用例では、図９に示すように、サステイン出力素子からＰＤＰ方向への放電電流の出力ライン(以下、吐出し側出力ライン)と、ＰＤＰからサステイン出力素子方向への放電電流の出力ライン(以下、吸込み側出力ライン)と、を別々の銅箔パターンで構成する。そして、吐出し側出力ラインの銅箔パターンＰ_O1A,Ｐ_O2A,Ｐ_O3AをＰ１層に、Ｐ２層に電源コンデンサ＋側の銅箔パターンＰ_Ｈを、同様に前記吸込み側出力ラインの銅箔パターンＰ_O1B,Ｐ_O2B,Ｐ_O3BをＰ４層に、Ｐ３層に電源コンデンサ−側の銅箔パターンＰ_Lを配置する。

この配置構成により、図７と同様に、サステイン出力ラインと電源ライン，電源ＧＮＤラインを共に並行近接配置し、且つ各々に流れるパネル電流向きを互いに逆方向とすることが出来る。このため、図７と同様に各ラインの浮遊インダクタンスを大幅に低減することが可能である。

なお、図９では、フレキシブルケーブルを銅箔４層としたが、４層以上の場合も同様な構成が可能であり、同様な効果を得ることが出来る。

また、図２のフレキシブルケーブル２３について、該フレキシブルケーブルが銅箔２層、３層、４層(またはそれ以上の層数)の場合について、本実施例の適用について述べたが、これらは、当然ながらサステイン駆動基板および中継基板に関しても同様に適用出来、同様な効果を得ることが可能である。

図３は、第２の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図である。

本実施例と第１の実施例との相違点は、サステイン出力用電源コンデンサ４が中継基板２２上に実装配置されることである。このため、フレキシブルケーブル２３の浮遊インダクタンス５ｃは低減されないが、サステイン出力用電源コンデンサ４やシャーシＧＮＤ接続部２４の部品および接続は、通常の部品と接続方法が使用出来るため、実装上の信頼性面で有利となる。

図４は、第３の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図である。

本実施例と第１の実施例との相違点は、サステイン出力用電源コンデンサ４がサステイン駆動基板２１上に実装配置されることである。このため、中継基板２２およびフレキシブルケーブル２３の各々の浮遊インダクタンス５ｂ、５ｃは低減されない。

しかしながら本実施例では、サステイン出力用電源コンデンサ４とシャーシＧＮＤ接続端子２４が従来と同一基板内となるため、実装が小変更で可能な点で有利である。

図５は、第４の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図である。

本実施例は、実施例３と同様な構成であるが、シャーシＧＮＤ接続端子２４を中継基板２２側に配置することにより、電源−シャーシＧＮＤ接続部間の浮遊インダクタンス８と中継基板の浮遊インダクタンス５ｂを結合させて、両者の低減が可能な構成としたものである。

図６は、第５の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図である。

本実施例は、実施例３において中継基板２２を使用せず、フレキシブルケーブル２３をサステイン駆動基板２１に直接接続する構成としたものである。本構成により、浮遊インダクタンス５ａ２の削減および原価低減が可能となる。

実施形態を説明するプラズマディスプレイ装置のサステイン放電電流経路における概略構成図第１の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図第２の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図第３の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図第４の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図第５の実施例を示すプラズマディスプレイ装置のサステイン出力周辺概略ブロック図実施例１に係わるフレキシブルケーブルにおける第１の実装配線図実施例１に係わるフレキシブルケーブルにおける第２の実装配線図実施例１に係わるフレキシブルケーブルにおける第３の実装配線図

符号の説明

１…プラズマディスプレイパネル、２,２'…サステイン出力素子(吐出し側)、３,３'…サステイン出力素子(吸込み側)、４,４',４_１,４_２…サステイン出力用電源コンデンサ、
５,５',５a,５b,５c…浮遊インダクタンス(出力ライン)、６,６',６a,６b,６c…浮遊インダクタンス(電源ライン)、７,７',７a,７b,７c…浮遊インダクタンス(電源ＧＮＤライン)、８…浮遊インダクタンス(電源ＧＮＤ−シャーシ間)、９…浮遊インダクタンス(シャーシの戻り電流経路)、１０…浮遊インダクタンス(ＰＤＰ)、２１…サステイン駆動基板、２２…中継基板、２３…フレキシブルケーブル、２４…シャーシＧＮＤ接続部、２５…中継基板コネクタ、２６…フレキシブルケーブルコネクタ、Ａ…放電電流経路、Ｂ…放電電流経路、Ｍ…相互インダクタンス、Ｐ１,Ｐ２,Ｐ３,Ｐ４…基板またはフレキシブルケーブルの各銅箔層、Ｐ_Ｈ,Ｐ_Ｈ1,Ｐ_Ｈ2,Ｐ_Ｈ3…電源コンデンサ＋側の銅箔パターン、Ｐ_L,Ｐ_L1,Ｐ_L2,Ｐ_L3…電源コンデンサ−側の銅箔パターン、Ｐ_O1,Ｐ_O2,Ｐ_O3,Ｐ_O1A,Ｐ_O2A,Ｐ_O3A,Ｐ_O1B,Ｐ_O2B,Ｐ_O3B…サステイン出力ラインの銅箔パターン、Ｖ_Ｈ…電源コンデンサ＋側のビアホール、Ｖ_L…電源コンデンサ−側のビアホール、Ｓ…ネジ

Claims

ガラス基材の前面板および背面板からなり、該前面板に互いに略平行なストライブ状の複数の維持・走査放電用のＹ電極と維持放電用のＸ電極、および前記Ｙ、Ｘ電極上に配置される誘電体層とを主表面に備え、
該背面板にストライブ状の複数のアドレス放電用のアドレス電極および前記アドレス電極上に配置される蛍光体層を主表面に備え、
前記Ｙ、Ｘ電極と前記アドレス電極が略直交するように該前面板と背面板の主表面同士を所定の間隔を隔てて対向配置し、各電極の給電用引出し部を設け、且つ前記間隙に封入された放電用ガスとを備えたプラズマディスプレイ装置であって、
プラズマディスプレイパネルを駆動するサステイン駆動回路において、サステイン用電源コンデンサをサステイン出力素子とプラズマディスプレイパネルとの間に配置することを特徴とするプラズマディスプレイ装置。
請求項１記載のプラズマディスプレイ装置において、
前記サステイン駆動回路において、サステイン出力素子とプラズマディスプレイパネルとの間の電流経路とサステイン用電源コンデンサ−サステイン出力素子間の電流経路とを、互いに逆方向電流が流れるように並行且つ近傍に配置することことを特徴とするプラズマディスプレイ装置。
ガラス基材の前面板および背面板と、
該前面板にストライブ状に配置されるＸ電極とＹ電極と、
該Ｘ電力と該Ｙ電極上に配置される誘電体層と、
該背面板にストライブ状に配置されるアドレス放電用のアドレス電極と、
該アドレス電極上に配置される蛍光体層と、
該該所定の間隙に封入された放電用ガスと、
プラズマディスプレイパネルを駆動するサステイン駆動部とを備え、
該Ｘ電極及びＹ電極と、該アドレス電極と、が所定の間隔で略直交するように対向配置され、サステイン用の電源コンデンサをサステイン出力素子とプラズマディスプレイパネルとの間に配置することを特徴とするプラズマディスプレイ装置。
プラズマディスプレイパネルを有するプラズマディスプレイ装置において、
サステイン出力素子と該プラズマディスプレイパネルと間にサステイン用の電源コンデンサを配置し、サステイン出力素子と該プラズマディスプレイパネルとの間のパネル電流経路とサステイン電源コンデンサとサステイン出力素子との間の電源電流経路とを、互いに逆方向電流が流れるように並行且つ近接して配置することを特徴とするプラズマディスプレイ装置。