KR100749470B1 - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명에 따른 4전극 구조의 플라즈마 디스플레이 장치는, 서로 봉착되어 다수의 방전셀을 형성하는 제1 기판과 제2 기판 및 상기 방전셀의 양측에 대응하게 제1 기판에 나란하게 구비되는 X 전극과 Y 전극, 상기 X 전극과 Y 전극 사이에 이들과 나란하게 구비되는 M 전극, 및 상기 X 전극과 Y 전극 및 M 전극과 교차하는 방향으로 제2 기판에 구비되는 어드레스전극을 포함하고, 패널 외측으로 인출되는 M 전극의 폭을 패널 주변부에서 증가시키도록 구성된다. 이러한 구성에 의해서, M전극이 단자부에서 단선되는 비율을 감소시키고, 다른 전극의 단자부와 마찬가지의 단자 특성을 검사할 수 있도록 한다.

X 전극, Y 전극, M 전극, 4전극 방전, 단자부

Description

플라즈마 디스플레이 장치 {A PLASMA DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 4전극 플라즈마 디스플레이 패널의 전면기판과 전극의 형성 관계를 도시한 전면기판의 배면도이다.

도 2는 도 1의 A부 확대도이다.

도 3은 본 발명의 일 실시예에 따른 4전극 플라즈마 디스플레이 패널의 전면기판과 전극의 형성 관계를 도시한 전면기판의 배면도이다.

도 4는 도 3의 B부 확대도이다.

본 발명은 4전극 구조의 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 단자부의 전극구조를 개선한 플라즈마 디스플레이 장치에 관한 것이다. 일반적으로, 플라즈마 디스플레이 패널(plasma display panel, 이하 'PDP'라 한다)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet: VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이소자이다.

이 PDP의 구조로 3전극 면방전형 구조가 많이 사용되고 있다. 이 3전극 면 방전형 구조는 동일면상에 위치한 두 개의 전극을 포함한 1개의 기판과, 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 또 다른 기판의 봉착 구조로 이루어진다. 이 PDP는 각 라인에 연결되어 독립적으로 제어되는 주사전극과이에 교차 대향하는 어드레스전극에 의해 방전을 선택하는 어드레스 방전을 구현하고, 이어서 동일 면상에 위치한 상기한 주사전극과 이에 대향하는 유지전극에 의해 휘도를 표시하는 유지 방전을 구현한다.

한편, 이 3전극 면방전형 PDP와 비교되는 것으로, 동일 평면상에 위치하는 제1 전극, 제2 전극, 및 두 전극 사이에 구비되는 제3 전극을 포함한 전면기판과, 이로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극을 포함한 배면기판을 봉착하고, 이 두 기판 사이에 방전가스를 충전하여 형성되는 4전극 PDP가 최근에 개발되고 있다.

따라서 본 발명의 목적은 각 방전 셀에 대응되는 한 쌍의 표시전극 사이에 추가로 전극을 배치함으로써 방전유지구간에서 롱 갭 방전을 구현하여 발광효율을 높일 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.

또한, 본 발명의 목적은 패널 외측으로 인출되는 표시전극 사이에 추가된 전극의 폭을 패널 주변부에서 변화시켜 단자부의 단자 특성을 향상시킨 플라즈마 디스플레이패널을 제공하는 데 있다.

본 발명에 따른 플라즈마 디스플레이 패널은, 대향하도록 배치되며 그 사이에 다수의 방전 셀을 구비하면서 봉착되는 제1 기판과 제2 기판 및 상기 방전 셀의 양측에 대응하게 제1 기판에 나란하게 구비되는 제1 전극과 제2 전극, 상기 제1 전극과 제2 전극 사이에 이들과 나란하게 구비되는 제3 전극, 및 상기 제1 전극과 제2 전극 및 제3 전극과 교차하는 방향으로 제2 기판에 구비되는 어드레스전극을 포함하고, 상기 제1 기판과 제2 기판이 중첩되는 영역 내에 유효 방전이 발생되는 표시영역이 형성되고, 상기 제3 전극은 상기 표시영역의 경계내의 폭과 경계 밖의 폭이 서로 다르게 형성된다.

상기 제3 전극은 상기 표시영역의경계 밖에서 폭이 더크고, 특히, 상기 제3 전극의 폭(Wm)은 상기 표시영역의 경계 밖에서 제1 전극의 폭(Wx) 또는 제2 전극의 폭(Wy)과 작거나 동일하다.

한편, 상기 제3 전극은, 상기 표시영역의 경계 안에 배치되는 유효부, 상기 유효부로부터 연장되어 상기 표시영역의 경계에 인접하여 배치되는 연결부 및 상기 연결부로부터 상기 기판의 가장자리를 향해 연장되는 단자부를 포함하고, 상기 제3 전극은 상기 단자부에서 폭이 상기 유효부에서의 폭보다 넓게 형성될 수도 있고, 상기 제3 전극은 유효부, 연결부, 단자부로 갈수록 각 전극들의 폭이 순차적으로 넓게 형성될 수도 있다. 즉, 상기 제3 전극은 단자부에서 폭(Wm₂₃₎이 제1 전극 또는 제2 전극의 단자부에서의 폭(Wx_23, Wy₂₃)과 동일하다.

이러한, 본 발명은 상기 제1 전극과 제2 전극 및 제3 전극이 제1 전극, 제3 전극 및 제3 전극 순으로 이루어진 한 조가 반복적으로배치된 플라즈마 디스플레이 패널에도 적용될 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 4전극 플라즈마 디스플레이 패널의 전면기판과 배면기판의 전극의 형성 관계를 도시한 평면도이고, 도 2는 본 발명의 일 실시예에 따른 4전극 플라즈마 디스플레이 패널의 주변부의 전극 구조를 자세히 나타내기 위한 도 1의 A부 확대도이다.

도 1 및 도 2를 참조하면, 4전극 구조의 PDP(10)는 열(列) 방향(도면의 y 축방향)으로 뻗어 있는 복수의 어드레스전극(A1∼Am), 행(行) 방향(x축 방향)으로 서로 쌍을 이루면서 뻗어 있는 복수의 제1 전극(Y1∼Yn, 이하 '제2 전극'이라 한다)과 제2 전극(M1∼Mn, 이하 '제3 전극'이라 한다) 및 제3 전극(X1∼Xn, 이하 '제1 전극'이라 한다)을 포함한다. 이 제1 전극(X1∼Xn)은 각 제2 전극(Y1∼Yn)에 대응하여 나란하게 구비되고, 이들 제1 전극(X1∼Xn)과 각 제2 전극(Y1∼Yn)들 사이에 각각 제3 전극(M1∼Mn)이 나란하게 구비된다.

이 PDP(10)는 제1 전극(X1∼Xn)과 제2 전극(Y1∼Yn) 및 제3 전극(M1∼Mn)이 구비된 제1 기판(11, 이하 '전면기판'이라 한다)과 어드레스전극(A1∼Am)이 배열된 제2 기판(12, 이하 '배면기판'이라 한다)을 소정의 간격을 유지하여 상호 봉착하여, 그 사이의 공간에 방전 셀(C)을 형성하고, 이 방전 셀(C)들은 방전가스를 충전된다. 이 방전 셀(C)은 어드레스전극(A1∼An)과 X, Y, 제3 전극(X1∼Xn, Y1∼Yn, M1∼Mn)이 교차되고, 이들 전극에 인가되는 구동 전압에 의해서 표시방전이 일어날 수 있는 영역으로 방전 셀(C)이 모여 이루어지는 공간을 표시영역(20)으로 정의한 다. 본 실시예에 있어서, 상기 표시영역(20)은 상기 전극들이 X, M, Y, M, X, Y…구조로 구성되어 있으므로 상부 방전 셀과 하부 방전 셀 간에 전극을 공유할 수 있기 때문에 비방전 영역이 최소화되어 있다.

또한, 상기 표시영역(20)의 경계 외측은 표시 방전을 일으키지 않는 "비표시영역"으로 정의되며, 이 비표시영역(20)은 각 전극들의 단자부가 형성되고 이들 단자부들은 유연회로(Flexible Printed Circuit)와 같은 전기적 연결수단을 통하여 구동 회로부(미도시)와 연결되게 된다.

상기 제3 전극(M1∼Mn)은 이에 인가되는 스캔 펄스와 어드레스전극(A1∼An)에 인가되는 어드레스 펄스에 의한 어드레스 방전으로 커질 방전셀(C)을 선택하고, 이어서 제3 전극(M1∼Mn)에 유지 펄스를 바이어스 한 상태에서 제1 전극(X1∼Xn)과 제2 전극(Y1∼Yn)에 교대로 인가되는 유지 펄스에 의하여, 제3 전극(M1∼Mn)과 가까운 전극 사이에서 숏 갭 방전을 먼저 일으키고 제1 전극(X1∼Xn)과 제2 전극(Y1∼Yn) 사이에서 롱 갭 방전을 일으켜, 즉 유지 방전으로 영상을 표시하게 된다. 이 전극들에 인가되는 각 제어 펄스들은 필요에 따라 다르게 인가될 수 있으므로 반드시 상기에 한정되는 것은 아니다.

이와 같이 구성된 4전극 PDP는 제3 전극(M1∼Mn)의 스캔 펄스와 어드레스전극(A1∼An)의 어드레스 펄스에 의하여 제3 전극(M1∼Mn)과 어드레스전극(A1∼An) 사이에서 일어나는 어드레스방전으로 켜질 방전 셀(C)을 선택하고, 이어서 제3 전극(M1∼Mn)에 유지 펄스를 바이어스 한 상태에서 제1 전극(X1∼Xn)과 제2 전극(Y1∼Yn) 에 교대로 인가되는 유지 펄스에 의하여, 제3 전극과 이에 더 가까운 제1 전 극(X1∼Xn)이나 제2 전극(Y1∼Yn) 사이에서 숏 갭 방전을 먼저 일으키고 이어서 제1 전극(X1∼Xn)과 제2 전극(Y1∼Yn) 사이에서 롱 갭 방전을 일으켜 영상을 표시하게 된다.

이 4전극 PDP는 제3 전극을 구비하지 않는 3전극 PDP와 달리, 제3 전극(M1∼Mn)을 더 구비함에 따라 제3 전극(M1∼Mn)과 어드레스 전극(A1∼An)의 크기와 모양을 조절하여 어드레스 전압을 낮출 수 있고 투명한 유지전극의 면적을 작게 하여 이에 흐르는 방전 전류를 작게 할 수 있다. 이에 따라 발광효율의향상을 기대할 수 있다.

그러나 이 4전극 PDP를 포함하는 플라즈마 디스플레이 패널에 있어서, 3전극 PDP를 포함하는 플라즈마 디스플레이 패널에 비하여, 발광효율을 높이기 위해서 제3 전극(M1∼Mn)을 제1 전극(X1∼Xn)이나 제2 전극 Y1∼Yn)에 비해 그 폭을 작게 설계한다. 그러므로 단자부에서 제3 전극(M1∼Mn)의 폭이 작기 때문에 패턴의 단자부 검사가 불가능하게 되고 구동보드와 연계를 위해서 유연회로와 연결되려면 제3 전극(M1∼Mn)을 적어도 한번 이상 꺽어야 하는데 이때 단선이 발생하게 되는 것을 피할 수 없으며, 특히 이는 제1 및 제2 전극의 단선 발생 수에 비해 제3 전극(M1∼Mn)의 단선 발생 수가 높기 때문에 특히 문제가 되고 있다.

따라서, 본 실시예에 있어서, 전면기판(11)의 동일 측으로 인출되는 제2 전극(Y1∼Yn)과 제3 전극(M1∼Mn)에 있어서, 상기 표시영역(20)의 경계 안에 배치되는 유효부(21)와 상기 유효부(21)로부터 연장되면서 표시영역(20)의 경계에 인접하여 배치되는 연결부(22)와 상기 연결부(22)로부터 제 1 기판(11)의 가장자리를향해 연장되는 단자부(23)을 포함하도록 하고, 특히 제3 전극(M1∼Mn)이 상기 연결부(22)에서 가장자리를 향해 갈수록 이웃한 전극 간의 간격이 점차 좁아지면서 사선부를 이루게 하고, 상기 사선부의 말단으로부터 연장되는 단자부(23)에서 전극간 간격이 유효부(21)의 전극 간 간격보다 좁아지게 하였다. 이렇게 전극 간 간격이 좁아진 단자부(23)는 필요에 따라 각 제어 펄스들은 인가 받기 위해서 전기적 신호의 연결부인 FPC 등과 전기적으로 연결된다.

이 때, 상기 제3 전극(M1∼Mn)이 다른 전극의 단자부와 동일한 패턴 검사를 받도록 하고, 상기 연결부(22) 및 단자부(23)에서 단선이 발생되는 것을 방지하기 위해서 다른 전극들의 폭과 실질적으로 유사하거나 동일하게 형성되었다. 본 실시예에 있어서, 전극의 폭(Wx, Wy, Wm)을 각 전극의 상단 면에서 전극의 연장방향과 수직한 방향으로 측정되는 길이로 정의할 때, 표시영역(20) 경계 밖에서의 전극의 폭(W₂₂, W₂₃)이 표시영역(20) 경계 안에서의 전극의 폭(W₂₁)보다 크게 형성되게 하였다. 즉, 다시 말해서, 즉, 상기 제3 전극(M1∼Mn)의 폭(Wm)은 상기 표시영역의 경계 밖에서 제1 전극(X1~Xn) 및 제2 전극(Y1~Yn)의 폭(Wx), (Wy)보다 작거나 동일하게 하였다.

보다 구체적으로, 상기 제3 전극(M1∼Mn)의 유효부(21), 연결부(22) 및 단자부(23)의 폭도 순차적으로 다르게 형성될 수 있는 바, 상기 유효부(21)의 전극 폭(Wm₂₁)보다 상기 연결부(22)의 전극 폭(Wm₂₂)이 더 넓게 형성되고, 상기 연결부(22)의 전극 폭(Wm₂₂)보다 상기 단자부(23)의 전극 폭(Wm₂₃)이 더 넓게 형성될 수 있다. 또한, 상기 제3 전극은 단자부(23)에서 폭(Wm₂₃)이 제1 전극(X1~Xn) 의 단자부(23)에서의 폭 (Wx₂₃) 및 제2 전극(Y1∼Yn)의 단자부(23)에서의 폭(Wy₂₃)과 동일하다.

본 실시예에 있어서, 제2 전극과 제3 전극이 동일 측으로 인출되는 구조에 대해 설명하였지만, 제1 전극(X1∼Xn) 및 제3 전극(M1∼Mn)이 전면기판(11)의 동일 측으로 인출되게 할 수도 있고, 제1 전극(X1∼Xn), 제2 전극(Y1∼Yn) 및 제3 전극(M1∼Mn)이 모두 전면기판(11)의 동일 측으로 인출되게 할 수도 있다.

이제 도 3 및 도 4를 참조하여 본 발명의 다른 실시예에 대하여 설명하겠다.

도 3은 본 발명의 일 실시예에 따른 4전극 플라즈마 디스플레이 패널의 전면기판과 배면기판의 전극의 형성 관계를 도시한 평면도이고, 도 4는 본 발명의 다른 실시예에 따른 4전극 플라즈마 디스플레이 패널의 주변의 전극 구조를 자세히 나타내기 위한 도 3의 B부 확대도이다.

도 3 및 도 4를 참조하면, 또 다른 4전극 구조의 PDP(10')는 열(列) 방향(도면의 y방향)으로 뻗어 있는 복수의 어드레스전극(A1∼An), 행(行) 방향(도면의 x방향)으로 서로 쌍을 이루면서 뻗어 있는 복수의 제1 전극(Y1∼Yn, 이하 '제2 전극'이라 한다)과 제2 전극(M1∼Mn, 이하 '제3 전극'이라 한다) 및 제3 전극(X1∼Xn, 이하 '제1 전극'이라 한다)을 포함한다. 이 제1 전극(X1∼Xn)은 각 제2 전극(Y1∼Yn)에 대응하여 나란하게 구비되고, 이들 제1 전극(X1∼Xn)과 각 제2 전극(Y1∼Yn)들 사이에 각각 제3 전극(M1∼Mn)이 나란하게 구비되어, 제1 전극(X1∼Xn), 제3 전극(M1∼Mn) 및 제2 전극(Y1∼Yn) 순으로 된 한 조의 전극 군이 연속적으로배열되어 있다. 따라서 본 실시예에 있어서는 상방 방전 셀과 하방 방전 셀 사이에 비 방전영역이 교호적으로나타난다. 이 경우에도, 본 발명의 일 실시예와 마찬가지로 표시방전이 일어날 수 있는 제3(M1~Mn) 전극과 어드레스전극(A~An)이 교차하여 방전을 일으키는 영역을 방전 셀(C')이라 하고, 공간을 표시영역(20')으로 정의하고, 상기 표시영역(20')의 경계 외측은 표시 방전을 일으키지 않는 "비표시영역(30')"으로 정의하며, 그 외 다른 구성은 본 발명의 제 1 실시예의 구성과 동일한 바 그 설명은 생략한다.

본 실시예에 있어서, 이와 같은 제2 전극(Y1∼Yn)과 제3 전극(M1∼Mn)은 전면기판(11')의 동일 측으로 인출되며, 상기 표시영역(20')의 경계 안에 배치되는 유효부(21')와 상기 유효부(21')로부터 연장되면서 표시영역(20')의 경계에 인접하여 배치되는 연결부(22')와 상기 연결부(22')로부터 제 1 기판(11')의 가장자리를 향해 연장되는 단자부(23')을 포함한다. 제3 전극(M1∼Mn)은 상기 연결부(22')에서 가장자리를 향해 갈수록 이웃한 전극 간의 간격이 점차 좁아지면서 사선부를 이루게 되고, 상기 사선부의 말단으로부터 연장되는 단자부(23')에서 전극 사이의 간격이 유효부(21')의 전극 사이의 간격보다 좁아지게 된다. 이렇게 전극 사이의 간격이 좁아진 단자부(23')는 필요에 따라 각 제어 펄스들은 인가 받기 위해서 전기적 신호의 연결부인 FPC 등과 전기적으로 연결된다.

이 때, 상기 제3 전극(M1∼Mn)이 다른 전극의 단자부와 동일한 패턴 검사를 받도록 하고, 상기 연결부(22') 및 단자부(23')에서 단선이 발생되는 것을 방지하기 위해서 다른 전극들의 폭과 실질적으로 동일하게 형성하였다. 본 실시예에 있 어서, 전극의 폭(Wx, Wy, Wm)은 각 전극의 상단 면에서 전극의 연장방향과 수직한 방향으로 측정되는 길이로 정의할 때, 표시영역(20') 경계 밖에서의 전극의 폭(W_22', W_23')이 표시영역(20') 경계 안에서의 전극의 폭(W_21')보다 크게 형성하였다. 즉, 다시 말해서, 즉, 상기 제3 전극(M1∼Mn)의 폭(Wm)은 상기 표시영역의 경계 밖에서 제1 전극(X1~Xn)의 폭(Wx) 또는 제2 전극(Y1~Yn)의 폭(Wy)보다 작거나 동일하게 형성하였다. 구체적으로, 상기 제3 전극(M1~Mn)의 유효부(21'), 연결부(22') 및 단자부(23')의 폭도 순차적으로 다르게 형성될 수 있는 바, 상기 유효부(21')의 전극 폭(W_21')보다 상기 연결부(22')의 전극 폭(W_22')이 더 넓게 형성되고, 상기 연결부(22')의 전극 폭(W_22')보다 상기 단자부(23')의 전극 폭(W_23')이 더 넓게 형성될 수 있다.

상기 제3 전극(M1~Mn)은 단자부에서 폭(Wm23')이 상기 제1 전극(X1~Xn)의 폭(Wx_23') 또는 제2 전극(Y1~Yn)의 폭(Wy_23')과 동일하게 형성될 수도 있다.

본 실시예에 있어서, 제2 전극(Y1∼Yn)과 제3 전극(M1∼Mn)이 동일 측으로 인출되는 구조에 대해 설명하였지만, 제1 전극(X1∼Xn) 및 제3 전극(M1∼Mn)이 전면기판(11)의 동일 측으로 인출되게 할 수도 있고, 제1 전극(X1∼Xn), 제2 전극(Y1∼Yn) 및 제3 전극(M1∼Mn)이 모두 전면기판(11)의 동일 측으로 인출되게 할 수도 있다.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 제3 전극의 단자부의 전극 폭들을 제1 및 제2 전극들의 폭과 동일하게 함으로써 다른 전극들과 동일하게 패턴 검사를 할 수 있으며, 또한, 다른 전극들과 마찬가지로 단선이 발생되는 비율을 감소시킬 수 있다.

Claims (14)

1. 대향하도록 배치되며 그 사이에 다수의 방전셀을 구비하면서 봉착되는 제1 기판과 제2 기판; 상기 방전셀의 양측에 대응하게 제1 기판에 나란하게 구비되는 제1 전극과 제2 전극; 상기 제1 전극과 제2 전극 사이에 이들과 나란하게 구비되는 제3 전극; 및 상기 제1 전극과 제2 전극 및 제3 전극과 교차하는 방향으로 제2 기판에 구비되는 어드레스전극을 포함하고,

   상기 제1 기판과 상기 제2 기판이 중첩되는 영역 내에 유효 방전이 발생되는 표시영역이 형성되고,

   상기 제3 전극은 상기 표시영역의 경계 안에 배치되는 유효부; 상기 유효부로부터 연장되어 상기 표시영역의 경계에 인접하여 배치되는 연결부; 및 상기 연결부로부터 상기 기판의 가장자리를 향해 연장되는 단자부를 포함하고,

   상기 제3 전극은 유효부, 연결부, 단자부로 갈수록 각 전극들의 폭이 순차적으로 넓게 형성되고,

   상기 제3 전극은 연결부에 배치되는 전극이 유효부 인접부분으로부터 단자부 인접 부분까지 점진적으로 폭이 넓어지는 플라즈마 디스플레이 패널.
2. 삭제
3. 제 1 항에 있어서,

   상기 제3 전극의 폭(Wm)은 상기 표시영역의 경계 밖에서 제1 전극의 폭(Wx) 또는 제2 전극의 폭(Wy) 이하의 값으로 형성되는 플라즈마 디스플레이 패널.
4. 삭제
5. 삭제
6. 삭제
7. 제 1 항에 있어서,

   상기 제3 전극의 단자부에서의 폭(Wm₂₃)은 상기 제1 전극의 단자부에서의 폭(Wx₂₃ ) 또는 상기 제2 전극의 단자부에서의 폭(Wy₂₃)과 동일한 플라즈마 디스플레이 패널.
8. 대향하도록 배치되며 그 사이에 다수의 방전셀을 구비하면서 봉착되는 제1 기판과 제2 기판, 상기 방전셀의 양측에 대응하게 제1 기판에 나란하게 구비되는 제1 전극과 제2 전극, 상기 제1 전극과 제2 전극 사이에 이들과 나란하게 구비되는 제3 전극, 및 상기 제1 전극과 제2 전극 및 제3 전극과 교차하는 방향으로 제2 기판에 구비되는 어드레스전극을 포함하고,

   상기 제1 기판과 제2 기판이 중첩되는 영역 내에 유효 방전이 발생되는 표시영역이 형성되고, 상기 제3 전극은 상기 표시영역의 경계내의 폭과 경계 밖의 폭이 서로 다르게 형성되고,

   상기 제1 전극, 제2 전극 및 제3 전극이 제1 전극과 제2 전극 사이에 제3 전극이 개재된 한 조를 단위로 반복 배치되는 플라즈마 디스플레이 패널.
9. 제 8 항에 있어서,

   상기 제3 전극은 상기 표시영역의 경계 밖에서 폭이 증가하는 플라즈마 디스플레이패널.
10. 제 8 항에 있어서,

    상기 제3 전극의 폭(Wm)은 상기 표시영역의 경계 밖에서 제1 전극의 폭(Wx) 또는 제2 전극의 폭(Wy) 이하의 값으로 형성되는 플라즈마 디스플레이 패널.
11. 제8항에 있어서,

    상기 제3 전극은,

    상기 표시영역의 경계 안에 배치되는 유효부,

    상기 유효부로부터 연장되어 상기 표시영역의 경계에 인접하여 배치되는 연결부 및,

    상기 연결부로부터 상기 기판의 가장자리를 향해 연장되는 단자부를 포함하고, 상기 제3 전극은 상기 단자부에서 폭이 상기 유효부에서의 폭보다 넓게 형성되 는 플라즈마 디스플레이패널.
12. 제11항에 있어서,

    상기 제3 전극은 유효부, 연결부, 단자부로 갈수록 각 전극들의 폭이 순차적으로 넓게 형성되는 플라즈마 디스플레이 패널.
13. 제12항에 있어서,

    상기 제3 전극은 연결부에 배치되는 전극이 유효부 인접부분으로부터 단자부 인접 부분까지 점진적으로 폭이 넓어지는 플라즈마 디스플레이 패널.
14. 제13항에 있어서,

    상기 제3 전극의 단자부에서의 폭(Wm₂₃)은 상기 제1 전극의 단자부에서의 폭(Wx₂₃) 또는 상기 제2 전극의 단자부에서의 폭(Wy₂₃)과 동일한 플라즈마 디스플레이 패널.

Images