KR20100018190A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20100018190A
KR20100018190A KR1020080076850A KR20080076850A KR20100018190A KR 20100018190 A KR20100018190 A KR 20100018190A KR 1020080076850 A KR1020080076850 A KR 1020080076850A KR 20080076850 A KR20080076850 A KR 20080076850A KR 20100018190 A KR20100018190 A KR 20100018190A
Authority
KR
South Korea
Prior art keywords
electrode
black layer
disposed
sustain
scan
Prior art date
Application number
KR1020080076850A
Other languages
English (en)
Inventor
심정섭
김순학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080076850A priority Critical patent/KR20100018190A/ko
Priority to US12/357,863 priority patent/US7781970B2/en
Publication of KR20100018190A publication Critical patent/KR20100018190A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/30—Floating electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 나란하게 배치되는 스캔 전극과 서스테인 전극과, 전면 기판에 대항되게 배치되는 후면 기판과, 전면 기판과 후면 기판 사이에 배치되는 격벽과, 스캔 전극 및 서스테인 전극과 나란하게 배치되는 제 1 블랙층과, 적어도 하나의 스캔 전극과 적어도 하나의 서스테인 전극을 사이에 두고 제 1 블랙층과 나란하게 배치되는 제 2 블랙층 및 제 2 블랙층의 상부에 배치되는 보조 전극을 포함하고, 제 2 블랙층의 폭은 제 1 블랙층의 폭보다 넓을 수 있다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널은 격벽으로 구획된 방전 셀(Cell) 내에 형성되는 형광체 층을 포함하고, 아울러 복수의 전극(Electrode)을 포함한다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명은 스캔 전극 또는 서스테인 전극들 사이에 보조 전극을 배치하여 크로스토크(Cross-talk)의 발생을 방지할 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
본 발명에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 나란하게 배치되는 스캔 전극과 서스테인 전극과, 전면 기판에 대항되게 배치되는 후면 기판과, 전면 기판과 후면 기판 사이에 배치되는 격벽과, 스캔 전극 및 서스테인 전극과 나란하게 배치되는 제 1 블랙층과, 적어도 하나의 스캔 전극과 적어도 하나의 서스테인 전극을 사이에 두고 제 1 블랙층과 나란하게 배치되는 제 2 블랙층 및 제 2 블랙층의 상부에 배치되는 보조 전극을 포함하고, 제 2 블랙층의 폭은 제 1 블랙층의 폭보다 넓을 수 있다.
또한, 제 1 블랙층 및 제 2 블랙층은 인접하는 스캔 전극 및 서스테인 전극과 이격되게 배치될 수 있다.
또한, 제 1 블랙층은 인접하는 스캔 전극 및 서스테인 전극과 이격되게 배치되고, 제 2 블랙층은 인접하는 적어도 하나의 스캔 전극 또는 적어도 하나의 서스테인 전극과 연결되게 배치될 수 있다.
또한, 본 발명에 따른 또 다른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 나란하게 배치되는 스캔 전극과 서스테인 전극과, 전면 기판에 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에 배치되는 격벽을 포함하고, 두 개의 스캔 전극은 서로 인접하게 배치되고, 두 개의 서스테인 전극도 서로 인접하게 배치되고, 두 개의 스캔 전극 사이에 배치되는 제 1 블랙층과, 두 개의 서스테인 전극 사이에 배치되는 제 2 블랙층 및 제 2 블랙층 상부에 배치되는 보조 전극을 더 포함하고, 제 2 블랙층의 폭은 제 1 블랙층의 폭보다 넓을 수 있다.
또한, 제 1 블랙층은 두 개의 스캔 전극과 이격되어 배치되고, 제 2 블랙층도 두 개의 서스테인 전극과 이격되게 배치될 수 있다.
또한, 제 1 블랙층은 두 개의 스캔 전극과 이격되게 배치되고, 제 2 블랙층은 두 개의 서스테인 전극과 연결되게 배치될 수 있다.
또한, 제 1 블랙층 및 제 2 블랙층 중 적어도 하나는 제 1 폭을 갖는 제 1 부분과, 제 1 폭보다 큰 제 2 폭을 갖는 제 2 부분을 포함할 수 있다.
또한, 격벽은 스캔 전극 및 서스테인 전극과 나란한 제 1 격벽과, 제 1 격벽과 교차하는 제 2 격벽을 포함하고, 제 2 부분은 제 1 격벽과 제 2 격벽이 교차하는 영역에 배치될 수 있다.
또한, 보조 전극의 폭은 제 2 블랙층의 폭보다 작거나 같을 수 있다.
또한, 격벽은 스캔 전극 및 서스테인 전극과 나란한 제 1 격벽과, 제 1 격벽과 교차하는 제 2 격벽을 포함하고, 보조 전극의 폭은 제 1 격벽의 상부 폭보다는 크거나 같고, 제 1 격벽의 하부 폭보다는 작거나 같을 수 있다.
또한, 스캔 전극과 서스테인 전극은 각각 투명 전극과 투명 전극의 상부에 배치되는 버스 전극을 포함하고, 보조 전극의 폭은 버스 전극의 폭보다 크거나 같을 수 있다.
또한, 보조 전극과 스캔 전극 또는 서스테인 전극 간의 최단간격은 스캔 전극과 서스테인 전극간의 간격보다 클 수 있다.
또한, 보조 전극은 전면 기판의 유효 영역(Active area) 및 유효 영역 외곽의 더미 영역(Dummy area)에 배치될 수 있다.
또한, 보조 전극은 플로팅(Floating)될 수 있다.
또한, 격벽은 스캔 전극 및 서스테인 전극과 나란한 제 1 격벽과, 제 1 격벽과 교차하는 제 2 격벽을 포함하고, 제 1 격벽의 높이는 제 2 격벽의 높이보다 낮을 수 있다.
또한, 제 2 블랙층과 서스테인 전극 간의 간격은 제 1 블랙층과 스캔 전극 간의 간격보다 작은 것을 특징으로 할 수 있다.
본 발명에 따른 플라즈마 디스플레이 패널은 크로스토크의 발생을 방지함으로써 구동을 안정시키고, 아울러 구현되는 영상의 화질을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.
도 1 내지 도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
먼저, 도 1을 살펴보면 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 배치되는 전면 기판(101)과, 스캔 전극(102, Y) 및 서스테인 전극(103, Z)과 교차하는 어드레스 전극(113, X)이 배치되는 후면 기판(111)을 포함할 수 있다.
스캔 전극(102, Y)과 서스테인 전극(103, Z)의 상부에는 스캔 전극(102, Y) 및 서스테인 전극(103, Z)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시키는 상부 유전체 층(104)이 배치될 수 있다.
상부 유전체 층(104)의 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(111) 상에는 어드레스 전극(113, X)이 형성되고, 이러한 어드레스 전극(113, X)의 상부에는 어드레스 전극(113, X)을 절연시키는 하부 유전체 층(115)이 형성될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.
또한, 격벽(112)은 서로 교차하는 제 1 격벽(112a)과 제 2 격벽(112b)을 포함하고, 여기서, 제 1 격벽(112a)의 높이와 제 2 격벽(112b)의 높이가 서로 다를 수 있다. 또한, 제 1 격벽(112a)은 스캔 전극(102) 및 서스테인 전극(103)과 나란하고, 제 2 격벽(112b)은 어드레스 전극(113)과 나란할 수 있다.
아울러, 제 1 격벽(112a)의 높이는 제 2 격벽(112b)의 높이보다 낮을 수 있다. 그러면, 배기 및 방전 가스의 주입 공정 시 패널 내부의 불순가스가 외부로 효과적으로 배기될 수 있으며, 아울러 방전 가스가 패널 내부에 고르게 확산될 수 있 다.
격벽(112)에 의해 구획된 방전 셀 내에는 방전 가스가 채워질 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.
또한, 이상의 설명에서는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층(104) 및 하부 유전체 층(115) 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
또한, 후면 기판(111) 상에 형성되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
한편, 전면 기판(101)에는 스캔 전극(102) 및 서스테인 전극(103)과 나란하게 보조 전극(106)이 배치될 수 있다. 이러한 보조 전극(106)과 스캔 전극(102) 및 서스테인 전극(103)의 구조를 보다 자세히 살펴보면 다음 도 2와 같다.
도 2를 살펴보면, 전면 기판(101)에는 스캔 전극(102) 및 서스테인 전극(103)과 나란하게 제 1 블랙층(107)과 제 2 블랙층(108)이 배치될 수 있다.
아울러, 제 1 블랙층(107)과 제 2 블랙층(108) 중에서 제 2 블랙층(108)의 상부에는 보조 전극(106)이 배치될 수 있다.
여기서, 보조 전극(106)은 인접하는 방전셀들간의 전하의 이동을 억제함으로써 크로스토크를 방지하는데 기여할 수 있다. 이를 위해 보조 전극(106)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al) 등과 같이 전기전도성이 우수한 재질로 이루어지는 것이 바람직할 수 있다.
아울러, 보조 전극(106)이 배치된 제 2 블랙층(108), 제 1 블랙층(107), 스캔 전극(102) 및 서스테인 전극(103)의 상부에는 상부 유전체층(104)이 배치될 수 있다.
아울러, 스캔 전극(102) 및 서스테인 전극(103)은 투명 전극(102a, 103a)과 버스 전극(102b, 103b)을 포함할 수 있다.
투명 전극(102a, 103a)은 인듐주석산화물(Indium Tin Oxide, ITO)과 같은 실질적으로 투명한 재질을 포함할 수 있고, 버스 전극(102b, 103b)은 스캔 전극(102)과 서스테인 전극(103)의 전기전도도를 향상시키기 위해 은(Ag)과 같은 전기전도성 재질을 포함하는 것이 바람직할 수 있다.
여기서, 버스 전극(102b, 103b)의 재질은 보조 전극(106)의 재질과 실질적으로 동일한 것이 바람직할 수 있다.
아울러, 스캔 전극(102)의 투명 전극(102a)과 버스 전극(102b)의 사이에는 제 3 블랙층(200)이 배치되고, 서스테인 전극(103)의 투명 전극(103a)과 버스 전극(103b)의 사이에는 제 4 블랙층(210)이 배치되는 것이 바람직할 수 있다.
이상에서와 같이, 제 1, 2, 3, 4 블랙층(107, 108, 200, 210)이 배치되면, 외부에서 입사되는 광의 반사를 방지함으로써, 구현되는 영상의 콘트라스 트(Contrast) 특성을 향상시키는 것이 가능하다.
아울러, 보조 전극(106)에 의한 광반사를 방지하여 구현되는 영상의 콘트라스트 특성을 향상시키기 위해 보조 전극(106)의 폭은 제 2 블랙층(108)의 폭보다 더 작거나 실질적으로 동일한 것이 바람직할 수 있다.
한편, 제조 공정에서 소요되는 시간을 저감시키면서 제조 단가를 저감시키기 위해 보조 전극(106)과 제 2 블랙층(108) 및 제 1 블랙층(107)은 제조 공정에서 함께 소정(동시 소정 공정)되는 것이 바람직할 수 있다. 또는, 보조 전극(106), 제 2 블랙층(108), 제 1 블랙층(107), 제 3 블랙층(200), 제 4 블랙층(210) 및 버스 전극(102b, 103b)이 동시 소성 공정을 통해 형성되는 것이 가능할 수 있다.
도 3은 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 도면이다.
도 3을 살펴보면, 프레임(Frame)의 복수의 서브필드(Sub-Field) 중 적어도 하나의 서브필드의 초기화를 위한 리셋 기간(RP)에서는 스캔 전극(Y)으로 상승 신호(RS)와 하강 신호(FS)가 공급될 수 있다.
예를 들면, 리셋 기간의 셋업 기간(SU)에서는 스캔 전극에 상승신호가 공급되고, 셋업 기간 이후의 셋다운 기간(SD)에서는 스캔 전극에 하강신호가 공급될 수 있다.
스캔 전극에 상승 신호가 공급되면, 상승 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 벽 전하(Wall Charge)의 분포가 균일해질 수 있다.
상승 신호가 공급된 이후, 스캔 전극에 하강 신호가 공급되면, 방전 셀 내에 서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.
리셋 기간 이후의 어드레스 기간(AP)에서는 하강 신호의 최저 전압보다는 높은 전압을 갖는 스캔 바이어스 신호(Vsc)가 스캔 전극에 공급될 수 있다.
또한, 어드레스 기간에서는 스캔 바이어스 신호로부터 하강하는 스캔 신호(Scan)가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Data)가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
어드레스 기간 이후의 서스테인 기간(SP)에서는 스캔 전극 또는 서스테인 전 극 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
도 4 내지 도 5는 보조 전극에 대해 보다 상세히 설명하기 위한 도면이다.
먼저, 도 4를 살펴보면 보조 전극(106)은 양측 끝단이 패널 내부에 위치할 수 있다. 즉, 보조 전극(106)은 외부와 전기적으로 연결되지 않고, 플로팅(Floating) 상태를 갖는 것이다. 이러한 경우에는, 인접하는 스캔 전극(102) 또는 서스테인 전극(103)에 걸리는 전압에 의한 커플링(Coupling) 현상으로 인해 보조 전극(106)에 걸리는 전압이 유기될 수 있다. 즉, 보조 전극(106)에 걸리는 전압은 인접하는 스캔 전극(102) 또는 서스테인 전극(103)에 걸리는 전압에 의해 결정될 수 있는 것이다.
이러한 도 4의 경우와는 다르게, 보조 전극(106)은 플로팅되지 않고 특정 전압이 인가되는 것도 가능하다. 예를 들면, 보조 전극(106)은 패드(Pad)부분(미도시)을 포함하고, 이러한 패드 부분을 통해 외부의 접지와 연결됨으로써, 실질적으로 그라운드 레벨(GND)의 전압을 유지하는 것도 가능하다. 또는, 보조 전극(106)은 패드 부분을 통해 외부의 구동부와 연결됨으로써 실질적으로 그라운드 레벨(GND)의 전압보다는 높고, 서스테인 신호(SUS)의 전압(Vs)보다는 낮은 정극성의 전압을 유 지하는 것도 가능한 것이다.
상기와 같이 보조 전극(106)을 구비하는 경우에는 인접하는 방전셀들간의 전하의 이동을 억제함으로써 크로스토크(Cross-talk)의 발생을 방지하는 것이 가능하다.
도 5의 경우와 같이 두 개의 방전셀 중 상부에 배치된 방전셀을 제 1 방전셀(300)이라 하고, 하부에 배치된 방전셀을 제 2 방전셀(310)이라 하고, 제 1 방전셀(300)은 서스테인 방전이 발생함으로써 온(On)되는 방전셀이고, 제 2 방전셀(310)은 서스테인 방전이 발생하지 않음으로써 오프(Off)되는 방전셀인 것으로 가정하자.
여기서, 도 5의 (a)와 같이 보조 전극이 생략되는 경우에는 제 1 방전셀(300)에서 발생하는 서스테인 방전에 의해 발생한 전하(320)들이 인접하는 제 2 방전셀(310)로 용이하게 이동할 수 있다. 그러면, 서스테인 방전이 발생하지 않아야할 제 2 방전셀(310)에서도 제 1 방전셀(300)로부터 유입된 전하(320)들로 인해 서스테인 방전이 발생하는 크로스토크 현상이 발생할 수 있다. 이러한 경우에는, 구현되는 영상의 화질이 악화될 수 있다.
반면에, 도 5의 (b)와 같이 보조 전극(106)을 구비하는 경우에는 보조 전극(106)이 제 1 방전셀(300)에서 발생한 전하(320)들이 제 2 방전셀(310)로 이동하는 것을 억제할 수 있다. 이에 따라, 크로스토크의 현상의 발생이 방지될 수 있는 것이다.
한편, 격벽 중 스캔 전극(102)과 서스테인 전극(103)에 나란한 제 1 격벽의 높이가 제 2 격벽의 높이보다 낮은 경우에는 배기 및 가스 주입 공정에서 유리한 점은 있으나, 인접하는 방전셀들 간의 전하들의 이동이 용이해짐으로써 크로스토크의 발생은 증가할 수 있다.
따라서, 격벽 중 스캔 전극(102)과 서스테인 전극(103)에 나란한 제 1 격벽의 높이가 제 2 격벽의 높이보다 낮은 경우에 보조 전극(106)을 구비하는 것이 더욱 바람직한 것이다.
도 6 내지 도 8은 제 1 블랙층 및 제 2 블랙층의 폭에 대해 설명하기 위한 도면이다.
먼저, 도 6을 살펴보면 제 2 블랙층(108)의 폭(W1)은 제 2 블랙층(108)의 상부에 배치되는 보조 전극(106)의 폭(W3)보다 클 수 있다. 이러한 경우에는 외부에서 입사되는 광이 보조 전극(106)에 의해 반사되는 억제함으로써 콘트라스트 특성이 악화되는 것을 방지하는 것이 가능하다.
또는, 도 6과는 다르게 제 2 블랙층(108)의 폭(W1)은 보조 전극(106)의 폭(W3)과 실질적으로 동일한 것도 가능하다. 이러한 경우에도, 콘트라스트 특성이 악화되는 것을 방지할 수 있다.
여기서, 제 2 블랙층(108), 제 1 블랙층(107) 및 보조 전극(106)의 폭(W1, W2, W3)의 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 방향으로 제 2 블랙층(108), 제 1 블랙층(107) 및 보조 전극(106)의 폭이다.
한편, 제 2 블랙층(108)의 폭(W1)은 제 1 블랙층(107)의 폭(W2)보다 더 큰 것이 바람직할 수 있다. 이와 같이, 제 2 블랙층(108)의 폭(W1)이 제 1 블랙 층(107)의 폭(W2)보다 큰 이유에 대해 도 7 내지 도 8을 참조하여 살펴보면 다음과 같다.
도 7에는 보조 전극이 생략된 경우의 일례가 도시되어 있다.
이러한 구조에서 스캔 전극(102)과 서스테인 전극(103) 사이에서 서스테인 방전이 발생하는 경우에는 스캔 전극(102)과 서스테인 전극(103) 사이에서 서스테인 방전이 개시되며, 개시된 서스테인 방전은 어느 정도 균일하게 확산될 수 있다. 결과적으로 방전셀 내에서의 광발생은 어느 정도 균일성을 갖는 것이 가능하다.
반면에, 도 8의 경우와 같이 제 2 블랙층(108)의 상부에 보조 전극(106)이 배치되는 경우에는 보조 전극(106)이 전기전도성을 갖기 때문에, 스캔 전극(102)과 서스테인 전극(103) 사이에서 개시된 방전이 보조 전극(106)이 배치된 방향으로 이끌릴 수 있다. 그러면, 방전셀 내에서의 광발생은 균일하지 못하고 편중성을 가질 수 있다.
도 8과 같은 경우에는, 스캔 전극(102)과 서스테인 전극(103) 사이에서 개시된 방전이 서스테인 전극(103)의 방향으로 더욱 끌리고, 이로 인해 서스테인 전극(103)과 보조 전극(106)의 사이 영역(P1)으로 배출되는 광의 양이 보조 전극(106)과 스캔 전극(102)의 사이 영역(P2)으로 배출되는 광의 양에 비해 상대적으로 더 많을 수 있다. 이러한 경우에는 구현되는 영상의 화질이 악화될 수 있다. 예를 들면, 시청자는 화면을 시청하는 방향에 따라 급격하게 휘도가 변하는 것으로 인식할 수 있고, 아울러 특정 방향에서 휘도가 과도하게 낮아지는 것으로 인식할 있는 것이다. 결과적으로, 광발생의 불균일로 인해 시청자는 구현되는 영상의 화질 이 악화되는 것으로 인식할 수 있는 것이다.
한편, 도 6에서와 같이 보조 전극(106)이 배치되는 제 2 블랙층(108)의 폭(W1)을 보조 전극(106)이 배치되지 않는 제 1 블랙층(107)의 폭(W2)보다 더 넓게 하는 경우에는, 도 8의 경우와 같이 광발생이 불균일하더라도 P1 영역으로 배출되는 광의 양과 P2 영역으로 배출되는 광의 양을 실질적으로 동일하게 함으로써 구현되는 영상의 화질이 악화되는 것을 방지하는 것이 가능한 것이다.
따라서, 제 2 블랙층(108)의 폭(W1)이 제 1 블랙층(107)의 폭(W2)보다 넓은 것이 바람직한 것이다.
아울러, 보조 전극(106)이 배치되는 방향에서는 보조 전극(106)의 영향으로 인해 불필요한 광 발생이 증가할 수 있다. 그러면, 불필요한 광으로 인해 콘트라스트 특성이 악화될 수 있는데, 여기서 보조 전극(106)과 중첩되게 배치되는 제 2 블랙층(108)의 폭(W1)을 제 1 블랙층(107)의 폭(W2)보다 넓게 하면, 보조 전극(106)의 영향으로 인해 발생할 수 있는 불필요한 광을 차단함으로써 콘트라스트 특성의 악화를 방지하는 것이 가능할 수 있다.
도 9 내지 도 10은 제 1, 2 블랙층과 스캔, 서스테인 전극간의 위치 관계에 대해 설명하기 위한 도면이다.
먼저, 도 9를 살펴보면 제 1 블랙층(107)과 제 2 블랙층(108)은 전면 기판(101)에서 적어도 하나의 스캔 전극(102)과 적어도 하나의 서스테인 전극(103)을 사이에 두고 서로 나란하게 배치된다.
여기서, 제 1 블랙층(107) 및 제 2 블랙층(108)은 인접하는 스캔 전극(102) 및 서스테인 전극(103)과 이격되게 배치될 수 있다. 예를 들면, 도 9의 경우와 같이 제 2 블랙층(108)은 인접하는 두 개의 스캔 전극(103)과 d1 및 d2의 간격을 두고 이격되고, 제 1 블랙층(107)은 인접하는 두 개의 스캔 전극(102)과 d3 및 d4의 간격을 두고 이격될 수 있다.
여기서, 제 2 블랙층(108)의 폭이 제 1 블랙층(107)의 폭보다 크기 때문에 d1 및 d2가 d3 및 d4보다 작을 수 있다. 즉, 제 2 블랙층(108)과 서스테인 전극(103) 간의 간격(d1, d2)은 제 1 블랙층(107)과 스캔 전극(102) 간의 간격(d3, d4)보다 작을 수 있는 것이다.
아울러, d1은 d2와 실질적으로 동일하고, d3은 d4와 실질적으로 동일할 수 있고, 또는 d1은 d2와 다르거나 d3이 d4와 다른 경우도 가능하다.
또는, 도 10의 경우와 같이 제 1 블랙층(107)은 인접하는 스캔 전극(102) 및 서스테인 전극(103)과 이격되게 배치되고, 제 2 블랙층(108)은 인접하는 적어도 하나의 스캔 전극(102) 또는 적어도 하나의 서스테인 전극(103)과 연결되게 배치되는 경우도 가능하다. 예를 들면, 도 10의 경우와 같이 제 2 블랙층(108)은 인접하는 두 개의 서스테인 전극(103)과 연결되도록 배치될 수 있는 것이다. 이러한 경우에는, 제 2 블랙층(108)이 인접하는 두 개의 서스테인 전극(103)의 제 4 블랙층(210)과 연결되어 하나의 공통 블랙층을 이룰 수 있다.
이러한 도 10과 같은 경우에도, 제 2 블랙층(108)의 폭이 제 1 블랙층(107)의 폭보다 더 크다.
도 11 내지 도 15는 스캔 전극과 서스테인 전극의 배열 구조에 대해 설명하 기 위한 도면이다. 여기서는 제 1 블랙층과 제 2 블랙층의 도시는 생략하기로 한다.
먼저, 도 11을 살펴보면 두 개의 스캔 전극은 서로 인접하게 배치되고, 두 개의 서스테인 전극도 서로 인접하게 배치될 수 있다. 예를 들면, 도 11의 경우와 같이 Y1 스캔 전극과 Y2 스캔 전극이 인접하게 배치되고, Y3 스캔 전극과 Y4 스캔 전극이 인접하게 배치되고, Z2 서스테인 전극과 Z3 서스테인 전극이 인접하게 배치될 수 있다.
이러한 구조에서 보조 전극(106)은 두 개의 서스테인 전극 사이에 배치되는 것이 바람직할 수 있다. 즉, 두 개의 서스테인 전극 사이에 제 2 블랙층이 배치되고, 제 2 블랙층의 상부에 보조 전극이 배치되는 것이다.
이와 같이, 두 개의 스캔 전극이 서로 인접하며 두 개의 서스테인 전극이 서로 인접하게 배치되는 경우에는 인접하는 두 개의 스캔 전극 사이 및 인접하는 두 개의 서스테인 전극 사이의 커패시턴스(Capacitance) 성분을 감소시킴으로써 구동효율을 향상시키는 것이 가능하다. 아울러, 방전 시 인접하는 두 개의 스캔 전극간의 전압 차이 및 인접하는 두 개의 서스테인 전극 간의 전압 차이를 감소시킴으로써 크로스토크의 발생을 더욱 감소시킬 수 있다.
예를 들어, 도 12와 같이 스캔 전극과 서스테인 전극이 번갈아 배치되는 경우, 즉 스캔 전극과 서스테인 전극이 Y1, Z1, Y2, Z2, Y3, Z3의 순서로 배치되는 경우에 스캔 전극에 180V의 전압을 갖는 서스테인 신호가 공급되고, 서스테인 전극에는 OV가 공급된다고 가정하자.
이러한 경우에는, 인접하는 방전셀들 간의 전하(1100)의 이동이 활발하게 일어날 수 있다. 예를 들어, 도 12와 같이 Y2 스캔 전극과 Z2 서스테인 전극 사이에서 서스테인 방전이 발생하는 경우에는 Z2 서스테인 전극과 Y3 스캔 전극 사이에 180V의 전압 차이가 걸리게 되고, Y2 스캔 전극과 Z1 서스테인 전극 사이에도 180V의 전압 차이가 걸리게 된다. 그러면, Y2 스캔 전극과 Z2 서스테인 전극 사이에 발생한 방전에 의해 발생한 전하(1100)들이 Y3 스캔 전극 또는 Z1 서스테인 전극에 의해 강하게 끌려 인접하는 다른 방전셀로 이동함으로써 Y1 스캔 전극과 Z1 서스테인 전극 사이 또는 Y3 스캔 전극과 Z3 서스테인 전극 사이에도 서스테인 방전이 발생할 수 있다. 즉, 크로스토크 현상이 빈번하게 발생하는 것이다.
반면에, 도 13과 같이 두 개의 스캔 전극이 서로 인접하고 두 개의 서스테인 전극이 서로 인접하는 경우에는, 스캔 전극에 180V의 전압을 갖는 서스테인 신호가 공급되고, 서스테인 전극에는 OV가 공급되는 경우에도 Z2 서스테인 전극과 Z1 서스테인 전극 사이에 0V의 전압 차이가 걸리게 되고, Y2 스캔 전극과 Y3 스캔 전극 사이에도 0V의 전압 차이가 걸리게 된다. 그러면, 인접하는 방전셀 들간에 전압차이가 발생하지 않아서 전하(1100)들의 이동이 억제되고, 이에 따라 크로스토크의 발생이 더욱 억제될 수 있는 것이다.
한편, 상기와 같이 인접하는 두 개의 서스테인 전극 사이에 보조 전극(106)을 배치하는 이유에 대해 도 14 및 도 15를 참조하여 살펴보면 아래와 같다.
도 14를 살펴보면, 인접하는 두 개의 스캔 전극 사이에 보조 전극(106)이 배치되는 경우의 일례가 도시되어 있다. 여기서, Y1 스캔 전극과 Y2 스캔 전극의 사 이에는 제 1 보조 전극(106a)이 배치되고, Y3 스캔 전극과 Y4 스캔 전극의 사이에는 제 2 보조 전극(106b)이 배치되는 것으로 가정한다.
다음, 도 15를 살펴보면 도 14와 같은 구조에서의 어드레스 기간에서의 동작의 일례가 도시되어 있다. 여기서는 제 1, 2 보조 전극(106a, 106b)이 플로팅되는 것으로 간주한다.
예를 들면, Y1 스캔 전극에 제 1 스캔 신호(Scan1)가 공급되는 경우에는 X1 어드레스 전극에 공급되는 데이터 신호와 제 1 스캔 신호(Scan1)의 전압 차이로 인해 어드레스 방전이 발생할 수 있고, 아울러 Y2 스캔 전극에 제 2 스캔 신호(Scan2)가 공급되는 경우에는 X1 어드레스 전극에 공급되는 데이터 신호와 제 2 스캔 신호(Scan2)의 전압 차이로 인해 어드레스 방전이 발생할 수 있다.
여기서, 제 1 스캔 신호(Scan1)와 데이터 신호에 의해 어드레스 방전이 발생할 때, Y1 스캔 전극에 공급되는 제 1 스캔 신호(Scan1)의 전압에 의해 제 1 보조 전극(106a)에는 제 1 하강 신호(fs1)가 유기될 수 있다. 그러면, 제 1 하강 신호(fs1)의 전압에 의해 제 1 보조 전극(106a)과 인접하게 배치되는 Y2 스캔 전극이 영향을 받게 되고, 이로 인해 Y2 스캔 전극 상에 배치된 벽전하의 분포가 흔들릴 수 있고, 이에 따라 제 2 스캔 신호(Scan2)와 데이터 신호에 의해 발생하는 어드레스 방전이 불안정해질 수 있다. 심지어는, 제 1 하강 신호(fs1)의 전압이 과도하게 큰 경우에는 제 1 스캔 신호(Scan1)와 데이터 신호에 의해 어드레스 방전이 발생할 때 Y2 스캔 전극 또는 제 1 보조 전극(106a)과 어드레스 전극 사이에서도 방전이 발생하는 경우도 발생할 수 있다.
이와 같이, 두 개의 스캔 전극이 서로 인접하게 배치되고, 두 개의 서스테인 전극이 서로 인접하게 배치되는 경우, 두 개의 스캔 전극 사이에 보조 전극을 배치하게 되면, 어드레스 방전이 불안정해지거나 심지어는 오방전이 발생할 수 있기 대문에 도 11의 경우와 같이 인접하는 두 개의 서스테인 전극 사이에 보조 전극(106)을 배치하는 것이 바람직한 것이다.
도 16은 제 1 블랙층과 제 2 블랙층의 또 다른 구조의 일례를 설명하기 위한 도면이다.
도 16을 살펴보면, 제 1 블랙층(107) 및 제 2 블랙층(108) 중 적어도 하나는 제 1 폭(S1)을 갖는 제 1 부분(116a)과, 제 1 폭(S1)보다 큰 제 2 폭(S2)을 갖는 제 2 부분(116b)을 포함할 수 있다. 바람직하게는, 도 16과 같이 제 1 블랙층(107)과 제 2 블랙층(108)이 모두 제 1 부분(116a)과 제 2 부분(116b)을 포함할 수 있다.
여기서, 제 2 블랙층(108)이 제 1 부분(116a)과 제 2 부분(116b)을 포함하는 경우는, 제 2 블랙층(108)의 상부에 배치되는 보조 전극(미도시)도 폭이 서로 다른 제 1 부분과 제 2 부분을 포함하는 것이 가능하다.
여기서, 제 2 부분(106b)은 서로 나란한 제 1 격벽(112a)과 제 2 격벽(112b)이 교차하는 영역에 배치될 수 있다.
이와 같이, 제 1 블랙층(107) 및 제 2 블랙층(108) 중 적어도 하나가 제 1 부분(106a)과 제 2 부분(106b)을 포함하게 되면, 블랙 면적을 증가시킴으로써 콘트라스트 특성을 향상시키는 것이 가능하다. 아울러, 제 2 부분(106b)이 제 1 격 벽(112a)과 제 2 격벽(112b)이 교차하는 부분에 배치되면, 개구율은 실질적으로 동등 수준으로 유지한 상태에서 블랙 면적을 증가시킬 수 있어서 콘트라스트 특성을 더욱 향상시킬 수 있다.
도 17은 보조 전극과 버스 전극의 폭에 대해 설명하기 위한 도면이다.
도 17을 살펴보면, 보조 전극(106)의 폭(W3)은 버스 전극(103b)의 폭(W4)보다 넓을 수 있다. 여기서는, 서스테인 전극(103)의 버스 전극(103b)의 경우만을 설명하고 있지만, 스캔 전극(102)의 버스 전극(102b)의 폭도 보조 전극(106)의 폭(W3)보다 작을 수 있다.
이와 같이, 보조 전극(106)의 폭(W3)을 버스 전극(103b)의 폭(W4)보다 넓게 형성하게 되면, 보조 전극(106)의 전하의 수용 능력을 충분히 크게 할 수 있기 때문에 인접하는 방전셀들간에 전하들의 이동을 충분히 억제함으로써 크로스토크의 발생을 충분히 억제할 수 있다.
도 18 내지 도 20은 보조 전극과 격벽에 대해 설명하기 위한 도면이다.
먼저, 도 18을 살펴보면 보조 전극(106)의 폭(W3)은 제 1 격벽(112a)의 상부 폭(W5)보다는 크고, 하부 폭(W6)보다는 작을 수 있다. 아울러, 보조 전극(106)의 폭(W3)은 제 1 격벽(112a)의 상부 폭(W5)과 실질적으로 동일한 것이 가능할 수 있고, 또는 제 1 격벽(112a)의 하부 폭(W6)과 실질적으로 동일한 것도 가능할 수 있다.
이와 같이, 보조 전극(106)의 폭(W3)이 제 1 격벽(112a)의 상부 폭(W5)보다 크거나 같고 하부 폭(W6)보다는 작거나 같은 경우에는 인접하는 방전셀들간의 전하 들의 이동을 충분히 억제할 수 있으면서도 보조 전극(106)과 인접하는 스캔 전극(102) 또는 서스테인 전극(103) 간의 전기적 단락을 방지하는 것이 가능하다.
예를 들어, 도 19와 같이 보조 전극(106)의 폭(W3)이 제 1 격벽(112a)의 상부 폭(W5)보다 작은 경우에는 보조 전극(106)의 폭(W3)이 과도하게 작을 수 있고, 이에 따라 보조 전극(106)의 전하의 수용 능력이 저하됨으로써 크로스토크를 충분히 방지하는 것이 어려울 수 있으며, 아울러 보조 전극(106)과 인접하는 스캔 전극(102) 또는 서스테인 전극(103) 간의 간격(A1)이 과도하게 커질 수 있고, 이로 인해 제 1 격벽(112a)에 의해 광 반사가 증가함으로써 콘트라스트 특성이 악화될 수 있다.
또한, 도 20과 같이 보조 전극(106)의 폭(W3)이 제 1 격벽(112a)의 하부 폭(W6)보다 큰 경우에는 보조 전극(106)의 폭(W3)이 과도하게 클 수 있고, 이러한 경우에는 보조 전극(106)과 인접하는 스캔 전극(102) 또는 서스테인 전극(103) 간의 간격(A2)이 과도하게 작아질 수 있다. 이러한 경우에는, 보조 전극(106)과 인접하는 스캔 전극(102) 또는 서스테인 전극(103)이 전기적으로 단락될 수 있고, 이로 인해 방전이 불안정해질 가능성이 있다.
이를 고려할 때, 보조 전극(106)의 폭(W3)이 제 1 격벽(112a)의 상부 폭(W5)보다 크거나 같고 하부 폭(W6)보다는 작거나 같은 것이 바람직할 수 있다.
도 21은 스캔 전극, 서스테인 전극, 보조 전극 간의 간격에 대해 설명하기 위한 도면이다.
도 21을 살펴보면, 보조 전극(106)과 스캔 전극(102) 또는 서스테인 전 극(103) 간의 간격(G2)은 스캔 전극(102)과 서스테인 전극(103)간의 간격(G1)보다 클 수 있다. 이러한 경우에는, 스캔 전극(102)과 서스테인 전극(103) 간의 방전 전압이 과도하게 높아지는 것을 방지함으로써 구동효율이 악화되는 것을 방지할 수 있으며, 아울러 스캔 전극(102)과 서스테인 전극(103) 사이에서 발생하는 방전이 보조 전극(106) 방향으로 과도하게 끌리는 것을 방지할 수 있다.
도 22는 유효 영역과 더미 영역에 대해 설명하기 위한 도면이다.
도 22를 살펴보면, 보조 전극(106)은 영상이 표시되는 전면 기판(101)의 유효 영역(Active area)에 배치될 수 있고, 아울러 유효 영역 외곽의 더미 영역(Dummy area)에도 배치될 수 있다.
이러한 경우에는, 유효 영역의 끝단에서도 인접하는 방전셀들간의 크로스토크의 발생을 방지할 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1 내지 도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.
도 3은 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 도면.
도 4 내지 도 5는 보조 전극에 대해 보다 상세히 설명하기 위한 도면.
도 6 내지 도 8은 제 1 블랙층 및 제 2 블랙층의 폭에 대해 설명하기 위한 도면.
도 9 내지 도 10은 제 1, 2 블랙층과 스캔, 서스테인 전극간의 위치 관계에 대해 설명하기 위한 도면.
도 11 내지 도 15는 스캔 전극과 서스테인 전극의 배열 구조에 대해 설명하기 위한 도면.
도 16은 제 1 블랙층과 제 2 블랙층의 또 다른 구조의 일례를 설명하기 위한 도면.
도 17은 보조 전극과 버스 전극의 폭에 대해 설명하기 위한 도면.
도 18 내지 도 20은 보조 전극과 격벽에 대해 설명하기 위한 도면.
도 21은 스캔 전극, 서스테인 전극, 보조 전극 간의 간격에 대해 설명하기 위한 도면.
도 22는 유효 영역과 더미 영역에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 번호의 설명>
101 : 전면 기판 102 : 스캔 전극
103 : 서스테인 전극 104 : 상부 유전체층
105 : 보호층 106 : 보조 전극
107 : 제 1 블랙층 108 : 제 2 블랙층
102a, 103a : 투명 전극 102b, 103b : 버스 전극
111 : 후면 기판 112 : 격벽
113 : 어드레스 전극 114 : 형광체층
115 : 하부 유전체층 200 : 제 3 블랙층
210 : 제 4 블랙층

Claims (16)

  1. 전면 기판;
    상기 전면 기판에 나란하게 배치되는 스캔 전극과 서스테인 전극;
    상기 전면 기판에 대항되게 배치되는 후면 기판;
    상기 전면 기판과 후면 기판 사이에 배치되는 격벽;
    상기 스캔 전극 및 상기 서스테인 전극과 나란하게 배치되는 제 1 블랙층;
    적어도 하나의 상기 스캔 전극과 적어도 하나의 상기 서스테인 전극을 사이에 두고 상기 제 1 블랙층과 나란하게 배치되는 제 2 블랙층; 및
    상기 제 2 블랙층의 상부에 배치되는 보조 전극;
    을 포함하고,
    상기 제 2 블랙층의 폭은 상기 제 1 블랙층의 폭보다 넓은 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제 1 블랙층 및 상기 제 2 블랙층은 인접하는 스캔 전극 및 서스테인 전극과 이격되게 배치되는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제 1 블랙층은 인접하는 스캔 전극 및 서스테인 전극과 이격되게 배치 되고,
    상기 제 2 블랙층은 인접하는 적어도 하나의 스캔 전극 또는 적어도 하나의 서스테인 전극과 연결되게 배치되는 플라즈마 디스플레이 패널.
  4. 전면 기판;
    상기 전면 기판에 나란하게 배치되는 스캔 전극과 서스테인 전극;
    상기 전면 기판에 대항되게 배치되는 후면 기판; 및
    상기 전면 기판과 후면 기판 사이에 배치되는 격벽;
    을 포함하고,
    두 개의 상기 스캔 전극은 서로 인접하게 배치되고, 두 개의 상기 서스테인 전극도 서로 인접하게 배치되고,
    두 개의 상기 스캔 전극 사이에 배치되는 제 1 블랙층;
    두 개의 상기 서스테인 전극 사이에 배치되는 제 2 블랙층; 및
    상기 제 2 블랙층 상부에 배치되는 보조 전극;
    을 더 포함하고,
    상기 제 2 블랙층의 폭은 상기 제 1 블랙층의 폭보다 넓은 플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 제 1 블랙층은 두 개의 상기 스캔 전극과 이격되어 배치되고,
    상기 제 2 블랙층도 두 개의 상기 서스테인 전극과 이격되게 배치되는 플라즈마 디스플레이 패널.
  6. 제 4 항에 있어서,
    상기 제 1 블랙층은 두 개의 상기 스캔 전극과 이격되게 배치되고,
    상기 제 2 블랙층은 두 개의 상기 서스테인 전극과 연결되게 배치되는 플라즈마 디스플레이 패널.
  7. 제 1 항 또는 제 4 항에 있어서,
    상기 제 1 블랙층 및 상기 제 2 블랙층 중 적어도 하나는 제 1 폭을 갖는 제 1 부분과, 상기 제 1 폭보다 큰 제 2 폭을 갖는 제 2 부분을 포함하는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 격벽은 상기 스캔 전극 및 상기 서스테인 전극과 나란한 제 1 격벽과, 상기 제 1 격벽과 교차하는 제 2 격벽을 포함하고,
    상기 제 2 부분은 상기 제 1 격벽과 상기 제 2 격벽이 교차하는 영역에 배치되는 플라즈마 디스플레이 패널.
  9. 제 1 항 또는 제 4 항에 있어서,
    상기 보조 전극의 폭은 상기 제 2 블랙층의 폭보다 작거나 같은 플라즈마 디스플레이 패널.
  10. 제 1 항 또는 제 4 항에 있어서,
    상기 격벽은 상기 스캔 전극 및 상기 서스테인 전극과 나란한 제 1 격벽과, 상기 제 1 격벽과 교차하는 제 2 격벽을 포함하고,
    상기 보조 전극의 폭은 상기 제 1 격벽의 상부 폭보다는 크거나 같고, 상기 제 1 격벽의 하부 폭보다는 작거나 같은 플라즈마 디스플레이 패널.
  11. 제 1 항 또는 제 4 항에 있어서,
    상기 스캔 전극과 서스테인 전극은 각각 투명 전극과 상기 투명 전극의 상부에 배치되는 버스 전극을 포함하고,
    상기 보조 전극의 폭은 상기 버스 전극의 폭보다 크거나 같은 플라즈마 디스플레이 패널.
  12. 제 1 항 또는 제 4 항에 있어서,
    상기 보조 전극과 상기 스캔 전극 또는 상기 서스테인 전극 간의 최단간격은 상기 스캔 전극과 상기 서스테인 전극간의 간격보다 큰 플라즈마 디스플레이 패널.
  13. 제 1 항 또는 제 4 항에 있어서,
    상기 보조 전극은 상기 전면 기판의 유효 영역(Active area) 및 상기 유효 영역 외곽의 더미 영역(Dummy area)에 배치되는 플라즈마 디스플레이 패널.
  14. 제 1 항 또는 제 4 항에 있어서,
    상기 보조 전극은 플로팅(Floating)되는 플라즈마 디스플레이 패널.
  15. 제 1 항 또는 제 4 항에 있어서,
    상기 격벽은 상기 스캔 전극 및 상기 서스테인 전극과 나란한 제 1 격벽과, 상기 제 1 격벽과 교차하는 제 2 격벽을 포함하고,
    상기 제 1 격벽의 높이는 상기 제 2 격벽의 높이보다 낮은 플라즈마 디스플레이 패널.
  16. 제 4 항에 있어서,
    상기 제 2 블랙층과 상기 서스테인 전극 간의 간격은 상기 제 1 블랙층과 상기 스캔 전극 간의 간격보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020080076850A 2008-08-06 2008-08-06 플라즈마 디스플레이 패널 KR20100018190A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080076850A KR20100018190A (ko) 2008-08-06 2008-08-06 플라즈마 디스플레이 패널
US12/357,863 US7781970B2 (en) 2008-08-06 2009-01-22 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076850A KR20100018190A (ko) 2008-08-06 2008-08-06 플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR20100018190A true KR20100018190A (ko) 2010-02-17

Family

ID=41652267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076850A KR20100018190A (ko) 2008-08-06 2008-08-06 플라즈마 디스플레이 패널

Country Status (2)

Country Link
US (1) US7781970B2 (ko)
KR (1) KR20100018190A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210047480A (ko) 2019-10-22 2021-04-30 (재)한국건설생활환경시험연구원 고함수 상태의 오염 준설토 급속 처리용 고화재 조성물

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060974A (ko) * 2001-11-08 2004-07-06 도레이 가부시끼가이샤 흑색 페이스트 및 플라즈마 디스플레이 패널과 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210047480A (ko) 2019-10-22 2021-04-30 (재)한국건설생활환경시험연구원 고함수 상태의 오염 준설토 급속 처리용 고화재 조성물

Also Published As

Publication number Publication date
US7781970B2 (en) 2010-08-24
US20100033092A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
KR100743065B1 (ko) 방전에 유리한 구조를 갖는 플라즈마 디스플레이 패널의 구조 및 그 제조방법
KR20100018190A (ko) 플라즈마 디스플레이 패널
KR100962810B1 (ko) 플라즈마 디스플레이 장치
KR100850900B1 (ko) 플라즈마 디스플레이 패널
KR20030027436A (ko) 플라즈마 디스플레이 패널
KR20100019756A (ko) 플라즈마 디스플레이 패널
KR20020050817A (ko) 플라즈마 디스플레이 패널
KR100962809B1 (ko) 플라즈마 디스플레이 장치
KR100353953B1 (ko) 플라즈마 디스플레이 패널
KR100844827B1 (ko) 플라즈마 디스플레이 패널
KR100581938B1 (ko) 플라즈마 디스플레이 패널
KR100811529B1 (ko) 플라즈마 디스플레이 패널
KR100647650B1 (ko) 플라즈마 디스플레이 패널
JPWO2007105480A1 (ja) プラズマディスプレイ装置
KR100647649B1 (ko) 플라즈마 디스플레이 패널
KR100542220B1 (ko) 플라즈마 디스플레이 패널
KR100705803B1 (ko) 플라즈마 디스플레이 패널
KR100862566B1 (ko) 플라즈마 디스플레이 패널
KR100872363B1 (ko) 플라즈마 디스플레이 패널
KR20070062370A (ko) 플라즈마 디스플레이 패널
KR20060004398A (ko) 플라즈마 표시 패널
KR20080061513A (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR20070062372A (ko) 플라즈마 디스플레이 패널 및 장치
KR20080026443A (ko) 플라즈마 디스플레이 패널
KR20080004843A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid