KR20080026443A - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 실재 층의 내측과 외측에 각각 지지 격벽을 형성함으로써 구동 시 진동 및 소음 발생을 저감시키는 효과가 있다.

이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판과, 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 유효 격벽과, 전면 기판과 후면 사이에서 전면 기판과 후면 기판을 합착하는 실재 층(Seal Layer)과, 실재 층의 내측에서 전면 기판과 후면 기판을 지지하는 제 1 지지 격벽 및 실재 층의 외측에서 전면 기판과 후면 기판을 지지하는 제 2 지지 격벽을 포함한다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.

도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.

도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.

도 4는 더미 영역과 유효 영역에 대해 설명하기 위한 도면.

도 5는 지지 격벽 및 실재 층에 대해 설명하기 위한 도면.

도 6a 내지 도 6c는 제 1 지지 격벽과 제 2 지지 격벽을 형성하는 이유에 대해 설명하기 위한 도면.

도 7은 제 1 지지 격벽과 제 2 지지 격벽을 엇갈리게 배치하는 이유에 대해 설명하기 위한 도면.

도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.

도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.

도 10a 내지 도 10b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.

도 11은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.

<도면의 주요 부분에 대한 번호의 설명>

101 : 전면 기판 102 : 제 1 전극

103 : 제 2 전극 104 : 상부 유전체 층

105 : 보호 층 111 : 후면 기판

112, 112a, 112b : 유효 격벽 113 : 제 3 전극

114 : 형광체 층 115 : 하부 유전체 층

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.

이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.

그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가 시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.

한편, 종래의 플라즈마 디스플레이 패널에서는 구동 시 진동 및 소음이 발생하는 문제점이 있다.

상술한 문제점을 해결하기 위해 본 발명의 일실시예는 더미 영역에서의 격벽 및 실재 층(Seal Layer)의 구조를 개선하여 진동 및 소음의 발생을 억제하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.

상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판과, 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 유효 격벽과, 전면 기판과 후면 기판 사이에서 전면 기판과 후면 기판을 합착하는 실재 층(Seal Layer)과, 실재 층의 내측에서 전면 기판과 후면 기판을 지지하는 제 1 지지 격벽 및 실재 층의 외측에서 전면 기판과 후면 기판을 지지하는 제 2 지지 격벽을 포함한다.

또한, 제 1, 2 지지 격벽은 전면 기판과 후면 기판 사이의 더미 영역(Dummy Area)에 형성될 수 있다.

또한, 제 1 지지 격벽과 제 2 지지 격벽의 높이는 실질적으로 동일할 수 있다.

또한, 제 1, 2 지지 격벽은 서로 엇갈리게 배치될 수 있다.

또한, 실재 층은 제 1 지지 격벽과 제 2 지지 격벽의 사이에서 지그재 그(Zigzag)형태일 수 있다.

또한, 제 1 지지 격벽의 진행 라인과 제 2 지지 격벽의 진행 라인간의 간격은 서로 인접하는 제 1 지지 격벽과 제 2 지지 격벽간의 간격보다 더 작을 수 있다.

또한, 서로 인접하는 제 1 지지 격벽과 제 2 지지 격벽간의 간격은 대략 2mm(밀리미터)이상 10mm(밀리미터)이하일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다. 여기, 도 1에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 유효 영역(Active Area)에 대해서 설명하기로 하고, 더미 영역(Dummy Area)에 대해서는 이후에서 보다 상세히 설명하기로 한다.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다.

전면 기판(101) 상에 형성되는 전극, 예컨대 제 1 전극(102, Y)과 제 2 전극(103, Z)은 방전 공간, 즉 유효 방전 셀(Cell)에서 방전을 발생시키고 아울러 유효 방전 셀의 방전을 유지할 수 있다.

이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(104)이 형성될 수 있다.

이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.

이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.

한편, 후면 기판(111) 상에는 전극, 예컨대 제 3 전극(113, X)이 형성되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(115)이 형성될 수 있다.

이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.

이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 유효 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 등의 유효 방전 셀이 형성될 수 있다. 이와 같이, 방전 셀을 구획하는 격벽을 유효 격벽이라 할 수 있다.

또한, 적색(R), 녹색(G), 청색(B) 유효 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 유효 방전 셀이 더 형성되는 것도 가능하다.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀의 피치(Pitch)는 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀에서의 색 온도를 맞추기 위해 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀의 피치를 다르게 할 수도 있다.

이러한 경우 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 별로 피치를 모두 다르게 할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 중 하나 이상의 유효 방전 셀의 피치를 다른 유효 방전 셀의 피치와 다르게 할 수도 있다. 예컨대, 적색(R) 유효 방전 셀의 피치가 가장 작고, 녹색(G) 및 청색(B) 유효 방전 셀의 피치를 적색(R) 유효 방전 셀의 피치보다 크게 할 수도 있을 것이다.

여기서, 녹색(G) 유효 방전 셀의 피치는 청색(B) 유효 방전 셀의 피치와 실질적으로 동일하거나 상이할 수 있다.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있 다. 아울러, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 형성되거나 홈이 형성될 수 있다.

한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 유효 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 유효 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.

여기서, 격벽(112)에 의해 구획된 유효 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.

아울러, 격벽(112)에 의해 구획된 유효 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.

또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.

또한, 적색(R), 녹색(G), 청색(B) 유효 방전 셀의 형광체 층(114)은 두께(Width)가 실질적으로 동일하거나 하나 이상에서 상이할 수 있다. 예를 들어, 적 색(R), 녹색(G) 및 청색(B) 유효 방전 셀 중 적어도 어느 하나의 유효 방전 셀에서의 형광체 층(114)의 두께가 다른 유효 방전 셀과 상이한 경우에는 녹색(G) 또는 청색(B) 유효 방전 셀에서의 형광체 층(114)의 두께가 적색(R) 유효 방전 셀에서의 형광체 층(114)의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 유효 방전 셀에서의 형광체 층(114)의 두께는 청색(B) 유효 방전 셀에서의 형광체 층(114)의 두께와 실질적으로 동일하거나 상이할 수 있다.

한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.

아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.

또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 블랙 층(미도시)이 더 형성되는 것도 가능하다.

또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 유효 방전 셀 내부에서의 폭이나 두께가 유효 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 유효 방전 셀 내부에서 의 폭이나 두께가 유효 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.

이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.

다음, 도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.

도 2를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.

예를 들면, 광 투과율 및 전기 전도도를 고려하면 유효 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하는 차원에서 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(102a, 103a)을 포함할 수 있다.

이와 같이, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)을 포함하면, 유효 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.

아울러, 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하면, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상할 수 있다.

이와 같이 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비될 수 있다.

다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.

도 3을 살펴보면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 앞선 도 2에서 번호 102a 또는 103a의 투명 전극이 생략된(ITO-Less) 전극일 수 있다.

이러한, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.

아울러, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 도 1의 번호 104의 상부 유전체 층보다 색이 어두울 수 있다.

이와 같이, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 2의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 2의 경우에서는 제 1 전극(102, Y)과 제 2 전극(103, Z)의 형성 공정 시 투명 전극(102a, 103a)을 형성한 이후에 버스 전극(102b, 103b)을 또 다시 형성하여 야 하지만, 여기 도 3의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(102, Y)과 제 2 전극(103, Z)을 형성할 수 있다.

또한, 도 3과 같이 제 1 전극(102, Y)과 제 2 전극(103, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.

한편, 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 전면 기판(101) 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 300a, 300b)이 더 구비될 수 있다. 즉, 전면 기판(101)과 제 1 전극(102, Y) 또는 제 2 전극(103, Z)이 직접 접촉하는 경우에는 제 1 전극(102, Y) 또는 제 2 전극(103, Z)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(300a, 300b)은 이러한 마이그레이션 현상을 방지함으로써 전면 기판(101)의 변색을 방지할 수 있는 것이다.

이러한 블랙 층(300a, 300b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Rb)을 포함할 수 있다.

이와 같이, 전면 기판(101)과 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 사이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102, Y)과 제 2 전극(103, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.

다음, 도 4는 더미 영역과 유효 영역에 대해 설명하기 위한 도면이다.

도 4를 살펴보면, 플라즈마 디스플레이 패널에는 영상이 표시되는 유효 영역(410)과 영상 표시에 기여하지 않는 더미 영역(400)이 포함될 수 있다. 여기서, 유효 영역에 대해서는 앞선 도 1 내지 도 3의 통해 보다 상세히 설명하였음으로 중복되는 설명은 생략하기로 한다.

더미 영역(400)은 유효 영역(410)의 둘레를 둘러싸는 형태이다.

이러한, 더미 영역(400)에는 도시하지 않는 전면 기판과 후면 기판을 합착하는 실재 층(Seal Layer)과 전면 기판과 후면 기판을 지지하는 격벽이 형성된다. 이와 같이, 더미 영역(400)에서 전면 기판과 후면 기판을 지지하는 격벽을 지지 격벽이라 할 수 있다. 이에 대해 도 5를 참조하여 살펴보면 다음과 같다.

도 5는 지지 격벽 및 실재 층에 대해 설명하기 위한 도면이다.

도 5를 살펴보면, 더미 영역(400)에는 지지 격벽(510, 520)과 실재 층(500)이 형성된다.

한편, 여기 도 5에서는 더미 영역(400)에는 실재 층(500)과 지지 격벽(510, 520)만이 형성되는 경우만을 도시하고 있지만, 더미 영역(400)에는 유효 영역(410)에 형성되는 방전 셀과는 다른 더미 방전 셀을 구획하는 더미 격벽도 형성될 수 있다.

실재 층(500)은 도시하지 않은 전면 기판과 후면 기판의 사이에서 전면 기판과 후면 기판을 합착한다.

지지 격벽(510, 520)은 전면 기판과 후면 기판의 사이에서 전면 기판과 후면 기판을 지지한다.

여기서, 지지 격벽은 제 1 지지 격벽(510)과 제 2 지지 격벽(520)을 포함한다. 제 1 지지 격벽(510)은 실재 층(500)의 내측에서 전면 기판과 후면 기판을 지지한다. 또한, 제 2 지지 격벽(520)은 실재 층(500)의 외측에서 전면 기판과 후면 기판을 지지한다. 즉, 지지 격벽(510, 520)은 실재 층(500)의 내측과 외측에서 전면 기판과 후면 기판을 지지한다.

이러한, 제 1 지지 격벽(510)과 제 2 지지 격벽(520)은 서로 엇갈리게 배치되고, 실재 층(500)은 엇갈리게 배치된 제 1 지지 격벽(510)과 제 2 지지 격벽(520)의 사이에서 지그재그(Zigzag)형태를 갖는다. 이와 같이 형성하는 이유에 대해 첨부된 도 6a 내지 도 6c 및 도 7을 결부하여 살펴보면 다음과 같다.

도 6a 내지 도 6c는 제 1 지지 격벽과 제 2 지지 격벽을 형성하는 이유에 대해 설명하기 위한 도면이다.

또한, 도 7은 제 1 지지 격벽과 제 2 지지 격벽을 엇갈리게 배치하는 이유에 대해 설명하기 위한 도면이다.

먼저, 도 6a를 살펴보면 실재 층(600)의 내측에만 지지 격벽(610)이 형성된 경우가 나타나 있다.

이러한 경우에는, 다음 도 6b와 같이 전면 기판(630) 또는 후면 기판(640)의 끝단 부분에 가해지는 압력이 실재 층(600)의 내측에 위치하는 지지 격벽(610)에 집중될 수 있다. 이에 따라, 구동 시 전면 기판(630) 또는 후면 기판(640)의 끝단이 진동하게 되고, 이러한 진동에 의해 소음이 발생할 수 있다.

또한, 전면 기판(630)과 후면 기판(640)의 합착 공정 시 전면 기판(630)과 후면 기판(640)을 고정하기 위해 고정 클립(Clip)을 사용하는 경우에는 고정 클립이 전면 기판(630) 또는 후면 기판(640)에 가하는 압력에 의해 실재 층(600)의 높이 불균일이 발생할 수 있고, 이로 인해 구동 시 전면 기판(630) 또는 후면 기판(640)의 진동 및 소음의 발생이 증가할 수 있다.

여기, 도 6b에서 설명하지 않은 번호 620은 방전 셀을 구획하는 격벽, 즉 유효 격벽이고, 번호 650은 형광체 층이다.

반면에, 본 발명의 일실시예와 같이 제 1, 2 지지 격벽을 포함하는 경우에는 다음 도 6c에서와 같이 전면 기판(540)과 후면 기판(550)의 사이에서 실재 층(500)의 내측과 외측을 함께 지지할 수 있다.

이에 따라, 전면 기판(540) 또는 후면 기판(550)의 끝단 부분에 가해지는 압력이 실재 층(500)의 내측에 위치하는 제 1 지지 격벽(510) 및 실재 층(500)의 외측에 위치하는 제 2 지지 격벽(520)에 분산될 수 있다. 이로 인해, 구동 시 전면 기판(540) 또는 후면 기판(550)의 진동이 저감되고, 아울러 소음 발생이 저감된다.

또한, 전면 기판(540)과 후면 기판(550)의 합착 공정 시 전면 기판(540)과 후면 기판(550)을 고정하기 위해 고정 클립(Clip)을 사용하는 경우에도 고정 클립이 전면 기판(540) 또는 후면 기판(550)에 가하는 압력이 제 1 지지 격벽(510)과 제 2 지지 격벽(520)에 분산됨으로써 실재 층(500)의 높이 불균일을 방지할 수 있다.

여기서, 진동 및 소음 발생을 더욱 저감시키기 위해 제 1 지지 격벽(510)과 제 2 지지 격벽(520)의 높이를 실질적으로 동일하게 할수 있다.

다음, 도 7을 살펴보면 (a)와 같이 제 1 지지 격벽(700)과 제 2 지지 격벽(710)이 동일한 패턴(Pattern)으로 배치되고, 이러한 제 1 지지 격벽(700)과 제 2 지지 격벽(710)의 사이에 실재 층(720)이 직선 형태로 형성되는 경우에는 제 1 지지 격벽(700)의 진행라인과 제 2 지지 격벽(710)의 진행라인 간의 간격이 상대적으로 큰 d1일 수 있다.

반면에, (b)와 같이 제 1 격벽(730)과 제 2 격벽(740)이 엇갈리게 배치되고, 이러한 제 1 격벽(730)과 제 2 격벽(740)의 사이에서 지그재그 형태로 실재 층(750)이 형성되는 경우에는 제 1 지지 격벽(730)의 진행라인과 제 2 지지 격벽(740)의 진행라인 간의 간격이 앞선 (a)의 d1보다 작은 d2일 수 있다. 이에 따라, (a)의 경우에 비해 더미 영역의 크기를 더 작게 할 수 있다.

한편, 앞선 도 5에서와 같이 제 1 지지 격벽(510)의 진행 라인과 제 2 지지 격벽(520)의 진행 라인간의 간격(d1)은 서로 인접하는 제 1 지지 격벽(510)과 제 2 지지 격벽(520)간의 간격(d2)보다 더 작을 수 있다. 이와 같이, 설정하면 도 7에서와 같이 더미 영역(400)의 크기를 저감시킬 수 있다.

이러한, 서로 인접하는 제 1 지지 격벽(510)과 제 2 지지 격벽(520)간의 간격은 실재 층(500)이 형성될 충분한 공간을 확보하고 아울러 더미 영역(400)의 크기가 과도하게 증가하는 것을 방지하기 위해 대략 2mm(밀리미터)이상 10mm(밀리미터)이하로 설정될 수 있다.

또한, 실재 층(500)이 유효 영역(410)으로 침범하는 것을 방지하기 위해 방전 셀 중 최외곽 방전 셀과 제 1 지지 격벽(510)간의 간격(d3)은 대략 10mm(밀리미 터)이상으로 설정될 수 있다.

또한, 더미 영역(400)에서 실재 층(500)은 제 1 지지 격벽(510) 및 제 2 지지 격벽(520)과 접하지 않는다. 즉, 더미 영역(400)에서 실재 층(500)은 제 1 격벽(510) 및 제 2 지지 격벽(520)과 소정 거리 이격된다.

한편, 이상에서는 제 1 격벽(510) 및 제 2 격벽(520)의 단면이 원 형태인 경우만을 도시하고 있지만, 이와는 다르게 제 1 격벽(510) 또는 제 2 격벽(520) 중 적어도 하나는 그 단면이 다각형 형상일 수도 있는 등 제 1 격벽(510)과 제 2 격벽(520)의 단면의 형상은 다양하게 변경될 수 있다.

다음, 도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.

또한, 도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.

먼저, 도 8을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.

아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.

예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 8과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.

한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 2⁰ 으로 설정하고, 제 2 서브필드의 계조 가중치를 2¹ 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.

본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.

여기 도 8에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브 필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.

또한, 여기 도 8에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.

다음, 도 9를 살펴보면 앞선 도 8과 같은 영상 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례가 나타나 있다.

먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.

아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.

여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 10 전압(V10)까지 점진적으로 하강할 수 있다.

아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.

이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급 되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓일 수 있다.

이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.

아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.

구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.

또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.

프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.

여기서, 상승 램프 신호는 제 20 전압(V20)부터 제 30 전압(V30)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 30 전압(V30)부터 제 40 전압(V40)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.

여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.

이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.

여기서, 제 2 하강 램프 신호는 제 20 전압(V20)부터 제 50 전압(V50)까지 점진적으로 하강할 수 있다.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.

다음, 도 10a 내지 도 10b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.

먼저, 도 10a를 살펴보면, 상승 램프 신호는 제 30 전압(V30)까지는 급격히 상승한 이후에 제 30 전압(V30)부터 제 40 전압(V40)까지 점진적으로 상승하는 형태이다.

이와 같이, 상승 램프 신호는 도 9에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 10a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.

다음, 도 10b를 살펴보면 제 2 하강 램프 신호는 제 30 전압(V30)에서부터 전압이 점진적으로 하강하는 형태이다.

이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.

한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 제 50 전압(V50)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.

아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 모든 제 1 전극(Y1~Yn)에 공급될 수 있다.

예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.

한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어 도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.

이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.

이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.

여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.

여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전 압(Vz)을 실질적으로 일정하게 유지할 수 있다.

이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및/또는 제 2 전극(Z)에 서스테인 신호(SUS)가 교호적으로 공급될 수 있다. 이러한 서스테인 신호(SUS)는 ΔVs 만큼의 전압의 크기를 가질 수 있다.

이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.

다음, 도 11은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.

도 11을 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아가면서 공급된다.

이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급될 수 있다.

여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.

여기 도 11에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어 느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.

이에 따라, 플라즈마 디스플레이 패널을 구동시키는 구동부의 전체 크기를 줄일 수 있고, 이에 따라 제조 단가를 저감시킬 수 있게 된다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 실재 층의 내측과 외측에 각각 지지 격벽을 형성함으로써 구동 시 진동 및 소음 발생을 저감시키는 효과가 있다.

Claims (7)

1. 전면 기판;

   상기 전면 기판에 대항되게 배치되는 후면 기판;

   상기 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 유효 격벽;

   상기 전면 기판과 후면 기판 사이에서 상기 전면 기판과 후면 기판을 합착하는 실재 층(Seal Layer);

   상기 실재 층의 내측에서 상기 전면 기판과 후면 기판을 지지하는 제 1 지지 격벽; 및

   상기 실재 층의 외측에서 상기 전면 기판과 후면 기판을 지지하는 제 2 지지 격벽;

   을 포함하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 제 1, 2 지지 격벽은 상기 전면 기판과 후면 기판 사이의 더미 영역(Dummy Area)에 형성되는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 제 1 지지 격벽과 제 2 지지 격벽의 높이는 실질적으로 동일한 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 제 1, 2 지지 격벽은 서로 엇갈리게 배치되는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 실재 층은 상기 제 1 지지 격벽과 제 2 지지 격벽의 사이에서 지그재그(Zigzag)형태를 갖는 플라즈마 디스플레이 패널.
6. 제 1 항에 있어서,

   상기 제 1 지지 격벽의 진행 라인과 상기 제 2 지지 격벽의 진행 라인간의 간격은 서로 인접하는 제 1 지지 격벽과 제 2 지지 격벽간의 간격보다 더 작은 플라즈마 디스플레이 패널.
7. 제 6 항에 있어서,

   상기 서로 인접하는 제 1 지지 격벽과 제 2 지지 격벽간의 간격은 대략 2mm(밀리미터)이상 10mm(밀리미터)이하인 플라즈마 디스플레이 패널.

Images