KR100844827B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100844827B1
KR100844827B1 KR1020060111303A KR20060111303A KR100844827B1 KR 100844827 B1 KR100844827 B1 KR 100844827B1 KR 1020060111303 A KR1020060111303 A KR 1020060111303A KR 20060111303 A KR20060111303 A KR 20060111303A KR 100844827 B1 KR100844827 B1 KR 100844827B1
Authority
KR
South Korea
Prior art keywords
electrode
channel
dielectric layer
substrate
discharge
Prior art date
Application number
KR1020060111303A
Other languages
English (en)
Other versions
KR20080042620A (ko
Inventor
김창현
심정섭
박헌건
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060111303A priority Critical patent/KR100844827B1/ko
Publication of KR20080042620A publication Critical patent/KR20080042620A/ko
Application granted granted Critical
Publication of KR100844827B1 publication Critical patent/KR100844827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/48—Sealing, e.g. seals specially adapted for leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/867—Seals between parts of vessels
    • H01J2329/8675—Seals between the frame and the front and/or back plate

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 격벽에 형성된 채널에 실링부를 형성하여 전면 기판과 후면 기판의 합착력을 증가시킴으로써, 구동 시 진동 및 소음 발생을 억제하는 효과가 있다.
이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판과 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 격벽에는 채널(Channel)이 형성되고, 채널에는 실링(Sealing)부가 형성된다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.
도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.
도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.
도 4는 격벽에 대해 보다 상세히 설명하기 위한 도면.
도 5는 실링부에 대해 설명하기 위한 도면.
도 6a 내지 도 6c는 실링부의 기능에 대해 설명하기 위한 도면.
도 7a 내지 도 7b는 실링부의 또 다른 형태의 일례에 대해 설명하기 위한 도면.
도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 전면 기판 102 : 제 1 전극
103 : 제 2 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112, 112a, 112b : 격벽 113 : 제 3 전극
114 : 형광체 층 115 : 하부 유전체 층
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일실시예는 격벽에 형성되는 채널(Channel)에 실링부를 형성하여 진동 및 소음 발생이 저감된 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판과 대항되게 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 격벽에는 채널(Channel)이 형성되고, 채널에는 실링(Sealing)부가 형성된다.
또한, 후면 기판에는 유전체 층이 더 형성되고, 유전체 층에는 채널과 대응되는 위치에 함몰부가 형성된다.
또한, 실링부는 함몰부에 대응되는 부분에 위치한다.
또한, 후면 기판에는 유전체 층이 더 형성되고, 유전체 층에는 채널과 대응되는 위치에 돌출부가 형성된다.
또한, 실링부는 돌출부에 대응되는 부분에 위치한다.
또한, 상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 또 다른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판과 대항되게 배치되는 후면 기판을 포함하고, 전면 기판과 후면 기판 사이에는 유효 영역(Active Area)과 더미 영역(Dummy Area)이 구비되고, 유효 영역과 더미 영역에는 각각 실링(Sealing)부가 형성된다.
또한, 유효 영역에는 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽이 형성되고, 격벽에는 채널(Channel)이 형성되고, 실링부는 채널에 형성된다.
또한, 후면 기판에는 유전체 층이 더 형성되고, 유전체 층에는 채널과 대응되는 위치에 함몰부가 형성된다.
또한, 실링부는 함몰부에 대응되는 부분에 위치한다.
또한, 후면 기판에는 유전체 층이 더 형성되고, 유전체 층에는 채널과 대응되는 위치에 돌출부가 형성된다.
또한, 실링부는 돌출부에 대응되는 부분에 위치한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어진다.
제 1 전극(102, Y)과 제 2 전극(103, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.
이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(104)이 형성될 수 있다.
이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보 호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.
한편, 후면 기판(111) 상에는 전극, 예컨대 제 3 전극(113, X)이 형성되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(115)이 형성될 수 있다.
이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.
이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
이와 같이, 형성하게 되면 방전 셀 내에 형성되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 형성되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 형성되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 형성되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 형성되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능할 것이다.
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.
한편, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시 하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 다른 블랙 층(미도시)을 더 형성할 수도 있다.
또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.
또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
다음, 도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.
도 2를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.
예를 들면, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하기 위해 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(102a, 103a)을 포함할 수 있다.
이와 같이, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)을 포 함하면, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.
아울러, 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하면, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상할 수 있다.
이와 같이 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(Black Layer : 220, 221)이 더 구비될 수 있다.
다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.
도 3을 살펴보면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 앞선 도 2에서 번호 102a 또는 103a의 투명 전극이 생략된 ITO-Less전극일 수 있다.
이러한, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.
아울러, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 도 1의 번호 104의 상부 유전체 층보다 색이 어두울 수 있다.
이와 같이, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 2의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 2의 경우에서는 제 1 전극(102, Y)과 제 2 전극(103, Z)의 형성 공정 시 투명 전극(102a, 103a)을 형성한 이후에 버스 전극(102b, 103b)을 또 다시 형성하여야 하지만, 여기 도 3의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(102, Y)과 제 2 전극(103, Z)을 형성할 수 있다.
또한, 도 3과 같이 제 1 전극(102, Y)과 제 2 전극(103, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.
한편, 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 전면 기판(101) 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 블랙 층(Black Layer : 300a, 300b)이 더 구비될 수 있다. 즉, 전면 기판(101)과 제 1 전극(102, Y) 또는 제 2 전극(103, Z)이 직접 접촉하는 경우에는 제 1 전극(102, Y) 또는 제 2 전극(103, Z)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(300a, 300b)은 이러한 마이그레이션 현상을 방지함으로써 전면 기판(101)의 변색을 방지할 수 있는 것이다.
이러한 블랙 층(300a, 300b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.
이와 같이, 전면 기판(101)과 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 사이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102, Y)과 제 2 전극(103, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.
다음, 도 4는 격벽에 대해 보다 상세히 설명하기 위한 도면이다.
도 4를 살펴보면, 격벽(112)에는 채널(Channel, 400)이 형성될 수 있다.
채널(400)은 배기 또는 가스 주입 공정 시 불순가스가 외부로 배출되고 아울러 방전 가스가 내부로 주입되기 위한 통로를 제공할 수 있다.
또한, 격벽(112)에 채널을 형성하게 되면 플라즈마 디스플레이 패널 전체에의 정전 용량(Capacitance) 값을 줄일 수 있다.
한편, 격벽(112)이 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하는 경우에 제 1 격벽(112b)과 제 2 격벽(112a) 중 적어도 하나에 채널(400)이 형성될 수 있다. 예를 들면, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮은 경우에, 제 1 격벽(112b)에 채널(400)이 형성될 수 있다.
이러한 채널(400)에 실링(Sealing)부가 형성될 수 있다. 이에 대해 살펴보면 다음과 같다.
다음, 도 5는 실링부에 대해 설명하기 위한 도면이다.
도 5를 살펴보면, 격벽(112)에 형성된 채널(400)에 실링부(500)가 형성된다.
이러한 실링부(500)는 도시하지는 않았지만 전면 기판과 후면 기판을 합착한다. 이러한 실링부(500)의 기능을 첨부된 도 6a 내지 도 6c를 결부하여 살펴보면 다음과 같다.
도 6a 내지 도 6c는 실링부의 기능에 대해 설명하기 위한 도면이다. 여기 도 6a 내지 도 6c에서는, 유효 영역에 형성되는 실링부를 제 1 실링부라 하고, 더미 영역에 형성되는 실링부를 제 2 실링부라 하겠다.
먼저, 도 6a를 살펴보면 도시하지 않은 전면 기판과 후면 기판 사이에는 유효 영역(Active Area, 610)과 더미 영역(Dummy Area, 600)이 구비된다.
여기서, 유효 영역(610)은 방전 셀이 형성되며 영상 표시에 기여하는 영역이다.
또한, 더미 영역(600)은 더미 방전 셀이 형성될 수 있으며 영상 표시에 기여하지 않은 영역이다.
다음, 도 6b를 살펴보면 본 발명의 일실시예와는 다르게 격벽(112)에 형성된 채널(미도시)에 제 1 실링부가 형성되지 않고 더미 영역(600)에 제 2 실링부(620)가 형성된 경우의 일례가 나타나 있다.
이러한 경우에는 전면 기판(101)과 후면 기판(111)의 합착력이 상대적으로 약하여 구동 시 전면 기판(101) 및 후면 기판(111)의 진동이 발생하게 되고, 이로 인해 소음이 발생한다.
반면에, 다음 도 6c와 같이 유효 영역(610)에서 격벽(112)에 형성된 채널(400)에 제 1 실링부(630)가 형성되고, 더미 영역(600)에도 제 2 실링부(620)가 형성되면 전면 기판(101)과 후면 기판(111)의 합착력이 증가한다. 아울러, 패널 전반에 걸쳐 전면 기판(101)과 후면 기판(111)이 균일하게 합착될 수 있다.
이에 따라, 구동 시 진동 및 소음 발생이 억제된다.
다음, 도 7a 내지 도 7b는 실링부의 또 다른 형태의 일례에 대해 설명하기 위한 도면이다.
먼저, 도 7a를 살펴보면 후면 기판(111)에 형성되는 유전체 층, 즉 하부 유전체 층(115)에는 격벽(112)에 형성된 채널(400)에 대응되는 위치에 소정 깊이 함몰된 함몰부(700)가 형성된다. 또한, 함몰부(700)에 대응되는 부분에 실링부(710)가 형성된다.
이와 같이, 채널(400)에 대응되는 위치에서 하부 유전체 층(115)에 함몰부(700)가 형성되고, 함몰부(700)에 대응되는 부분에 실링부(710)가 형성되면 실링부(710)에 의한 전면 기판(미도시)과 후면 기판(111)의 합착력이 증가할 수 있다. 이에 따라, 진동 및 소음 발생을 더욱 억제할 수 있다.
아울러, 실링부(710)를 형성하기 위한 실링 재질이 격벽(112)을 넘어가는 것을 방지할 수 있다.
다음, 도 7b를 살펴보면 후면 기판(111)에 형성되는 유전체 층, 즉 하부 유전체 층(115)에는 격벽(112)에 형성된 채널(400)에 대응되는 위치에 소정 높이로 돌출된 돌출부(720)가 형성된다. 또한, 돌출부(720)에 대응되는 부분에 실링부(730)가 형성된다.
이와 같이, 채널(400)에 대응되는 위치에서 하부 유전체 층(115)에 돌출 부(720)가 형성되고, 돌출부(720)에 대응되는 부분에 실링부(730)가 형성되면 실링부(730)에 의한 전면 기판(미도시)과 후면 기판(111)의 합착력이 증가할 수 있다. 이에 따라, 진동 및 소음 발생을 더욱 억제할 수 있다.
이상에서 상세히 설명한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 영상 구현을 위한 동작의 일례에 대해 살펴보면 다음과 같다.
다음, 도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례에 대해 설명하기 위한 도면이다.
도 8을 살펴보면, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.
아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.
여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 1 전압(V1)까지 점진적으로 하강할 수 있다.
아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.
이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상 에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓일 수 있다.
이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.
아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.
구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.
또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.
프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.
여기서, 상승 램프 신호는 제 2 전압(V2)부터 제 3 전압(V3)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 3 전압(V3)부터 제 4 전압(V4)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방 전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만할 수 있다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.
이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.
여기서, 제 2 하강 램프 신호는 제 5 전압(V5)부터 제 6 전압(V6)까지 점진적으로 하강할 수 있다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 최저 전압, 즉 제 6 전압(V6)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극(Y)에 공급될 수 있다.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ㅿVy)만큼 하강하는 스캔 신 호(Scan)가 제 1 전극(Y1~Yn)에 공급될 수 있다.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.
이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ㅿVd)만큼 상승하는 데이터 신호가 공급될 수 있다.
이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및 제 2 전극(Z)에 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 제 1 전극(Y)과 제 2 전극(Z)에 교호적으로 서스테인 신호(SUS)가 공급될 수 있다.
이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
이러한 방법을 통해 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 화면상에 영상이 구현될 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 격벽에 형성된 채널에 실링부를 형성하여 전면 기판과 후면 기판의 합착력을 증가시킴으로써, 구동 시 진동 및 소음 발생을 억제하는 효과가 있다.

Claims (11)

  1. 전면 기판;
    상기 전면 기판과 대항되게 배치되는 후면 기판; 및
    상기 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽;
    을 포함하고,
    상기 격벽과 상기 격벽 사이에 채널(Channel)이 형성되고,
    상기 채널에는 실링(Sealing)부가 형성되는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 후면 기판에는 유전체 층이 더 형성되고,
    상기 유전체 층에는 상기 채널과 대응되는 위치에 함몰부가 형성되는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 실링부는 상기 함몰부에 대응되는 부분에 위치하는 플라즈마 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 후면 기판에는 유전체 층이 더 형성되고,
    상기 유전체 층에는 상기 채널과 대응되는 위치에 돌출부가 형성되는 플라즈마 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 실링부는 상기 돌출부에 대응되는 부분에 위치하는 플라즈마 디스플레이 패널.
  6. 전면 기판과,
    상기 전면 기판과 대항되게 배치되는 후면 기판
    을 포함하고,
    상기 전면 기판과 후면 기판 사이에는 유효 영역(Active Area)과 더미 영역(Dummy Area)이 구비되고,
    상기 유효 영역과 더미 영역에는 각각 실링(Sealing)부가 형성되는 플라즈마 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 유효 영역에는 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽이 형성되고,
    상기 격벽과 상기 격벽 사이에 채널(Channel)이 형성되고,
    상기 실링부는 상기 채널에 형성되는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 후면 기판에는 유전체 층이 더 형성되고,
    상기 유전체 층에는 상기 채널과 대응되는 위치에 함몰부가 형성되는 플라즈마 디스플레이 패널.
  9. 제 8 항에 있어서,
    상기 실링부는 상기 함몰부에 대응되는 부분에 위치하는 플라즈마 디스플레이 패널.
  10. 제 7 항에 있어서,
    상기 후면 기판에는 유전체 층이 더 형성되고,
    상기 유전체 층에는 상기 채널과 대응되는 위치에 돌출부가 형성되는 플라즈마 디스플레이 패널.
  11. 제 10 항에 있어서,
    상기 실링부는 상기 돌출부에 대응되는 부분에 위치하는 플라즈마 디스플레이 패널.
KR1020060111303A 2006-11-10 2006-11-10 플라즈마 디스플레이 패널 KR100844827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060111303A KR100844827B1 (ko) 2006-11-10 2006-11-10 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111303A KR100844827B1 (ko) 2006-11-10 2006-11-10 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20080042620A KR20080042620A (ko) 2008-05-15
KR100844827B1 true KR100844827B1 (ko) 2008-07-08

Family

ID=39649296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111303A KR100844827B1 (ko) 2006-11-10 2006-11-10 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100844827B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509685A (zh) * 2011-12-31 2012-06-20 四川虹欧显示器件有限公司 等离子显示屏及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105919A (ja) * 1995-10-12 1997-04-22 Sony Corp プラズマアドレス表示装置
JP2002231160A (ja) 2001-02-01 2002-08-16 Mitsubishi Electric Corp プラズマディスプレイパネル用基板、プラズマディスプレイパネル及びプラズマディスプレイパネルの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09105919A (ja) * 1995-10-12 1997-04-22 Sony Corp プラズマアドレス表示装置
JP2002231160A (ja) 2001-02-01 2002-08-16 Mitsubishi Electric Corp プラズマディスプレイパネル用基板、プラズマディスプレイパネル及びプラズマディスプレイパネルの製造方法

Also Published As

Publication number Publication date
KR20080042620A (ko) 2008-05-15

Similar Documents

Publication Publication Date Title
KR100844827B1 (ko) 플라즈마 디스플레이 패널
KR100836563B1 (ko) 플라즈마 디스플레이 패널
KR100850900B1 (ko) 플라즈마 디스플레이 패널
KR100811605B1 (ko) 플라즈마 디스플레이 패널
KR100820964B1 (ko) 플라즈마 디스플레이 패널
KR100820683B1 (ko) 플라즈마 디스플레이 패널
KR100626080B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100820656B1 (ko) 플라즈마 디스플레이 패널
KR100862566B1 (ko) 플라즈마 디스플레이 패널
KR100872363B1 (ko) 플라즈마 디스플레이 패널
KR100820963B1 (ko) 플라즈마 디스플레이 패널
KR100811529B1 (ko) 플라즈마 디스플레이 패널
KR100811589B1 (ko) 플라즈마 디스플레이 패널
KR100835763B1 (ko) 플라즈마 디스플레이 패널
KR100811591B1 (ko) 플라즈마 디스플레이 패널
KR100836561B1 (ko) 플라즈마 디스플레이 패널
KR100587676B1 (ko) 플라즈마 표시 패널
KR100811485B1 (ko) 플라즈마 디스플레이 패널
KR20100018190A (ko) 플라즈마 디스플레이 패널
KR100896047B1 (ko) 플라즈마 디스플레이 패널
KR100820977B1 (ko) 플라즈마 디스플레이 패널
KR20080034381A (ko) 플라즈마 디스플레이 패널
KR20080017204A (ko) 플라즈마 디스플레이 패널
JP2007073526A (ja) プラズマディスプレイパネル及びその駆動方法
KR20080026443A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee