KR100896047B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100896047B1
KR100896047B1 KR1020060123387A KR20060123387A KR100896047B1 KR 100896047 B1 KR100896047 B1 KR 100896047B1 KR 1020060123387 A KR1020060123387 A KR 1020060123387A KR 20060123387 A KR20060123387 A KR 20060123387A KR 100896047 B1 KR100896047 B1 KR 100896047B1
Authority
KR
South Korea
Prior art keywords
electrode
dummy
width
partition wall
area
Prior art date
Application number
KR1020060123387A
Other languages
English (en)
Other versions
KR20080051769A (ko
Inventor
배종운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060123387A priority Critical patent/KR100896047B1/ko
Priority to PCT/KR2007/006326 priority patent/WO2008069601A1/en
Priority to CN2007800270973A priority patent/CN101490788B/zh
Priority to EP07851297A priority patent/EP2054914A4/en
Priority to US12/162,275 priority patent/US7710037B2/en
Publication of KR20080051769A publication Critical patent/KR20080051769A/ko
Application granted granted Critical
Publication of KR100896047B1 publication Critical patent/KR100896047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 더미 영역 또는 패드 영역에서 제 1 전극 또는 제 2 전극 중 적어도 하나의 구조를 개선함으로써 구동 효율을 향상시키는 효과가 있다.
이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 배치되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 유효 영역(Active area)에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 제 3 전극과 교차하는 복수의 라인부를 포함하고, 유효 영역 외곽의 더미 영역(Dummy area)에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 두 개 이상의 라인부가 하나로 병합된다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.
도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층 구조를 갖는 이유에 대해 설명하기 위한 도면.
도 3은 제 1 전극 또는 제 2 전극과 전면 기판 사이에 블랙 층이 더 추가된 구조의 일례를 설명하기 위한 도면.
도 4는 제 1 전극 또는 제 2 전극에 대해 보다 상세히 설명하기 위한 도면.
도 5는 유효 영역, 더미 영역 및 패드 영역에 대해 설명하기 위한 도면.
도 6은 더미 영역 및 패드 영역에서의 제 1 전극 또는 제 2 전극의 구조에 대해 설명하기 위한 도면.
도 7은 더미 영역 및 패드 영역에서의 제 1 전극 또는 제 2 전극의 또 다른 구조에 대해 설명하기 위한 도면.
도 8은 패드 영역과 더미 영역에서의 전극의 진행 방향에 대해 설명하기 위한 도면.
도 9a 내지 도 9b는 도 8의 영역 A를 보다 상세히 설명하기 위한 도면.
도 10은 격벽에 대해 보다 상세히 설명하기 위한 도면.
도 11은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.
도 12는 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 전면 기판 102 : 제 1 전극
103 : 제 2 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112 : 격벽 113 : 제 3 전극
114 : 형광체 층 115 : 하부 유전체 층
112a : 제 2 격벽 112b : 제 1 격벽
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있 는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일실시예는 더미 영역(Dummy area) 또는 패드 영역(Pad area)에서의 제 1 전극 또는 제 2 전극 중 적어도 하나의 구조를 개선하여 구동 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 배치되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 배치되는 후면 기판 및 전면 기판과 후면 기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 유효 영역(Active area)에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 제 3 전극과 교차하는 복수의 라인부를 포함하고, 유효 영역 외곽의 더미 영역(Dummy area)에서 제 1 전극 또는 제 2 전극 중 적어도 하나는 두 개 이상의 라인부가 하나로 병합된다.
또한, 제 1 전극과 제 2 전극은 단일 층(One Layer)이다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 라인부로부터 돌출되는 적어도 하나의 돌출부를 포함한다.
또한, 돌출부는 제 1 방향으로 돌출된 적어도 하나의 제 1 돌출부와 제 1 방향과 역방향인 제 2 방향으로 돌출된 적어도 하나의 제 2 돌출부를 포함한다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 투명 전극이 생략된(ITO-Less) 전극이다.
또한, 더미 영역 외곽의 패드 영역(Pad area)에서는 제 1 전극 또는 제 2 전극 중 적어도 하나는 두 개 이상이 하나로 병합된다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 두 개 이상이 더미 영역에서의 진행 방향과 더미 영역 외곽의 패드 영역에서의 진행 방향이 실질적으로 동일하다.
또한, 더미 영역에서의 진행 방향과 패드 영역에서의 진행 방향이 실질적으로 동일한 전극은 라인부와 나란한 더미 방전 셀 라인에 배치되는 전극이다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 하나 이상이 더미 영역에서의 진행 방향과 패드 영역에서의 진행 방향이 상이하다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 더미 영역에서의 전극 간의 간격이 패드 영역에서의 전극 간의 간격보다 크다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 더미 영역에서의 폭이 패드 영역에서의 폭보다 크다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 더미 영역에서의 폭이 제 1 전극 또는 제 2 전극과 나란한 격벽의 상부 폭보다 크다.
또한, 제 1 전극 또는 제 2 전극 중 적어도 하나는 더미 영역에서의 폭이 제 1 전극 또는 제 2 전극과 나란한 격벽의 상부 폭의 1.5배 이상 5배 이하이다.
또한, 격벽은 제 1 전극 및 제 2 전극과 나란한 제 1 격벽과, 제 1 격벽과 교차하는 제 2 격벽을 포함하고, 제 1 격벽 중 최외곽 제 1 격벽의 폭의 다른 제 1 격벽의 폭의 대략 5배 이상 20배 이하이다.
또한, 제 1 전극과 제 2 전극은 제 1 전극, 제 1 전극, 제 2 전극, 제 2 전극의 순서로 배치된다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 배치되는 전면 기판(101)과, 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 배치되는 후면 기판(111)이 합착되어 이루어진다.
여기서, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 투명 전극이 생략된(ITO-Less) 전극일 수 있다.
이러한, 제 1 전극(102, Y) 및 제 2 전극(103, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다. 이로 인해, 제 1 전극(102, Y) 및 제 2 전극(103, Z) 중 적어도 하나는 이후에 설명될 상 부 유전체 층(104)보다 색이 어두울 수 있다.
이와 같이, 단일 층 구조를 갖는 제 1 전극(102, Y)과 제 2 전극(103, Z)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.
이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 배치된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.
이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
한편, 후면 기판(111)에는 전극, 예컨대 제 3 전극(113, X)이 배치되고, 이러한 제 3 전극(113, X)이 배치된 후면 기판(111)에는 제 3 전극(113, X)을 덮는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.
이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.
아울러, 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등 이 구비될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능할 것이다.
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.
한편, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 배치되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀 에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(Black Layer, 미도시)을 더 배치할 수도 있다. 또한, 이러한 블랙 층은 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 형성되는 것도 가능하다.
또한, 후면 기판(111) 상에 배치되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
다음, 도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층 구조를 갖는 이유에 대해 설명하기 위한 도면이다.
도 2를 살펴보면, (a)에는 본 발명의 일실시예와는 다르게 전면 기판(200)에 배치된 제 1 전극(210)과 제 2 전극(220)이 복수의 층(Layer)인 경우의 일례가 나타나 있다. 예를 들면, 제 1 전극(210)과 제 2 전극(220)은 투명 전극(210a, 220a)과 버스 전극(210b, 220b)을 포함한다고 가정하자.
이러한, (a)의 경우에서는 제 1 전극(210)과 제 2 전극(220)의 형성 공정 시 투명 전극(210a, 220a)을 형성한 이후에 버스 전극(210b, 220b)을 또 다시 형성하여야 한다.
이에 따라, (a)의 경우는 본 발명의 일실시예에서와 같이 제 1 전극과 제 2 전극이 단일 층 구조를 갖는 경우에 비해 제조 공정의 수가 더 많게 되고, 이로 인해 제조 단가의 상승을 야기할 수 있다.
아울러, (a)의 투명 전극(210a, 220a)의 경우는 실질적으로 투명한 재질, 예컨대 인듐-틴-옥사이드(ITO) 등의 재질을 포함할 수 있는데, 이러한 인듐-틴-옥사이드(ITO) 등의 투명한 재질은 상대적으로 고가이기 때문에 제조 단가가 더욱 상승할 수 있다.
반면에, (b)와 같이 제 1 전극(102)과 제 2 전극(103)이 단일 층으로 형성하게 되면 제조 공정이 단순해지고, 아울러 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있는 것이다.
다음, 도 3은 제 1 전극 또는 제 2 전극과 전면 기판 사이에 블랙 층이 더 추가된 구조의 일례를 설명하기 위한 도면이다.
도 3을 살펴보면, 전면 기판(101)에 배치되는 전극, 즉 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나와 전면 기판(101)의 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나의 색보다 더 어두운 색을 갖는 블랙 층(Black Layer : 300a, 300b)이 더 배치될 수 있다.
예를 들어, 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)이 직접 접촉하는 경우에는 제 1 전극(102) 또는 제 2 전극(103)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발생할 수 있는데, 블랙 층(300a, 300b)은 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)의 직접적인 접촉을 방지하여 마이크레이션 현상을 방지할 수 있다.
이러한 블랙 층(300a, 300b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.
이와 같이, 전면 기판(101)과 제 1 전극(102) 및 제 2 전극(103)의 사이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102)과 제 2 전극(103)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.
다음, 도 4는 제 1 전극 또는 제 2 전극에 대해 보다 상세히 설명하기 위한 도면이다.
도 4를 살펴보면, 제 1 전극(430) 또는 제 2 전극(460) 중 적어도 하나는 제 3 전극(470)과 교차하는 복수의 라인부(410a, 410b, 440a, 440b)를 포함할 수 있다.
이러한 라인부(410a, 410b, 440a, 440b)는 격벽(400)에 의해 구획된 방전 셀 내에서 제 3 전극(470)과 교차할 수 있다.
이러한 라인부(410a, 410b, 440a, 440b)는 방전 셀 내에서 각각 소정 거리 이격되어 배치될 수 있다.
예를 들어, 제 1 전극(430)의 제 1 라인부(410a)와 제 2 라인부(410b)는 d1의 간격을 두고 이격되고, 제 2 전극(460)의 제 1 라인부(440a)와 제 2 라인부(440b)는 d2의 간격을 두고 이격될 수 있다. 여기서, 간격 d1과 d2는 동일한 경우도 가능하고, 서로 상이한 경우도 가능하다.
또는, 두 개 이상의 라인부가 서로 인접하는 것도 가능한 것이다.
아울러, 이러한 라인부(410a, 410b, 440a, 440b)는 소정의 폭을 갖는다, 예를 들어, 제 1 전극(430)의 제 1 라인부(410a)는 Wa의 폭을 갖고, 제 2 라인부(410b)는 Wb의 폭을 가질 수 있다. 여기서, Wa와 Wb는 서로 동일할 수도 있고 서로 상이한 것도 가능하다.
아울러, 제 1 전극(430)과 제 2 전극(460)의 형상은 방전 셀 내에서 서로 대칭일 수 있고, 서로 비대칭일 수도 있다. 예를 들면, 제 1 전극(430)은 3개의 라인부를 포함하고, 반면에 제 2 전극(460)은 2개의 라인부를 포함할 수 있는 것이다.
아울러, 라인부의 개수도 조절될 수 있다. 예를 들면, 제 1 전극(430) 또는 제 2 전극(460)이 4개 또는 5개의 라인부를 포함할 수 있는 것이다.
아울러, 제 1 전극(430) 또는 제 2 전극(460) 중 적어도 하나는 적어도 하나의 돌출부(420a, 420b, 420d, 450a, 450b, 450d)를 포함할 수 있다.
이러한, 돌출부(420a, 420b, 420d, 450a, 450b, 450d)는 라인부(410a, 410b, 440a, 440b)로부터 돌출된다. 또한, 이러한 돌출부(420a, 420b, 420d, 450a, 450b, 450d)는 제 3 전극(470)과 나란할 수 있다.
여기서, 복수의 돌출부(420a, 420b, 420d, 450a, 450b, 450d) 중 적어도 하나는 라인부(410a, 410b, 440a, 440b)에서 제 1 방향으로 돌출되고, 아울러 복수의 돌출부(420a, 420b, 420d, 450a, 450b, 450d) 중 적어도 하나는 라인부(410a, 410b, 440a, 440b)에서 제 1 방향과는 다른 제 2 방향으로 돌출될 수 있다.
예를 들면, 제 1 전극(430)의 제 1 돌출부(420a, 420b)는 제 1 전극(430)의 제 1 라인부(410a)로부터 제 1 방향, 예컨대 방전 셀 중심 방향으로 돌출되고, 제 1 전극(430)의 제 2 돌출부(420d)는 제 1 전극(430)의 제 2 라인부(410b)로부터 제 2 방향, 예컨대 제 1 방향과 역방향으로 돌출될 수 있다.
아울러, 제 2 전극(460)의 제 1 돌출부(450a, 450b)는 제 2 전극(460)의 제 1 라인부(440a)로부터 돌출되고, 제 2 전극(460)의 제 2 돌출부(450d)는 제 2 라인부(440b)로부터 돌출될 수 있다.
이러한 돌출부(420a, 420b, 420d, 450a, 450b, 450d) 중 제 1 돌출부(420a, 420b, 450a, 450b)는 격벽(400)에 의해 구획된 방전 셀 내에서 제 1 돌출부(420a, 420b, 450a, 450b)가 형성된 부분에서의 제 1 전극(430)과 제 2 전극(460)간의 간격(g1)을 다른 부분에서의 간격(g2)보다 더 짧게 한다. 이에 따라, 제 1 전극(430)과 제 2 전극(460)간에 발생하는 방전의 개시 전압, 즉 방전 전압을 낮출 수 있다.
아울러, 제 2 방향으로 돌출되는 제 2 돌출부(420d, 450d)는 방전이 방전 셀 후방으로 더욱 넓게 확산되도록 할 수 있다.
여기서, 복수의 돌출부(420a, 420b, 420d, 450a, 450b, 450d) 중 적어도 하나의 길이는 다른 돌출부와 상이할 수 있다.
예를 들면, 제 1 전극(430)의 제 1 돌출부(420a, 420b)의 길이는 L1이고, 제 2 돌출부(420d)의 길이는 L1과 상이한 L2일 수 있다.
한편, 도 4에서와 같이 적어도 하나의 돌출부(420a, 420b, 420d, 450a, 450b, 450d)는 곡률을 갖는 부분을 포함한다. 이와 같이, 형성하게 되면 제 1 전극(430)과 제 2 전극(460)의 제조 공정이 보다 용이해질 수 있다. 아울러, 구동 시 벽 전하(Wall Charge)가 특정 위치에 과도하게 집중되는 것을 방지할 수 있고, 이에 따라 방전 특성을 안정시켜 구동 안정성을 향상시킬 수 있다.
예를 들어, 돌출부가 사각형 형태로 형성되는 경우에는 구동 시 벽 전하들이 대부분 돌출부의 모서리 부분에 제어할 수 없을 만큼 과도하게 집중될 수 있다. 이에 따라, 돌출부의 모서리 부분이 전기적 손상을 입거나 또는, 방전의 제어가 상대적으로 어려워질 수 있다.
반면에, 도 4와 같이 적어도 하나의 돌출부(420a, 420b, 420d, 450a, 450b, 450d)는 곡률을 갖는 부분을 포함하는 경우에는, 구동 시 벽 전하들이 특정 부분에 과도하게 집중되지 않고 돌출부(420a, 420b, 420d, 450a, 450b, 450d) 전체에 걸쳐 고르게 분포할 수 있다. 이에 따라, 돌출부(420a, 420b, 420d, 450a, 450b, 450d)를 전기적 손상으로부터 보호할 수 있다. 아울러, 방전의 발생 시점을 조절할 수 있는 등 방전 제어가 용이해질 수 있다.
한편, 도 4의 경우에는 제 1 전극(430)과 제 2 전극(460)이 각각 3개씩의 돌출부를 포함하는 경우를 도시하고 있지만, 제 1 전극(430)과 제 2 전극(460)이 각각 4개씩의 돌출부를 포함하거나 또는 도시하지는 않았지만 제 1 전극(430)과 제 2 전극(460)이 각각 2개씩의 돌출부를 포함하는 것도 가능하다. 이와 같이, 돌출부의 개수는 다양하게 조절될 수 있다.
아울러, 복수의 라인부(410a, 410b, 440a, 440b) 중 두 개 이상을 연결하는 연결부(420c, 450c)가 더 구비될 수 있다.
예를 들면, 제 1 전극(430)의 연결부(420c)는 제 1 전극(430)의 제 1 라인부(410a)와 제 2 라인부(410b)를 연결하고, 아울러 제 2 전극(460)의 연결부(450c)는 제 2 전극(460)의 제 1 라인부(440a)와 제 2 라인부(440b)를 연결할 수 있다.
이와 같이, 연결부(420c, 450c)가 두 개의 라인부(410a, 410b, 440a, 440b)를 연결하게 되면, 구동 시 제 1 전극(430)의 제 1 돌출부(420a, 420b)와 제 2 전극(460)의 제 2 돌출부(450a, 450b)의 사이에서 발생하는 방전이 제 1 전극(430)의 연결부(420c)와 제 2 전극(460)의 연결부(450c)를 타고 제 1 전극(430)의 제 2 라인부(410b) 및 제 2 전극(460)의 제 2 라인부(440b) 쪽으로 보다 용이하게 확산될 수 있다.
다음, 도 5는 유효 영역, 더미 영역 및 패드 영역에 대해 설명하기 위한 도면이다.
도 5를 살펴보면, 플라즈마 디스플레이 패널에는 영상이 표시되는 유효 영역(Active Area, 500)과 영상 표시에 기여하지 않는 더미 영역(Dummy Area, 510)과 패드 영역(Pad area, 520)이 포함될 수 있다. 여기서, 유효 영역(500)은 구동 시 소정의 가시광선이 발생하여 영상이 표시되는 영역으로서, 그 구조는 앞서 상세히 설명한 바와 같다.
더미 영역(510)은 유효 영역(500)의 외곽에 배치될 수 있다. 이러한 더미 영역(510)은 유효 영역(500)의 구조적 안정성을 확보하거나 또는 유효 영역에서의 구동 안정성을 확보하기 위해 형성될 수 있다.
이러한 더미 영역(510)에 형성되는 방전 셀, 즉 더미 방전 셀 내에는 형광체 층이 형성되지 않거나, 또는 제 1 전극, 제 2 전극 또는 제 3 전극 중 적어도 하나가 형성되지 않을 수 있다.
패드 영역(520)은 더미 영역(510)의 외곽에 배치될 수 있다. 이러한, 패드 영역(520)에서 외부의 구동부와 전기적으로 연결될 수 있다.
아울러, 패드 영역(520)의 일부는 외부의 구동부와의 전기적 연결을 위해 노출될 수 있다.
다음, 도 6은 더미 영역 및 패드 영역에서의 제 1 전극 또는 제 2 전극의 구조에 대해 설명하기 위한 도면이다.
도 6을 살펴보면, 더미 영역에서는 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 두 개 이상의 라인부가 하나로 병합된다.
예를 들면, 여기 도 6과 같이 유효 영역에서는 제 1 전극(102)과 제 2 전극(103)이 각각 2개의 라인부를 포함하는 경우에, 더미 영역에서는 제 2 전극(103)의 2개의 라인부가 하나로 병합될 수 있다.
아울러, 더미 영역에서는 제 1 전극(102) 또는 제 2 전극(103) 중 어느 하나만이 배치될 수 있다. 예를 들면, 여기 도 6과 같이 더미 영역에서 제 2 전극(103)만 배치되고 제 1 전극(102)은 생략될 수 있다. 이와 같이, 더미 영역에서 제 1 전극(102) 또는 제 2 전극(103) 중 어느 하나만 배치하게 되면 더미 영역에서 방전이 발생하는 것을 방지할 수 있고, 이에 따라 플라즈마 디스플레이 패널에 표시되는 영상의 화질을 향상시킬 수 있다.
아울러, 더미 영역 외곽의 패드 영역에서는 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 두 개 이상이 하나로 병합된다. 예를 들면, 여기 도 6에서와 같이 패드 영역에서 두 개의 제 2 전극(103)이 하나로 병합될 수 있다.
이와 같이, 패드 영역에서 두 개 이상이 하나로 병합되는 제 2 전극(103)은 이후에서 설명될 서브필드의 리셋 기간에서 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호가 공급되지 않거나 어드레스 기간에서 스캔 신호가 공급되지 않고, 또한 서스테인 기간에서 서스테인 신호가 공급되는 전극이다.
이상에서와 같이 더미 영역에서 두 개 이상의 라인부를 하나로 병합하게 되면, 전체 전기 저항 값을 저감시킬 수 있어 구동 효율을 향상시킬 수 있다.
아울러, 패드 영역에서 두 개 이상의 제 2 전극(103)을 하나로 병합하게 되면 전체 전기 저항 값을 더욱 저감시킬 수 있어 구동 효율을 더욱 향상시킬 수 있다.
아울러, 제 1 전극(102)과 제 2 전극(103)은 제 1 전극(102), 제 1 전극(102), 제 2 전극(103), 제 2 전극(103)의 순서로 배치된다. 이와 같이 배치하면 구동 시 인접하는 전극간의 커플링(Coupling) 효과를 약화시키고, 아울러 전체 정전 용량(Capacitance) 값을 낮추는 효과를 획득할 수 있다.
다음, 도 7은 더미 영역 및 패드 영역에서의 제 1 전극 또는 제 2 전극의 또 다른 구조에 대해 설명하기 위한 도면이다.
도 7을 살펴보면, 앞선 도 6과 같이 유효 영역에서 제 1 전극(102)과 제 2 전극(103)이 각각 2개의 라인부를 포함하는 경우에, 더미 영역에서는 제 2 전극(103)은 생략되고, 제 1 전극(102)의 2개의 라인부는 패드 영역까지 연장된다.
아울러, 패드 영역에서 제 1 전극(102)의 2개의 라인부가 하나로 병합된다.
이와 같이, 제 1 전극(102)의 복수의 라인부를 더미 영역에서 연장하고, 패드 영역에서 제 1 전극(102)의 두 개 이상의 라인부를 하나로 병합하는 경우에는 앞선 도 6의 경우와 마찬가지로 제 1 전극(102)의 전기 저항 값을 저감시킴으로써 구동 효율을 향상시킬 수 있다.
다음, 도 8은 패드 영역과 더미 영역에서의 전극의 진행 방향에 대해 설명하기 위한 도면이다.
도 8을 살펴보면, 제 1 전극 또는 제 2 전극 중 적어도 하나는 두 개 이상이 더미 영역에서의 진행 방향과 패드 영역에서의 진행 방향이 실질적으로 동일하다.
이와 같이, 더미 영역에서의 진행 방향과 패드 영역에서의 진행 방향이 실질적으로 동일한 전극은 라인부와 나란한 더미 방전 셀 라인(800)에 배치되는 전극이다.
예를 들면, 여기 도 8과 같이 더미 영역에서 라인부와 나란한 더미 방전 셀 라인(800)에 배치되는 제 2 전극의 진행 방향은 더미 영역과 패드 영역에서 실질적으로 동일하다.
아울러, 제 1 전극 또는 제 2 전극 중 적어도 하나는 하나 이상이 더미 영역에서의 진행 방향과 패드 영역에서의 진행 방향이 상이하다.
예를 들면, 여기 도 8과 같이 유효 영역에 배치되는 제 2 전극의 진행 방향은 더미 영역과 패드 영역에서 상이하다.
이와 같이, 유효 영역에 배치되는 제 2 전극의 패드 영역에서의 진행 방향이 더미 영역의 진행 방향과 다른 이유는, 패드 영역에서 제 2 전극이 외부의 구동부와 보다 용이하게 전기적으로 연결되기 위하여 제 2 전극들이 일정 영역 내로 모여야 하기 때문이다.
아울러, 더미 영역은 영상 표시에 기여하지 않는 영역으로서 더미 방전 셀 라인(800)에 배치되는 제 2 전극은 외부의 구동부와 연결될 필요가 없거나 또는 외부의 구동부와 연결되더라도 구동 신호가 공급될 필요가 없기 때문에 패드 영역에서의 진행 방향이 유효 영역에 배치되는 다른 제 2 전극과 달라도 관계없다.
또한, 더미 방전 셀 라인(800)에 배치되는 제 2 전극은 패드 영역에서 접지(GND)될 수 있는데, 이러한 제 2 전극이 패드 영역에서 더미 영역과 다른 방향으로 진행하다가 접지되면 제 2 전극의 전체 길이 및 인덕턴스(Inductance) 값이 증가할 수 있다. 반면에, 패드 영역에서도 더미 영역의 진행 방향과 동일한 방향으로 진행하다가 접지(GND)되는 경우에는 제 2 전극의 전체 길이 및 인덕턴스 값이 최소가 될 수 있어 전기적으로 유리할 수 있다.
한편, 여기 도 8에서는 제 2 전극에 대응하는 더미 영역 및 패드 영역에 대해서만 설명하고 있지만, 이와는 다르게 여기 도 8의 반대편의 제 1 전극에 대응하는 더미 영역 및 패드 영역에서도 여기 도 8의 일부 내용과 같은 구조를 가질 수 있다.
여기서, 더미 영역과 패드 영역에서의 제 1 전극 또는 제 2 전극 중 적어도 하나의 구조적 차이에 대해 영역 A를 참조하여 보다 상세히 살펴보면 다음과 같다.
다음, 도 9a 내지 도 9b는 도 8의 영역 A를 보다 상세히 설명하기 위한 도면이다.
먼저, 도 9a를 살펴보면 번호 103a의 제 2 전극과 번호 103b의 제 2 전극은 더미 영역의 외곽의 패드 영역에서 하나로 병합되고, 번호 103c의 제 2 전극과 번호 103d의 제 2 전극은 패드 영역에서 더미 영역과는 다른 방향으로 연장되어 진행한다. 여기서, 번호 103a와 103b의 제 2 전극이 더미 방전 셀 라인에 배치되는 제 2 전극이고, 번호 103c와 103d의 제 2 전극이 유효 영역에 배치되는 제 2 전극일 수 있다.
아울러, 제 1 전극(102) 또는 제 2 전극(103a, 103b, 103c, 130d) 중 적어도 하나는 더미 영역에서의 전극 간의 간격이 패드 영역에서의 전극 간의 간격보다 더 크다. 예를 들면, 번호 103c의 제 2 전극과 번호 103d의 제 2 전극 간의 간격은 더미 영역에서 G1이고, 패드 영역에서는 G1보다 작은 G2이다.
이와 같이 형성하면 패드 영역의 끝단부에서 제 2 전극들 간의 간격이 가까워짐으로써 제 2 전극과 외부의 구동부와의 연결이 보다 용이해질 수 있다.
아울러, 제 1 전극(102) 또는 제 2 전극(103a, 103b, 103c, 103d) 중 적어도 하나는 더미 영역에서의 폭이 패드 영역에서의 폭보다 더 크다. 예를 들면, 번호 103c 또는 103d의 제 2 전극의 더미 영역에서의 폭은 a이고, 패드 영역에서는 a보다 작은 b이다.
만약, 패드 영역에서의 번호 103c와 103d의 제 2 전극의 폭(b)이 더미 영역에서의 폭(a)보다 크거나 같은 경우에는 번호 103c와 103d의 제 2 전극간의 간격이 좁아지는 패드 영역에서 번호 103c의 제 2 전극과 번호 103d의 제 2 전극이 전기적으로 단락(Short)될 가능성이 증가한다. 이에 따라, 번호 103c 또는 103d의 제 2 전극의 패드 영역에서의 폭(b)을 더미 영역에서의 폭(a)보다 작게 하는 것이다.
아울러, 제 1 전극(102) 또는 제 2 전극(103a, 103b, 103c, 103d) 중 적어도 하나는 더미 영역에서 그 폭(a)이 과도하게 작은 경우에는 전체 전기 저항이 증가하여 구동 효율이 저하될 수 있고, 반면에 과도하게 큰 경우에는 인접하는 두 개의 전극, 예컨대 번호 103c의 제 2 전극과 번호 103d의 제 2 전극이 전기적으로 단락될 가능성이 과도하게 증가한다.
이를 고려할 때, 더미 영역에서의 폭이 제 1 전극(102) 또는 제 2 전극(103a, 103b, 103c, 103d)과 나란한 격벽(112)의 폭(C)의 1.5배 이상 5배 이하인 것이 유리할 수 있다. 예를 들면, 번호 103c의 제 2 전극의 폭(a)은 격벽(112)의 폭(C)의 대략 1.5배 이상 5배 이하인 것이다.
여기서, 격벽(112)의 폭은 다음 도 9b에서와 같이 격벽(112)의 상부 폭(C)일 수 있다.
다음, 도 10은 격벽에 대해 보다 상세히 설명하기 위한 도면이다.
도 10을 살펴보면, 격벽(112)은 도시하지 않은 제 1 전극 및 제 2 전극과 나란한 제 1 격벽(112b)과, 이러한 제 1 격벽(112b)과 교차하는 제 2 격벽(112a)을 포함하고, 여기서 제 1 격벽(112b) 중 최외곽 제 1 격벽(112b)의 폭(C1)의 다른 제 1 격벽(112b)의 폭(C2) 보다 더 클 수 있다.
예를 들면, 제 1 격벽(112b) 중 최외곽 제 1 격벽(112b)의 폭(C1)은 다른 제 1 격벽(112b)의 폭(C2)의 대략 5배 이상 20배 이하이다. 이와 같이 형성하면 플라즈마 디스플레이 패널의 구조적 안정성을 충분히 확보할 수 있다.
다음, 도 11은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.
도 11을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 11과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.
여기, 도 11에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 11에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가 하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 12는 영상 프레임에 포함되는 서브필드에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.
도 12를 살펴보면, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호가 공급된다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 제 1 전극에 공급된다.
여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.
이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극에 공급된다.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ㅿVy)만큼 하강하는 스캔 신호가 제 1 전극에 공급될 수 있다.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.
이와 같이, 스캔 신호가 제 1 전극으로 공급될 때, 스캔 신호에 대응되게 제 3 전극에 데이터 전압의 크기(ㅿVd)만큼 상승하는 데이터 신호가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이 터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
여기서, 어드레스 기간에서 제 2 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극에 서스테인 바이어스 신호가 공급될 수 있다.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극 및 제 2 전극에 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 제 1 전극과 제 2 전극에 교호적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 제 1 전극과 제 2 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
이러한 방법을 통해 플라즈마 디스플레이 패널의 화면에 영상이 구현될 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 더미 영역 또는 패드 영역에서 제 1 전극 또는 제 2 전극 중 적어도 하나의 구조를 개선함으로써 구동 효율을 향상시키는 효과가 있다.

Claims (15)

  1. 서로 나란한 제 1 전극과 제 2 전극이 배치되는 전면 기판;
    상기 제 1 전극 및 상기 제 2 전극과 교차하는 제 3 전극이 배치되는 후면 기판; 및
    상기 전면 기판과 상기 후면 기판 사이에서 방전 셀을 구획하는 격벽;을 포함하고,
    유효 영역(Active area)에서 상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 상기 제 3 전극과 교차하는 복수의 라인부를 포함하고,
    상기 유효 영역 외곽의 더미 영역(Dummy area)에서 상기 제 1 전극 또는 상기 제 2 전극 중 어느 한 종류의 전극(이하, A 전극이라 함)만이 배치되고,
    상기 A 전극은 복수의 라인부가 하나로 병합되는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 더미 영역 외곽의 패드 영역(Pad area)에서 복수의 상기 A 전극이 하나로 병합되는 플라즈마 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 상기 더미 영역에서의 폭이 상기 제 1 전극 또는 상기 제 2 전극과 나란한 격벽의 상부 폭보다 큰 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 상기 더미 영역에서의 폭이 상기 제 1 전극 또는 상기 제 2 전극과 나란한 격벽의 상부 폭의 1.5배 이상 5배 이하인 플라즈마 디스플레이 패널.
  5. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 상기 라인부로부터 돌출되는 적어도 하나의 돌출부를 포함하는 플라즈마 디스플레이 패널.
  6. 제 5 항에 있어서,
    상기 돌출부는 곡률을 갖는 부분을 포함하는 플라즈마 디스플레이 패널.
  7. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 버스 전극으로 형성된 플라즈마 디스플레이 패널.
  8. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 A 전극은 서스테인 전극인 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 두 개 이상이 상기 더미 영역에서의 진행 방향과 상기 더미 영역 외곽의 패드 영역에서의 진행 방향이 실질적으로 동일한 플라즈마 디스플레이 패널.
  10. 제 9 항에 있어서,
    상기 더미 영역에서의 진행 방향과 상기 패드 영역에서의 진행 방향이 실질적으로 동일한 전극은 상기 라인부와 나란한 더미 방전 셀 라인에 배치되는 전극인 플라즈마 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는
    복수의 상기 라인부가 병합된 부분이 상기 더미 영역으로 연장되고, 상기 더미 영역 외곽의 패드 영역으로 굴절되어 연장되는 플라즈마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 상기 더미 영역에서의 전극 간의 간격이 상기 패드 영역에서의 전극 간의 간격보다 큰 플라즈마 디스플레이 패널.
  13. 제 11 항에 있어서,
    상기 제 1 전극 또는 상기 제 2 전극 중 적어도 하나는 상기 더미 영역에서의 폭이 상기 패드 영역에서의 폭보다 큰 플라즈마 디스플레이 패널.
  14. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 격벽은 상기 제 1 전극 및 상기 제 2 전극과 나란한 제 1 격벽과 상기 제 1 격벽과 교차하는 제 2 격벽을 포함하고,
    상기 제 1 격벽 중 최외곽 제 1 격벽의 폭이 다른 제 1 격벽의 폭의 5배 이상 20배 이하인 플라즈마 디스플레이 패널.
  15. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극은 제 1 전극, 제 1 전극, 제 2 전극, 제 2 전극의 순서로 배치되는 플라즈마 디스플레이 패널.
KR1020060123387A 2006-12-06 2006-12-06 플라즈마 디스플레이 패널 KR100896047B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060123387A KR100896047B1 (ko) 2006-12-06 2006-12-06 플라즈마 디스플레이 패널
PCT/KR2007/006326 WO2008069601A1 (en) 2006-12-06 2007-12-06 Plasma display panel
CN2007800270973A CN101490788B (zh) 2006-12-06 2007-12-06 等离子体显示面板
EP07851297A EP2054914A4 (en) 2006-12-06 2007-12-06 PLASMA SCREEN
US12/162,275 US7710037B2 (en) 2006-12-06 2007-12-06 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123387A KR100896047B1 (ko) 2006-12-06 2006-12-06 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20080051769A KR20080051769A (ko) 2008-06-11
KR100896047B1 true KR100896047B1 (ko) 2009-05-11

Family

ID=39492399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123387A KR100896047B1 (ko) 2006-12-06 2006-12-06 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US7710037B2 (ko)
EP (1) EP2054914A4 (ko)
KR (1) KR100896047B1 (ko)
CN (1) CN101490788B (ko)
WO (1) WO2008069601A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104524A (ko) * 2005-03-30 2006-10-09 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20060110121A (ko) * 2005-04-19 2006-10-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118214A (en) 1999-05-12 2000-09-12 Matsushita Electric Industrial Co., Ltd. AC plasma display with apertured electrode patterns
JP4285039B2 (ja) * 2003-03-27 2009-06-24 パナソニック株式会社 プラズマディスプレイパネル
KR100561649B1 (ko) * 2004-04-22 2006-03-20 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100578972B1 (ko) * 2004-06-30 2006-05-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US7379443B2 (en) 2004-07-16 2008-05-27 Motorola, Inc. Method of dynamic management of a virtual local area network (VLAN) in a wireless ad hoc network
KR100697197B1 (ko) * 2004-12-29 2007-03-21 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100717782B1 (ko) * 2005-04-06 2007-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR101098814B1 (ko) * 2005-05-24 2011-12-26 엘지전자 주식회사 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법
KR100762251B1 (ko) * 2006-05-30 2007-10-01 엘지전자 주식회사 플라즈마 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104524A (ko) * 2005-03-30 2006-10-09 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20060110121A (ko) * 2005-04-19 2006-10-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
CN101490788B (zh) 2012-01-25
US7710037B2 (en) 2010-05-04
US20090021166A1 (en) 2009-01-22
CN101490788A (zh) 2009-07-22
WO2008069601A1 (en) 2008-06-12
EP2054914A4 (en) 2011-04-13
EP2054914A1 (en) 2009-05-06
KR20080051769A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
JPH11238462A (ja) プラズマディスプレイパネル
KR100896047B1 (ko) 플라즈마 디스플레이 패널
KR100811605B1 (ko) 플라즈마 디스플레이 패널
KR100850900B1 (ko) 플라즈마 디스플레이 패널
KR20080037485A (ko) 플라즈마 디스플레이 패널
KR100811529B1 (ko) 플라즈마 디스플레이 패널
KR100820964B1 (ko) 플라즈마 디스플레이 패널
KR100850906B1 (ko) 플라즈마 디스플레이 패널
KR100844827B1 (ko) 플라즈마 디스플레이 패널
KR20050102390A (ko) 플라즈마 디스플레이 패널
US20080100539A1 (en) Plasma display panel
KR100867585B1 (ko) 플라즈마 디스플레이 패널
KR100660253B1 (ko) 플라즈마 디스플레이 패널
KR100811485B1 (ko) 플라즈마 디스플레이 패널
KR100877828B1 (ko) 플라즈마 디스플레이 패널
KR100820683B1 (ko) 플라즈마 디스플레이 패널
KR20080017204A (ko) 플라즈마 디스플레이 패널
KR100835763B1 (ko) 플라즈마 디스플레이 패널
KR100872363B1 (ko) 플라즈마 디스플레이 패널
KR100836561B1 (ko) 플라즈마 디스플레이 패널
KR100850903B1 (ko) 플라즈마 디스플레이 패널
KR100862566B1 (ko) 플라즈마 디스플레이 패널
KR100820963B1 (ko) 플라즈마 디스플레이 패널
KR100836556B1 (ko) 플라즈마 디스플레이 패널
KR100811591B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140414

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee