KR20080037485A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20080037485A
KR20080037485A KR1020060104715A KR20060104715A KR20080037485A KR 20080037485 A KR20080037485 A KR 20080037485A KR 1020060104715 A KR1020060104715 A KR 1020060104715A KR 20060104715 A KR20060104715 A KR 20060104715A KR 20080037485 A KR20080037485 A KR 20080037485A
Authority
KR
South Korea
Prior art keywords
electrode
protrusion
discharge
electrodes
protrusions
Prior art date
Application number
KR1020060104715A
Other languages
English (en)
Other versions
KR100836563B1 (ko
Inventor
류성남
전우곤
김우태
강경아
함정현
김재성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060104715A priority Critical patent/KR100836563B1/ko
Priority to CN2007800014182A priority patent/CN101356619B/zh
Priority to PCT/KR2007/005264 priority patent/WO2008051023A1/en
Priority to US11/923,206 priority patent/US8076849B2/en
Priority to EP07833573.4A priority patent/EP2054913B1/en
Publication of KR20080037485A publication Critical patent/KR20080037485A/ko
Application granted granted Critical
Publication of KR100836563B1 publication Critical patent/KR100836563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/42—Fluorescent layers

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 제 1 전극 및 제 2 전극 중 적어도 하나를 단일 층으로 형성함으로서 제조 공정이 단순해지고, 제조 단가가 저감되는 효과가 있다. 또한, 제 1 전극 및 제 2 전극 중 적어도 하나는 복수의 라인부와 적어도 하나의 돌출부 및 적어도 하나의 연결부를 포함하고, 여기서 돌출부와 연결부를 실질적으로 동일 라인 상에 배치하여 구동 효율을 증가시키고, 아울러 구현되는 영상의 휘도를 향상시킬 수 있는 효과가 있다.
이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 전면 기판과 대향되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극 및 제 2 전극 중 적어도 하나는 단일 층(One Layer)이고, 제 1 전극 및 제 2 전극 중 적어도 하나는 제 3 전극과 교차하는 복수의 라인부와, 라인부로부터 돌출되는 적어도 하나의 돌출부 및 복수의 라인부 중 적어도 두 개의 라인부를 연결하는 적어도 하나의 연결부를 포함하고, 방전 셀 내에서 돌출부와 연결부는 실질적으로 동일 라인 상에 배치된다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면.
도 2는 제 1 전극 및 제 2 전극 중 적어도 하나가 단일 층으로 형성되는 이유에 대해 설명하기 위한 도면.
도 3은 제 1 전극 및 제 2 전극과 전면 기판 사이에 블랙 층이 더 추가된 구조의 일례를 설명하기 위한 도면.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 1 실시예에 대해 설명하기 위한 도면.
도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 2 실시예에 대해 설명하기 위한 도면.
도 6a 내지 도 6b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 3 실시예에 대해 설명하기 위한 도면.
도 7a 내지 도 7b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 4 실시예에 대해 설명하기 위한 도면.
도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 5 실시예에 대해 설명하기 위한 도면.
도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 6 실시예에 대해 설명하기 위한 도면.
도 10은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.
도 11은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.
도 12a 내지 도 12b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면.
도 13은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 전면 기판 102 : 제 1 전극
103 : 제 2 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112, 112a, 112b : 격벽 113 : 제 3 전극
114 : 형광체 층 115 : 하부 유전체 층
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
이러한, 전극을 통해 방전 셀로 구동 신호가 공급된다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일실시예는 제 1 전극 및 제 2 전극 중 적어도 하나의 구조를 개선하여 구동 효율을 개선하고 아울러, 구현되는 영상의 휘도를 향상시키는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판과, 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 전면 기판과 대향되게 배치되는 후면 기판 및 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극 및 제 2 전극 중 적어도 하나는 단일 층(One Layer)이고, 제 1 전극 및 제 2 전극 중 적어도 하나는 제 3 전극과 교차하는 복수의 라인부와, 라인부로부터 돌출되는 적어도 하나의 돌출부 및 복수의 라인부 중 적어도 두 개의 라인부를 연결하는 적어도 하나의 연결부를 포함하고, 방전 셀 내에서 돌출부와 연결부는 실질 적으로 동일 라인 상에 배치된다.
또한, 복수의 돌출부는 제 1 방향으로 돌출된 적어도 하나의 제 1 돌출부와 제 1 방향과 역방향인 제 2 방향으로 돌출된 적어도 하나의 제 2 돌출부를 포함한다.
또한, 제 1 돌출부와 제 2 돌출부 및 연결부는 실질적으로 동일 라인 상에 배치된다.
또한, 제 1 돌출부의 길이는 제 2 돌출부의 길이와 다르다.
또한, 제 1 돌출부의 폭은 제 2 돌출부의 폭과 다르다.
또한, 라인부와 연결부가 인접하는 부분은 곡률을 갖는다.
또한, 돌출부의 일부분은 곡률을 갖는다.
또한, 돌출부는 상기 제 3 전극과 중첩(Overlap)된다.
또한, 전면 기판에는 유전체 층이 형성되고, 제 1 전극 및 제 2 전극 중 적어도 하나의 색은 유전체 층의 색보다 어둡다.
또한, 제 1 전극 및 제 2 전극 중 적어도 하나와 전면 기판의 사이에는 제 1 전극 및 제 2 전극 중 적어도 하나의 색보다 어두운 색을 갖는 블랙 층이 더 형성된다.
또한, 제 1 전극 및 제 2 전극 중 적어도 하나는 투명 전극이 생략된(ITO-Less) 전극이다.
또한, 방전 셀 내에서 제 1 전극 및 제 2 전극 중 적어도 하나는 우물 정'井'자 형상이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조의 일례를 설명하기 위한 도면이다.
먼저, 도 1a를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성되는 전면 기판(101)과, 전술한 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 교차하는 제 3 전극(113, X)이 형성되는 후면 기판(111)이 합착되어 이루어질 수 있다.
여기서, 제 1 전극(102, Y) 및 제 2 전극(103, Z) 중 적어도 하나는 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z) 중 적어도 하나는 투명 전극이 생략된(ITO-Less) 전극일 수 있다.
이러한, 제 1 전극(102, Y) 및 제 2 전극(103, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다. 이로 인해, 제 1 전극(102, Y) 및 제 2 전극(103, Z) 중 적어도 하나는 이후에 설명될 상부 유전체 층(104)보다 색이 어두울 수 있다.
이러한, 단일 층으로 형성될 수 있는 제 1 전극(102, Y)과 제 2 전극(103, Z)에 대해서는 이후의 설명을 통해 보다 명확히 하도록 한다.
제 1 전극(102, Y)과 제 2 전극(103, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지할 수 있다.
이러한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮도록 유전체 층, 예컨대 상부 유전체 층(104)이 형성될 수 있다.
이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(104) 상부에 증착하는 방법 등을 통해 형성될 수 있다.
한편, 후면 기판(111) 상에는 전극, 예컨대 제 3 전극(113, X)이 형성되고, 이러한 제 3 전극(113, X)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮도록 유전체 층, 예컨대 하부 유전체 층(115)이 형성될 수 있다.
이러한, 하부 유전체 층(115)은 제 3 전극(113, X)을 절연시킬 수 있다.
이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황 색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 도 1b와 같이 적색(R) 방전 셀의 폭(a)이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭(b, c)을 적색(R) 방전 셀의 폭(a)보다 크게 할 수 있다.
여기서, 녹색(G) 방전 셀의 폭(b)은 청색(B) 방전 셀의 폭(c)과 실질적으로 동일하거나 상이할 수 있다.
이와 같이, 형성하게 되면 방전 셀 내에 형성되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 도 1b와 같은 경우에 청색(B) 방전 셀에 형성되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 형성되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 형성되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 형성되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1a에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 도 1c와 같이 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이(h1)가 제 2 격벽(112a)의 높이(h2)보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 형성될 수 있다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 여기 도 1a에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적 색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 도 1d에서와 같이 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층(114b) 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층(114a)의 두께(t2, t3)가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층(114c)의 두께(t1)보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층(114b)의 두께(t2)는 청색(B) 형광체 층(114a)의 두께(t3)와 실질적으로 동일하거나 상이할 수 있다.
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 다른 블랙 층(미도시)을 더 형성할 수도 있다.
또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.
또한, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
이와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있는 것이다.
한편, 이상에서 언급한 바와 같이 전면 기판(101)에 형성되는 제 1 전극(102, Y)과 제 2 전극(103, Z)은 단일 층으로 형성된다. 이에 대해 살펴보면 다음과 같다.
다음, 도 2는 제 1 전극 및 제 2 전극 중 적어도 하나가 단일 층으로 형성되는 이유에 대해 설명하기 위한 도면이다.
도 2를 살펴보면, (a)에는 본 발명의 일실시예와는 다르게 전면 기판(200) 상에 형성된 제 1 전극(210)과 제 2 전극(220)이 복수의 층(Layer)인 경우의 일례가 나타나 있다.
예를 들면, 제 1 전극(210)과 제 2 전극(220)은 투명 전극(210a, 220a)과 버스 전극(210b, 220b)을 포함할 수 있다.
이러한, (a)의 경우에서는 제 1 전극(210)과 제 2 전극(220)의 형성 공정 시 투명 전극(210a, 220a)을 형성한 이후에 버스 전극(210b, 220b)을 또 다시 형성하여야 한다.
이에 따라, 이러한 (a)의 경우는 본 발명의 일실시예에서와 같이 제 1 전극과 제 2 전극을 단일 층으로 형성하는 경우에 비해 제조 공정의 수가 더 많게 되고, 이에 따라 제조 단가의 상승을 야기할 수 있다.
아울러, (a)의 투명 전극(210a, 220a)의 경우는 실질적으로 투명한 재질, 예컨대 인듐-틴-옥사이드(ITO) 등의 재질을 포함할 수 있는데, 이러한 인듐-틴-옥사이드(ITO) 등의 투명한 재질은 상대적으로 고가이기 때문에 제조 단가가 더욱 상승할 수 있다.
반면에, (b)와 같이 제 1 전극(102)과 제 2 전극(103)을 단일 층으로 형성하게 되면 제조 공정이 단순해지고, 아울러 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있는 것이다.
다음, 도 3은 제 1 전극 및 제 2 전극과 전면 기판 사이에 블랙 층이 더 추가된 구조의 일례를 설명하기 위한 도면이다.
도 3을 살펴보면, 전면 기판(101) 상에 형성되는 전극, 즉 제 1 전극(102) 및 제 2 전극(103) 중 적어도 하나와 전면 기판(101)의 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102) 및 제 2 전극(103) 중 적어도 하나의 색보다 더 어두운 색을 갖는 블랙 층(Black Layer : 300a, 300b)이 더 형성될 수 있다.
예를 들어, 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)이 직접 접촉하는 경우에는 제 1 전극(102) 또는 제 2 전극(103)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색되는 마이그레이션(Migration) 현상이 발 생할 수 있는데, 블랙 층(300a, 300b)은 전면 기판(101)과 제 1 전극(102) 또는 제 2 전극(103)의 직접적인 접촉을 방지하여 마이크레이션 현상을 방지할 수 있다.
이러한 블랙 층(300a, 300b)은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.
이와 같이, 전면 기판(101)과 제 1 전극(102) 및 제 2 전극(103)의 사이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102)과 제 2 전극(103)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.
다음, 도 4a 내지 도 4d는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 1 실시예에 대해 설명하기 위한 도면이다.
먼저, 도 4a를 살펴보면 제 1 전극(430) 및 제 2 전극(460) 중 적어도 하나는 하나 이상의 라인부(410a, 410b, 440a, 440b)를 포함할 수 있다.
이러한 라인부(410a, 410b, 440a, 440b)는 격벽(400)에 의해 구획된 방전 셀 내에서 제 3 전극(470)과 교차하도록 형성될 수 있다.
이러한 라인부(410a, 410b, 440a, 440b)는 방전 셀 내에서 각각 소정 거리 이격되어 배치될 수 있다.
예를 들어, 제 1 전극(430)의 제 1 라인부(410a)와 제 2 라인부(410b)는 d1의 간격을 두고 이격되고, 제 2 전극(460)의 제 1 라인부(440a)와 제 2 라인부(440b)는 d2의 간격을 두고 이격될 수 있다. 여기서, 간격 d1과 d2는 동일한 경우도 가능하고, 서로 상이한 경우도 가능하다.
또는, 두 개 이상의 라인부가 서로 인접하는 것도 가능한 것이다.
아울러, 이러한 라인부(410a, 410b, 440a, 440b)는 소정의 폭을 갖는다, 예를 들어, 제 1 전극(430)의 제 1 라인부(410a)는 Wa의 폭을 갖고, 제 2 라인부(410b)는 Wb의 폭을 가질 수 있다.
여기서, 제 1 전극(430)과 제 2 전극(460)의 형상은 방전 셀 내에서 서로 대칭일 수 있고, 서로 비대칭일 수도 있다. 예를 들면, 제 1 전극(430)은 3개의 라인부를 포함하고, 반면에 제 2 전극(460)은 2개의 라인부를 포함할 수 있는 것이다.
아울러, 라인부의 개수도 조절될 수 있다. 예를 들면, 제 1 전극(430) 또는 제 2 전극(460)이 4개 또는 5개의 라인부를 포함할 수 있는 것이다.
아울러, 제 1 전극(430) 및 제 2 전극(460) 중 적어도 하나는 적어도 하나의 돌출부(420a, 420b, 450a, 450b)를 포함할 수 있다.
이러한, 돌출부(420a, 420b, 450a, 450b)는 라인부(410a, 410b, 440a, 440b)로부터 돌출되어 형성된다. 또한, 이러한 돌출부(420a, 420b, 450a, 450b)는 제 3 전극(470)과 나란할 수 있다. 예를 들면, 제 1 전극(430)의 돌출부(420a, 420b)는 제 1 전극(430)의 제 1 라인부(410a)로부터 돌출되고, 제 2 전극(460)의 돌출부(450a, 450b)는 제 2 전극(460)의 제 1 라인부(440a)로부터 돌출될 수 있다.
한편, 돌출부(420a, 420b, 450a, 450b)는 격벽(400)에 의해 구획된 방전 셀 내에서 돌출부(420a, 420b, 450a, 450b)가 형성된 부분에서의 제 1 전극(430)과 제 2 전극(460)간의 간격(g1)을 다른 부분에서의 간격(g2)보다 더 짧게 한다. 이에 따라, 제 1 전극(430)과 제 2 전극(460)간에 발생하는 방전의 개시 전압, 즉 방전 전압을 낮출 수 있다.
아울러, 돌출부(420a, 420b, 450a, 450b)는 방전 셀 내에서 제 3 전극(470)과 중첩(Overlap)될 수 있다. 예를 들면, 여기 도 4a와 같이 돌출부(420a, 420b, 450a, 450b)가 복수개인 경우에, 복수의 돌출부(420a, 420b, 450a, 450b) 중 적어도 하나는 방전 셀 내에서 제 3 전극(470)과 중첩(Overlap)될 수 있다. 이와 같이 형성하게 되면, 제 1 전극(430)과 제 3 전극(470)간의 방전 전압 및 제 2 전극(460)과 제 3 전극(470)간의 방전 전압을 낮출 수 있다. 이에 따라, 구동 효율을 더욱 향상시킬 수 있다.
이러한 구조의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 g1의 거리를 두고 서로 마주보는 제 1 전극(430)의 돌출부(420a, 420b)와 제 2 전극(460)의 돌출부(450a, 450b)의 사이에서 방전이 발생할 수 있다. 이렇게 발생한 방전은 제 1 전극(430)의 제 1 라인부(410a)와 제 2 라인부(410b) 및 제 2 전극(460)의 제 1 라인부(440a)와 제 2 라인부(440b)로 확산될 수 있다.
아울러, 제 1 전극(430) 및 제 2 전극(460) 중 적어도 하나는 적어도 하나의 연결부(420c, 420d, 450c, 450d)를 포함할 수 있다. 이러한 연결부(420c, 420d, 450c, 450d)는 복수의 라인부(410a, 410b, 440a, 440b) 중 두 개 이상을 연결한다.
예를 들면, 제 1 전극(430)의 연결부(420c, 420d)는 제 1 전극(430)의 제 1 라인부(410a)와 제 2 라인부(410b)를 연결하고, 아울러 제 2 전극(460)의 연결부(450c, 450d)는 제 2 전극(460)의 제 1 라인부(440a)와 제 2 라인부(440b)를 연결한다.
이와 같이, 연결부(420c, 420d, 450c, 450d)가 두 개의 라인부를 연결하게 되면, 돌출부(420a, 420b, 450a, 450b)의 사이에서 발생한 방전이 격벽(400)에 의해 구획된 방전 셀의 외곽영역까지 용이하게 확산될 수 있다.
또한, 연결부(420c, 420d, 450c, 450d)와 돌출부(420a, 420b, 450a, 450b)는 방전 셀 내에서 실질적으로 동일 라인 상에 배치된다. 예를 들면, 번호 420a의 돌출부와 420c의 연결부가 동일 라인 상에 배치되고, 아울러, 번호 420b의 돌출부와 420d의 연결부가 동일 라인 상에 배치될 수 있다. 이와 같이, 연결부(420c, 420d, 450c, 450d)와 돌출부(420a, 420b, 450a, 450b)가 방전 셀 내에서 실질적으로 동일 라인 상에 배치됨에 따라, 연결부(420c, 420d, 450c, 450d)의 개수와 돌출부(420a, 420b, 450a, 450b)의 개수는 동일할 수 있다.
아울러, 연결부(420c, 420d, 450c, 450d)와 돌출부(420a, 420b, 450a, 450b)가 동일 라인 상에 배치되면, 제 1 전극(430)의 돌출부(420a, 420b)와 제 2 전극(460)의 돌출부(450a, 450b)의 사이에서 발생한 방전이 돌출부(420a, 420b, 450a, 450b)와 나란하게 배치된 연결부(420c, 420d, 450c, 450d)를 타고 방전 셀의 외곽영역까지 보다 용이하게 확산될 수 있다. 이에 따라, 구동 효율이 향상되고, 구현되는 영상의 휘도가 향상될 수 있다.
다음, 도 4b를 살펴보면 제 1 전극(430)과 제 2 전극(460)이 각각 1개씩의 돌출부(420e, 450e)와 각각 1개씩의 연결부(420f, 450f)를 포함할 수 있다.
즉, 제 1 전극(430) 및 제 2 전극(460)에 포함될 수 있는 돌출부 및 연결부의 개수는 다양하게 변경될 수 있는 것이다.
다음, 도 4c를 살펴보면 복수의 라인부(410a, 410b, 440a, 440b) 중 적어도 하나의 폭은 다른 라인부의 폭과 다를 수 있다.
예를 들면, 도 4c와 같이 제 1 전극(430)의 제 1 라인부(410a)의 폭(Wa)이 제 2 라인부(410b)의 폭(Wb)보다 더 작을 수 있다.
또는, 다음 도 4d에서와 같이 제 1 전극(430)의 제 1 라인부(410a)의 폭(Wa)이 제 2 라인부(410b)의 폭(Wb)보다 더 클 수 있다.
이와 같이, 라인부의 폭은 다양하게 변경될 수 있다.
다음, 도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 2 실시예에 대해 설명하기 위한 도면이다. 여기 도 5에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
도 5를 살펴보면, 제 1 전극(530) 또는 제 2 전극(560) 중 적어도 어느 하나는 복수의 돌출부(520a, 520b, 520e, 520f, 550a, 550b, 550e, 550f)를 포함하고, 이러한 복수의 돌출부(520a, 520b, 520e, 520f, 550a, 550b, 550e, 550f)는 복수의 라인부(510a, 510b, 540a, 540b) 중 적어도 하나에서 제 1 방향으로 돌출되는 제 1 돌출부(520a, 520b, 550a, 550b)와, 제 1 방향과 역방향인 제 2 방향으로 돌출되는 제 2 돌출부(520e, 520f, 550e, 550f)를 포함할 수 있다. 여기서, 제 1 방향은 방전 셀 중심방향이고, 제 2 방향은 방전 셀 중심방향과 반대방향일 수 있다.
예를 들면, 번호 520a와 520b의 제 1 돌출부는 번호 510a의 라인부에서 방전 셀의 중심방향으로 돌출되고, 번호 520e, 550f의 제 2 돌출부는 번호 510b의 라인부에서 방전 셀의 중심방향과 반대의 방향으로 돌출될 수 있다.
이와 같이, 방전 셀의 중심방향과 반대의 방향으로 돌출되는 번호 520e, 520f의 돌출부 및 550e, 550f의 돌출부는 방전 셀 내에서 방전이 더욱 넓게 확산되도록 한다.
아울러, 제 1 돌출부(520a, 520b, 55a, 550b)와 제 2 돌출부(520e, 520f, 550e, 550f) 및 연결부(520a, 520b, 520e, 520f, 550a, 550b, 550e, 550f)는 실질적으로 동일 라인 상에 배치될 수 있다. 예를 들면, 번호 520a의 돌출부와 번호 520c의 라인부 및 번호 520e의 돌출부는 실질적으로 동일 라인 상에 배치된다.
이와 같이 제 1 돌출부(520a, 520b, 55a, 550b)와 제 2 돌출부(520e, 520f, 550e, 550f) 및 연결부(520a, 520b, 520e, 520f, 550a, 550b, 550e, 550f)는 실질적으로 동일 라인 상에 배치됨에 따라 방전 셀 내에서 제 1 전극(530) 및 제 2 전극(560) 중 적어도 하나는 우물 정'井'자 형상을 갖는다.
아울러, 제 1 돌출부(520a, 520b, 55a, 550b)와 제 2 돌출부(520e, 520f, 550e, 550f) 및 연결부(520a, 520b, 520e, 520f, 550a, 550b, 550e, 550f)는 실질적으로 동일 라인 상에 배치되면, 방전 셀의 가장 깊은 외곽영역에까지 방전이 용이하게 확산될 수 있다.
다음, 도 6a 내지 도 6b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 3 실시예에 대해 설명하기 위한 도면이다. 여기 도 6a 내지 도 6b에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
먼저, 도 6a를 살펴보면 제 1 방향, 예컨대 방전 셀 중심방향으로 돌출되는 제 1 돌출부(620a, 620b, 650a, 650b)의 형상과 제 2 방향, 예컨대 방전 셀 중심방 향과 반대의 방향으로 돌출되는 제 2 돌출부(620e, 620f, 650e, 650f)의 형상은 다를 수 있다.
예를 들면, 제 1 돌출부(620a, 620b, 650a, 650b)의 폭은 제 10 폭(W10)으로 설정되고, 제 2 돌출부(620e, 620f, 650e, 650f)의 폭은 제 10 폭(W10)보다 더 작은 제 20 폭(W20)일 수 있다.
이와 같이, 제 1 돌출부(620a, 620b, 650a, 650b)의 폭(W10)을 제 2 돌출부(620e, 620f, 650e, 650f)의 폭(W20)보다 더 넓게 하면 제 1 전극(630)과 제 2 전극(660)간에 발생하는 방전의 개시 전압, 즉 방전 전압을 더욱 낮출 수 있다.
다음, 도 6b를 살펴보면 도 6a와는 다르게 제 1 돌출부(620a, 620b, 650a, 650b)의 폭은 제 20 폭(W20)으로 설정되고, 제 2 돌출부(620e, 620f, 650e, 650f)의 폭은 제 20 폭(W20)보다 더 큰 제 10 폭(W10)일 수 있다.
이와 같이, 제 2 돌출부(620e, 620f, 650e, 650f)의 폭(W10)을 제 1 돌출부(620a, 620b, 650a, 650b)의 폭(W20)보다 더 넓게 하면 방전 셀 내에서 발생한 방전을 방전 셀의 외곽부분으로 보다 효과적으로 확산시킬 수 있다.
다음, 도 7a 내지 도 7b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 4 실시예에 대해 설명하기 위한 도면이다. 여기 도 7a 내지 도 7b에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
먼저, 도 7a를 살펴보면, 제 1 방향, 예컨대 방전 셀 중심방향으로 돌출되는 제 1 돌출부(720a, 720b, 750a, 750b)의 길이와 제 2 방향, 예컨대 방전 셀 중심방 향과 반대의 방향으로 돌출되는 제 2 돌출부(720e, 720f, 750e, 750f)의 길이는 다를 수 있다.
예를 들면, 제 1 돌출부(720a, 720b, 750a, 750b)의 길이는 제 1 길이(L1)로 설정되고, 제 2 돌출부(720e, 720f, 750e, 750f)의 길이는 제 1 길이(L1)보다 더 짧은 제 2 길이(L2)일 수 있다.
이와 같이, 제 1 돌출부(720a, 720b, 750a, 750b)의 길이(L1)를 제 2 돌출부(720e, 720f, 750e, 750f)의 길이(L2)보다 더 길게 하면 제 1 전극(730)과 제 2 전극(760)간에 발생하는 방전의 개시 전압, 즉 방전 전압을 더욱 낮출 수 있다.
다음, 도 7b를 살펴보면 도 7a와는 다르게 제 1 돌출부(720a, 720b, 750a, 750b)의 길이는 제 2 길이(L2)로 설정되고, 제 2 돌출부(720e, 720f, 750e, 750f)의 길이는 제 2 길이(L2)보다 더 긴 제 1 길이(L1)일 수 있다.
이와 같이, 제 2 돌출부(720e, 720f, 750e, 750f)의 길이(L1)를 제 1 돌출부(720a, 720b, 750a, 750b)의 길이(L2)보다 더 길게 하면 방전 셀 내에서 발생한 방전을 방전 셀의 외곽부분으로 보다 효과적으로 확산시킬 수 있다.
다음, 도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 5 실시예에 대해 설명하기 위한 도면이다. 여기 도 8에서는 이상에서 상세히 설명한 내용에 대해서는 그 설명을 생략하기로 한다.
도 8을 살펴보면, 돌출부(820a, 820b, 820e, 820f, 850a, 850b, 850e, 850f)의 일부분이 곡률을 가질 수 있다. 여기, 도 8과 같이 복수의 돌출부(820a, 820b, 820e, 820f, 850a, 850b, 850e, 850f)가 형성되는 경우에는. 복수의 돌출부(820a, 820b, 820e, 820f, 850a, 850b, 850e, 850f) 중 적어도 하나는 일부분이 곡률을 가질 수 있다.
또한, 돌출부(820a, 820b, 820e, 820f, 850a, 850b, 850e, 850f)와 라인부(810a, 810b, 840a, 840b)가 인접하는 부분이 곡률을 갖는 것도 가능하다.
아울러, 라인부(810a, 810b, 840a, 840b)와 연결부(820c, 820d, 850c, 850d)가 인접하는 부분이 곡률을 갖는 것도 가능하다.
이와 같이, 형성하게 되면 제 1 전극(830)과 제 2 전극(860)의 제조 공정이 보다 용이해질 수 있다. 아울러, 구동 시 벽 전하가 특정 위치에 과도하게 집중되는 것을 방지할 수 있고, 이에 따라 구동을 안정시킬 수 있다.
다음, 도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 제 1 전극과 제 2 전극의 제 6 실시예에 대해 설명하기 위한 도면이다.
도 9를 살펴보면, 돌출부는 (a)와 같이 사다리꼴 형태로 형성되는 것도 가능하고, 또는 (b)와 같이 머리 부분의 부분의 폭이 몸통 부분의 폭보다 더 넓은 형태로 형성되는 것도 가능한 것이다. 이와 같이, 돌출부의 형태는 다양하게 변경될 수 있다.
다음, 도 10은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.
또한, 도 11은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.
먼저, 도 10을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 패 널에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 10과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 영상을 구현하기 위 해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.
여기, 도 10에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 10에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 11을 살펴보면 앞선 도 10과 같은 영상 프레임에 포함된 복수의 서브필드 어느 하나의 서브필드(Subfield)에서의 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례가 나타나 있다.
먼저, 리셋 기간 이전의 프리(Pre) 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프(Ramp-Down) 신호가 공급될 수 있다.
아울러, 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되는 동안 제 1 하강 램프 신호와 반대 극성 방향의 프리(Pre) 서스테인 신호가 제 2 전극(Z)에 공급될 수 있다.
여기서, 제 1 전극(Y)에 공급되는 제 1 하강 램프 신호는 제 1 전압(V1)까지 점진적으로 하강할 수 있다.
아울러, 프리 서스테인 신호는 프리 서스테인 전압(Vpz)을 실질적으로 일정하게 유지할 수 있다. 여기서, 프리 서스테인 전압(Vpz)은 이후의 서스테인 기간에서 공급되는 서스테인 신호(SUS)의 전압, 즉 서스테인 전압(Vs)과 대략 동일한 전압일 수 있다.
이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 램프 신호가 공급되고, 이와 함께 제 2 전극(Z)에 프리 서스테인 신호가 공급되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다. 예를 들면, 제 1 전극(Y) 상에는 양(+)의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 음(-)의 벽 전하가 쌓일 수 있다.
이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다.
아울러, 리셋 기간에서 제 1 전극(Y)으로 공급되는 상승 램프 신호(Ramp-Up)의 전압이 더 작아지더라도 충분한 세기의 셋업 방전을 발생시킬 수 있게 된다.
구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능하다.
또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능하다.
프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극(Y)으로 제 1 하강 램프 신호와 반대 극성 방향의 상승 램프(Ramp-Up) 신호가 공급될 수 있다.
여기서, 상승 램프 신호는 제 2 전압(V2)부터 제 3 전압(V3)까지 제 1 기울기로 점진적으로 상승하는 제 1 상승 램프 신호와 제 3 전압(V3)부터 제 4 전압(V4)까지 제 2 기울기로 상승하는 제 2 상승 램프 신호를 포함할 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
여기서, 제 2 상승 램프 신호의 제 2 기울기는 제 1 기울기보다 더 완만할 수 있다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다.
이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프(Ramp-Down) 신호가 제 1 전극(Y)에 공급될 수 있다.
여기서, 제 2 하강 램프 신호는 제 5 전압(V5)부터 제 6 전압(V6)까지 점진 적으로 하강할 수 있다.
이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
다음, 도 12a 내지 도 12b는 상승 램프 신호 또는 제 2 하강 램프 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.
먼저, 도 12a를 살펴보면, 상승 램프 신호는 제 2 전압(V2)부터 제 3 전압(V3)까지는 급격히 상승한 이후에 제 3 전압(V3)부터 제 4 전압(V4)까지 점진적으로 상승하는 형태이다.
이와 같이, 상승 램프 신호는 도 11에서와 같이 두 단계에 걸쳐 서로 다른 기울기로 점진적으로 상승하는 것도 가능하고, 여기 도 12a에서와 같이 하나의 단계에서 점진적으로 상승하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.
다음, 도 12b를 살펴보면 제 2 하강 램프 신호는 제 8 전압(V8)에서부터 전압이 점진적으로 하강하는 형태이다. 여기서, 제 8 전압(V8)은 제 3 전압(V3)과 실질적으로 동일할 수도 있고, 상이할 수도 있다.
이와 같이, 제 2 하강 램프 신호는 전압이 하강하는 시점을 다르게 변경하는 것도 가능한 것과 같이, 다양한 형태로 변경되는 것이 가능한 것이다.
한편, 리셋 기간 이후의 어드레스 기간에서는 제 2 하강 램프 신호의 최저 전압, 즉 제 6 전압(V6)보다는 높은 전압을 실질적으로 유지하는 스캔 바이어스 신 호가 제 1 전극(Y)에 공급될 수 있다.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ΔVy)만큼 하강하는 스캔 신호(Scan)가 제 1 전극(Y1~Yn)에 공급될 수 있다.
예를 들면, 복수의 제 1 전극(Y) 중 첫 번째 제 1 전극(Y1)에 첫 번째 스캔 신호(Scan 1)가 공급되고, 이후에 두 번째 제 1 전극(Y2)에 두 번째 스캔 신호(Scan 2)가 공급되고, n 번째 제 1 전극(Yn)에는 n 번째 스캔 신호(Scan n)가 공급되는 것이다.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호(Scan)의 폭은 다른 서브필드에서의 스캔 신호(Scan)의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭이 앞에 위치하는 서브필드에서의 스캔 신호(Scan)의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호(Scan) 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.
이와 같이, 스캔 신호(Scan)가 제 1 전극(Y)으로 공급될 때, 스캔 신호에 대응되게 제 3 전극(X)에 데이터 전압의 크기(ΔVd)만큼 상승하는 데이터 신호가 공급될 수 있다.
이러한 스캔 신호(Scan)와 데이터 신호(Data)가 공급됨에 따라, 스캔 신 호(Scan)의 전압과 데이터 신호의 데이터 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호의 전압(Vd)이 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
여기서, 어드레스 기간에서 제 2 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극(Z)에 서스테인 바이어스 신호가 공급될 수 있다.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극(Y) 및 제 2 전극(Z)에 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 제 1 전극(Y)과 제 2 전극(Z)에 교호적으로 서스테인 신호(SUS)가 공급될 수 있다.
이러한 서스테인 신호(SUS)가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)의 서스테인 전압(Vs)이 더해지면서 서스테인 신호(SUS)가 공급될 때 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
다음, 도 13은 서스테인 신호의 또 다른 타입에 대해 설명하기 위한 도면이다.
도 13을 살펴보면, 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극, 예를 들면 제 1 전극에 양(+)의 서스테인 신호와 음(-)의 서스테인 신호가 번갈아 가면서 공급된다.
이와 같이 어느 하나의 전극에 양의 서스테인 신호와 음의 서스테인 신호가 공급되는 동안 나머지 전극, 예컨대 제 2 전극(Z)에는 바이어스 신호가 공급될 수 있다.
여기서, 바이어스 신호는 그라운드 레벨(GND)의 전압을 실질적으로 일정하게 유지할 수 있다.
여기 도 13에서와 같이 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에만 서스테인 신호를 공급하는 경우에는 제 1 전극(Y) 또는 제 2 전극(Z) 중 어느 하나의 전극에 서스테인 신호를 공급하기 위한 회로들이 배치되는 하나의 구동 보드만이 구비되면 된다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디 스플레이 패널은 제 1 전극 및 제 2 전극 중 적어도 하나를 단일 층으로 형성함으로서 제조 공정이 단순해지고, 제조 단가가 저감되는 효과가 있다.
또한, 제 1 전극 및 제 2 전극 중 적어도 하나는 복수의 라인부와 적어도 하나의 돌출부 및 적어도 하나의 연결부를 포함하고, 여기서 돌출부와 연결부를 실질적으로 동일 라인 상에 배치하여 구동 효율을 증가시키고, 아울러 구현되는 영상의 휘도를 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 서로 나란한 제 1 전극과 제 2 전극이 형성되는 전면 기판;
    상기 제 1 전극 및 제 2 전극과 교차하는 제 3 전극이 형성되고, 상기 전면 기판과 대향되게 배치되는 후면 기판; 및
    상기 전면 기판과 후면 기판의 사이에서 방전 셀을 구획하는 격벽;
    을 포함하고,
    상기 제 1 전극 및 제 2 전극 중 적어도 하나는 단일 층(One Layer)이고,
    상기 제 1 전극 및 제 2 전극 중 적어도 하나는
    상기 제 3 전극과 교차하는 복수의 라인부;
    상기 라인부로부터 돌출되는 적어도 하나의 돌출부; 및
    상기 복수의 라인부 중 적어도 두 개의 라인부를 연결하는 적어도 하나의 연결부;
    를 포함하고,
    상기 방전 셀 내에서 상기 돌출부와 연결부는 실질적으로 동일 라인 상에 배치되는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 복수의 돌출부는 제 1 방향으로 돌출된 적어도 하나의 제 1 돌출부와 상기 제 1 방향과 역방향인 제 2 방향으로 돌출된 적어도 하나의 제 2 돌출부를 포 함하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 제 1 돌출부와 제 2 돌출부 및 연결부는 실질적으로 동일 라인 상에 배치되는 플라즈마 디스플레이 패널.
  4. 제 2 항에 있어서,
    상기 제 1 돌출부의 길이는 상기 제 2 돌출부의 길이와 다른 플라즈마 디스플레이 패널.
  5. 제 2 항에 있어서,
    상기 제 1 돌출부의 폭은 상기 제 2 돌출부의 폭과 다른 플라즈마 디스플레이 패널.
  6. 제 1 항에 있어서,
    상기 라인부와 상기 연결부가 인접하는 부분은 곡률을 갖는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 돌출부의 일부분은 곡률을 갖는 플라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 돌출부는 상기 제 3 전극과 중첩(Overlap)되는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 전면 기판에는 유전체 층이 형성되고,
    상기 제 1 전극 및 제 2 전극 중 적어도 하나의 색은 상기 유전체 층의 색보다 어두운 플라즈마 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 제 1 전극 및 제 2 전극 중 적어도 하나와 상기 전면 기판의 사이에는 상기 제 1 전극 및 제 2 전극 중 적어도 하나의 색보다 어두운 색을 갖는 블랙 층이 더 형성되는 플라즈마 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 제 1 전극 및 제 2 전극 중 적어도 하나는 투명 전극이 생략된(ITO-Less) 전극인 플라즈마 디스플레이 패널.
  12. 제 1 항에 있어서,
    상기 방전 셀 내에서 상기 제 1 전극 및 제 2 전극 중 적어도 하나는 우물 정'井'자 형상인 플라즈마 디스플레이 패널.
KR1020060104715A 2006-10-26 2006-10-26 플라즈마 디스플레이 패널 KR100836563B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060104715A KR100836563B1 (ko) 2006-10-26 2006-10-26 플라즈마 디스플레이 패널
CN2007800014182A CN101356619B (zh) 2006-10-26 2007-10-24 等离子体显示板
PCT/KR2007/005264 WO2008051023A1 (en) 2006-10-26 2007-10-24 Plasma display panel
US11/923,206 US8076849B2 (en) 2006-10-26 2007-10-24 Plasma display panel having a bus electrode
EP07833573.4A EP2054913B1 (en) 2006-10-26 2007-10-24 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060104715A KR100836563B1 (ko) 2006-10-26 2006-10-26 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20080037485A true KR20080037485A (ko) 2008-04-30
KR100836563B1 KR100836563B1 (ko) 2008-06-10

Family

ID=39324768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104715A KR100836563B1 (ko) 2006-10-26 2006-10-26 플라즈마 디스플레이 패널

Country Status (5)

Country Link
US (1) US8076849B2 (ko)
EP (1) EP2054913B1 (ko)
KR (1) KR100836563B1 (ko)
CN (1) CN101356619B (ko)
WO (1) WO2008051023A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857070B1 (ko) * 2007-03-13 2008-09-05 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20090124298A (ko) * 2008-05-29 2009-12-03 엘지전자 주식회사 플라즈마 디스플레이 장치
WO2009148211A1 (ko) * 2008-06-03 2009-12-10 엘지전자 주식회사 플라즈마 디스플레이 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464925B2 (ja) * 1998-12-18 2003-11-10 株式会社東芝 荷電ビーム露光方法及び荷電ビーム露光装置
KR100794076B1 (ko) * 1999-06-04 2008-01-10 마츠시타 덴끼 산교 가부시키가이샤 가스방전 표시장치와 그 제조방법
KR100870351B1 (ko) * 2000-08-18 2008-11-25 파나소닉 주식회사 가스방전패널
JP3624233B2 (ja) * 2000-08-29 2005-03-02 パイオニアプラズマディスプレイ株式会社 交流面放電型プラズマディスプレイパネル
JP4177969B2 (ja) * 2001-04-09 2008-11-05 株式会社日立製作所 プラズマディスプレイパネル
WO2005043577A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル
CN1324631C (zh) * 2004-05-25 2007-07-04 中华映管股份有限公司 提高等离子平面显示器写入速度的电极
EP1659558A3 (en) * 2004-11-19 2007-03-14 LG Electronics, Inc. Plasma display apparatus and sustain pulse driving method thereof
KR100625530B1 (ko) * 2004-12-09 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100646315B1 (ko) * 2005-03-30 2006-11-23 엘지전자 주식회사 플라즈마 디스플레이 패널
KR100762249B1 (ko) * 2006-05-30 2007-10-01 엘지전자 주식회사 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
WO2008051023A1 (en) 2008-05-02
US20080100218A1 (en) 2008-05-01
CN101356619A (zh) 2009-01-28
EP2054913B1 (en) 2013-05-01
EP2054913A1 (en) 2009-05-06
EP2054913A4 (en) 2010-09-08
KR100836563B1 (ko) 2008-06-10
CN101356619B (zh) 2010-04-21
US8076849B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
JP2003203571A (ja) プラズマディスプレイパネル
KR100836563B1 (ko) 플라즈마 디스플레이 패널
KR100811605B1 (ko) 플라즈마 디스플레이 패널
KR100872366B1 (ko) 플라즈마 디스플레이 패널
KR100811474B1 (ko) 플라즈마 디스플레이 장치
KR100835763B1 (ko) 플라즈마 디스플레이 패널
KR100835764B1 (ko) 플라즈마 디스플레이 패널
KR100835765B1 (ko) 플라즈마 디스플레이 패널
KR100820964B1 (ko) 플라즈마 디스플레이 패널
KR100836556B1 (ko) 플라즈마 디스플레이 패널
KR100820963B1 (ko) 플라즈마 디스플레이 패널
KR100844827B1 (ko) 플라즈마 디스플레이 패널
KR100836561B1 (ko) 플라즈마 디스플레이 패널
KR100820683B1 (ko) 플라즈마 디스플레이 패널
KR20080017204A (ko) 플라즈마 디스플레이 패널
KR100811696B1 (ko) 플라즈마 디스플레이 장치
KR100877828B1 (ko) 플라즈마 디스플레이 패널
KR100811529B1 (ko) 플라즈마 디스플레이 패널
KR100820977B1 (ko) 플라즈마 디스플레이 패널
KR100811485B1 (ko) 플라즈마 디스플레이 패널
KR100867585B1 (ko) 플라즈마 디스플레이 패널
KR100862566B1 (ko) 플라즈마 디스플레이 패널
KR100850906B1 (ko) 플라즈마 디스플레이 패널
KR100872363B1 (ko) 플라즈마 디스플레이 패널
KR100896047B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee