KR20090124298A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다. 그 플라즈마 디스플레이 장치는, 상부기판 및 하부기판이 결합되어 구성되며 영상이 디스플레이되는 표시 영역과 비표시 영역을 포함하는 플라즈마 디스플레이 패널; 및 패널의 좌우측 중 제1 측에 위치하여 제1 전극에 구동신호를 공급하는 제1 구동부를 포함하고, 패널의 제1 측에 위치하는 비표시 영역에는 제1 전극과 제4 전극이 쌍을 이루어 상부기판에 형성되어 있으며, 제2 전극과 상기 제4 전극은 단선되어 있는 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 패널의 비표시 영역에 스캔 전극 또는 서스테인 전극과 단선된 전극을 형성시킴으로써, 패널의 외곽 영역에서 하부기판의 구조물이 외부로 노출되는 것을 방지하고, 그에 따라 디스플레이 영상의 테두리 영역에서 외광이 반사됨에 따른 눈부심 현상을 감소시킬 수 있다. 또한, 패널의 제조 공정을 용이하게 함과 동시에, 패널의 투명 전극을 제거하여 플라즈마 디스플레이 패널의 제조 원가를 감소시킬 수 있다.

Description

플라즈마 디스플레이 장치{Plasma display device thereof}

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 장치에 구비되는 패널(Panel)의 전극 구조에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.

최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.

본 발명은 플라즈마 디스플레이 장치에 구비되는 패널에 있어, 패널의 제조 원가 및 공정을 개선함과 동시에 플라즈마 디스플레이 장치의 외관 및 사용 편의성을 향상시킬 수 있는 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판; 상기 상부기판에 쌍을 이루어 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극을 포함하고, 상기 상부기판 및 하부기판이 결합되어 구성되며, 영상이 디스플레이되는 표시 영역과 상기 표시 영역 외부의 비표시 영역을 포함하는 플라즈마 디스플레이 패널; 및 상기 패널의 좌우측 중 제1 측에 위치하여 상기 제1 전극에 구동신호를 공급하는 제1 구동부를 포함하며, 상기 패널의 제1 측에 위치하는 비표시 영역에는 상기 제1 전극과 제4 전극이 쌍을 이루어 상기 상부기판에 형성되어 있으며, 상기 제2 전극과 상기 제4 전극은 단선되어 있는 것을 특징으로 한다.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 패널의 비표시 영역에 스캔 전극 또는 서스테인 전극과 단선된 전극을 형성시킴으로써, 패널의 외곽 영역에서 하부기판의 구조물이 외부로 노출되는 것을 방지하고, 그에 따라 디스플레이 영상의 테두리 영역에서 외광이 반사됨에 따른 눈부 심 현상을 감소시킬 수 있다. 또한, 패널의 제조 공정을 용이하게 함과 동시에, 패널의 투명 전극을 제거하여 플라즈마 디스플레이 패널의 제조 원가를 감소시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.

도 1을 참조하면, 플라즈마 디스플레이 패널은 소정의 간격을 두고 합착되는 상부패널(10)과 하부패널(20)을 포함한다.

상부패널(10)은 상부기판(11)상에 쌍을 이루며 형성되는 유지전극쌍(12, 13)을 포함한다. 유지전극쌍(12, 13)은 그 기능에 따라 스캔전극(12)과 서스테인전극(13)으로 구분된다. 유지전극쌍(12, 13)은 방전 전류를 제한하며 전극 쌍간을 절연시켜주는 상부유전체층(14)에 의해 덮혀지고, 상부유전체층(204) 상면에는 보호막층(15)이 형성되어, 가스 방전 시에 발생되는 하전입자들의 스퍼터링으로부터 상부유전체층(14)을 보호하고, 2차 전자의 방출효율을 높이게 된다.

상부기판(11), 하부기판(21) 및 격벽(22) 사이에 마련된 방전 공간에는 방전 가스가 주입된다. 상기 방전 가스에는 크세논(Xe)이 10% 이상 포함되는 것이 바람직하다. 상기 크세논(Xe)이 상기와 같은 혼합비를 가지고 방전 가스에 포함되는 경우, 플라즈마 디스플레이 패널의 방전/발광효율 및 휘도가 향상시킬 수 있다.

하부패널(20)은 하부기판(21)상에 복수 개의 방전공간 즉, 방전셀을 구획하 는 격벽(22)이 형성된다. 또한, 어드레스전극(23)이 유지전극쌍(22, 23)에 교차하는 방향으로 배치되고, 하부유전체층(25)과 격벽(22)의 표면에는 가스방전시 발생된 자외선에 의해 발광되어 가시광이 발생되는 형광체(24)가 도포된다.

이때, 격벽(22)은 어드레스전극(23)과 나란한 방향으로 형성된 세로격벽(22a)과, 어드레스전극(23)과 교차하는 방향으로 형성된 가로격벽(22b)으로 구성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널에서, 유지전극쌍(12, 13)은 불투명한 금속 전극만으로 이루어진다. 즉, 종래의 투명전극 재질인 ITO는 사용하지 않고, 종래의 버스전극의 재질인 은(Ag), 구리(Cu) 또는 크롬(Cr)등을 사용하여 유지전극쌍(12, 13)을 형성한다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널의 유진전극쌍(12, 13) 각각은 종래의 ITO전극을 포함하지 아니하고, 버스전극 하나의 단일층(one layer)으로 이루어진다.

예컨대, 본 발명의 실시에에 따른 유지전극쌍(12, 13) 각각은 은으로 형성되는 것이 바람직하며, 은(Ag)은 감광성 성질을 갖는 것이 바람직하다. 또한, 본 발명의 실시예에 따른 유지전극쌍(12, 13) 각각은 상부기판(11)에 형성되는 상부유전체층(14) 또는 하부유전체층(14)보다 색이 더 어둡고, 빛의 투과도가 더 낮은 성질을 가질 수 있다.

상기 방전셀은 R(Red), G(Green), B(Blue) 각각의 형광체층(24)은 폭(pitch)이 서로 동일한 대칭 구조이거나, 폭(pitch)이 서로 상이한 비대칭 구조일 수 있 다. 방전셀이 비대칭 구조를 가지는 경우, R(Red) 셀의 폭 < G(Green) 셀의 폭 < B(Blue) 셀의 폭의 크기 순을 가지도록 할 수 있다.

도 1에 도시된 바와 같이, 하나의 방전셀 내에 유지 전극(12, 13)이 각각 복수 개의 전극 라인으로 형성될 수 있다. 즉, 제1 유지 전극(12)이 두 개의 전극 라인(12a, 12b)으로 형성되고, 제2 유지 전극(13)이 방전셀의 중심을 기준으로 제1 유지 전극(12)과 대칭하여 배열되며 두 개의 전극 라인(13a, 13b)으로 형성될 수 있다.

상기 제1, 2 유지 전극(12, 13)은 각각 스캔 전극과 서스테인 전극인 것이 바람직하다. 이는 불투명한 유지 전극 쌍(12, 13)을 사용함에 따른 개구율과 방전 확산 효율을 고려한 것이다. 즉, 개구율을 고려하여 좁은 폭을 갖는 전극 라인을 사용하는 한편, 방전 확산 효율을 고려하여 복수 개의 전극 라인을 사용한다. 이때, 전극 라인의 개수는 개구율과 방전 확산 효율을 동시에 고려하도록 하여 결정할 수 있다.

도 1에 도시된 구조는 본 발명에 따른 플라즈마 패널의 구조에 대한 일실시예에 불과하므로, 본 발명은 도 1에 도시된 플라즈마 디스플레이 패널 구조에 한정되지 아니한다. 예컨대, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(11)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상부 기판(11) 상에 형성될 수 있으며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.

또한, 도 1에 도시된 패널의 격벽 구조는 세로격벽(22a)과 가로격벽(22b)에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type)을 나타내고 있으나, 세로격벽만을 포함하는 스트라이프 타입(Stripe Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분 할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에 서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 5는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 장치의 구성에 대한 일실시예를 도시한 것이다.

도 5를 참조하면, 방열 프레임(30)은 패널의 배면에 설치되어 패널을 지지함과 아울러 패널에서 발생되는 열을 흡수하여 방출시킨다. 또한, 방열 프레임(30)의 배면에는 패널에 구동 신호들을 인가하는 인쇄 회로기판이 설치된다.

상기 인쇄 회로기판상에는, 패널의 어드레스 전극들에 구동 신호를 공급하는 어드레스 구동부(50), 패널의 스캔 전극들에 구동 신호를 공급하는 스캔구동부(60), 패널의 서스테인 전극들에 구동신호를 공급하는 서스테인구동부(70), 상기 구동 회로들을 제어하는 구동제어부(80) 및 각 구동 회로에 전원을 공급하는 파워 서플라이 유닛(PSU, 90)이 배치될 수 있다.

어드레스구동부(50)는 패널의 상측 또는 하측에 위치하여, 패널에 형성된 어드레스 전극들에 구동신호를 공급해 패널에 형성된 복수개의 방전셀들 중 방전되는 방전셀만이 선택되도록 한다.

어드레스구동부(50)는 싱글 스캔 방식 또는 듀얼 스캔 방식에 따라 패널의 상측과 하측 중 어느 하나 또는 양측 모두에 설치될 수 있다.

어드레스구동부(50)에는 상기 어드레스 전극에 인가되는 전류를 제어하도록 데이터 IC(미도시)가 설치되고, 상기 데이터 IC에서는 인가되는 전류를 제어하기 위해 스위칭이 발생되어 다량의 열이 발생될 수 있다. 따라서 어드레스구동부(50)에는 상기 제어 과정에서 발생 된 발열을 해소하기 위해 히트싱크(미도시)가 설치될 수 있다.

도 5에 도시된 바와 같이, 스캔구동부(60)는 패널의 좌우측 중 어느 한 측에 위치하며, 구동 제어부(80)와 연결되는 스캔 서스테인 보드(62) 및 스캔 서스테인 보드(62)와 패널을 연결하는 스캔 드라이버 보드(64)를 포함할 수 있다.

스캔 드라이버 보드(64)는 상측과 하측 2 부분으로 나뉘어져 설치될 수 있으며, 도 5에 도시된 바와 달리 하나로 설치되거나 더 많은 복수 개로 설치될 수도 있다.

스캔 드라이버 보드(64)에는 패널의 스캔 전극으로 구동 신호를 공급하는 스캔 IC(65)가 설치되고, 스캔 IC(65)는 상기 스캔 전극에 리셋, 스캔 및 서스테인 신호를 연속으로 인가할 수 있다.

서스테인구동부(70)는 패널의 좌우측 중 어느 한 측, 바람직하게는 스캔구동 부(60)의 반대측에 위치하여, 패널의 서스테인 전극으로 구동 신호를 공급한다.

구동 제어부(80)는 메모리에 저장된 신호 처리 정보를 이용해 입력되는 영상 신호에 대해 소정의 신호 처리를 수행하여 어드레스 전극들에 공급될 데이터로 변환하며, 스캔 순서 등에 따라 상기 변환된 데이터를 정렬할 수 있다. 또한, 구동 제어부(80)는 어드레스구동부(50), 스캔구동부(60) 및 서스테인구동부(70)에 타이밍 컨트롤(timing control) 신호를 공급하여, 상기 구동 회로들의 구동 신호 공급 시점을 제어할 수 있다.

도 5에 도시된 바와 같이. 구동 제어부(80)와 스캔구동부(60) 사이 및 구동 제어부(80)와 서스테인구동부(70) 사이에 제어 신호 전송을 위한 케이블(81, 82)이 연결되어 있을 수 있다.

도 6은 플라즈마 디스플레이 패널의 표시 영역과 비표시 영역을 개략적으로 도시한 것으로, 도시된 바와 같이 플라즈마 디스플레이 패널은 표시 영상이 디스플레이되는 표시 영역(95)과 표시 영상이 디스플레이되지 않는 비표시 영역(97)으로 나누어질 수 있다.

표시 영역(95)에 위치하는 방전셀들에서는 디스플레이할 영상에 따라 구동 신호가 전극에 공급되어 방전이 발생하고, 그에 따라 표시 영상이 디스플레이된다. 그에 반해, 비표시 영역(97)에 위치하는 더미셀들에서는 일반적으로 방전이 발생하지 아니하며, 방전이 발생하는 경우라도 비표시 영역(97)에 위치하는 더미셀에서 발생하는 방전은 디스플레이할 영상과 관련이 없으며 표시 영상에 영향을 미치지 아니한다.

비표시 영역(97)에 형성된 전극 라인들을 통해 표시 영역(95)에 형성된 전극들로 구동 신호들이 공급될 수 있다. 예를 들어, 스캔구동부(60)가 패널의 우측에 위치하는 경우, 스캔 전극 라인은 표시 영역(95)으로부터 패널 우측의 비표시 영역(97)까지 연장되어 스캔구동부(60)에 연결된다.

또한, 서스테인구동부(70)가 패널의 좌측에 위치하는 경우, 서스테인 전극 라인은 표시 영역(95)으로부터 패널 좌측측의 비표시 영역(97)까지 연장되어 서스테인구동부(70)에 연결된다.

도 7 내지 도 9는 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조를 단면도로 간략히 도시한 것으로, 패널의 표시 영역(95)에 위치하는 방전셀의 상부기판 전극 구조를 도시한 것이다.

도 7을 참조하면, 본 발명의 일실시예에 따른 유지 전극(110, 120)은 기판상에 방전셀의 중심을 기준으로 대칭되게 쌍을 이루며 형성된다. 유지 전극(110, 120) 각각은 방전셀을 가로지르는 적어도 두 개의 전극 라인(111, 112, 121, 122)및 방전셀의 중심에 가장 가까운 전극 라인(112, 121)에 연결되며 상기 방전셀의 중심 방향으로 돌출되는 돌출 전극(114, 124)을 포함할 수 있다. 유지 전극(110, 120) 각각은 2 이상의 돌출 전극들을 포함할 수도 있다.

또한, 상기 유지 전극(110, 120) 각각은 상기 두 개의 전극 라인(111과 112, 121과 122)을 연결하는 연결 전극(113, 123)을 더 포함할 수 있다.

전극 라인들(111, 112, 121, 122)은 방전셀을 가로지르며, 플라즈마 디스플레이 패널의 일 방향으로 연장된다. 본 발명의 일실시예에 따른 전극 라인은 개구 율을 항상시키기 위해 폭을 좁게 형성한다. 또한, 방전 확산 효율을 향상시키기 위해 복수개의 전극 라인(111, 112, 121, 122)을 사용하되, 개구율을 고려하여 전극 라인의 개수를 결정하는 것이 바람직하다.

돌출 전극(114, 124)은 플라즈마 디스플레이 패널 구동시 방전 개시 전압을 낮춘다. 즉, 서로 인접하게 형성된 돌출 전극(114, 124) 사이에는 낮은 방전 개시 전압에도 방전이 개시되므로 플라즈마 디스플레이 패널의 방전 개시 전압을 낮출 수 있다. 여기서, 방전 개시 전압은 유지 전극 쌍(110, 120) 중 적어도 어느 하나의 전극에 펄스를 공급할 때, 방전이 시작되는 전압 레벨을 의미할 수 있다.

연결 전극(113, 123)은 돌출 전극들(114, 124)을 통해 개시된 방전이 방전셀의 중심에서 먼 전극 라인(111, 122)까지의 쉽게 확산 되도록 돕는다.

상기한 바와 같이, 돌출 전극(114, 124)에 의해 방전 개시 전압을 감소시키고, 연결 전극(113, 123) 및 복수의 전극 라인들(111, 112, 121, 122)을 이용해 방전 확산 효율을 증가시킴으로써, 전체적으로 플라즈마 디스플레이 패널의 발광 효율을 향상시킬 수 있다. 그에 따라, 플라즈마 디스플레이 패널의 휘도를 감소시키지 아니하고 ITO 투명 전극을 제거할 수 있다.

도 8을 참조하면, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가할 수록 패널의 개구율은 증가하나 방전 확산 효율이 감소될 수 있으며, 방전을 발생시키는 두 돌출 전극(114, 124) 사이의 간격(d2)가 증가하는 경우 방전 개시 전압이 증가할 수 있다.

다음의 표 1은 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 돌출 전극(114, 124) 사이의 간격(d2)의 변화에 따라 방전 개시 전압을 측정한 결과이다. 방전셀의 크기가 제한되어 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가함에 따라 돌출 전극(114, 124) 사이의 간격(d2)은 감소할 수 있다.

표 1을 참조하면, d1/d2가 감소함에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 감소하여 방전 확산 효율이 향상되고, 그에 따라 d1이 d2의 4.6배일때 방전 개시 전압이 180V 이하로 감소되게 된다.

그러나, d1/d2가 1.8배를 초과하는 경우, 돌출 전극(114, 124) 사이의 간격(d2)의 증가에 따라 방전 개시 전압이 급격히 증가하여 187V 이상으로 증가하게된다.

따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 1.8배 내지 4.6배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.

또한, 패널의 개구율을 확보하여 디스플레이 영상의 휘도 저하를 방지하고 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하기 위해, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 2.1배 내지 2.8배일 수 있다.

돌출 전극(114, 124)의 길이가 50㎛ 내지 100㎛라고 가정하면, 상기 표 1의 측정 결과에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 서로 다른 두 유지 전극 라인(112, 121) 사이 간격(d4)의 0.6배 내지 1.5배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.

한편, 돌출 전극(114, 124) 사이의 간격(d2)이 일정하다고 가정할 때, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 전극 라인(111)과 격벽(100) 사이의 간격(d3)은 반비례하는 관계일 수 있다. 상기한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가하는 경우 방전셀의 방전 발생 영역이 넓어지나 방전 확산 효율은 감소할 수 있다.

방전셀의 일부 영역에서만 방전이 발생하는 경우, 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.

따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 전극 라인(111)과 격벽(100) 사이의 간격(d3)의 1배 내지 1.7배일 때, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.

도 9를 참조하면, 서로 인접한 두 전극 라인(111, 112)의 폭(b1, b2)이 서로 상이할 수 있다.

어드레스 방전에 의해 두 전극 라인(111, 112)에 형성되는 벽전하량이 상이한 경우 서스테인 방전 시 발생하는 광의 량이 두 전극 라인(111, 112)의 위치에 따라 상이해질 수 있으며, 그에 따라 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.

예를 들어, 두 전극 라인(111, 112) 중 방전셀의 외곽에 위치하는 전극 라인(111)은 확산되는 방전에 의해 벽전하가 형성되므로, 방전셀의 중심에 인접한 전극 라인(112)보다 어드레스 방전에 의해 형성되는 벽전하량이 작을 수 있다. 따라서 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)을 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)보다 크게 함으로써, 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하게 할 수 있다.

상기와 같이, 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하게 함으로써, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.

다음의 표 2는 서로 인접한 두 전극 라인(111, 112)의 폭(b1, b2)의 변화에 따라 디스플레이 영상의 얼룩 무늬 발생 여부 및 휘도를 측정한 결과이다.

표 2를 참조하면, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 44㎛ 이상일때 디스플레이 영상에 얼룩 무늬와 같은 화질 저하가 발생하지 아니한다. 그러나, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 80㎛를 초과하는 경우, 디스플레이 영상의 휘도가 460cd/m² 이하로 급격히 감소한다.

따라서 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)의 1.1배 내지 2배일 때, 디스플레이 영상의 화질 저하를 방지함과 동시에 휘도를 개선할 수 있다.

또한, 방전 확산 효율을 크게 감소시키지 아니하고 방전셀의 외곽에 위치하는 전극 라인(111)에 형성되는 벽전하량을 증가시켜 두 전극 라인(111, 112)에 형성되는 벽전하량을 균일하기 위해, 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)이 방전셀의 중심에 인접한 전극 라인(112)의 폭(b2)의 1.15배 내지 1.5배일 수 있다.

상기 표 1을 참조하여 설명한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이 간격(d1)은 180㎛ 내지 230㎛일 수 있고, 상기 표 2를 참조하여 설명한 바와 같이 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)은 44㎛ 내지 80㎛일 수 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이 간격(d1)은 방전셀의 외곽에 위치하는 전극 라인(111)의 폭(b1)의 2.25배 내지 5.2배일 수 있다.

상기한 바와 같은 이유로, 방전셀의 하측에 위치하는 서로 인접한 두 전극 라인(121, 122)의 폭(c1, c2)은 상기한 범위 내에서 서로 상이한 값을 가질 수 있다.

도 10은 플라즈마 디스플레이 패널의 표시 영역 및 비표시 영역의 상부기판에 형성된 전극 구조를 단면도로 간략히 도시한 것으로, 스캔 전극(110)에 구동 신호를 공급하는 스캔구동부(60)가 패널의 우측에 위치하고, 서스테인 전극(120)에 구동 신호를 공급하는 서스테인구동부(70)가 패널의 좌측에 위치하는 경우이다.

도 10을 참조하면, 스캔 전극(110)의 라인은 스캔구동부(60)가 위치하는 패널의 우측으로 연장되어, 패널 우측의 비표시 영역에 위치하는 더미셀(150) 상에 형성될 수 있다. 그에 따라 스캔구동부(60)로부터 스캔 전극(110)으로 구동 신호가 공급될 수 있다. 반면, 패널 우측의 비표시 영역에 위치하는 더미셀(150) 상에 서스테인 전극(120)은 형성되어 있지 않을 수 있다.

또한, 서스테인 전극(120)의 라인은 서스테인구동부(70)가 위치하는 패널의 좌측으로 연장되어, 패널 좌측의 비표시 영역에 위치하는 더미셀(160) 상에 형성될 수 있다. 그에 따라 서스테인구동부(70)로부터 서스테인 전극(120)으로 구동 신호가 공급될 수 있다. 반면, 패널 좌측의 비표시 영역에 위치하는 더미셀(160) 상에 스캔 전극(110)은 형성되어 있지 않을 수 있다.

도 10에 도시된 바와 같은 패널 상부기판의 전극 구조의 경우, 비표시 영역의 더미셀(150, 160) 중 스캔 전극(110) 또는 서스테인 전극(120)이 형성되지 않은 영역을 통해 하부기판에 형성된 구조물, 예를 들어 격벽 등이 외부로 노출될 수 있다. 그에 따라, 외부로부터 패널로 입사되는 외광이 패널의 비표시 영역에서 반사되어 사용자의 눈부심 현상을 발생시키거나, 플라즈마 디스플레이 장치의 외관을 해칠 수 있다.

도 11 내지 도 19는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 단면도로 도시한 것으로, 스캔 전극에 구동신호를 공급하기 위한 스캔구동부(60)가 패널의 우측에 위치하는 경우를 예로 들어 도시한 것이다.

도 11을 참조하면, 패널의 비표시 영역에는 3개의 더미셀들이 일렬로 형성되어 있을 수 있으며, 상기 더미셀들은 각각 R, G, B 셀들을 포함할 수 있다.

스캔 전극(210)의 라인은 스캔구동부(60)가 위치하는 패널의 우측으로 연장되어, 패널의 우측 비표시 영역에 위치하는 더미셀들 상에 형성될 수 있다. 도 11에서는 표시 영역에 형성된 스캔 전극(210)의 형상과 비표시 영역에 형성된 스캔 전극(210)의 형상이 동일하나, 그와 달리 스캔 전극(210)의 형상이 표시 영역과 비표시 영역에서 서로 상이할 수 있다. 예를 들어, 스캔 전극(210)에 포함된 연결 전극의 개수, 돌출 전극의 유무 또는 개수, 전극 라인의 폭 등이 표시 영역과 비표시 영역에서 서로 상이할 수 있다.

또한, 서스테인 전극(220)의 라인은 패널의 우측 비표시 영역에 위치하는 더미셀들 상에 형성되어 있지 않을 수 있다.

본 발명에 따른 플라즈마 디스플레이 패널의 경우, 패널의 비표시 영역에 스캔 전극(210) 또는 서스테인 전극(220)과 쌍을 이루어 상부기판 상에 형성된 격리 전극(230)을 포함할 수 있다.

도 11에 도시된 바와 같이, 격리 전극(230)은 서스테인 전극(220)이 형성되지 않은 패널의 우측 비표시 영역에 형성되어 있을 수 있으며, 표시 영역 상에서 서스테인 전극(220)이 형성된 위치에 대응되도록 형성될 수 있다.

또한, 격리 전극(230)은 서스테인 전극(220) 또는 스캔구동부(60)와 단선되어 있어 전기적으로 연결되어 있지 않으며, 그에 따라 외부로부터 전압이 공급되지 않을 수 있다. 바람직하게는, 격리 전극(230)과 서스테인 전극(220)은 표시 영역과 비표시 영역의 경계 부분(240)에서 서로 단선되어 있을 수 있다.

도 11에 도시된 바와 같이, 패널의 비표시 영역에 격리 전극을 형성시킴으로써, 별도 공정의 추가 및 패널 구동에 미치는 영향이 없이, 패널의 비표시 영역에 있어 하부기판 구조물들이 외부로 노출되어 외부광의 반사가 발생하는 것을 방지할 수 있다.

비표시 영역에서의 패널 개구율은 표시 영역에서의 패널 개구율보다 낮을 수 있다. 일반적으로, 패널의 개구율이 낮아지는 경우 디스플레이 영상의 휘도가 저하되나, 패널의 비표시 영역은 표시 영상이 디스플레이되지 않는 영역이므로 패널 개구율을 감소시킴으로써 하부기판 구조물들의 외부 노출을 더욱 감소시킬 수 있다.

한편, 패널의 비표시 영역에 형성된 격리 전극(230)의 형상은 더미셀 상에 쌍을 이루어 형성된 스캔 전극(210) 또는 표시 영역에 형성된 스캔 전극(210) 및 서스테인 전극(220)의 형상과 서로 상이할 수 있다.

도 12를 참조하면, 패널의 비표시 영역에 형성된 격리 전극(230)은 셀의 중심 방향으로 돌출된 돌출 전극을 포함하지 않을 수 있다. 이는, 돌출 전극이 그 형상에 있어 제조 공정이 용이하지 않으며, 그에 반해 격리 전극(230)에는 전압이 공급되지 않아 비표시 영역의 더미셀에서는 방전 개시 전압을 감소시킬 필요성이 적기 때문이다.

또한, 패널의 비표시 영역에 형성된 격리 전극(230)은 스캔 전극(210) 또는 서스테인 전극(220)에 포함된 연결 전극보다 많은 수의 연결 전극들(231, 232)을 포함할 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 스캔 전극(210) 및 서스테인 전극(220)은 하나의 셀 내에서 하나의 연결 전극을 포함하며, 격리 전극(230)은 하나의 셀 내에서 2 이상의 연결 전극들(231, 232)을 포함할 수 있다.

상기와 같이, 격리 전극(230)에 포함된 연결 전극들(231, 232)의 개수를 증가시킴으로써, 비표시 영역에서의 패널 개구율을 감소시킬 수 있다.

패널의 비표시 영역에 형성된 격리 전극(230)을 구성하는 전극 라인의 폭이 스캔 전극(210) 또는 서스테인 전극(220)을 구성하는 전극 라인의 폭과 상이할 수 있다.

예를 들어, 도 13에 도시된 바와 같이 격리 전극(230)의 전극 라인의 폭이 스캔 전극(210) 및 서스테인 전극(220)의 전극 라인의 폭보다 크도록 하여, 비표시 영역에서의 패널 개구율을 감소시킬 수 있다.

또한, 도 14에 도시된 바와 같이, 패널의 비표시 영역에 형성된 격리 전극(230)은 스캔 전극(210) 또는 서스테인 전극(220)과 달리 하나의 전극 라인으로 구성될 수 있다. 이 경우, 격리 전극(230)의 폭은 스캔 전극(210) 또는 서스테인 전극(220)을 구성하는 전극 라인의 폭보다 클 수 있다.

도 15를 참조하면, 패널의 표시 영역에 형성된 스캔 전극(210) 및 서스테인 전극(220)은 금속 버스 전극(211, 221)과 ITO 등으로 이루어진 투명전극(212, 222)이 적층된 구조를 가질 수 있으며, 패널의 비표시 영역에 형성된 격리 전극(230)은 ITO 등으로 이루어진 투명 전극을 포함하지 아니하고 버스 전극만을 포함할 수 있다. 이 경우, 패널의 비표시 영역에 형성된 격리 전극(230)의 버스 전극 폭이 표시 영역에 형성된 스캔 전극(210) 및 서스테인 전극(220)의 버스 전극(211, 221) 폭보다 넓은 것이 바람직하다.

또한, 패널의 비표시 영역에 형성된 스캔 전극(210)도 ITO 등으로 이루어진 투명 전극을 포함하지 아니하고 버스 전극만을 포함할 수 있다.

도 16을 참조하면, 패널의 비표시 영역에 형성된 스캔 전극(230)과 격리 전극(230) 사이 간격(g2)이 표시 영역에 형성된 스캔 전극(210) 및 서스테인 전극(220) 사이 간격(g1)보다 좁을 수 있으며, 그를 위해 패널의 비표시 영역에 형성된 스캔 전극(230)의 폭이 표시 영역에 형성된 스캔 전극(210)의 폭보다 넓을 수 있다.

또한, 도 17에 도시된 바와 같이 패널의 비표시 영역에 형성된 스캔 전극과 격리 전극이 연결되어 하나의 비표시 영역 전극(240)을 형성할 수도 있다.

도 18을 참조하면, 패널의 비표시 영역에 형성된 스캔 전극과 그에 상하로 인접한 2 이상의 격리 전극들이 연결되어 하나의 비표시 영역 전극(250)을 형성할 수도 있다.

도 16 내지 도 18에 있어서, 패널의 표시 영역에 형성된 스캔 전극과 비표시 영역에 형성된 전극이 연결되는 부분은 전극의 폭이 점진적으로 증가되는 형상을 가질 수도 있다.

도 19를 참조하면, 표시 영역과 비표시 영역 사이에 형성된 세로 격벽의 폭(w2)이 표시 영역에 형성된 세로 격벽의 폭(w1)보다 클 수 있다. 상기와 같이, 표시 영역과 비표시 영역 사이에 형성된 세로 격벽의 폭(w2)을 증가시킴으로써 표시 영역에서 발생하는 방전이 비표시 영역의 더미셀에 영향을 미치는 것을 방지할 수 있으며, 그에 따라 더미셀에서의 오방전 발생을 감소시킬 수 있다.

다만, 표시 영역에 형성된 세로 격벽의 폭(w1)이 감소할 수록 표시 영역의 어느 한 방전셀에서 발생한 방전이 그에 인접한 방전셀에 영향을 미칠 수 있으므로, 표시 영역의 방전셀에서의 오방전 및 더미셀에서 오방전을 동시에 방지하기 위해서는, 표시 영역과 비표시 영역 사이에 형성된 세로 격벽의 폭(w2)이 표시 영역에 형성된 세로 격벽의 폭(w1)의 1.3배 내지 1.65배인 것이 바람직하다.

도 20을 참조하면, 상기한 바와 같이 표시 영역과 비표시 영역 사이에 형성된 세로 격벽(260)의 폭(w2)이 표시 영역에 형성된 세로 격벽(250)의 폭(w1)보다 클 수 있으며, 표시 영역에 형성된 서스테인 전극(220)이 연장되어 상기 표시 영역과 비표시 영역 사이 세로 격벽(260) 상에 형성되어 있을 수 있다.

도 20에 도시된 바와 같이, 표시 영역에 형성된 서스테인 전극(220)이 표시 영역과 비표시 영역 사이의 세로 격벽(260) 상에까지 연장됨으로써, 표시 영역의 끝단부에서 스캔 전극(210)과 서스테인 전극(220) 사이의 방전이 불안정해지는 것을 방지할 수 있다.

즉, 표시 영역의 끝단부에서의 오방전 발생을 방지하여 방전을 안정화시키기 위해, 서스테인 전극(220)과 격리 전극(230) 사이의 간격(w3)은 표시 영역과 비표시 영역 사이 세로 격벽(260)의 폭(w2)보다 작은 것이 바람직하다.

다만, 서스테인 전극(220)과 격리 전극(230) 사이의 간격(w3)이 좁아짐에 따라, 표시 영역에서 발생하는 방전이 비표시 영역의 더미셀에 영향을 미쳐 더미셀에서 오방전이 발생할 수 있다.

따라서 더미셀에서의 오방전 발생을 방지하기 위해, 서스테인 전극(220)과 격리 전극(230) 사이의 간격(w3)은 표시 영역과 비표시 영역 사이 세로 격벽(260)의 폭(w2)의 0.5배 이상인 것이 바람직하다.

도 20에 도시된 바와 달리, 공정상의 오차 등에 의해 격리 전극(230)이 표시 영역과 비표시 영역 사이 세로 격벽(260) 상까지 연장될 수도 있다.

도 21은 플라즈마 디스플레이 패널의 비표시 영역에 형성된 블랙 매트릭스 형상에 대한 제1 실시예를 단면도로 도시한 것이다.

도 21을 참조하면, 패널의 비표시 영역(97)에 블랙 매트릭스(300)가 형성될 수 있다. 패널의 비표시 영역(97)에 위치하는 상부기판 상에 블랙 매트릭스(300)를 형성함으로써, 하부기판에 형성된 구조물들이 외부로 노출되는 것을 방지할 수 있다.

다만, 도 21에 도시된 바와 같이, 스캔구동부(60)가 위치하는 패널 우측의 비표시 영역에는 블랙 매트릭스가 형성되지 않는 것이 바람직하다. 이는 패널 우측의 비표시 영역에는 스캔 전극 라인이 연장되어 형성되어, 스캔 전극 라인과 블랙 매트릭스를 형성하는 것에 공정상 어려움이 있을 수 있기 때문이다.

좀 더 구체적으로, 패널 제조 공정에 소모되는 시간을 감소시키고 제조 공정을 보다 용이하게 하기 위해, 패널의 상부기판에 버스 전극 및 블랙 매트릭스를 동시에 노광하여 소성할 수 있다. 상기와 같이 전극과 블랙 매트릭스를 동시 노광하여 소성시키는 경우, 패널 우측의 비표시 영역에서 전극이 단락(short)되는 문제가 있을 수 있다.

따라서, 도 21에 도시된 바와 같이, 스캔 전극 라인이 연장되어 형성되는 패널의 우측 비표시 영역에는 블랙 매트릭스를 형성하지 않는 것이 바람직하다.

도 22는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 또 다른 실시예를 단면도로 도시한 것이다.

도 22를 참조하면, 서스테인 전극(420)의 라인은 서스테인구동부(70)가 위치하는 패널의 좌측 비표시 영역까지 연장되어 형성될 수 있다. 또한, 스캔 전극(410)의 라인은 패널의 좌측 비표시 영역에 위치하는 더미셀들 상에 형성되어 있지 않을 수 있다.

패널의 좌측 비표시 영역 전체 또는 그 중 일부에 서스테인 전극(420)과 쌍을 이루어 상부기판 상에 형성된 격리 전극(430)이 형성될 수 있다.

격리 전극(430)은 스캔 전극(410) 또는 서스테인구동부(70)와 단선되어 있어 전기적으로 연결되어 있지 않으며, 그에 따라 외부로부터 전압이 공급되지 않을 수 있다. 바람직하게는, 격리 전극(430)과 스캔 전극(410)은 표시 영역과 비표시 영역의 경계 부분(440)에서 서로 단선되어 있을 수 있다.

도 23 및 도 24는 플라즈마 디스플레이 패널의 비표시 영역에 형성된 블랙 매트릭스 형상에 대한 제2, 3 실시예를 단면도로 도시한 것이다.

도 23에 도시된 바와 같이, 패널의 상하측 비표시 영역에 블랙 매트릭스(500, 510)가 형성되어 있고, 서스테인 전극 라인 및 스캔 전극 라인이 연장되어 형성되는 패널의 좌우측 비표시 영역에는 블랙 매트릭스가 형성되지 않을 수 있다.

또한, 도 24에 도시된 바와 같이, 패널의 좌측 비표시 영역 중 일부 영역(700)에 블랙 매트릭스가 형성되지 않을 수 있으며, 상기 좌측 일부 비표시 영역(700)에 도 22에 도시된 바와 같은 격리 전극(430)이 형성되어 있을 수 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.

도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 5는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 장치의 구성에 대한 일실시예를 나타내는 도면이다.

도 6은 플라즈마 디스플레이 패널의 표시 영역과 비표시 영역을 개략적으로 도시한 도면이다.

도 7 내지 도 9는 플라즈마 디스플레이 패널의 표시 영역의 상부기판에 형성된 전극 구조를 간략하게 나타내는 단면도이다.

도 10은 플라즈마 디스플레이 패널의 표시 영역 및 비표시 영역의 상부기판에 형성된 전극 구조를 간략하게 나타내는 단면도이다.

도 11 내지 도 20은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 간략하게 나타내는 단면도이다.

도 21은 플라즈마 디스플레이 패널의 비표시 영역에 형성된 블랙 매트릭스 형상에 대한 제1 실시예를 나타내는 단면도이다.

도 22는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 또 다른 실시예를 간략하게 나타내는 단면도이다.

도 23 및 도 24는 플라즈마 디스플레이 패널의 비표시 영역에 형성된 블랙 매트릭스 형상에 대한 제2, 3 실시예를 나타내는 단면도이다.

Claims (20)

1. 상부기판; 상기 상부기판에 쌍을 이루어 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극을 포함하는 플라즈마 디스플레이 장치에 있어서,

   상기 상부기판 및 하부기판이 결합되어 구성되며, 영상이 디스플레이되는 표시 영역과 상기 표시 영역 외부의 비표시 영역을 포함하는 플라즈마 디스플레이 패널; 및

   상기 패널의 일측에 위치하여 상기 제1 전극에 구동신호를 공급하는 제1 구동부를 포함하고,

   상기 패널의 일측에 위치하는 비표시 영역에는 상기 제1 전극과 제4 전극이 쌍을 이루어 상기 상부기판에 형성되어 있으며, 상기 제2 전극과 상기 제4 전극은 단선되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
2. 제1항에 있어서,

   상기 제1 전극은 스캔 전극인 것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제1항에 있어서,

   상기 제1, 2, 4 전극은 각각 상기 제3 전극과 교차하는 방향으로 형성된 제 1, 2 전극 라인; 및 상기 제1, 2 전극 라인을 연결하는 1 이상의 연결 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제3항에 있어서,

   하나의 방전셀 내에서, 상기 제4 전극에 포함된 상기 연결 전극의 개수가 상기 제1, 2 전극 중 어느 하나에 포함된 상기 연결 전극의 개수보다 많은 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 제3항에 있어서,

   상기 제1, 2 전극은 각각 상기 제1, 2 전극 라인 중 어느 하나로부터 방전셀의 중심 방향으로 돌출된 돌출 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
6. 제5항에 있어서,

   상기 제4 전극은 상기 돌출 전극을 포함하지 않는 것을 특징으로 하는 플라즈마 디스플레이 장치.
7. 제3항에 있어서,

   상기 제4 전극에 포함된 상기 제1, 2 전극 라인 중 적어도 어느 하나의 폭은 상기 제1, 2 전극에 포함된 상기 제1, 2 전극 라인의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 장치.
8. 제1항에 있어서,

   상기 제4 전극에는 전압이 공급되지 않는 것을 특징으로 하는 플라즈마 디스플레이 장치.
9. 제1항에 있어서,

   상기 패널의 일측에 위치하는 비표시 영역을 제외한 나머지 비표시 영역에는 블랙 매트릭스가 형성되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
10. 제1항에 있어서,

    상기 제1, 2 전극은 각각 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극 라인을 포함하고,

    상기 제4 전극은 상기 제1, 2 전극 라인보다 폭이 넓은 하나의 전극 라인을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
11. 제1항에 있어서,

    상기 제1, 2 전극은 각각 ITO 투명 전극 및 버스 전극을 포함하며,

    상기 제4 전극은 상기 제1, 2 전극의 버스 전극보다 폭이 넓은 버스 전극만을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
12. 제1항에 있어서,

    상기 패널의 비표시 영역에서의 상기1, 4 전극 사이 간격은 상기 패널의 표시 영역에서의 상기 제1, 2 전극 사이 간격보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 장치.
13. 제1항에 있어서,

    상기 패널의 비표시 영역에 형성된 상기 제1 전극은 1 이상의 상기 격리 전극과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
14. 제1항에 있어서,

    상기 패널의 타측에 위치하여 상기 제2 전극에 구동신호를 공급하는 제2 구동부를 포함하고,

    상기 패널의 타측에 위치하는 비표시 영역 중 적어도 일부에는 상기 제2 전극과 제5 전극이 쌍을 이루어 상기 상부기판에 형성되어 있으며, 상기 제1 전극과 상기 제5 전극은 단선되어 있는 것을 특징으로 하는 플라즈마 디스플레이 장치.
15. 상부기판; 상기 상부기판에 쌍을 이루어 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극을 포함하는 플라즈마 디스플레이 장치에 있어서,

    상기 상부기판 및 하부기판이 결합되어 구성되며, 영상이 디스플레이되는 표시 영역과 상기 표시 영역 외부의 비표시 영역을 포함하는 플라즈마 디스플레이 패널; 및

    상기 패널의 일측에 위치하여 상기 제1 전극에 구동신호를 공급하는 제1 구동부를 포함하고,

    상기 패널의 일측에 위치하는 비표시 영역에는 상기 제1 전극과 제4 전극이 쌍을 이루어 상기 상부기판에 형성되어 있으며, 상기 제2 전극과 상기 제4 전극은 단선되어 있고,

    상기 표시 영역과 비표시 영역 사이에 위치하는 세로 격벽의 폭은 상기 표시 영역에 위치하는 세로 격벽의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 장치.
16. 제15항에 있어서,

    상기 표시 영역과 비표시 영역 사이에 위치하는 세로 격벽의 폭은 상기 표시 영역에 위치하는 세로 격벽의 폭의 1.3배 내지 1.65배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
17. 제15항에 있어서,

    상기 제2 전극과 제4 전극 사이의 간격은 상기 표시 영역과 비표시 영역 사이에 위치하는 세로 격벽의 폭보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.
18. 상부기판; 상기 상부기판에 쌍을 이루어 형성되는 제1 전극 및 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 및 상기 하부기판에 형성되는 제3 전극을 포함하는 플라즈마 디스플레이 장치에 있어서,

    상기 상부기판 및 하부기판이 결합되어 구성되며, 영상이 디스플레이되는 표시 영역과 상기 표시 영역 외부의 비표시 영역을 포함하는 플라즈마 디스플레이 패널; 및

    상기 패널의 일측에 위치하여 상기 제1 전극에 구동신호를 공급하는 제1 구동부를 포함하고,

    상기 패널의 일측에 위치하는 비표시 영역에는 상기 제1 전극과 제4 전극이 쌍을 이루어 상기 상부기판에 형성되어 있으며, 상기 제2 전극과 상기 제4 전극은 단선되어 있고,

    상기 제2 전극은 상기 표시 영역과 비표시 영역 사이에 위치하는 세로 격벽 상의 적어도 일부 영역까지 연장되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
19. 제18항에 있어서,

    상기 제2 전극과 제4 전극 사이의 간격은 상기 표시 영역과 비표시 영역 사이에 위치하는 세로 격벽의 폭보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.
20. 제19항에 있어서,

    상기 제2, 4 전극 사이의 간격은 상기 표시 영역과 비표시 영역 사이에 위치하는 세로 격벽의 폭의 0.5배 이상인 것을 특징으로 하는 플라즈마 디스플레이 장치.

Images