KR20090048071A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다. 그 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널에 형성된 스캔 전극에 공급되는 리셋 신호들의 최대 전압은 가변적이며, 리셋 신호들 중 최대 전압이 가장 높은 리셋 신호를 최대 리셋 신호라 할때, 파워 온 시퀀스 구간의 어느 한 프레임동안 공급되는 최대 리셋 신호의 개수는 정상 동작 구간의 어느 한 프레임동안 공급되는 최대 리셋 신호 개수보다 많은 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 장치에 전원이 공급된 후 일정 시간동안 파워 온 시퀀스(power on sequence)를 수행함에 있어서, 높은 최대 전압을 가지는 리셋 신호의 공급 개수를 증가시킴으로써 플라즈마 디스플레이 장치의 점등 지연 현상을 개선할 수 있다. 특히, 제조 단가 감소를 위해 ITO(Indium Tin Oxide)를 제거한 플라즈마 디스플레이 패널에 있어서, 스캔 전극과 서스테인 전극 사이의 간격이 불균일함에 따른 방전 개시 전압의 증가를 보상하여 파워 온 시퀀스를 안정적으로 수행할 수 있다.

Description

플라즈마 디스플레이 장치{Plasma display device thereof}

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 패널을 구동시키는 방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.

최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.

본 발명은 플라즈마 디스플레이 장치에 구비되는 패널에 있어, ITO로 이루어진 투명 전극을 제거하여 패널의 제조 원가를 감소시키는 동시에 플라즈마 디스플레이 패널을 안정적으로 구동시킬 수 있는 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.

상기한 기술적 과제를 해결하기 위한 본 발명에 의한 플라즈마 디스플레이 장치는, 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들과 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하고, 상기 스캔 전극에 공급되는 리셋 신호들의 최대 전압은 가변적이며, 상기 리셋 신호들 중 최대 전압이 가장 높은 리셋 신호를 최대 리셋 신호라 할때, 파워 온 시퀀스 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호의 개수는 상기 정상 동작 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호 개수보다 많은 것을 특징으로 한다.

상기한 바와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치에 의하면, 장치에 전원이 공급된 후 일정 시간동안 파워 온 시퀀스(power on sequence)를 수행함에 있어서, 높은 최대 전압을 가지는 리셋 신호의 공급 개수를 증가시킴으로써 플라즈마 디스플레이 장치의 점등 지연 현상을 개선할 수 있다. 특히, 제조 단가 감소를 위해 ITO(Indium Tin Oxide)를 제거한 플라즈마 디스플레이 패널에 있어서, 스캔 전극과 서스테인 전극 사이의 간격이 불균일함에 따른 방전 개시 전압의 증가를 보상하여 파워 온 시퀀스를 안정적으로 수행할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 사시도로 도시한 것이다.

도 1을 참조하면, 플라즈마 디스플레이 패널은 소정의 간격을 두고 합착되는 상부패널(10)과 하부패널(20)을 포함한다.

상부패널(10)은 상부기판(11)상에 쌍을 이루며 형성되는 유지전극쌍(12, 13)을 포함한다. 유지전극쌍(12, 13)은 그 기능에 따라 스캔전극(12)과 서스테인전극(13)으로 구분된다. 유지전극쌍(12, 13)은 방전 전류를 제한하며 전극 쌍간을 절연시켜주는 상부유전체층(14)에 의해 덮혀지고, 상부유전체층(204) 상면에는 보호막층(15)이 형성되어, 가스 방전 시에 발생되는 하전입자들의 스퍼터링으로부터 상부유전체층(14)을 보호하고, 2차 전자의 방출효율을 높이게 된다.

상부기판(11), 하부기판(21) 및 격벽(22) 사이에 마련된 방전 공간에는 방전 가스가 주입된다. 상기 방전 가스에는 크세논(Xe)이 10% 이상 포함되는 것이 바람직하다. 상기 크세논(Xe)이 상기와 같은 혼합비를 가지고 방전 가스에 포함되는 경우, 플라즈마 디스플레이 패널의 방전/발광효율 및 휘도가 향상시킬 수 있다.

하부패널(20)은 하부기판(21)상에 복수 개의 방전공간 즉, 방전셀을 구획하 는 격벽(22)이 형성된다. 또한, 어드레스전극(23)이 유지전극쌍(22, 23)에 교차하는 방향으로 배치되고, 하부유전체층(25)과 격벽(22)의 표면에는 가스방전시 발생된 자외선에 의해 발광되어 가시광이 발생되는 형광체(24)가 도포된다.

이때, 격벽(22)은 어드레스전극(23)과 나란한 방향으로 형성된 세로격벽(22a)과, 어드레스전극(23)과 교차하는 방향으로 형성된 가로격벽(22b)으로 구성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널에서, 유지전극쌍(12, 13)은 불투명한 금속 전극만으로 이루어진다. 즉, 종래의 투명전극 재질인 ITO는 사용하지 않고, 종래의 버스전극의 재질인 은(Ag), 구리(Cu) 또는 크롬(Cr)등을 사용하여 유지전극쌍(12, 13)을 형성한다. 즉, 본 발명에 따른 플라즈마 디스플레이 패널의 유진전극쌍(12, 13) 각각은 종래의 ITO전극을 포함하지 아니하고, 버스전극 하나의 단일층(one layer)으로 이루어진다.

예컨대, 본 발명의 실시에에 따른 유지전극쌍(12, 13) 각각은 은으로 형성되는 것이 바람직하며, 은(Ag)은 감광성 성질을 갖는 것이 바람직하다. 또한, 본 발명의 실시예에 따른 유지전극쌍(12, 13) 각각은 상부기판(11)에 형성되는 상부유전체층(14) 또는 하부유전체층(14)보다 색이 더 어둡고, 빛의 투과도가 더 낮은 성질을 가질 수 있다.

상기 방전셀은 R(Red), G(Green), B(Blue) 각각의 형광체층(24)은 폭(pitch)이 서로 동일한 대칭 구조이거나, 폭(pitch)이 서로 상이한 비대칭 구조일 수 있 다. 방전셀이 비대칭 구조를 가지는 경우, R(Red) 셀의 폭 < G(Green) 셀의 폭 < B(Blue) 셀의 폭의 크기 순을 가지도록 할 수 있다.

도 1에 도시된 바와 같이, 하나의 방전셀 내에 유지 전극(12, 13)이 각각 복수 개의 전극 라인으로 형성될 수 있다. 즉, 제1 유지 전극(12)이 두 개의 전극 라인(12a, 12b)으로 형성되고, 제2 유지 전극(13)이 방전셀의 중심을 기준으로 제1 유지 전극(12)과 대칭하여 배열되며 두 개의 전극 라인(13a, 13b)으로 형성될 수 있다.

상기 제1, 2 유지 전극(12, 13)은 각각 스캔 전극과 서스테인 전극인 것이 바람직하다. 이는 불투명한 유지 전극 쌍(12, 13)을 사용함에 따른 개구율과 방전 확산 효율을 고려한 것이다. 즉, 개구율을 고려하여 좁은 폭을 갖는 전극 라인을 사용하는 한편, 방전 확산 효율을 고려하여 복수 개의 전극 라인을 사용한다. 이때, 전극 라인의 개수는 개구율과 방전 확산 효율을 동시에 고려하도록 하여 결정할 수 있다.

도 1에 도시된 구조는 본 발명에 따른 플라즈마 패널의 구조에 대한 일실시예에 불과하므로, 본 발명은 도 1에 도시된 플라즈마 디스플레이 패널 구조에 한정되지 아니한다. 예컨대, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(11)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상부 기판(11) 상에 형성될 수 있으며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.

또한, 도 1에 도시된 패널의 격벽 구조는 세로격벽(22a)과 가로격벽(22b)에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type)을 나타내고 있으나, 세로격벽만을 포함하는 스트라이프 타입(Stripe Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분 할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호에 대한 일실시예를 타이밍도로 도시한 것이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에 서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 일실시예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 일실시예로서, 상기 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

플라즈마 디스플레이 패널의 구동 구간은 파워 온 시퀀스 구간과 정상 동작 구간으로 구분될 수 있으며, 파워 온 시퀀스 구간과 정상 동작 구간에서 공급되는 구동 신호들의 파형은 동일하거나 필요에 따라 상이할 수 있다.

즉, 플라즈마 디스플레이 장치에 전원이 공급되면(Power ON), 미리 정해진 일정 시간 동안 또는 패널에 공급될 구동 전압이 정상 수준에 이를 때까지 패널에 영상을 디스플레이하지 아니하고 장치의 정상 동작을 준비하는 파워 온 시퀀스(power on sequence)가 수행된다. 그 후 정상 동작 구간에서 패널에 공급되는 구동 신호들에 의해 영상이 디스플레이된다.

또한, 플라즈마 디스플레이 장치로의 전원 공급이 차단되기 이전에도, 구동 회로 또는 패널 등으로의 전원 공급을 원할히 종료하기 위해 상기 파워 온 시퀀스 와 유사한 파워 오프 시퀀스(power on sequence)가 존재한다.

예를 들어, 플라즈마 디스플레이 장치에 전원이 공급되기 시작한 후 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 로우 레벨(low level)인 "0"의 값을 가져 데이터 신호가 패널로 인가되지 아니하여, 패널에 영상이 디스플레이 되지 아니한다. 상기 일정 시간이 경과한 후, 화면 표시 신호(Dispaly Enable Signal)가 하이 레벨(high level)인 "1"의 값을 가지게 되면 데이터 신호가 패널로 인가되어, 패널에 영상이 디스플레이된다. 또한, 플라즈마 디스플레이 장치에 전원 공급이 종료되기 전 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 다시 로우 레벨(low level)인 "0"의 값을 가져, 패널에 영상이 디스플레이 되지 아니한다.

도 5는 정상 동작 구간에서 플라즈마 디스플레이 패널에 공급되는 구동 신호 파형에 대한 일실시예를 타이밍도로 도시한 것이다.

도 5를 참조하면, 하나의 프레임을 구성하는 복수의 서브필드들 중 첫번째 서브필드에서는 Vst까지 상승하는 최대 리셋 신호가 공급되며, 두번째 서브필드 이후부터는 상기 Vst보다 낮은 전압(Vst1, Vst2)까지 상승하는 리셋 신호들이 공급될 수 있다.

상기 하나의 프레임을 구성하는 복수의 서브필드들은 가중치, 즉 각 서브필드에서 공급되는 서스테인 신호의 개수가 적은 서브필드에서부터 큰 서브필드의 순서로 배치될 수 있으며, 그에 따라 상기 첫번째 서브필드는 상기 복수의 서브필드들 중 서스테인 신호의 개수가 가장 적은 서브필드일 수 있다.

하나의 프레임을 구성하는 복수의 서브필드들 중 첫번째 서브필드에서는 전체 방전셀에 대해 초기화 방전을 발생시키기 위해 높은 전압인 Vst까지 상승하는 최대 리셋 신호를 공급하고, 나머지 서브필드에서는 상기 Vst보다 낮은 전압(Vst1, Vst2)까지 상승하는 리셋 신호들을 공급하여 이전 서브필드에서 서스테인 방전이 발생한 방전셀들에 대해서만 초기화 방전을 발생시킬 수 있다.

상기와 같이, 두번째 이후의 서브필드들(2SF, 3SF,...)에서 낮은 최고 전압(Vst2, Vst3)을 가지는 리셋 신호들을 공급함으로써, 패널 구동에 소모되는 전력을 감소시키고, 패널 구동 마진을 충분히 확보할 수 있다.

다만, 어드레스 방전을 안정적으로 수행하기에 충분한 벽전하를 스캔 전극(Y)에 형성하기 위해, 두번째 이후의 서브필드들에서 공급되는 리셋 신호들의 최고 전압(Vst1, Vst2)은 서스테인 전압(Vs)보다 클 수 있다.

본 발명에 따른 플라즈마 디스플레이 장치의 경우, 도 5에 도시된 바와 달리 정상 동작 구간에 속하는 프레임에서 2 이상의 최대 리셋 신호들이 공급될 수도 있으며, 그러한 경우 패널 구동에 소모되는 전력 및 패널 구동 마진을 고려하여 상기 최대 리셋 신호들의 개수는 3개 이하인 것이 바람직하다.

상기한 바와 같이 두번째 이후의 서브필드들에서 Vst보다 낮은 Ve까지 상승하는 리셋 신호들을 공급하기 위해, 두번째 이후의 서브필드들에서의 리셋 신호의 셋업 구간 길이를 감소시키거나, Vst1 또는 Vst2를 공급하는 별도의 전압원을 구동 회로에 포함시킬 수 있다.

또한, 하나의 프레임을 구성하는 복수의 서브필드들 중 앞서 구동되는 서브 필드들에서 스캔 전극 등에 형성된 벽전하 상태가 불안정할 수 있으므로, 상기 복수의 서스필드들 중 첫번째 내지 세번째 서브필드들에서 상기 최대 리셋 신호가 공급될 수 있으나, 그 이외에 서브필드에서 상기 최대 리셋 신호가 공급될 수도 있다.

파워 온 시퀀스 구간에서, 도 5를 참조하여 설명한 바와 같은 적은 수, 예를 들어 1 내지 3개의 최대 리셋 신호를 포함하는 정상 동작 구간의 구동 신호를 동일하게 공급하는 경우, 공정상 발생하는 방전셀들의 구조 차이 등으로 인해 초기 점등이 불균일해지는 문제가 생길 수 있다.

특히, 도 1에 도시된 바와 같이 스캔 전극 및 서스테인 전극이 ITO 투명전극을 포함하지 아니하고 금속 버스 전극만으로 구성되는 경우 상기 스캔 전극과 서스테인 전극간 간격을 균일하게 형성시키는 것에 어려움이 있으며, 그에 따라 파워 온 시퀀스 구간에서 방전셀별로 방전 개시 전압이 상이할 수 있다.

상기와 같은 방전 개시 전압의 불균일로 인해, 파워 온 시퀀스 구간에서 적은 수의 최대 리셋 신호를 포함하는 구동 신호를 공급 시 일부 방전셀에서 점등이 늦어지는 점등 지연 현상이 발생할 수 있다.

도 6은 파워 온 시퀀스(power on sequence) 구간에서 플라즈마 디스플레이 패널에 공급되는 구동 신호 파형에 대한 일실시예를 타이밍도로 도시한 것이다.

파워 온 시퀀스 구간에서는 상기 정상 동작 구간에서 공급되는 최대 리셋 신호보다 많은 개수의 최대 리셋 신호가 공급되는 것이 바람직하다.

상기와 같이 파워 온 시퀀스 구간에서 높은 전압까지 상승하는 최대 리세 신 호의 공급 개수를 증가시킴으로써 전체 방전셀의 초기화를 안정되게 수행할 수 있으며, 그에 따라 플라즈마 디스플레이 장치의 파워 온시 점등 지연 현상을 개선할 수 있다.

도 6을 참조하면, 파워 온 시퀀스 구간 중 어느 한 프레임(n 프레임)에서 공급되는 최대 리셋 신호의 개수는 정상 동작 구간에서보다 많은 것이 바람직하다.

예를 들어, 상기 n 프레임을 구성하는 복수의 서브필드들 중 첫번째 내지 다섯번째 서브필드들에서 Vst1까지 상승하는 최대 리셋 신호들이 공급되고, 여섯번째 이후의 서브필드들에서는 Vst1보다 작은 전압까지 상승하는 리셋 신호들이 공급될 수 있다.

도 6에 도시된 구동 신호 파형은 본 발명의 일실시예에 불과하므로, 본 발명에 따른 파워 온 시퀀스 구간동안 플라즈마 디스플레이 패널에 공급되는 구동 신호 파형은 이에 한정되지 아니한다.

즉, 파워 온 시퀀스 구간에 속하는 프레임에서는 정상 동작 구간에 속하는 프레임에서 공급되는 최대 리셋 신호의 개수보다 많은 수의 최대 리셋 신호들이 공급되면 족하다.

다만, 파워 온 시퀀스 구간에 속하는 프레임에서 공급되는 최대 리셋 신호들의 개수는, 모든 방전셀들의 초기화를 안정적으로 수행하여 플라즈마 디스플레이 장치의 점등 지연 현상을 개선하기 위해 4개 이상인 것이 바람직하며, 패널 구동에 소모되는 전력이 크게 증가하는 것을 방지하고 파워 온 시퀀스 구간이 길어지는 것을 방지하기 위해 10개 이하인 것이 바람직하다

또한, 스캔 전극 및 서스테인 전극이 ITO 투명전극을 포함하지 아니하고 금속 버스 전극만으로 구성되는 경우, 파워 온 시퀀스 구간에 속하는 프레임에서 공급되는 최대 리셋 신호들의 개수는 5 이상인 것이 바람직하며, 휘점 오방전의 발생을 방지하기 위해 7개 이하인 것이 바람직하다.

그리고, 도 6에서는 첫번째 내지 다섯번째 서브필드들에서 최대 리셋 신호가 공급되었으나, 그 이외에 서브필드들에서 상기 최대 리셋 신호가 공급될 수도 있다. 다만, 상기한 바와 같은 파워 온 시퀀스 구간에서의 방전셀 초기화를 안정적으로 수행하기 위해, 상기 최대 리셋 신호들을 인접한 서브필드들에서 연속적으로 공급될 수 있다.

또한, 상기 최대 리셋 신호의 공급 시점 이전에 도 4에 도시된 바와 같은 부극성 전압까지 점진적으로 하강하는 프리 리셋 신호가 공급될 수 있으며, 그러한 경우 파워 온 시퀀스 구간에서의 안정적인 방전셀 초기화가 보다 효과적으로 수행될 수 있다.

도 7 내지 도 9은 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 실시예들을 단면도로 도시한 것으로, 도 1에 도시된 플라즈마 디스플레이 패널 중 하나의 방전셀에 형성되는 유지 전극 쌍(12, 13)의 구조만을 간략하게 도시한 것이다.

도 7을 참조하면, 본 발명의 일실시예에 따른 유지 전극(110, 120)은 기판상에 방전셀의 중심을 기준으로 대칭되게 쌍을 이루며 형성된다. 유지 전극(110, 120) 각각은 방전셀을 가로지르는 적어도 두 개의 전극 라인(111, 112, 121, 122) 및 방전셀의 중심에 가장 가까운 전극 라인(112, 121)에 연결되며 상기 방전셀의 중심 방향으로 돌출되는 두개의 돌출 전극(114, 115, 124, 125)을 포함할 수 있다.

또한, 상기 유지 전극(110, 120) 각각은 상기 두 개의 전극 라인(111과 112, 121과 122)을 연결하는 연결 전극(113, 123)을 더 포함할 수 있다.

전극 라인들(111, 112, 121, 122)은 방전셀을 가로지르며, 플라즈마 디스플레이 패널의 일 방향으로 연장된다. 본 발명의 일실시예에 따른 전극 라인은 개구율을 항상시키기 위해 폭을 좁게 형성한다. 또한, 방전 확산 효율을 향상시키기 위해 복수개의 전극 라인(111, 112, 121, 122)을 사용하되, 개구율을 고려하여 전극 라인의 개수를 결정하는 것이 바람직하다.

돌출 전극(114, 115, 124, 125)은 플라즈마 디스플레이 패널 구동시 방전 개시 전압을 낮춘다. 즉, 서로 인접하게 형성된 돌출 전극(111, 112, 121, 122) 사이에는 낮은 방전 개시 전압에도 방전이 개시되므로 플라즈마 디스플레이 패널의 방전 개시 전압을 낮출 수 있다. 여기서, 방전 개시 전압은 유지 전극 쌍(110, 120) 중 적어도 어느 하나의 전극에 펄스를 공급할 때, 방전이 시작되는 전압 레벨을 의미할 수 있다.

연결 전극(113, 123)은 돌출 전극들(111, 112, 121, 122)을 통해 개시된 방전이 방전셀의 중심에서 먼 전극 라인(111, 122)까지의 쉽게 확산 되도록 돕는다.

상기한 바와 같이, 돌출 전극(111, 112, 121, 122)에 의해 방전 개시 전압을 감소시키고, 연결 전극(113, 123) 및 복수의 전극 라인들(111, 112, 121, 122)을 이용해 방전 확산 효율을 증가시킴으로써, 전체적으로 플라즈마 디스플레이 패널의 발광 효율을 향상시킬 수 있다. 그에 따라, 플라즈마 디스플레이 패널의 휘도를 감소시키지 아니하고 ITO 투명 전극을 제거할 수 있다.

서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가할 수록 패널의 개구율은 증가하나 방전 확산 효율이 감소될 수 있으며, 방전을 발생시키는 두 돌출 전극(114, 124) 사이의 간격(d2)가 증가하는 경우 방전 개시 전압이 증가할 수 있다.

다음의 표 1은 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 돌출 전극(114, 124) 사이의 간격(d2)의 변화에 따라 방전 개시 전압을 측정한 결과이다. 방전셀의 크기가 제한되어 있으므로, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가함에 따라 돌출 전극(114, 124) 사이의 간격(d2)은 감소할 수 있다.

도 10은 상기 표 1의 측정 결과에 따라 d1/d2와 방전 개시 전압 사이의 관계를 도시한 것이다.

표 1 및 도 10을 참조하면, d1/d2가 감소함에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 감소하여 방전 확산 효율이 향상되고, 그에 따라 d1이 d2의 4.6배일때 방전 개시 전압이 180V 이하로 감소되게 된다.

그러나, d1/d2가 1.8배를 초과하는 경우, 돌출 전극(114, 124) 사이의 간격(d2)의 증가에 따라 방전 개시 전압이 급격히 증가하여 187V 이상으로 증가하게된다.

따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 1.8배 내지 4.6배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.

또한, 패널의 개구율을 확보하여 디스플레이 영상의 휘도 저하를 방지하고 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하기 위해, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 돌출 전극(114, 124) 사이의 간격(d2)의 2.1배 내지 2.8배일 수 있다.

돌출 전극(114, 124)의 길이가 50㎛ 내지 100㎛라고 가정하면, 상기 표 1의 측정 결과에 따라 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 서로 다른 두 유지 전극 라인(112, 121) 사이 간격(d4)의 0.6배 내지 1.5배일 때, 방전 개시 전압을 약 180V의 낮은 전압으로 안정되게 감소시킬 수 있다.

한편, 돌출 전극(114, 124) 사이의 간격(d2)이 일정하다고 가정할 때, 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)과 전극 라인(111)과 격벽(100) 사이의 간격(d3)은 반비례하는 관계일 수 있다. 상기한 바와 같이 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 증가하는 경우 방전셀의 방전 발생 영역이 넓어지나 방전 확산 효율은 감소할 수 있다.

방전셀의 일부 영역에서만 방전이 발생하는 경우, 디스플레이 영상에 얼룩 무늬의 화질 저하가 생길 수 있다.

따라서 서로 인접한 두 전극 라인(111, 112) 사이의 간격(d1)이 전극 라인(111)과 격벽(100) 사이의 간격(d3)의 1배 내지 1.7배일 때, 방전셀의 전 영역에서 방전이 고르게 발생할 수 있도록 하여 디스플레이 영상에서 발생하는 화질 저하를 감소시킬 수 있다.

도 8을 참조하면, 전극 라인들(212, 221)로부터 돌출되는 돌출 전극(214, 215, 224, 225)은 전극 라인들(212, 221)과 연결되는 하단 폭이 상단 폭과 상이할 수 있다. 그에 따라, 외부 충격등에 의해 돌출 전극(214, 215, 224, 225)이 전극 라인들(212, 221)로부터 분리되어 플라즈마 디스플레이 패널이 손상되는 것을 방지할 수 있다.

상기와 같은 돌출 전극(214, 215, 224, 225) 구조에 의해, 돌출 전극(214, 215, 224, 225) 사이에서 방전이 발생할 수 있는 표면적을 증가시켜 방전 효율을 향상시킬 수 있다.

다음의 표 2는 돌출 전극(214)의 하단 폭(w1)의 변화에 따라 전극 손상 여부 및 디스플레이 영상의 얼룩 무늬 발생 여부를 측정한 결과이다.

표 2를 참조하면, 돌출 전극(214)의 하단 폭(w1)이 20㎛일 때 외부 압력 등에 의한 돌출 전극의 손상이 발생하지 아니하며, 돌출 전극(214)의 하단 폭(w1)이 135㎛를 초과하는 경우에는 인접한 돌출 전극들(214, 224) 간의 간격이 불균일하여 디스플레이 영상에서 세로 방향의 얼룩 무늬가 발생한다.

따라서 돌출 전극(214)의 하단 폭(w1)이 상단 폭(w2)의 0.7배 내지 4.5배일 때, 돌출 전극의 손상을 방지함과 동시에 디스플레이 영상의 화질 저하를 감소시킬 수 있다.

그와 더불어, 방전 개시 전압을 감소시키고 방전 확산 효율을 향상시키기 위해, 돌출 전극(214)의 하단 폭(w1)은 상단 폭(w2)의 2배 이상일 수 있다.

또한, 서로 인접한 두 돌출 전극(214, 215)의 하단 사이 간격이 돌출 전극(214)의 하단 폭(w1)의 0.9배 내지 2배일 때, 패널의 개구율을 확보함과 동시에 방전셀 전 영역에서 고르게 방전이 발생할 수 있도록 할 수 있다.

도 13에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 전극 라인들 중 방전셀의 외곽에 위치하는 전극 라인(311, 322)으로부터 돌출된 돌출 전극(317, 327)을 더 포함할 수 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.

도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.

도 3은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.

도 4는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호의 파형에 대한 일실시예를 나타내는 타이밍도이다.

도 5는 정상 동작 구간에서 플라즈마 디스플레이 패널에 공급되는 구동 신호 파형에 대한 일실시예를 나타내는 도면이다.

도 6은 파워 온 시퀀스(power on sequence) 구간에서 플라즈마 디스플레이 패널에 공급되는 구동 신호 파형에 대한 일실시예를 나타내는 도면이다.

도 7 내지 도 9는 플라즈마 디스플레이 패널의 전극 구조에 대한 실시예들을 나타내는 단면도이다.

도 10은 본 발명에 따른 플라즈마 디스플레이 패널의 방전 개시 전압 측정 결과를 나타내는 그래프이다.

Claims (11)

1. 상부기판에 형성되는 복수의 스캔전극들 및 서스테인전극들과 하부기판에 형성되는 복수의 어드레스전극들을 구비하는 플라즈마 디스플레이 패널; 및 상기 복수의 전극들에 구동 신호를 공급하는 구동부를 포함하는 플라즈마 디스플레이 장치에 있어서,

   상기 스캔 전극에 공급되는 리셋 신호들의 최대 전압은 가변적이며, 상기 리셋 신호들 중 최대 전압이 가장 높은 리셋 신호를 최대 리셋 신호라 할때,

   파워 온 시퀀스 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호의 개수는 상기 정상 동작 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호 개수보다 많은 것을 특징으로 하는 플라즈마 디스플레이 장치.
2. 제1항에 있어서,

   상기 파워 온 시퀀스 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호의 개수는 4개 내지 10개인 것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제1항에 있어서,

   상기 파워 온 시퀀스 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호의 개수는 5개 내지 7개인 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제1항에 있어서,

   상기 정상 동작 구간의 어느 한 프레임동안 공급되는 상기 최대 리셋 신호의 개수는 1개 내지 3개인 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 제1항에 있어서,

   상기 파워 온 시퀀스 구간에서, 상기 최대 리셋 신호의 공급 이전에 부극성 전압까지 점진적으로 하강하는 프리 리셋 신호가 상기 스캔 전극에 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
6. 제1항에 있어서,

   상기 파워 온 시퀀스 구간동안, 상기 어드레스 전극으로의 데이터 신호 공급을 제어하는 데이터 인에이블(data enable) 신호가 오프(off)인 것을 특징으로 하는 플라즈마 디스플레이 장치.
7. 제1항에 있어서,

   상기 제1, 2 전극 중 적어도 하나는 단일층으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
8. 제1항에 있어서,

   상기 제1, 2 전극 중 적어도 하나는 2 이상의 전극 라인들을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
9. 제8항에 있어서,

   상기 2 이상의 전극 라인들을 연결하는 연결 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
10. 제1항에 있어서,

    상기 제1, 2 전극 중 적어도 하나는 상기 전극으로부터 방전셀의 중심 방향으로 돌출된 돌출 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
11. 제1항에 있어서,

    상기 제1, 2 전극 각각은 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2전극 라인; 및 상기 제1, 2 전극 라인 중 방전셀의 중심에 인접한 상기 제1 전극 라인으로부터 상기 방전셀의 중심 방향으로 돌출 전극을 포함하고,

    상기 제1, 2 전극 라인 사이의 간격은 상기 제1 전극에 포함된 돌출 전극과 상기 제2 전극에 포함된 돌출 전극 사이의 간격의 1.8배 내지 4.6배인 것을 특징으로 하는 플라즈마 디스플레이 장치.

Images