KR20100116033A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널에 공급되는 구동전압에 대한 휘도를 상승시키기 용이하도록, 본 발명은 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하고, 상기 제1 전극은, 단일층(one layer)으로 형성되며 상기 제1 격벽과 교차 중첩되도록 상기 방전셀을 가로지르는 전극라인부 및 상기 전극라인에서 상기 제2 격벽 방향으로 돌출된 돌출전극부를 포함하고, 상기 돌출전극부는, 상기 방전셀 내에서 상기 전극라인부와 평행하게 형성된 돌출라인전극 및 상기 돌출라인전극과 상기 전극라인부를 연결하는 연결전극을 포함하는 플라즈마 디스플레이 장치를 제공한다.

돌출전극부, 돌출라인전극

Description

플라즈마 디스플레이 장치{Plasma display device device}

본 발명은 플라즈마 디스플레이 장치에 관한것으로서, 더욱 상세하게는 플라즈마 디스플레이 패널에 공급되는 구동전압에 대한 휘도를 상승시키기 용이한 플라즈마 디스플레이 장치에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.

최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.

본 발명의 목적은, 플라즈마 디스플레이 패널에 공급되는 구동전압에 대한 휘도를 상승시키기 용이한 플라즈마 디스플레이 장치를 제공함에 있다.

본 발명의 플라즈마 디스플레이 장치는, 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하고, 상기 제1 전극은, 단일층(one layer)으로 형성되며 상기 제1 격벽과 교차 중첩되도록 상기 방전셀을 가로지르는 전극라인부; 및 상기 전극라인에서 상기 제2 격벽 방향으로 돌출된 돌출전극부를 포함하고, 상기 돌출전극부는, 상기 방전셀 내에서 상기 전극라인부와 평행하게 형성된 돌출라인전극 및 상기 돌출라인전극과 상기 전극라인부를 연결하는 연결전극을 포함한다.

본 발명의 플라즈마 디스플레이 장치는 ITO(Indium Tin Oxide)로 이루어진 투명 전극을 제거하여 플라즈마 디스플레이 패널의 제조 원가를 감소시킬 수 있으며, 제1 전극은 세로격벽과 교차하는 전극라인부와 전극라인부에서 가로격벽 방향으로 돌출된 돌출전극부를 형성함에 있어, 돌출전극부는 전극라인부와 평행하게 방전셀 내부에 형성된 돌출라인전극을 통하여 휘도가 향상되는 이점이 있다.

또한, 플라즈마 디스플레이 장치는 전극라인부로 구동전압을 공급함으로써 구동전압의 안정화 및 방전효율을 향상시키는 이점이 있다.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.

도 1을 참조하면, 본 플라즈마 디스플레이 패널은, 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 제1 실시 예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층 된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료 등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부 광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상 시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 제1 실시 예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.

또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다.

여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트 기준으로 60PPM 내지 200PPM이 가능할 것이다.

한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

본 발명의 제1 실시 예에는 도 1에 나타낸 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

한편, 본 발명의 제1 실시 예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.

도 2를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 나타낸 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.

단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 제1 실시 예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브 필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간 동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 제1 실시 예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제1 실시 예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

플라즈마 디스플레이 패널의 구동 구간은 파워 온 시퀀스 구간과 정상 동작 구간으로 구분될 수 있으며, 파워 온 시퀀스 구간과 정상 동작 구간에서 공급되는 구동 신호들의 파형은 동일하거나 필요에 따라 상이할 수 있다.

즉, 플라즈마 디스플레이 장치에 전원이 공급되면(Power ON), 미리 정해진 일정 시간 동안 또는 패널에 공급될 구동 전압이 정상 수준에 이를 때까지 패널에 영상을 디스플레이하지 아니하고 장치의 정상 동작을 준비하는 파워 온 시퀀 스(power on sequence)가 수행된다. 그 후 정상 동작 구간에서 패널에 공급되는 구동 신호들에 의해 영상이 디스플레이된다.

또한, 플라즈마 디스플레이 장치로의 전원 공급이 차단되기 이전에도, 구동 회로 또는 패널 등으로의 전원 공급을 원할히 종료하기 위해 상기 파워 온 시퀀스와 유사한 파워 오프 시퀀스(power on sequence)가 존재한다.

예를 들어, 플라즈마 디스플레이 장치에 전원이 공급되기 시작한 후 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 로우 레벨(low level)인 "0"의 값을 가져 데이터 신호가 패널로 인가되지 아니하여, 패널에 영상이 디스플레이 되지 아니한다. 상기 일정 시간이 경과한 후, 화면 표시 신호(Dispaly Enable Signal)가 하이 레벨(high level)인 "1"의 값을 가지게 되면 데이터 신호가 패널로 인가되어, 패널에 영상이 디스플레이된다. 또한, 플라즈마 디스플레이 장치에 전원 공급이 종료되기 전 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 다시 로우 레벨(low level)인 "0"의 값을 가져, 패널에 영상이 디스플레이 되지 아니한다.

도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이고, 도 6은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이고, 도 7은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 5는 제1, 2 격벽(132, 134)로 구획되는 방전셀(C)에 형성되는 제1 전극(100) 및 제2 전극(110)의 배치 구조만을 간략하게 나타낸다.

도 5를 참조하면, 본 플라즈마 디스플레이 장치는 제1, 2 전극(100, 110)이 서로 대칭으로 상부기판(미도시) 상에 형성된다.

여기서, 제1, 2 전극(100, 110) 각각은 제1 격벽(132)과 교차하는 방향으로 형성된 제1, 2 전극라인부(101, 111), 제1, 2 전극라인부(101, 111)에서 제2 격벽(134) 방향으로 돌출된 제1, 2 돌출전극부(103, 113)를 포함한다.

이때, 제1, 2 전극라인부(101, 111)은 개구율을 항상시키기 위해 폭을 좁게 형성하는 것이 바람직하다. 바람직하게는 제1, 2 전극라인부(101, 102)의 폭은 20㎛ 이상 70㎛ 이하로 하여 개구율을 향상시킴과 아울러, 방전이 원활하게 일어나도록 하는 것이 바람직하다.

또한, 제1, 2 돌출전극부(103, 113)는 방전셀(C) 내에서 전극라인부(101, 111)와 평행하게 형성된 제1, 2 돌출라인전극(104, 114) 및 제1, 2 돌출라인전극(104, 114)과 제1, 2 전극라인부(101, 111)를 연결하는 제1, 2 연결전극(105, 115)을 포함한다.

여기서, 제1, 2 돌출라인전극(104, 114)의 길이(d1)은 제1, 2 연결전극(105, 115)의 폭 길이(d2)보다 길게 형성되며 방전셀(C)의 가로길이(d3)보다 작게 형성된다.

또한, 제1, 2 돌출라인전극(104, 114)의 길이(d1)는 방전셀(C)의 가로길이(d3)와 동일하여 제1 격벽(132)에 접촉되는것도 가능할 것이다.

제1, 2 연결전극(105, 115)는 방전셀(c)의 중심부에서 제1, 2 돌출라인전극(104, 114)와 제1, 2 전극라인부(101, 111)을 서로 연결하게 형성된다.

따라서, 제1, 2 돌출라인전극(104, 114)는 제1, 2 연결전극(105, 115)에서 좌,우 길이가 서로 동일하게 형성된다.

그리고, 제1, 2 돌출라인전극(104, 114)의 폭(p1)은 제1, 2 전극라인부(101, 111)의 폭(p2)와 동일하게 형성된다.

또한, 제1, 2 전극(100, 110) 사이의 이격거리는 70um 내지 80um인 것이 바람직하며, 이는 제1, 2 전극(100, 110) 사이에서 발생되는 방전에 대한 구동전압을 낮출수 있어, 방전 효율을 극대화시킬 수 있다.

여기서, 도 6은 도 5와 동일한 구조로 형성되며, 제1, 2 연결전극(105, 115)가 방전셀(C)의 중심에 위치하지 않는것을 나타낸다.

즉, 도 6을 참조하면, 제1, 2 연결전극(105, 115)은 방전셀(C)의 중심에서 좌측의 제1 격벽(132) 방향으로 인접하게 형성된다.

그러므로, 제1, 2 돌출라인전극(104, 114)는 제1, 2 연결전극(105, 115)을 기준으로 좌측 길이(d1_1)와 우측길이(d1_2)가 서로 상이하게 형성된다.

도 7을 참조하면, 본 플라즈마 디스플레이 장치는 제1, 2 전극(140, 150) 각각은 제1 격벽(162)과 교차하는 방향으로 형성된 제1, 2 전극라인부(141, 151), 제1, 2 전극라인부(141, 151)에서 제2 격벽(164) 방향으로 돌출된 제1, 2 돌출전극부(143, 153)를 포함한다.

제1, 2 돌출전극부(143, 153)은 방전셀(C) 내에서 전극라인부(141, 151)와 평행하게 형성된 제1, 2 돌출라인전극(144, 154) 및 제1, 2 돌출라인전극(144, 154)과 제1, 2 전극라인부(141, 151)를 연결하는 제1, 2 연결전극(145, 155)을 포 함한다.

그리고, 제1, 2 전극(140, 150) 각각은 방전셀(C) 중심방향으로 돌출된 제1, 2 돌출전극(147, 148, 157, 158)을 더 포함한다.

여기서, 제1, 2 전극(140, 150)은 서로 대칭으로 동일하므로, 설명의 편의를 위하여 제1 전극(140)에 대해 설명한다.

여기서, 제1 돌출라인전극(144)의 길이(d10)은 제1, 2 돌출전극(147, 148) 사이의 이격거리(d20) 보다 길게 형성되며 방전셀(C)의 가로길이(d30)보다 작게 형성된다.

또한, 제1 돌출라인전극(144)의 길이(d10)는 방전셀(C)의 가로길이(d30)와 동일하여 제1 격벽(162)에 접촉되는것도 가능할 것이다.

제1 연결전극(145)는 방전셀(c)의 중심부에서 제1 돌출라인전극(144)와 제1 전극라인부(141)를 서로 연결하게 형성된다.

따라서, 제1 돌출라인전극(144)는 제1 연결전극(145)에서 좌,우 길이가 서로 동일하게 형성된다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.

도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.

도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.

도 5는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 6은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 7은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

Claims (5)

1. 제1, 2 전극 및 방전셀을 구획하는 제1, 2 격벽을 포함하는 플라즈마 디스플레이 장치에 있어서,

   상기 제1 전극은, 단일층(one layer)으로 형성되며 상기 제1 격벽과 교차 중첩되도록 상기 방전셀을 가로지르는 전극라인부 및 상기 전극라인에서 상기 제2 격벽 방향으로 돌출된 돌출전극부를 포함하고,

   상기 돌출전극부는,

   상기 방전셀 내에서 상기 전극라인부와 평행하게 형성된 돌출라인전극; 및

   상기 돌출라인전극과 상기 전극라인부를 연결하는 연결전극을 포함하는 플라즈마 디스플레이 장치.
2. 제 1 항에 있어서,

   상기 제1 전극은, 상기 전극라인부에서 상기 제2 전극방향으로 돌출된 제1, 2 돌출전극을 더 포함하고,

   상기 돌출라인전극의 길이는,

   상기 제1, 2 돌출전극 사이의 이격거리보다 길고 상기 방전셀의 가로길이보다 짧게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제 1 항에 있어서, 상기 돌출라인전극의 폭은,

   상기 전극라인부의 폭과 동일하게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제 1 항에 있어서, 상기 돌출라인전극은,

   상기 연결전극을 기준으로 비대칭으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 제 1 항에 있어서, 상기 제1, 2 전극의 이격거리는,

   70um 내지 80um인 것을 특징으로 하는 플라즈마 디스플레이 장치.

Images