KR20100116032A

KR20100116032A - 플라즈마 디스플레이 장치

Info

Publication number: KR20100116032A
Application number: KR1020090034742A
Authority: KR
Inventors: 정연진
Original assignee: 엘지전자 주식회사
Priority date: 2009-04-21
Filing date: 2009-04-21
Publication date: 2010-10-29

Abstract

본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널의 발광효율 향상이 용이한 전극구조로 형성되도록, 본 발명은 상부기판에 단일층(one layer)으로 서로 평행하게 형성된 제1, 2 전극 및 하부기판에 형성된 제3 전극을 포함하고, 상기 제2 전극은, 상기 제1 전극의 상측 및 하측에 각각 형성되며, 상기 제1 전극은, 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극라인 및 상기 제1, 2 전극라인을 연결하는 연결전극을 포함하는 플라즈마 디스플레이 장치를 제공한다.

단일층, 전극라인, 돌출전극

Description

플라즈마 디스플레이 장치{Plasma display device device}

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 플라즈마 디스플레이 패널의 발광효율 향상이 용이한 전극구조로 형성된 플라즈마 디스플레이 장치에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacu㎛ Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

일반적인 플라즈마 디스플레이 패널의 경우 상부기판에 스캔 전극 및 서스테인 전극이 형성되어 있으며, 상기 스캔 전극 및 서스테인 전극은 패널의 개구율 확보를 위해 고가의 ITO(Indi㎛ Tin Oxide)로 이루어진 투명 전극과 버스 전극이 적층된 구조를 가진다.

최근에는 제조 비용을 줄이면서 사용자가 시청하는데 충분한 시감 특성 및 구동 특성 등을 확보할 수 있는 플라즈마 디스플레이 패널을 제조하는데 주안점을 두고 있다.

본 발명의 목적은, 플라즈마 디스플레이 패널의 발광효율 향상이 용이한 전극구조로 형성된 플라즈마 디스플레이 장치를 제공함에 있다.

본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치는, 상부기판에 단일층(one layer)으로 서로 평행하게 형성된 제1, 2 전극 및 하부기판에 형성된 제3 전극을 포함하고, 상기 제1 전극은, 상기 제2 전극의 상측 및 하측에 각각 형성되며, 상기 제2 전극은, 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극라인 및 상기 제1, 2 전극라인을 연결하는 연결전극을 포함한다.

또한, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치는, 상부기판에 단일층(one layer)으로 서로 평행하게 형성된 제1, 2 전극 및 하부기판에 형성된 제3 전극을 포함하고, 상기 제1 전극은, 상기 제2 전극의 상측 및 하측 각각에 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극라인 및 상기 제1, 2 전극라인을 연결하는 제1 연결전극을 포함하고, 상기 제2 전극은, 상기 제3 전극과 교차하는 방향으로 형성된 제3, 4 전극라인 및 상기 제3, 4 전극라인을 연결하는 제2 연결전극을 포함한다.

본 발명의 플라즈마 디스플레이 장치는 하나의 방전셀 내에 제1 전극과 제1, 2 보조전극을 포함하는 제2 전극이 형성되도록 함으로써, 제1, 2 전극 사이의 방전 갭(Gap)을 유지시켜 방전개시전압을 낮출 수 있고, 강방전을 발생하는 부분의 개수를 증가시켜 방전셀 내에 전체적으로 방전을 발생하여 발광효율을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.

도 1을 참조하면, 본 플라즈마 디스플레이 패널은, 소정의 간격을 두고 합착되는 상부패널(10)과 하부패널(20)을 포함한다.

상부패널(10)은 상부기판(11)상에 서로 평행하게 형성된 제1, 2 전극(12, 13)을 포함한다. 제1, 2 전극(12, 13)은 그 기능에 따라 스캔전극(12)과 서스테인전극(13)으로 구분된다. 제1, 2 전극(12, 13)은 방전 전류를 제한하며 전극 쌍간을 절연시켜주는 상부유전체층(14)에 의해 덮혀지고, 상부유전체층(14) 상면에는 보호막층(15)이 형성되어, 가스 방전 시에 발생되는 하전입자들의 스퍼터링으로부터 상부유전체층(14)을 보호하고, 2차 전자의 방출효율을 높이게 된다.

상부기판(11), 하부기판(21) 및 격벽(22) 사이에 마련된 방전 공간에는 방전 가스가 주입된다. 상기 방전 가스에는 크세논(Xe)이 10% 이상 포함되는 것이 바람직하다. 상기 크세논(Xe)이 상기와 같은 혼합비를 가지고 방전 가스에 포함되는 경우, 플라즈마 디스플레이 패널의 방전/발광효율 및 휘도가 향상시킬 수 있다.

하부패널(20)은 하부기판(21)상에 복수 개의 방전공간 즉, 방전셀을 구획하는 격벽(22)이 형성된다. 또한, 제3 전극(23) 즉, 어드레스전극(23)이 제1, 2 전 극(12, 13)에 교차하는 방향으로 배치되고, 하부유전체층(25)과 격벽(22)의 표면에는 가스방전시 발생된 자외선에 의해 발광되어 가시광이 발생되는 형광체(24)가 도포된다.

이때, 격벽(22)은 어드레스전극(23)과 나란한 방향으로 형성된 세로격벽(22a)과, 어드레스전극(23)과 교차하는 방향으로 형성된 가로격벽(22b)으로 구성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.

또한, 본 발명에 따른 플라즈마 디스플레이 패널에서, 제1, 2 전극(12, 13)은 불투명한 금속 전극만으로 이루어진다. 즉, 투명전극 재질인 ITO는 사용하지 않고, 버스전극의 재질인 은(Ag), 구리(Cu) 또는 크롬(Cr)등을 사용하여 제1, 2 전극(12, 13)을 형성한다.

즉, 본 발명에 따른 플라즈마 디스플레이 패널의 제1, 2 전극(12, 13) 각각은 ITO전극을 포함하지 아니하고, 버스전극 하나의 단일층(one layer)으로 이루어진다.

예컨대, 본 발명의 실시에에 따른 제1, 2 전극(12, 13) 각각은 은으로 형성되는 것이 바람직하며, 은(Ag)은 감광성 성질을 갖는 것이 바람직하다.

또한, 본 발명의 실시예에 따른 제1, 2 전극(12, 13) 각각은 상부기판(11)에 형성되는 상부유전체층(14) 또는 하부유전체층(14)보다 색이 더 어둡고, 빛의 투과도가 더 낮은 성질을 가질 수 있다.

상기 방전셀은 R(Red), G(Green), B(Blue) 각각의 형광체층(24)은 폭(pitch) 이 서로 동일한 대칭 구조이거나, 폭(pitch)이 서로 상이한 비대칭 구조일 수 있다. 방전셀이 비대칭 구조를 가지는 경우, R(Red) 셀의 폭 < G(Green) 셀의 폭 < B(Blue) 셀의 폭의 크기 순을 가지도록 할 수 있다.

도 1에 나타낸 바와 같이, 하나의 방전셀 내에는 제1 전극(12)이 제2 전극(13)의 상측 및 하측에 각각 형성된다.

즉, 제1 전극(12)은 제2 전극(13)을 사이에 두고 두개의 전극라인(12a, 12b)으로 형성되고, 제2 전극(13)은 방전셀의 중심을 기준으로 제1 전극(12)과 대칭되도록 배열되는 두개의 전극라인(13a, 13b)으로 형성된다.

제1, 2 전극(12, 13)은 개구율을 고려하여 좁은 폭을 갖는 전극라인을 사용하는 한편, 방전 확산 효율을 고려하여 복수 개의 전극 라인을 사용한다. 이때, 전극 라인의 개수는 개구율과 방전 확산 효율을 동시에 고려하도록 하여 결정할 수 있다.

도 1에 나타낸 전극구조는 본 발명의 제1 실시 예에 불과하므로, 본 발명은 도 1에 나타낸 전극구조에 한정되지 아니한다.

예컨데, 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(11)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM)가 상부 기판(11) 상에 형성될 수 있으며, 상기 블랙 매트릭스는 분리형 및 일체형 BM 구조가 모두 가능하다.

또한, 도 1에 나타낸 격벽 구조는 세로격벽(22a)과 가로격벽(22b)에 의해 방전셀이 폐쇄 구조를 가지는 클로즈 타입(Close Type)을 나타내고 있으나, 세로격벽 만을 포함하는 스트라이프 타입(Stripe Type) 또는 세로격벽 상에 소정의 간격을 가지고 돌출부가 형성된 피쉬본(Fish Bone) 등의 구조도 가능하다.

도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널의 전극 배치를 나타내는 간략도이다.

도 2를 참조하면, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 나타낸 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 제1 실시 예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상하 또는 좌우로 분할되어 구동될 수도 있다.

도 3은 본 발명의 제1 실시 예에 따른 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 타이밍도이다.

단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 제1 실시 예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에 서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 패널을 구동시키는 구동 신호를 나타내는 타이밍도이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋 다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간 동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급될 수 있다.

본 발명에 따른 제1 실시 예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측 에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제1 실시 예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

플라즈마 디스플레이 패널의 구동 구간은 파워 온 시퀀스 구간과 정상 동작 구간으로 구분될 수 있으며, 파워 온 시퀀스 구간과 정상 동작 구간에서 공급되는 구동 신호들의 파형은 동일하거나 필요에 따라 상이할 수 있다.

즉, 플라즈마 디스플레이 장치에 전원이 공급되면(Power ON), 미리 정해진 일정 시간 동안 또는 패널에 공급될 구동 전압이 정상 수준에 이를 때까지 패널에 영상을 디스플레이하지 아니하고 장치의 정상 동작을 준비하는 파워 온 시퀀스(power on sequence)가 수행된다. 그 후 정상 동작 구간에서 패널에 공급되는 구동 신호들에 의해 영상이 디스플레이된다.

또한, 플라즈마 디스플레이 장치로의 전원 공급이 차단되기 이전에도, 구동 회로 또는 패널 등으로의 전원 공급을 원할히 종료하기 위해 상기 파워 온 시퀀스와 유사한 파워 오프 시퀀스(power on sequence)가 존재한다.

예를 들어, 플라즈마 디스플레이 장치에 전원이 공급되기 시작한 후 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 로우 레벨(low level)인 "0"의 값을 가져 데이터 신호가 패널로 인가되지 아니하여, 패널에 영상이 디스플레이 되지 아니한다. 상기 일정 시간이 경과한 후, 화면 표시 신호(Dispaly Enable Signal)가 하이 레벨(high level)인 "1"의 값을 가지게 되면 데이터 신호가 패널로 인가되어, 패널에 영상이 디스플레이된다. 또한, 플라즈마 디스플레이 장치에 전원 공급이 종료되기 전 일정 시간 동안, 화면 표시 신호(Dispaly Enable Signal)가 다시 로우 레벨(low level)인 "0"의 값을 가져, 패널에 영상이 디스플레이 되지 아니한다.

도 5 는 본 발명의 제1 실시 에에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이고, 도 6은 본 발명의 제2 실시 에에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이고, 도 7 본 발명의 제3 실시 에에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이고, 도 8은 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 5 내지 도 8은 도 1에 나타낸 하나의 방전셀 내에 형성되는 제1, 2 전극(12, 13)의 구조만을 간략하게 나타낸다.

도 5를 참조하면, 본 플라즈마 디스플레이 패널은 제1, 2 전극(100, 110) 및 방전셀을 구획하는 제1, 2 격벽(142, 144)을 포함한다.

제1 전극(100)은 제2 전극(110)로 서로 평행하게 형성된 제1, 2 전극라인(101, 102) 및 제1, 2 전극라인(101, 102)를 연결하는 연결전극(103)을 포함한다.

여기서, 연결전극(103)은 방전셀 중심에서 제1 격벽(142)과 평행하게 형성되거나, 또는 제1 격벽(142) 상에 중첩되도록 형성될 수 있다.

또한, 연결전극(103)은 제1, 2 전극라인(101, 102)으로 방전이 확산될 수 있도록 전하를 이동시킨다.

또한, 제2 전극(110)은 제1 전극(100)의 상측에 형성되어 제1 전극라인(101)과 평행하게 형성된 상측전극라인(120) 및 제1 전극(100)의 하측에 형성되어 제2 전극라인(102)과 평행하게 형성된 하측전극라인(130)으로 형성된다.

여기서, 제1 전극라인(101)과 상측전극라인(120) 사이의 간격(d1)은 제2 전극라인(102)과 하측전극라인(130) 사이의 간격(d1)과 동일하게 형성되며, 제2 격벽(144)과 상측전극라인(120) 사이의 간격(d3) 대비 6.5배 내지 15배인 것이 바람직하며, 즉, 간격(d1)은 65um 내지 150um 인 것이 바람직하다.

예컨데, 간격(d1)이 상이하게 형성되는 경우, 제1 전극라인(101)과 상측전극라인(120) 사이의 방전 및 제2 전극라인(102)과 하측전극라인(130) 사이의 방전 시간이 서로 상이하게 되거나, 한쪽에서만 방전이 발생할 수 있어 방전 효율이 감소될 것이다.

그리고, 간격(d1)이 65um 보다 작으면 방전 효율은 상승할 수 있으나 개구율 이 감소하며, 150um 보다 크면 방전 효율이 감소할 수 있으므로, 65um 내지 150um로 하면 결과적으로 개구율 및 방전 효율이 향상되게 된다.

또한, 제1, 2 전극라인(101, 102) 각각은 제1 폭(p1)으로 형성되고, 상측전극라인(120) 및 하측전극라인(130) 각각은 제2 폭(p2)로 형성된다.

여기서, 제1 폭(p1)은 제2 폭(p2) 대비 1배 내지 1.5배인 것이 바람직하다. 즉, 제1 전극(100)은 상측전극라인(120) 및 하측전극라인(130)과 방전을 발생시키기 위하여 제1, 2 전극라인(101, 102)로 전하를 이동시키기 위하여 전극라인의 내부저항을 감소시키기 위해 상측전극라인(120) 및 하측전극라인(130)의 폭과 동일하게 하거나, 크게하는 것이 전하 이동 및 방전효율을 향상시킬 수 있다.

제2 폭(p2)은 30um 내지 70 um 인것이 바람직하며, 제1 폭(p1)은 30um 내지 100um 인 것이 바람직할 것하며, 또한 제1, 2 전극라인(101, 102) 사이의 간격(d2)는 제1 전극라인(101)의 폭(p1) 대비 1.1배 내지 2배인 것이 바람직할 것이다.

제1, 2 전극라인(101, 102) 사이의 간격(d2)는 제1, 2 전극(100, 110) 사이의 방전에 의한 방전 확산되도록 하며 방전 효율을 높일 수 있다.

여기서, 도 6은 도 5와 중복되는 부분에 대해서는 생략한다.

도 6을 참조하면, 제1, 2 전극(200, 210)은 각각 서로 마주보는 방향으로 돌출전극(204, 205, 222, 232)를 포함한다.

즉, 제1 전극(200)은 제1, 2 전극라인(201, 202) 및 연결전극(203)을 포함하며, 제1 전극라인(201)에서 제2 전극(210)의 상측전극라인(220) 방향으로 돌출된 제1 돌출전극(204) 및 제2 전극라인9202)에서 제2 전극(210)의 하측전극라인(230) 방향으로 돌출된 제2 돌출전극(205)를 포함한다.

그리고, 상측전극라인(210)은 제1 돌출전극(204) 방향으로 돌출된 제3 돌출전극(322)을 포함하고, 하측전극라인(220)은 제2 돌출전극(205) 방향으로 돌출된 제4 돌출전극(232)를 포함한다.

여기서, 제1, 2, 3, 4 돌출전극(104, 105, 222, 232) 각각의 폭은 서로 동일하며, 제1 전극라인(201)의 제1 폭(p10)와 동일하게 형성된다.

도 7을 참조하면, 본 플라즈마 디스플레이 패널은 제1, 2 전극(300, 310) 및 방전셀을 구획하는 제1, 2 격벽(342, 344)을 포함한다.

제1 전극(300)은 제2 전극(310)과 서로 평행하게 형성된 제1, 2 전극라인(301, 302) 및 제1, 2 전극라인(301, 302)를 연결하는 제1 연결전극(303)을 포함한다.

여기서, 제1 연결전극(303)은 방전셀 중심에서 제1 격벽(342)과 평행하게 형성되거나, 또는 제1 격벽(342) 상에 중첩되도록 형성될 수 있다.

또한, 제1 연결전극(303)은 제1, 2 전극라인(301, 302)으로 방전이 확산될 수 있도록 전하를 이동시킨다.

또한, 제2 전극(310)은 제1 전극(300)의 상측, 즉 제1 전극라인(301)과 평행하게 형성된 상측전극(320) 및 제1 전극(300)의 하측, 즉 제2 전극라인(302)과 평행하게 형성된 하측전극(330)으로 형성된다.

여기서, 제1 전극라인(301)과 상측전극(320) 사이의 간격(b1)은 제2 전극라인(302)과 하측전극(330) 사이의 간격(b1)과 동일하게 형성되며, 제2 격벽(344)과 상측전극(320) 사이의 간격(b3) 대비 6.5배 내지 15배인 것이 바람직하다.

여기서, 간격(b1)은 65um 내지 150um 인 것이 바람직하다.

예컨데, 간격(b1)이 상이하게 형성되는 경우, 제1 전극라인(301)과 상측전극(320) 사이의 방전 및 제2 전극라인(302)과 하측전극(330) 사이의 방전 시간이 서로 상이하게 되거나, 한쪽에서만 방전이 발생할 수 있어 방전 효율이 감소될 것이다.

그리고, 간격(b1)이 65um 보다 작으면 방전 효율은 상승할 수 있으나 개구율이 감소하며, 150um 보다 크면 방전 효율이 감소할 수 있으므로, 65um 내지 150um로 하면 결과적으로 개구율 및 방전 효율이 향상되게 된다.

또한, 상측전극(320) 및 하측전극(330) 각각은 제1 전극(300)의 상측 및 하측에서 평행하게 형성된 제3, 4 전극라인(321, 322, 331, 332) 및 제3, 4 전극라인(321과 322, 331과 332)을 연결하는 제2 연결전극(323, 333)을 포함한다.

여기서, 제1, 2 전극라인(301, 302) 각각은 제1 폭(q1)으로 형성되고, 제3, 4 전극라인(321, 322, 331, 332) 각각은 제2 폭(q2)로 형성된다.

여기서, 제1 폭(q1)은 제2 폭(q2) 대비 1배 내지 1.5배인 것이 바람직하다. 즉, 제1 전극(300)은 상측전극(320) 및 하측전극(330)과 방전을 발생시키기 위하여 제1, 2 전극라인(301, 302)로 전하를 이동시키기 위하여 전극라인의 내부저항을 감소시키기 위해 제3, 4 전극라인(321, 322, 331, 332)의 폭과 동일하게 하거나, 크게하는 것이 전하 이동 및 방전효율을 향상시킬 수 있다.

제2 폭(q2)은 30um 내지 70 um 인것이 바람직하며, 제1 폭(q1)은 30um 내지 100um 인 것이 바람직할 것하며, 또한 제1, 2 전극라인(301, 302) 사이의 간격(b2)는 제1 전극라인(301)의 폭(q1) 대비 1.1배 내지 2배인 것이 바람직할 것이다.

제1, 2 전극라인(301, 302) 사이의 간격(b2)는 제3, 4 전극라인(321, 322, 331, 332) 사이의 간격(b3) 대비 1.2배 내지 1.6배인 것이 바람직하다. 즉, 제1, 2 전극(300, 310) 사이의 방전에 의한 방전 확산이 향상되도록 하여 방전 효율을 높일 수 있다.

도 8은 도 7에서 중복되는 부분은 생략한다.

도 8을 참조하면, 제1, 2 전극(400, 410) 각각은 서로 마주보는 방향으로 돌출전극(404, 405, 424, 434)를 포함한다.

제1 전극(400)에 돌출된 돌출전극(404, 405)은 제2 전극(410)과 평행한 제1, 2 전극(401, 402)에서 각각 돌출되며, 제2 전극(410)에 돌출된 돌출전극은 상측전극(420) 및 하측전극(430)에서 제1 전극(400) 방향으로 돌출된다.

즉, 제1 전극(400)에 돌출된 돌출전극(404, 405) 각각은 제2 전극(410)의 상측전극(420) 및 하측전극(430) 각각에 돌출된 돌출전극(434, 434)과 대칭되도록 형성된다.

여기서, 돌출전극(404, 405, 424, 434) 각각의 폭은 서로 동일하며, 제1 전극라인(401)의 제1 폭(q10)과 동일하게 형성된다.

또한, 상측전극(420) 및 하측전극(430) 각각에 형성된 제3, 4 전극라인(421, 422, 431, 432)의 제2 폭(q20)은 제1 폭(q10) 대비 0.5배 내지 1배인 것이 바람직하다.

제1 폭(q10)은 30um 내지 100um 인 것이 바람직할 것하며, 또한 제1, 2 전극라인(401, 402) 사이의 간격(b20)는 제1 전극라인(401)의 폭(q10) 대비 1.1배 내지 2.1배인 것이 바람직할 것이다.

본 발명의 플라즈마 디스플레이 장치는 제1 전극 상측 및 하측에 각각 제2 전극을 형성함으로써, 하나의 방전셀 내에서 2번의 방전을 발생시켜 방전 효율을 향상시킬 수 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 5 는 본 발명의 제1 실시 에에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 6은 본 발명의 제2 실시 에에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 7 본 발명의 제3 실시 에에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

도 8은 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조를 나타내는 단면도이다.

Claims

상부기판에 단일층(one layer)으로 서로 평행하게 형성된 제1, 2 전극 및 하부기판에 형성된 제3 전극을 포함하고,

상기 제2 전극은,

상기 제1 전극의 상측 및 하측에 각각 형성되며,

상기 제1 전극은,

상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극라인; 및

상기 제1, 2 전극라인을 연결하는 연결전극을 포함하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 하부기판에는 방전셀을 구획하는 제1, 2 격벽이 형성되고,

상기 연결전극은,

상기 제1 격벽에 중첩되도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 2 항에 있어서, 상기 제1 전극라인과 상기 제2 전극 사이의 이격거리는,

상기 제2 격벽과 상기 제2 전극 사이의 이격거리 대비 6.5배 내지 15배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서, 상기 제1, 2 전극라인 각각의 폭은,

상기 제2 전극의 폭 대비 1배 내지 1.5배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서, 상기 제1, 2 전극라인 사이의 이격거리는,

상기 제1 전극라인의 폭 대비 1.1배 내지 2배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서, 상기 제2 전극의 폭은,

30um 내지 70um인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서, 상기 제1, 2 전극 사이의 이격거리는,

65um 내지 150um인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 제1 전극은, 상기 제2 전극 방향으로 돌출된 제1 돌출전극을 더 포함하고,

상기 제2 전극은, 상기 제1 전극 방향으로 돌출된 제2 돌출전극을 더 포함하는 플라즈마 디스플레이 장치.
제 8 항에 있어서, 상기 제1, 2 돌출전극 각각은,

적어도 2이상 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 8 항에 있어서, 상기 제1, 2 돌출전극 각각의 폭은,

상기 제1 전극라인의 폭과 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
상부기판에 단일층(one layer)으로 서로 평행하게 형성된 제1, 2 전극 및 하부기판에 형성된 제3 전극을 포함하고,

상기 제2 전극은, 상기 제1 전극의 상측 및 하측 각각에 형성되며, 상기 제3 전극과 교차하는 방향으로 형성된 제1, 2 전극라인 및 상기 제1, 2 전극라인을 연결하는 제1 연결전극을 포함하고,

상기 제1 전극은, 상기 제3 전극과 교차하는 방향으로 형성된 제3, 4 전극라인 및 상기 제3, 4 전극라인을 연결하는 제2 연결전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서, 상기 제3, 4 전극라인 사이의 간격은,

상기 제1, 2 전극라인 사이의 간격 대비 1.2배 내지 1.6배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서,

상기 하부기판에는 방전셀을 구획하는 제1, 2 격벽이 형성되고,

상기 제1, 2 연결전극 각각은,

상기 제1 격벽에 중첩되도록 형성된 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 13 항에 있어서, 상기 제3 전극라인과 상기 제1 전극 사이의 이격거리는,

상기 제2 격벽과 상기 제1 전극 사이의 이격거리 대비 6.5배 내지 15배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서, 상기 제3, 4 전극라인 중 적어도 하나의 폭은,

상기 제1, 2 전극라인 중 어느 하나의 폭 대비 1배 내지 1.5배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서, 상기 제3, 4 전극라인 사이의 이격거리는,

상기 제1 전극라인의 폭 대비 1.1배 내지 2.1배인 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 11 항에 있어서, 상기 제1, 2 전극 각각은,

서로 마주하는 방향으로 돌출된 돌출전극을 더 포함하는 플라즈마 디스플레이 장치.