KR20100115588A - 플라즈마 디스플레이 장치 - Google Patents

Abstract

본 발명에 따른 플라즈마 디스플레이 장치는 상부기판; 상기 상부기판 상에 형성되는 제1, 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 상기 하부기판 상에 형성되는 제3 전극 및 가로 격벽;을 포함하고, 상기 가로 격벽과 중첩되도록 상기 상부기판 상에 형성된 블랙 매트릭스; 및 상기 블랙 매트릭스 상에 상기 제3 전극에 교차하는 방향으로 형성된 제4 전극을 포함하며, 상기 제1, 2 전극 중 적어도 하나는 상기 제4 전극과 연결되는 것을 특징으로 한다.

상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 패널은 상기 패널의 상부기판상에 형성되는 버스전극의 선폭을 줄여 개구율을 향상시키고, 인근한 블랙 매트릭스 상에 형성된 전극과 연결함으로써 선폭 감소에 따른 선저항 증가를 방지하는 효과가 있다.

플라즈마 디스플레이 패널, 버스 전극, 선폭

Description

플라즈마 디스플레이 장치{Plasma display apparatus}

본 발명은 플라즈마 디스플레이(Plasma Display) 장치에 관한 것으로서, 보다 상세하게는 플라즈마 디스플레이 장치에 구비되는 패널(Panel)에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 상부기판과 하부기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.

상부기판에 형성되는 스캔전극 및 서스테인 전극의 구성을 살펴보면, 각각의 전극은 셀 내부에 형성되는 ITO계열의 투명전극과, 상기 투명전극에서의 높은 저항값을 보상하기 위해 상기 투명전극과 중첩되는 금속 버스전극으로 구성된다. 방전으로 인하여 생성된 빛은 투명전극을 통과하지만, 버스전극은 불투명하기 때문에 통과할 수 없게 된다. 따라서, 버스전극은 방전공간에서 표시되는 빛을 차단하여 각 방전셀의 면적에 대해 빛이 투과할 수 있는 영역의 비율 즉, 개구율을 저하시키는 원인이 된다.

본 발명은 상술한 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 버스 전극의 구조를 개선하여 방전셀의 개구율을 향상시킬 수 있도록 한 플라즈마 디스플레이 장치를 제공하고자 하는 것이다.

본 발명에 따른 플라즈마 디스플레이 장치는 상부기판; 상기 상부기판 상에 형성되는 제1, 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 상기 하부기판 상에 형성되는 제3 전극 및 가로 격벽;을 포함하고, 상기 가로 격벽과 중첩되도록 상기 상부기판 상에 형성된 블랙 매트릭스; 및 상기 블랙 매트릭스 상에 상기 제3 전극에 교차하는 방향으로 형성된 제4 전극을 포함하며, 상기 제1, 2 전극 중 적어도 하나는 상기 제4 전극과 연결되는 것을 특징으로 한다.

상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치는 상부기판 상에 형성되는 버스전극의 선폭을 줄여 개구율을 향상시키고, 인근한 블랙 매트릭스 상에 형성된 전극과 연결함으로써 선폭 감소에 따른 선저항 증가를 방지하는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다. 도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.

상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.

한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료등 다양한 재료가 가능할 것이다.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.

본 발명의 일실시예에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.

또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 매트릭스(15)와 제2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다. 보호막(14)의 재질은 2차 전자 방출 계수가 높은 것이 사용되며, 예컨대 산화마그네슘(MgO) 등이 사용된다.

또한, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다. 또한, 하부 유전체층(23)과 격벽(21)의 표 면에는 형광체층이 형성된다.

형광체층은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.

한편, 본 발명의 일실시예에서는 적색(R), 녹색(G) 및 청색(B) 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.

각각의 방전셀의 폭이 동일할 수도 있지만, 적색 녹색 청색 방전셀 중 적어도 하나의 폭이 다른 방전셀의 폭과 다르게 할 수 있다.

격벽(21)은 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 및 벌집 타입 등의 격벽이 배치될 수 있다. 실시예에서 격벽(21)은 세로 격벽(21a)과 가로 격벽(21b)이 폐쇄형으로 방전셀을 구획한다.

본 발명의 일실시예에는 도 1에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능하다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하 나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.

또한 하부기판(20)에 격벽(21)이 형성된 경우만을 도시하고 있지만, 격벽(21)은 상부기판(10)에 배치될 수도 있다.

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 단면도로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.

도 2에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방 식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.

여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.

각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수 가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.

각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 3에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.

또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.

도 4는 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 타이밍도이다.

상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함할 수 있 다.

리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.

어드레스 구간에는 스캔 전극으로 부극성의 스캔 전압(Vsc)을 가지는 스캔 신호가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호가 인가된다. 이러한 상기 스캔 신호와 데이터 신호 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 어드레스 방전의 효율을 높이기 위해, 상기 어드레스 구간 동안 서스테인 바이어스 전압(Vzb)이 서스테인 전극에 인가된다.

상기 어드레스 구간 동안, 복수의 스캔 전극들(Y)은 2 이상의 그룹으로 나뉘어 그룹별로 순차적으로 스캔 신호들이 공급될 수 있으며, 상기 분할된 그룹들 각각은 다시 2 이상의 서브 그룹으로 나뉘어 상기 서브 그룹별로 순차적으로 스캔 신호들이 공급될 수 있다. 예를 들어 복수의 스캔 전극들(Y)은 제1 그룹 및 제2 그룹으로 분할되고, 상기 제1 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급된 후, 상기 제2 그룹에 속하는 스캔 전극들에 스캔 신호들이 순차적으로 공급 될 수 있다.

본 발명에 따른 제1 실시 예로서 복수의 스캔 전극들(Y)은 패널 상에 형성된 위치에 따라 우수(even) 번째에 위치하는 제1 그룹과 기수(odd) 번째에 위치하는 제2 그룹으로 분할될 수 있으며, 또 다른 실시예로서 패널의 중심을 기준으로 상측에 위치하는 제1 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

상기와 같은 방법에 의해 분할된 제1 그룹에 속하는 스캔 전극들을 다시 우수(even) 번째에 위치하는 제1 서브 그룹과 기수(odd) 번째에 위치하는 제2 서브 그룹으로 분할되거나, 상기 제1 그룹의 중심을 기준으로 상측에 위치하는 제1 서브 그룹과 하측에 위치하는 제2 그룹으로 분할될 수 있다.

서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 전압(Vs)을 가지는 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.

서스테인 구간에서 스캔 전극과 서스테인 전극에 교번적으로 공급되는 복수의 서스테인 신호들 중 첫번째 서스테인 신호 또는 마지막 서스테인 신호의 폭은 나머지 서스테인 펄스의 폭보다 클 수 있다.

상기 서스테인 방전이 발생한 후, 어드레스 구간에서 선택된 온셀(ON cell)의 스캔 전극 또는 서스테인 전극에 남아있는 벽전하를 약한 방전을 발생시킴에 의해 소거시키는 소거 구간이 서스테인 구간 이후에 더 포함될 수 있다.

상기 소거 구간은 복수의 서브필드 전체 또는 그 중 일부의 서브필드에 포함될 수 있으며, 서스테인 구간에서 마지막 서스테인 펄스가 인가되지 않은 전극에 상기 약한 방전을 위한 소거 신호가 인가되는 것이 바람직하다.

상기 소거 신호는 점진적으로 증가하는 램프(ramp) 형태의 신호, 저전압 광폭 펄스(low-voltage wide pulse), 고전압 협폭 펄스(high-voltage narrow pulse), 기하급수적으로 증가하는 신호(exponential signal) 또는 half-sinusoidal pulse 등이 사용될 수 있다.

또한, 상기 약한 방전을 발생시키기 위해 스캔 전극 또는 서스테인 전극에 복수의 펄스가 순차적으로 인가될 수도 있다.

도 4에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제1 실시예로서, 도 4에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도이다.

본 발명에 따른 플라즈마 디스플레이 장치는 상부기판; 상기 상부기판 상에 형성되는 제1, 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 상기 하부기판 상에 형성되는 제3 전극 및 가로 격벽;을 포함하고, 상기 가로 격벽과 중첩되도 록 상기 상부기판 상에 형성된 블랙 매트릭스; 및 상기 블랙 매트릭스 상에 상기 제3 전극에 교차하는 방향으로 형성된 제4 전극을 포함하며, 상기 제1, 2 전극 중 적어도 하나는 상기 제4 전극과 연결되는 것을 특징으로 한다.

도 5을 참조하면, 제1 전극(100)과 제2 전극(200)이 나란히 형성되고, 하나의 방전공간(500)에는 하나의 제1 전극(100)과 제2 전극(200)이 유지전극쌍을 이룬다. 제1 전극(100)은 ITO 투명 전극(110)과 전극의 저항을 낮추기 위하여 전기전도도가 높은 금속 전극을 버스 전극(120)으로 포함할 수 있고, 제2 전극(200)은 ITO 투명 전극(210)과 금속의 버스 전극(220)을 포함할 수 있다.

상부기판 상에 형성된 블랙 매트릭스(400)상에는 제4 전극(310)이 형성된다.제4 전극(310)은 하부기판에 형성되는 가로격벽과 중첩되는 위치에 형성되는 블랙 매트릭스에 접하여 형성될 수 있으며, 제4 전극(310)은 상기 가로 격벽과 중첩되는 위치에 형성될 수 있다.

여기서 제4 전극(310)은 버스 전극들과 동일한 재질의 금속으로 형성될 수 있다. 제1, 2전극(100, 200) 중 적어도 하나는 연결 전극(320)을 통하여 제4 전극(310)과 연결될 수 있다.

버스 전극의 선폭을 줄이면 방전 공간에서 불투명한 버스 전극이 차지하는 면적이 감소하므로 개구율은 향상되나, 버스 전극의 선폭이 감소하면 전극의 저항은 증가하게 되고 효율은 떨어지며, 방전 전압도 올라갈 수 있다.

하지만, 도 5에서와 같이 버스 전극(220)을 인근한 블랙 매트릭스 상에 형성된 제4 전극(310)과 연결함으로써 연결된 전체 금속 전극의 면적이 크게 증가하 므로 저항은 증가하지 않고, 버스 전극(220)의 폭(W2), 제4 전극(310)의 폭(W3)을 조정함에 따라 더 감소시킬 수도 있다.

버스 전극(220)의 폭(W2)을 감소시키면 방전 공간에서 차지하는 공간이 줄어들어 개구율을 향상시킬 수 있다. 통상적인 구조의 버스 전극(210)의 폭(W1)의 0.25배 내지 0.6배의 폭을 가지도록 형성할 수 있다.

따라서, 본 발명에 따른 플라즈마 디스플레이 장치는 상부기판 상에 형성되는 버스전극의 선폭을 줄여 개구율을 향상시키고, 인근한 블랙 매트릭스 상에 형성된 전극과 연결함으로써 선폭 감소에 따른 선저항 증가를 방지하는 효과가 있다.

제4 전극(310)의 폭(W3)은 블랙 매트릭스(400)의 폭보다 작은 것이 바람직하다. 보다 바람직하게는, 제4 전극(310)의 폭(W3)이 블랙 매트릭스(400)의 폭 보다 10 내지 20㎛ 만큼 작으며, 상기와 같은 폭의 차이를 가지는 경우 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주며, 영상의 콘트라스트를 향상시킬 수 있다.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도이고, 도 7은 도 6의 일부에 대한 측면도이다, 도 5와 관련하여 설명한 부분과 동일, 유사한 내용은 생략하거나 간략히 기술한다.

도 6과 같이 본 발명에 따른 플라즈마 디스플레이 장치는 상기 가로 격벽에 상하로 인접한 두 방전셀에는 상기 제1, 2 전극이 상기 가로 격벽 또는 제4 전극(310)이 형성되는 블랙 매트릭(400)스를 중심으로 대칭되도록 배치될 수 있다.

가로 격벽을 중심으로 상하로 인접한 방전셀들을 살펴보면 상측으로부터 제1 전극(100), 제2 전극(200), 제2 전극(200), 제1 전극(100)의 순서로 배치될 수 있고, 상기 순서가 반복될 수 있다.

연결 전극(320)은 도 7에서와 같이 아래로 처진 구조로도 형성 가능하다. 이 경우 소폭이기는 하나, 연결 전극(320)의 길이가 더 길어질 수 있다.

상기 제2 전극 중 적어도 하나는 상기 제4 전극과 연결될 수 있다. 인접한 2개의 제2 전극이 모두 제4 전극(310)과 연결된다면 연결된 금속 전극의 면적이 더 증가하므로 버스 전극(220)의 폭(W2) 또는 제4 전극(310)의 폭(W3)을 더 감소시킬 수 있다.

상기 가로 격벽에 인접한 제2 전극(200)은 서스테인 전극일 수 있다. 서스테인 전극은 통상적으로 공통전극으로 구성되므로, 전극들을 연결하는 구성이 보다 용이하다.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도이다. 상기에서 설명한 부분과 동일, 유사한 내용은 생략하거나 간략히 기술한다.

도 8과 같이 본 발명에 따른 플라즈마 디스플레이 장치는 상기 제4 전극은 2 이상의 전극 라인(311, 312)으로 구성될 수 있다. 이 경우에 2 이상의 전극 라인(311, 312)은 각각 다른 전극들과 연결될 수 있으며, 상호간에 연결되거나 이격된 형태 모두 가능하다.

2 이상의 전극 라인(311, 312)이 도 8과 같이 이격되어 형성된다면, 상호간에 플로팅(floating) 전극으로써의 역할을 할 수 있다.

플로팅 전극과 그에 인접한 유지 전극 사이에 일정 전압 이상의 전압을 인가하면, 상기 두 전극 사이에 방전이 발생 된다. 상기 플로팅 전극을 이용한 방전에 의해 그에 인접한 유지 전극에 전하가 축적되어, 유지 전극의 방전을 용이하게 한다.

도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도이다. 상기에서 설명한 부분과 동일, 유사한 내용은 생략하거나 간략히 기술한다.

도 9는 상기 제1,2 전극이 모두 제4 전극과 연결되는 실시예를 도시한 것이다. 하나의 유지 전극만을 상기 제4 전극과 연결시키는 것보다 더 버스 전극들의 선폭을 줄여 개구율을 향상시킬 수 잇다.

상기에서 설명한 실시예의 변형들은 상기 제1,2 전극 중 적어도 하나에 적용될 수 있음은 자명하고, 상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치는 상부기판 상에 형성되는 버스전극의 선폭을 줄여 개구율을 향상시키고, 인근한 블랙 매트릭스 상에 형성된 전극과 연결함으로써 선폭 감소에 따른 선저항 증가를 방지하여 방전 전압 특성도 개선할 수 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 도시한 사시도,

도 2는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 단면도,

도 3은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 도시한 타이밍도,

도 4는 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 일실시예를 도시한 타이밍도,

도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도,

도 6은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도,

도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 측면도,

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도,

도 9는 본 발명에 따른 플라즈마 디스플레이 패널의 상부기판에 형성된 전극 구조에 대한 일실시예를 나타내는 단면도이다.

Claims (11)

1. 상부기판; 상기 상부기판 상에 형성되는 제1, 2 전극; 상기 상부기판과 대향하여 배치되는 하부기판; 상기 하부기판 상에 형성되는 제3 전극 및 가로 격벽;을 포함하여 구성되는 플라즈마 디스플레이 장치에 있어서,

   상기 가로 격벽과 중첩되도록 상기 상부기판 상에 형성된 블랙 매트릭스; 및

   상기 블랙 매트릭스 상에 상기 제3 전극에 교차하는 방향으로 형성된 제4 전극을 포함하며,

   상기 제1, 2 전극 중 적어도 하나는 상기 제4 전극과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
2. 제1항에 있어서,

   상기 제1, 2 전극은 각각 ITO 투명 전극 및 버스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
3. 제2항에 있어서,

   상기 제1, 2 전극 중 적어도 하나의 버스 전극이 상기 제4 전극과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
4. 제2항에 있어서,

   상기 버스 전극의 폭은 상기 제4 전극보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
5. 제1항에 있어서,

   상기 가로 격벽에 상하로 인접한 두 방전셀에는 상기 제1, 2 전극이 상기 가로 격벽을 중심으로 대칭되도록 배치되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
6. 제5항에 있어서,

   상기 가로 격벽에 인접하여 배치되는 제2 전극은 서스테인 전극인 것을 특징으로 하는 플라즈마 디스플레이 장치.
7. 제6항에 있어서,

   상기 제2 전극 중 적어도 하나는 상기 제4 전극과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
8. 제1항에 있어서,

   상기 제4 전극은 상기 가로 격벽과 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
9. 제1항에 있어서,

   상기 제4 전극의 폭은 상기 블랙 매트릭스의 폭보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.
10. 제9항에 있어서,

    상기 제4 전극의 폭은 상기 블랙 매트릭스의 폭보다 10 내지 20㎛ 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.
11. 제1항에 있어서,

    상기 제4 전극은 2 이상의 전극 라인으로 구성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.

Images