KR100850900B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100850900B1
KR100850900B1 KR1020060127682A KR20060127682A KR100850900B1 KR 100850900 B1 KR100850900 B1 KR 100850900B1 KR 1020060127682 A KR1020060127682 A KR 1020060127682A KR 20060127682 A KR20060127682 A KR 20060127682A KR 100850900 B1 KR100850900 B1 KR 100850900B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
lower dielectric
electrode
alignment mark
rear substrate
Prior art date
Application number
KR1020060127682A
Other languages
English (en)
Other versions
KR20080054946A (ko
Inventor
안성용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060127682A priority Critical patent/KR100850900B1/ko
Priority to PCT/KR2007/006440 priority patent/WO2008072880A1/en
Priority to US12/518,750 priority patent/US20100019673A1/en
Priority to EP07851411.4A priority patent/EP2102882B1/en
Publication of KR20080054946A publication Critical patent/KR20080054946A/ko
Application granted granted Critical
Publication of KR100850900B1 publication Critical patent/KR100850900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates

Abstract

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 하부 유전체 층이 CuO 재질을 포함함으로써 하부 유전체 층의 내전압 특성이 향상되는 효과가 있다. 아울러, 본 발명은 하부 유전체 층의 두께를 5㎛이상 12㎛이하로 하거나 또는 후면 기판에 구비되는 정렬 마크 부근에는 하부 유전체 층이 생략되도록 함으로써 전면 기판과 후면 기판을 보다 용이하게 합착할 수 있는 효과가 있다.
이러한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 후면 기판에 형성되는 하부 유전체 층을 포함하고, 하부 유전체 층은 CuO 재질을 포함하고, 하부 유전체 층의 두께는 5㎛이상 12㎛이하이다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.
도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면.
도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면.
도 4는 하부 유전체 층에 대해 보다 상세히 설명하기 위한 도면.
도 5a 내지 도 5d는 하부 유전체 층의 특징에 대해 보다 상세히 설명하기 위한 도면.
도 6a 내지 도 6b는 정렬 마크에 대해 설명하기 위한 도면.
도 7은 하부 유전체 층의 또 다른 구조에 대해 설명하기 위한 도면.
도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 전면 기판 102 : 제 1 전극
103 : 제 2 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112 : 격벽 113 : 제 3 전극
114 : 형광체 층 115 : 하부 유전체 층
112a : 제 2 격벽 112b : 제 1 격벽
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 배치되고, 아울러 복수의 전극(Electrode)이 배치된다. 이러한, 전극으로 구동 신호가 공급된다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 배치된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명은 하부 유전체 층에 CuO 재질을 함유시켜 하부 유전체 층의 내전압 특성을 향상시키고, 하부 유전체 층의 두께를 상대적으로 얇게 하거나 정렬 마크(Align Mark) 부근의 하부 유전체 층을 생략함으로써 전면 기판과 후면 기판의 합착 공정을 용이하게 하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 후면 기판에 형성되는 하부 유전체 층을 포함하고, 하부 유전체 층은 CuO 재질을 포함하고, 하부 유전체 층의 두께는 5㎛이상 12㎛이하이다.
또한, 하부 유전체 층은 CuO 재질을 0.1wt%이상 0.5wt%이하이다.
또한, 후면 기판에는 전면 기판과 후면 기판을 합착하기 위한 제 1 정렬 마크(Align Mark)가 형성된다.
또한, 전면 기판에는 제 1 정렬 마크에 대응되는 제 2 정렬 마크가 형성된다.
또한, 상술한 목적을 이루기 위한 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 전면 기판과, 전면 기판에 대항되게 배치되는 후면 기판 및 후면 기판에 형성되는 하부 유전체 층을 포함하고, 하부 유전체 층은 CuO 재질을 포함하고, 후면 기판에는 전면 기판과 후면 기판을 합착하기 위한 제 1 정렬 마크(Align Mark)가 형성되고, 제 1 정렬 마크 부근에는 하부 유전체 층이 생략된다.
또한, 하부 유전체 층은 CuO 재질을 0.1wt%이상 0.5wt%이하이다.
또한, 전면 기판에는 제 1 정렬 마크에 대응되는 제 2 정렬 마크가 형성된다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 서로 나란한 제 1 전극(102, Y)과 제 2 전극(103, Z)이 배치되는 전면 기판(101)과, 제 1 전극(102) 및 제 2 전극(103)과 교차하는 제 3 전극(113, X)이 배치되며 전면 기판(101)과 대항되게 배치되는 후면 기판(111)이 합착되어 이루어진다.
제 1 전극(102, Y)과 제 2 전극(103, Z)이 배치된 전면 기판(101)의 상부에는 제 1 전극(102, Y)과 제 2 전극(103, Z)을 덮는 유전체 층, 예컨대 상부 유전체 층(104)이 배치될 수 있다.
이러한, 상부 유전체 층(104)은 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 방전 전류를 제한하며 제 1 전극(102, Y)과 제 2 전극(103, Z) 간을 절연시킬 수 있다.
이러한, 상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질로 이루어질 수 있다.
한편, 후면 기판(111)에는 전극, 예컨대 제 3 전극(113, X)이 배치되고, 이러한 제 3 전극(113, X)이 배치된 후면 기판(111)의 상부에는 제 3 전극(113, X)을 덮는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.
이러한, 하부 유전체 층(115)은 CuO 재질을 포함한다. 이러한 하부 유전체 층(115)에 대해서는 이후에서 보다 상세히 설명하기로 한다.
이러한 하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 마련될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 마련되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서의 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다.
여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
이러한 경우에는 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있다.
그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 구비된 채널형 격벽 구조, 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 하나 이상에 홈(Hollow)이 구비된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조인 경우에는 제 1 격벽(112b)에 채널이 마련될 수 있다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 배치된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.
여기서, 격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
이러한 방전 가스가 채워진 플라즈마 디스플레이 패널 내부의 압력은 대략 350torr이상 500torr이하일 수 있다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 배치되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
한편, 이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 이상의 설명에서는 번호 104의 상부 유전체 층 및 번호 115의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
또한, 후면 기판(111) 상에 배치되는 제 3 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
다음, 도 2는 제 1 전극 또는 제 2 전극 중 적어도 하나가 복수의 층인 경우의 일례를 설명하기 위한 도면이다.
도 2를 살펴보면, 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 복수의 층, 예컨대 두 개의 층(Layer)으로 이루어질 수 있다.
예를 들면, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율을 확보하기 위해 제 1 전극(102) 또는 제 2 전극(103) 중 적어도 하나는 은(Ag)과 같은 실질적으로 불투명한 재질을 포함하는 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO)와 같은 투명한 재질을 포함하는 투명 전극(102a, 103a)을 포함할 수 있다.
이와 같이, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)을 포함하면, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출될 수 있다.
아울러, 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하면, 제 1 전극(102)과 제 2 전극(103)이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있는데, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상할 수 있다.
이와 같이 제 1 전극(102)과 제 2 전극(103)이 버스 전극(102b, 103b)을 포함하는 경우에, 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명 전극(102a, 103a)과 버스 전극(102b, 103b)의 사이에 블랙 층(220, 221)이 더 구비될 수 있다.
다음, 도 3은 제 1 전극 또는 제 2 전극 중 적어도 하나가 단일 층인 경우의 일례를 설명하기 위한 도면이다.
도 3을 살펴보면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 단일 층(One Layer)이다. 예를 들면, 제 1 전극(102, Y) 및 제 2 전극(103, Z)은 앞선 도 2에서 번호 102a 또는 103a의 투명 전극이 생략된 ITO-Less전극일 수 있다.
이러한, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 실질적으로 불투명한 전기 전도성의 금속 재질을 포함할 수 있다. 예를 들면, 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 전기 전도성이 우수하고, 아울러 투명 재질, 예컨대 인듐-틴-옥사이드(ITO)에 비해 가격이 저렴한 재질을 포함할 수 있다.
아울러, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나는 도 1의 번호 104의 상부 유전체 층보다 색이 어두울 수 있다.
이와 같이, 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 하나가 단일 층인 경우는 앞선 도 2의 경우에 비해 제조 공정이 더 단순하다. 예를 들면, 앞선 도 2의 경우에서는 제 1 전극(102, Y)과 제 2 전극(103, Z)의 형성 공정 시 투명 전극(102a, 103a)을 형성한 이후에 버스 전극(102b, 103b)을 또 다시 형성하여야 하지만, 여기 도 3의 경우는 단일 층 구조이기 때문에 한 번의 공정으로 제 1 전극(102, Y)과 제 2 전극(103, Z)을 형성할 수 있다.
또한, 도 3과 같이 제 1 전극(102, Y)과 제 2 전극(103, Z)을 단일 층으로 형성하게 되면 제조 공정이 단순해지는 것과 함께 상대적으로 고가인 인듐-틴-옥사이드(ITO) 등의 투명한 재질을 사용하지 않아도 되기 때문에 제조 단가가 저감될 수 있다.
한편, 제 1 전극(102, Y) 및 제 2 전극(103, Z)과 전면 기판(101) 사이에는 전면 기판(101)의 변색을 방지하며 제 1 전극(102, Y) 또는 제 2 전극(103, Z) 중 적어도 어느 하나보다 더 어두운 색을 갖는 또 다른 블랙 층(300a, 300b)이 더 구비될 수 있다. 즉, 전면 기판(101)과 제 1 전극(102, Y) 또는 제 2 전극(103, Z)이 직접 접촉하는 경우에는 제 1 전극(102, Y) 또는 제 2 전극(103, Z)과 직접 접촉하는 전면 기판(101)의 일정 영역이 황색 계열로 변색될 수 있는데, 번호 300a 내지 300b의 블랙 층은 이러한 변색 현상을 방지할 수 있는 것이다.
이러한 번호 300a 내지 도 300b의 블랙 층은 실질적으로 어두운 계열의 색을 갖는 블랙 재질, 예컨대 루테늄(Ru)을 포함할 수 있다.
이와 같이, 전면 기판(101)과 제 1 전극(102, Y) 및 제 2 전극(103, Z)의 사 이에 블랙 층(300a, 300b)을 구비하게 되면, 제 1 전극(102, Y)과 제 2 전극(103, Z)이 반사율이 높은 재질로 이루어지더라도 반사광의 발생을 방지할 수 있다.
다음, 도 4는 하부 유전체 층에 대해 보다 상세히 설명하기 위한 도면이다.
도 4를 살펴보면, 후면 기판(111)에 형성되는 하부 유전체 층(115)은 제 3 전극(113)의 절연 파괴를 방지하기 위해 제 3 전극(115)을 덮도록 배치된다.
예를 들면, 하부 유전체 재료를 유기 용매 등의 다른 물질과 혼합하여 하부 유전체 페이스트를 형성하고, 형성한 하부 유전체 페이스트를 제 3 전극(113)이 형성된 후면 기판(111)에 도포하고, 도포한 하부 유전체 페이스트를 건조 및 소성하여 하부 유전체 층(115)을 형성할 수 있다.
이러한 하부 유전체 층(115)의 두께(t)는 대략 5㎛이상 12㎛이하이다.
이러한 하부 유전체 층(115)은 CuO 재질을 포함한다. 이러한 CuO 재질은 제 3 전극(113)이 형성된 후면 기판(111)에 도포된 하부 유전체 페이스트를 소성할 때, 하부 유전체 페이스트의 점도를 낮추는 역할을 한다.
이에 따라, 소성 시 하부 유전체 페이스트의 내부에 발생하는 기포가 외부로 방출되는 것, 즉 탈포 작용을 촉진할 수 있어, 하부 유전체 층(115)이 최종적으로 형성된 이후에 그 내부에 기포가 잔존하지 않게 된다. 따라서 하부 유전체 층(115)의 내전압 특성이 향상된다.
한편, CuO 재질의 함유량이 과도하게 적은 경우에는 탈포 작용이 원활하게 수행되지 못하여 하부 유전체 층(115) 내부에 기포가 잔존하게 되고, 이에 따라 하부 유전체 층(115)의 내전압 특성이 악화된다. 또한, CuO 재질의 함유량이 과도하 게 많은 경우에는 하부 유전체 페이스트의 소성 시 CuO 재질의 일부가 Cu3O3재질로 변함으로써 하부 유전체 페이스트의 반응기가 많아지게 된다. 이에 따라, 바람직하지 못한 추가적인 반응들이 발생하여 하부 유전체 층(115)의 색이 변질되는 등 하부 유전체 층(115)의 특성이 악화된다.
다음, 도 5a 내지 도 5d는 하부 유전체 층의 특징에 대해 보다 상세히 설명하기 위한 도면이다.
먼저, 도 5a를 살펴보면 하부 유전체 층의 CuO 재질의 함유량에 따른 기포 발생 여부를 관찰한 데이터가 나타나 있다. 보다 자세하게는 여기 도 5a는 하부 유전체 층이 PbO, SiO2, B2O3, Al2O3, TiO2 중 선택된 2가지 이상의 재질과 CuO 재질을 포함하고, 여기서 CuO 재질의 함유량을 0.05%에서 0.5%까지 변화시키면서 기포 발생여부를 관찰한 것이다.
도 5a에 나타나 있듯이, 하부 유전체 층이 CuO 재질을 0.1%미만 포함하는 경우에 하부 유전체 층 내부에 기포가 발생하고, 이에 따라 하부 유전체 층의 내 전압 특성이 악화될 수 있다.
반면에, 하부 유전체 층이 0.1wt%이상 포함하는 경우에 하부 유전체 층의 내부에 기포가 발생하지 않아 하부 유전체 층의 내전압 특성을 안정시킬 수 있다.
다음, 도 5b를 살펴보면 하부 유전체 층의 CuO 재질의 함유량에 따른 색 변질 여부를 관찰한 데이터가 나타나 있다. 보다 자세하게는 여기 도 5b는 앞선 도 5a의 경우와 마찬가지로 하부 유전체 층이 PbO, SiO2, B2O3, Al2O3, TiO2 중 선택된 2 가지 이상의 재질과 CuO 재질을 포함하고, 여기서 CuO 재질의 함유량을 0.05%에서 0.5%까지 변화시키면서 색 변질 여부를 관찰한 것이다.
도 5b에 나타나 있듯이, 하부 유전체 층이 CuO 재질을 0.5%초과 포함하는 경우에 바람직하지 못한 추가적인 반응들이 발생하여 하부 유전체 층의 색이 변질된다.
반면에, 하부 유전체 층이 0.5wt%이하 포함하는 경우에 바람직하지 못한 추가적인 반응의 발생이 억제됨으로써 하부 유전체 층의 색이 양호함을 알 수 있다.
이상의 도 5a 내지 도 5b의 결과를 고려할 때, 하부 유전체 층의 대략 1wt%이상 5wt%이하의 CuO 재질을 포함하는 것이 유리할 수 있다.
다음, 도 5c를 살펴보면 하부 유전체 층의 두께에 따른 절연 파괴 여부를 관찰한 데이터가 나타나 있다. 보다 자세하게는 여기 도 5c는 하부 유전체 층이 PbO, SiO2, B2O3, Al2O3, TiO2 중 선택된 2가지 이상의 재질과 CuO 재질을 포함하고, 여기서 하부 유전체 층의 두께를 대략 3㎛에서 14㎛까지 변화시키면서 제 3 전극의 절연 파괴의 여부를 관찰한 것이다.
도 5c에 나타나 있듯이, 하부 유전체 층의 두께가 5㎛미만인 경우에 제 3 전극의 절연 파괴 현상이 발생할 수 있다. 반면에, 하부 유전체 층의 두께가 5㎛이상인 경우에는 하부 유전체 층이 제 3 전극의 절연 파괴를 충분히 방지할 수 있다.
다음, 도 5d를 살펴보면 하부 유전체 층의 두께에 따른 투명도를 관찰한 데이터가 나타나 있다. 보다 자세하게는 여기 도 5d는 하부 유전체 층이 PbO, SiO2, B2O3, Al2O3, TiO2 중 선택된 2가지 이상의 재질과 CuO 재질을 포함하고, 여기서 하부 유전체 층의 두께를 대략 3㎛에서 14㎛까지 변화시키면서 하부 유전체 층의 투명도를 관찰한 것이다.
도 5d에 나타나 있듯이, 하부 유전체 층의 두께가 12㎛초과인 경우에 하부 유전체 층의 투명도가 불량할 수 있다. 이에 따라, 후면 기판에 구비되는 정렬 마크(Align Mark)의 관찰이 어려울 수 있다. 반면에, 하부 유전체 층의 두께가 12㎛이하인 경우에는 하부 유전체 층이 투명도를 충분히 확보할 수 있다.
이상의 도 5c 내지 도 5d의 결과를 고려할 때, 하부 유전체 층의 두께는 대략 5㎛이상 12㎛이하인 것이 유리할 수 있다.
다음, 도 6a 내지 도 6b는 정렬 마크에 대해 설명하기 위한 도면이다.
먼저, 도 6a를 살펴보면 후면 기판(111)에 전면 기판(101)과 후면 기판(111)의 합착을 위한 제 1 정렬 마크(600)가 구비된다. 이러한 제 1 정렬 마크(600)가 구비된 후면 기판(111)에 하부 유전체 층(115)이 배치된다. 아울러, 전면 기판(101)에는 제 1 정렬 마크(600)에 대응하는 제 2 정렬 마크(610)가 구비된다.
한편, 본 발명의 일실시예와는 다르게 하부 유전체 층이 CuO 재질을 포함하지 않는 경우에는 후면 기판에 배치되는 제 3 전극의 재질, 예컨대 은(Ag) 재질이 하부 유전체 층으로 확산될 수 있다. 그러면 하부 유전체 층의 일부의 색이 변질될 수 있다. 이를 마이그레이션(Migration) 현상이라 한다.
이러한 마이그레이션 현상이 심화되면 은 재질의 과도한 확산으로 인해 절연 파괴 현상이 발생할 수 있다.
이와는 다르게, 본 발명의 일실시예와 같이 하부 유전체 층(115)이 CuO 재질을 포함하는 경우에는 CuO 재질이 제 3 전극의 재질, 예컨대 은(Ag) 재질의 확산을 방지하여 마이그레이션 현상의 발생을 억제할 수 있다.
한편, 이상에서와 같이 하부 유전체 층이 CuO 재질을 포함하지 않는 경우에는 전면 기판과 후면 기판의 합착 시 색이 변질된 부분을 기준으로 삼을 수 있다. 즉, 하부 유전체 층의 색이 변질된 부분을 정렬 마크로 삼아 전면 기판과 후면 기판을 합착할 수 있다.
반면에, 본 발명의 일실시예와 같이 하부 유전체 층(115)이 CuO 재질을 포함하는 경우에는 마이그레이션 현상이 방지되기 때문에 전면 기판(101)과 후면 기판(111)의 합착 시 기준으로 삼을 하부 유전체 층(115)의 색 변질 부분이 없다. 따라서 전면 기판(111)과 후면 기판(115)의 합착 시 기준으로 삼을 제 1 정렬 마크(600)를 후면 기판(111)에 구비하고, 이러한 제 1 정렬 마크(600)에 대응하는 제 2 정렬 마크(610)를 전면 기판(101)에 구비하는 것이다.
여기서, 앞선 도 5d에서 상세히 설명한 바와 같이 하부 유전체 층(115)의 두께가 5㎛이상 12㎛이하로 그 투명도가 충분히 확보되기 때문에 전면 기판(101)과 후면 기판(111)의 합착 시 하부 유전체 층(115)의 아래에 구비된 제 1 정렬 마크(600)가 충분히 선명하게 보일 수 있다.
이에 따라, 합착 공정 시 다음 도 6b와 같이 충분히 선명하게 보이는 제 1 정렬 마크(600)와 제 2 정렬 마크(610)를 기준으로 삼아 전면 기판(101)과 후면 기 판(111)을 용이하게 합착할 수 있다.
다음, 도 7은 하부 유전체 층의 또 다른 구조에 대해 설명하기 위한 도면이다. 여기 도 7에서는 이상에서 상세히 설명한 내용에 대해서는 추가적인 설명을 생략하기로 한다.
도 7을 살펴보면, 후면 기판(111)에 배치되는 제 1 정렬 마크(600) 부근에는 하부 유전체 층(115)이 생략된다.
예를 들면, 제 1 정렬 마크(600)의 부근의 하부 유전체 층(115)의 일부를 에칭하여 제거하는 방법으로 제 1 정렬 마크(600) 부근에 하부 유전체 층(115)을 생략할 수 있다.
이와 같이, 제 1 정렬 마크(600) 부근에 하부 유전체 층(115)을 생략하는 이유는, 앞서 상세히 설명한 바와 같이 하부 유전체 층(115)이 CuO 재질을 0.1wt%이상 0.5wt%이하 포함하는 경우에 도시하지 않은 제 3 전극의 마이그레이션 현상의 발생을 방지하여 전면 기판(미도시)과 후면 기판(111)의 합착 시 기준으로 삼을 하부 유전체 층(115)의 색 변질 부분이 없기 때문에 후면 기판(111)에 구비된 제 1 정렬 마크(600)가 보다 선명하게 보여야 하기 때문이다.
즉, 제 1 정렬 마크(600) 부근에 하부 유전체 층(115)을 생략하여 제 1 정렬 마크(600)가 노출시킴으로써 후면 기판(111)과 전면 기판의 합착 시 제 1 정렬 마크(600)가 보다 선명하게 보이고, 이에 따라 전면 기판과 후면 기판(111)의 합착 공정이 보다 용이해진다.
한편, 여기 도 7에서와 같이 제 1 정렬 마크(600) 부근의 하부 유전체 층(600)을 생략하는 경우에는 하부 유전체 층(600)의 두께를 반드시 12㎛이하로 할 필요는 없다.
아울러, 이상에서는 제 1 정렬 마크(600)와 제 2 정렬 마크(610)의 형상이 원형인 경우만을 도시하고 있지만, 이와는 다르게 다각형 형상, 십자 형상 등 제 1 정렬 마크(600)와 제 2 정렬 마크(610)의 형상은 다양하게 변경될 수 있다.
다음, 도 8은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 동작의 일례를 설명하기 위한 도면이다.
도 8을 살펴보면, 초기화를 위한 리셋 기간의 셋업(Set-Up) 기간에서는 제 1 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호가 공급된다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.
이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프(Ramp-Down) 신호가 제 1 전극에 공급된다.
여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.
이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 제 1 전극에 공급된다.
아울러, 스캔 바이어스 신호로부터 스캔 전압(ㅿVy)만큼 하강하는 스캔 신호가 제 1 전극에 공급될 수 있다.
한편, 서브필드 단위로 스캔 신호(Scan)의 폭은 가변적일 수 있다. 즉, 적어도 하나의 서브필드에서 스캔 신호의 폭은 다른 서브필드에서의 스캔 신호의 폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲(마이크로초), 2.3㎲(마이크로초), 2.3㎲(마이크로초), 2.1㎲(마이크로초)......1.9㎲(마이크로초), 1.9㎲(마이크로초) 등과 같이 이루어질 수도 있을 것이다.
이와 같이, 스캔 신호가 제 1 전극으로 공급될 때, 스캔 신호에 대응되게 제 3 전극에 데이터 전압의 크기(ㅿVd)만큼 상승하는 데이터 신호가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급됨에 따라, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
여기서, 어드레스 기간에서 제 2 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 제 2 전극에 서스테인 바이어스 신호가 공급될 수 있다.
여기서, 서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 제 1 전극 및 제 2 전극에 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 제 1 전극과 제 2 전극에 교호적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 제 1 전극과 제 2 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
이에 따라, 플라즈마 디스플레이 패널에 영상이 표시될 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 하부 유전체 층이 CuO 재질을 포함함으로써 하부 유전체 층의 내전압 특성이 향상되는 효과가 있다.
아울러, 본 발명은 하부 유전체 층의 두께를 5㎛이상 12㎛이하로 하거나 또는 후면 기판에 구비되는 정렬 마크 부근에는 하부 유전체 층이 생략되도록 함으로써 전면 기판과 후면 기판을 보다 용이하게 합착할 수 있는 효과가 있다.

Claims (7)

  1. 전면 기판;
    상기 전면 기판과 마주하는 후면 기판;
    상기 전면 기판과 후면 기판 사이에 형성되는 방전셀;
    상기 방전셀에서 서로 마주하는 제1 전극 및 제2 전극;
    상기 방전셀에서 상기 제1 전극 및 상기 제2 전극과 교차하는 제3 전극;
    상기 후면 기판에 형성되는 제1 정렬 마크; 및
    상기 제3 전극과 상기 제1 정렬 마크를 덮고 있는 하부 유전체 층;을 포함하고,
    상기 하부 유전체 층은 CuO 를 포함하고, 상기 하부 유전체 층의 두께는 5㎛이상 12㎛이하인 플라즈마 디스플레이 패널.
  2. 전면 기판;
    상기 전면 기판과 마주하는 후면 기판;
    상기 전면 기판과 후면 기판 사이에 형성되는 방전셀;
    상기 방전셀에서 서로 마주하는 제1 전극 및 제2 전극;
    상기 방전셀에서 상기 제1 전극 및 상기 제2 전극과 교차하는 제3 전극;
    상기 후면 기판에 형성되는 제1 정렬 마크; 및
    상기 제3 전극과 상기 제1 정렬 마크를 덮고 있는 하부 유전체 층;을 포함하고,
    상기 하부 유전체 층은 CuO 를 포함하고, 상기 제 1 정렬 마크 부근에는 상기 하부 유전체 층이 생략되어 있는 플라즈마 디스플레이 패널.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하부 유전체 층은 CuO 를 0.1wt%이상 0.5wt%이하 포함하는 플라즈마 디스플레이 패널.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 하부 유전체 층은 PbO, SiO2, B2O3, Al2O3, TiO2 중 선택된 2가지 이상의 물질을 포함하는 플라즈마 디스플레이 패널.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전면 기판에는 상기 제 1 정렬 마크에 대응되는 제 2 정렬 마크가 형성되는 플라즈마 디스플레이 패널.
  6. 삭제
  7. 삭제
KR1020060127682A 2006-12-14 2006-12-14 플라즈마 디스플레이 패널 KR100850900B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060127682A KR100850900B1 (ko) 2006-12-14 2006-12-14 플라즈마 디스플레이 패널
PCT/KR2007/006440 WO2008072880A1 (en) 2006-12-14 2007-12-11 Plasma display panel
US12/518,750 US20100019673A1 (en) 2006-12-14 2007-12-11 Plasma display panel
EP07851411.4A EP2102882B1 (en) 2006-12-14 2007-12-11 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127682A KR100850900B1 (ko) 2006-12-14 2006-12-14 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20080054946A KR20080054946A (ko) 2008-06-19
KR100850900B1 true KR100850900B1 (ko) 2008-08-07

Family

ID=39511856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127682A KR100850900B1 (ko) 2006-12-14 2006-12-14 플라즈마 디스플레이 패널

Country Status (4)

Country Link
US (1) US20100019673A1 (ko)
EP (1) EP2102882B1 (ko)
KR (1) KR100850900B1 (ko)
WO (1) WO2008072880A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2998092B1 (fr) * 2012-11-13 2014-11-07 Commissariat Energie Atomique Interposeur en graphene et procede de fabrication d'un tel interposeur
US20170334168A1 (en) * 2016-05-18 2017-11-23 Ford Global Technologies, Llc Hybrid Adhesive System For Metal and Composite Assemblies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052621A (ja) * 1999-08-13 2001-02-23 Nippon Electric Glass Co Ltd プラズマディスプレーパネル用材料及びガラス粉末
KR20050082357A (ko) * 2004-02-18 2005-08-23 엘지전자 주식회사 플라즈마 디스플레이 패널 소자 상판 유전체 조성 방법
KR20050114080A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20060065130A (ko) * 2004-12-09 2006-06-14 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20060113131A (ko) * 2005-04-29 2006-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5828356A (en) * 1992-08-21 1998-10-27 Photonics Systems Corporation Plasma display gray scale drive system and method
KR19980065367A (ko) * 1996-06-02 1998-10-15 오평희 액정표시소자용 백라이트
US5876884A (en) * 1997-10-02 1999-03-02 Fujitsu Limited Method of fabricating a flat-panel display device and an apparatus therefore
JP3327858B2 (ja) * 1999-01-28 2002-09-24 松下電器産業株式会社 プラズマディスプレイパネルおよびその製造方法
WO2000048218A1 (fr) * 1999-02-12 2000-08-17 Toppan Printing Co., Ltd. Ecran a plasma, procede et dispositif de production correspondants
JP2001080934A (ja) * 1999-09-07 2001-03-27 Nippon Electric Glass Co Ltd プラズマディスプレーパネル用材料及びガラス粉末
KR100495488B1 (ko) * 2002-12-07 2005-06-16 엘지마이크론 주식회사 플라즈마 디스플레이 패널의 후면판
KR100589412B1 (ko) * 2003-11-29 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 제조 방법
KR100578916B1 (ko) * 2003-12-19 2006-05-11 삼성에스디아이 주식회사 옵셋공정의 얼라인 마크 형성방법 및 그 장치
TWI231641B (en) * 2004-03-30 2005-04-21 Au Optronics Corp Alignment structure for plasma display panel
KR100709250B1 (ko) * 2004-12-10 2007-04-19 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
US20060238124A1 (en) * 2005-04-22 2006-10-26 Sung-Hune Yoo Dielectric layer, plasma display panel comprising dielectric layer, and method of fabricating dielectric layer
JP2007149686A (ja) * 2005-11-28 2007-06-14 Lg Electronics Inc プラズマディスプレイパネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052621A (ja) * 1999-08-13 2001-02-23 Nippon Electric Glass Co Ltd プラズマディスプレーパネル用材料及びガラス粉末
KR20050082357A (ko) * 2004-02-18 2005-08-23 엘지전자 주식회사 플라즈마 디스플레이 패널 소자 상판 유전체 조성 방법
KR20050114080A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20060065130A (ko) * 2004-12-09 2006-06-14 엘지전자 주식회사 플라즈마 디스플레이 패널
KR20060113131A (ko) * 2005-04-29 2006-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
EP2102882A1 (en) 2009-09-23
EP2102882B1 (en) 2013-11-20
EP2102882A4 (en) 2010-12-15
KR20080054946A (ko) 2008-06-19
WO2008072880A1 (en) 2008-06-19
US20100019673A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
EP1592039A1 (en) Plasma display panel
KR100850900B1 (ko) 플라즈마 디스플레이 패널
KR100811605B1 (ko) 플라즈마 디스플레이 패널
KR100844827B1 (ko) 플라즈마 디스플레이 패널
KR100820964B1 (ko) 플라즈마 디스플레이 패널
KR100867580B1 (ko) 플라즈마 디스플레이 패널
KR100603358B1 (ko) 플라즈마 디스플레이 패널
KR100862566B1 (ko) 플라즈마 디스플레이 패널
KR100820683B1 (ko) 플라즈마 디스플레이 패널
KR100811529B1 (ko) 플라즈마 디스플레이 패널
KR100573147B1 (ko) 플라즈마 디스플레이 패널
KR100587676B1 (ko) 플라즈마 표시 패널
KR100581924B1 (ko) 플라즈마 디스플레이 패널
KR100896047B1 (ko) 플라즈마 디스플레이 패널
KR20050082603A (ko) 플라즈마 디스플레이 패널
KR100820963B1 (ko) 플라즈마 디스플레이 패널
KR100835763B1 (ko) 플라즈마 디스플레이 패널
KR100600891B1 (ko) 플라즈마 디스플레이 패널
KR100872363B1 (ko) 플라즈마 디스플레이 패널
KR20100018190A (ko) 플라즈마 디스플레이 패널
KR20080017204A (ko) 플라즈마 디스플레이 패널
KR20100019756A (ko) 플라즈마 디스플레이 패널
KR20080032773A (ko) 플라즈마 디스플레이 패널
KR20060019151A (ko) 플라즈마 디스플레이 패널
KR20090076657A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee