KR20080004843A - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 디스플레이 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 디스플레이 패널에 관한 것이다.

본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 제 1 전극과 제 2 전극이 서로 나란하게 형성된 전면기판, 전면기판과 합착되는 후면기판 및 전면기판과 후면기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극과 제 2 전극 간의 간격은 100㎛ 이상 200㎛ 이고, 격벽의 상부 폭은 격벽의 하부 폭보다 작게 형성되고, 격벽의 상부 상에는 격벽의 상부 폭보다 크고 격벽의 하부 폭보다 작은 폭을 갖는 격벽의 돌출부를 포함하는 것을 특징으로 한다.

본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선하여 고효율과 고해상도를 유지하면서 플라즈마 디스플레이 패널을 구동하기 적합한 패널의 정전 용량 값을 가질 수 있는 효과가 있다.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}

도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도이다.

도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극과 제 2 격벽 구조 간의 관계를 설명하기 위한 도이다.

도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 제 2 격벽 구조를 설명하기 위한 도이다.

도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 제 2 격벽 구조 중 다양한 격벽의 돌출부를 설명하기 위한 도이다.

도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널에 있어서, 블랙 층의 배치구조를 설명하기 위한 도이다.

도 6은 본 발명의 일실시 예들에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위한 도이다.

***** 도면의 주요 부분에 대한 부호의 설명 *****

100 : 전면 패널 101 : 전면 기판

102 : 제 1 전극 103 : 제 2 전극

104 : 상부 유전체 층 105 : 보호층

110 : 후면 패널 111 : 후면 기판

112a : 제 1 격벽 112b : 제 2 격벽

113 : 제 3 전극 114 : 형광체

115 : 하부 유전체 층

본 발명은 디스플레이 패널에 관한 것으로서, 더욱 자세하게는 플라즈마 디스플레이 패널에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층을 포함하고 방전셀에 구동신호를 인가할 수 있도록 복수의 전극(Electrode)을 구비한다.

이러한 플라즈마 디스플레이 패널은 방전 셀에 구동신호를 인가하면 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생한다. 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 영상을 구현한다.

한편, 플라즈마 디스플레이 패널 대형화가 되어감에 따라 플라즈마 디스플레이 패널에 포함된 방전 셀의 크기도 커진다. 방전 셀의 크기가 커짐에 따라 전극의 갭 구조도 롱 갭 구조로 변화된다. 이러한 롱 갭 구조를 적용하면 패널의 정전 용량 값이 감소된다. 이와 같이 정전 용량 값이 감소 되면 플라즈마 디스플레이 패널 을 구동하는 구동 타임이 변화되어 오방전이 발생되는 문제점이 있다.

본 발명은 상기와 같은 문제점들을 개선하기 위한 것으로 플라즈마 디스플레이 패널의 구조를 개선하여 고해상도를 유지하면서 패널을 구동하기 적합한 정전 용량 값을 제공하는데 그 목적이 있다.

상술한 목적을 이루기 위한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 제 1 전극과 제 2 전극이 서로 나란하게 형성된 전면기판, 전면기판과 합착되는 후면기판 및 전면기판과 후면기판 사이에서 방전 셀을 구획하는 격벽을 포함하고, 제 1 전극과 제 2 전극 간의 간격은 100㎛ 이상 200㎛ 이고, 격벽의 상부 폭은 격벽의 하부 폭보다 작게 형성되고, 격벽의 상부 상에는 격벽의 상부 폭보다 크고 격벽의 하부 폭보다 작은 폭을 갖는 격벽의 돌출부를 포함하는 것을 특징으로 한다.

또한, 제 1 전극과 제 2 전극 각각은 격벽의 돌출부 끝단의 연장 라인에 접하여 위치하거나 방전 셀 중앙부 방향으로 일정간격 이격되는 것을 특징으로 한다.

또한, 제 1 전극과 제 2 전극은 각각 투명 전극과 버스 전극을 구비하고, 투명 전극과 버스 전극 사이에 블랙 층이 형성되는 것을 특징으로 한다.

또한, 격벽의 하부 폭은 100㎛ 이상 120㎛ 이하로 형성되는 것을 특징으로 한다.

또한, 격벽의 상부 폭은 50㎛ 이상 60㎛ 이하로 형성되는 것을 특징으로 한 다.

또한, 격벽의 돌출부 폭에서 격벽의 상부 폭을 제외한 부분의 격벽의 돌출부 폭은 제 2 격벽의 폭 대비 10% 이상 15% 이하인 것을 특징으로 한다.

또한, 격벽의 돌출부 두께는 격벽의 높이 대비 10% 이상 15% 이하인 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.

도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도이다.

도 1을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 제 1 전극(102)과 제 2 전극(103)이 형성되는 전면 기판(101)을 포함하는 전면 패널(100)과, 전술한 제 1 전극(102) 및 제 2 전극(103)과 교차하는 제 3 전극(113)이 형성되는 후면 기판(111)을 포함하는 후면 패널(110)이 일정간격을 두고 합착하여 형성된다.

여기서, 전면 기판(101) 상에 형성되는 제 1 전극(102)과 제 2 전극(103)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.

이러한 전면 기판(101)상에 형성된 제 1 전극(102)과 제 2 전극(103)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 제 1 전극(102)과 제 2 전 극(103) 각각은 불투명한 은(Ag) 재질의 버스 전극(102b, 103b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(102a, 103a)을 포함하는 것이 바람직하다.

이와 같이, 제 1 전극(102)과 제 2 전극(103) 각각이 투명 전극(102a, 103a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.

또한, 제 1 전극(102)과 제 2 전극(103) 각각이 버스 전극(102b, 103b)을 포함하도록 하는 이유는, 제 1 전극(102)과 제 2 전극(103) 각각이 투명 전극(102a, 103a)만을 포함하는 경우에는 투명 전극(102a, 103a)의 전기 전도도가 낮기 때문에 구동 효율이 감소할 수 있음으로 투명 전극(102a, 103a)의 낮은 전기 전도도를 보상하기 위해서이다.

제 1 전극(102)과 제 2 전극(103)의 구조는 각각 버스 전극(102b,103b)만으로 이루어질 수 있다. 즉, 도 1의 플라즈마 디스플레이 패널의 구조에서 투명 전극(102a, 103a)이 생략되어 하나의 층(Layer)으로 이루어질 수 있다.

버스 전극(102b, 103b)만으로 제 1 전극(102)과 제 2 전극(103)을 형성할 경우 플라즈마 디스플레이 패널 제조비를 줄일 수 있다. 다만, 플라즈마 디스플레이 패널 구동시 제 1 전극(102)과 제 2 전극(103)의 방전 개시전압 혹은 제 1 전극(102)과 제 3 전극(113) 간의 방전 개시전압을 고려하여 제 1 전극(102)과 제 2 전극(103) 간의 간격이 조절될 수 있다.

또한, 제 1 전극(102)과 제 2 전극(103)의 선 폭은 플라즈마 디스플레이 패 널 구동시 제 1 전극(102) 또는 제 2 전극(103) 중 어느 한 전극과 제 3 전극(113) 간의 어드레스 방전시 지터(Jitter) 특성을 향상시키기 위하여 서로 다르게 할 수 있지만, 전극 형성 공정의 용이성을 향상시킬 수 있도록 동일하게 한다.

또한, 제 1 전극(102)과 제 2 전극(103) 간의 간격에 대한 자세한 설명은 후술하기로 한다.

이러한 제 1 전극(102)과 제 2 전극(103)이 형성된 전면 기판(101)의 상부에는 제 1 전극(102)과 제 2 전극(103)을 덮도록 상부 유전체 층(104)이 형성될 수 있다.

상부 유전체 층(104)은 제 1 전극(102) 및 제 2 전극(103)의 방전 전류를 제한하며 제 1 전극(102)과 제 2 전극(103) 간을 절연시킨다.

상부 유전체 층(104) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재료, 예를 들어 산화마그네슘(MgO)으로 이루어질 수 있고, 상부 유전체 층(104) 상부에 증착법 등을 통해 형성된다.

또한, 도 1의 플라즈마 디스플레이 패널의 구조에서는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만 상부 유전체 층(104) 및 하부 유전체 층(115) 중 적어도 하나 이상은 복수의 층으로 이루어질 수 있다.

한편, 후면 기판(111) 상에 형성되는 제 3 전극(113)은 방전 셀에 데이터(Data) 신호를 인가하는 전극이다. 제 3 전극(113)의 선 폭은 전극의 제조 공정 성의 용이함을 위하여 후면 기판(111) 전체에 걸쳐 동일한 폭을 갖는다.

또한, 도면에 도시되어 있지 않지만, 제 3 전극(113)은 제 1 전극(102)과 제 2 전극(103) 중 어느 한 전극과의 어드레스 방전시 지터 특성을 향상시키기 위하여 선 폭을 달리할 수 있다. 즉, 제 3 전극(113)의 선 폭은 어드레스 방전을 위한 제 1 전극(102)과 제 2 전극(103) 중 어느 한 전극과 대응되는 위치에서 가장 넓게 형성될 수 있다.

제 3 전극(113)이 형성된 후면 기판(111)의 상부에는 제 3 전극(113)을 덮도록 하부 유전체 층(115)이 형성될 수 있다.

하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽이 형성된다. 이러한 격벽은 제 1 격벽(112a) 및 제 2 격벽(112b)으로 이루어질 수 있다. 여기서 제 1 격벽(112a)은 제 3 전극(113)과 나란한 방향으로 형성되며, 제 2 격벽(112b)은 제 1 전극(102) 및 제 2 전극(103)과 나란한 방향으로 형성된다.

제 1 격벽(112a)과 제 2 격벽(112b)에 의해 형성된 방전 셀의 구조는 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 다양한 형상으로 이루어질 수 있다.

또한, 제 2 격벽(112b)의 상부 폭(W2)은 제 2 격벽(112b)의 하부 폭(W1)보다 작게 형성되고, 제 2 격벽(112b)의 상부 상에는 제 2 격벽(112b)의 상부 폭(W2)보다 크고 제 2 격벽(112b)의 하부 폭(W1)보다 작은 폭(W3)을 갖는 격벽의 돌출부를 포함한다. 이에 대한 자세한 설명은 후술하기로 한다.

또한, 도 1에서는 제 2 격벽(112b)의 상부에 격벽의 돌출부를 포함하는 것만 도시되어 있으나 제 1 격벽(112a)의 상부에도 격벽의 돌출부를 포함한다. 따라서 제 1 격벽(112a)의 상부 및 제 2 격벽(112b)의 상부 중 적어도 어느 한 격벽에 격벽의 돌출부가 형성되면 되는 것이다.

이하에서는 제 2 격벽(112b)을 중심으로 설명하기로 한다.

제 1 격벽(112a) 및 제 2 격벽(112b)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.

이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 제 1 전극(102), 제 2 전극(103), 제 3 전극(113)에 구동 신호가 인가되면, 제 1 격벽(112a) 및 제 2 격벽(112b)에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.

이상의 도 1에서는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것으로서, 본 발명의 일실시 예가 도 1과 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 제 1 격벽(112a) 또는 제 2 격벽(112b)으로 인한 외부 광의 반사를 방지하기 위해 제 2 격벽(112b)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 형성할 수도 있다.

지금까지 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조는 다양하게 변경될 수 있으며 이에 대한 자세한 설명은 다음과 같다.

도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 제 1 전극 및 제 2 전극과 제 2 격벽 구조 간의 관계를 설명하기 위한 도이다.

도 2에서는 도 1에서 이미 설명한 부분은 생략하기로 한다. 도시된 바와 같이, 전면 기판(101)에 형성된 제 1 전극(102)과 제 2 전극(103) 각각은 도 2와 같이, 제 2 격벽(112b)의 상부 상에 형성되는 격벽의 돌출부(112c) 끝단의 연장 라인에서 방전 셀 중앙부 방향으로 일정 간격(d2, d3) 이격되게 형성할 수 있다. 도 2에서는 도시되지 않았지만, 제 1 전극(102)과 제 2 전극(103) 각각은 제 2 격벽의 상부 상에 형성되는 격벽의 돌출부(112c) 끝단의 연장 라인에 위치할 수 있다.

이는 제 1 전극(102)과 제 2 전극(103)이 배열된 해당 방전 셀에서 방전이 일어날 때, 이웃하는 방전 셀에 영향을 주지 않도록 하기 위함이다.

이 경우, 제 1 전극(102)과 제 2 전극(103) 간의 간격(d1)은 플라즈마 디스플레이 패널의 방전 셀 사이즈에 따라 달라질 수 있지만, 대략 100㎛이상 200㎛이하로 할 수 있고 바람직하게는 제 1 전극(102)과 제 2 전극(103) 간의 간격(d1)을 대략 100㎛이상 150㎛이하로 할 수 있다.

이는 제 1 전극(102)과 제 2 전극(103) 간의 전위차로 인해 방전 셀 내에서 방전시 발생하는 전자들과 이온들의 이동 거리를 충분히 확보하여 발광 효율을 향상시키기 위함이다.

이상, 도 2에서 제 2 격벽(112b)의 상부 상에 형성되는 격벽의 돌출부(112c) 끝단에 대한 제 1 전극(102)과 제 2 전극(103) 의 형성 위치에 대해서 격벽의 돌출 부(112c) 끝단의 연장 라인을 기준으로 하였지만 제 1 전극(102)과 제 2 전극(103) 의 형성 위치에 대해서는 제 2 격벽(112b)의 하부 끝단의 연장 라인(미도시)을 기준으로 하여 구성할 수 있다.

이에 대한 제 1 전극(102)과 제 2 전극(103)의 형성위치는 도 2와 같으므로 이에 대한 설명은 생략하기로 한다.

지금까지 제 1 전극(102) 및 제 2 전극(103)과 제 2 격벽(112b) 간의 구조 관계에 대해 알아보았으며, 제 2 격벽(112b)에 대해 설명하면 다음과 같다.

도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 제 2 격벽 구조를 설명하기 위한 도이다.

도 3을 살펴보면, 제 2 격벽(112b)의 상부 폭(W2)은 제 2 격벽(112b)의 하부 폭(W1)보다 작게 형성되고 제 2 격벽(112b)의 상부 상에는 제 2 격벽(112b)의 상부 폭(W2)보다 크고 제 2 격벽(112b)의 하부 폭(W1)보다 작은 폭(W3)을 갖는 격벽의 돌출부(112c)를 포함할 수 있다.

제 2 격벽(112b)의 상부 폭(W2)이 제 2 격벽(112b)의 하부 폭(W1)보다 작게 형성되는 이유는 동일한 방전 셀의 공간에서 제 2 격벽(112b)의 하부 폭(W1)에서부터 제 2 격벽(112b)의 상부 폭(W2)까지 점진적으로 줄이므로 해서 보다 넓은 방전공간을 확보할 수 있다. 이러한 넓어진 방전공간은 해상도가 증가하며 방전 공간 내부에 존재하는 전자들과 이온들의 이동 거리를 충분히 확보함으로 해서 안정적인 방전을 유도할 수 있다.

또한, 제 2 격벽(112b)의 하부 폭(W1)이 제 2 격벽(112b)의 상부 폭(W2)보다 넓게 형성됨으로 해서 안정적인 격벽의 구조를 형성할 수 있다.

제 2 격벽(112b)의 상부 폭(W2)은 50㎛ 이상 60㎛ 이하로 형성되고 제 2 격벽(112b)의 하부 폭(W1)은 100㎛ 이상 120㎛ 이하로 형성되는 것이 바람직하다. 이러한 범위 안에서 넓은 방전공간 확보로 인한 방전의 안정성과 격벽의 구조의 안정성이 더욱 효과적일 수 있다.

제 2 격벽(112b)의 상부 상에는 제 2 격벽(112b)의 상부 폭(W2)보다 크고 제 2 격벽(112b)의 하부 폭(W1)보다 작은 폭(W3)을 갖는 격벽의 돌출부(112c)가 형성될 수 있다.

일반적으로 플라즈마 디스플레이 패널 구동시 방전 셀 내부에서 존재하는 공간전하(Priming particle)는 이웃하는 방전 셀로 이동하여 오방전을 발생시키는데 이러한 현상을 공간전하의 크로스 톡(Cross Talk)에 의한 오방전 이라한다.

이러한 오방전은 방전 셀을 구획하는 격벽의 상부 폭이 작을수록 공간전하가 이웃하는 방전 셀로 이동하기가 용이하여 자주 발생될 수 있다. 따라서, 제 2 격벽(112b)의 상부 상에 제 2 격벽(112b)의 상부 폭(W2)보다 큰 폭을 갖는 격벽의 돌출부(112c)을 형성함으로 해서 크로스 톡에 의한 오방전을 방지할 수 있다.

또한, 제 2 격벽(112b)의 상부 상에 격벽의 돌출부(112c)가 형성되므로 해서 제 2 격벽(112b)의 상부 폭(W2)이 작아짐으로써 생긴 넓어진 방전공간과 대략 비슷한 방전 공간을 확보할 수 있다.

지금까지 설명한 격벽의 돌출부(112c)는 격벽의 돌출부 폭(W3)에서 제 2 격벽(112b)의 상부 폭(W2)을 제외한 부분의 격벽의 돌출부 폭(W4)이 제 2 격벽의 폭 대비 10% 이상 15% 이하일 때가 가장 바람직하며 이와 같이 형성된 제 2 격벽(112b)의 상부 폭(W2)을 제외한 부분의 격벽의 돌출부 폭(W4)은 방전 공간의 일부를 블랙화하여 명실 콘트라스트(Contrast)를 개선할 수도 있다.

또한, 격벽의 돌출부 두께(h2)는 격벽의 돌출부(112c) 두께 강도 유지를 위하여 제 2 격벽의 높이(h1) 대비 10% 이상 15% 이하일 수 있다.

다음은 격벽의 돌출부의 다양한 형상에 대해 알아보면 다음과 같다.

도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 제 2 격벽 구조 중 다양한 격벽의 돌출부를 설명하기 위한 도이다.

도 4를 살펴보면, 도 4의 (a)와 같이 격벽의 돌출부(112d)가 제 2 격벽의 상부 폭(W2)에서부터 점진적으로 증가한 폭(W5)을 가진 후 다시 일정한 폭(w6)으로 형성되면 방전 공간의 확보가 용이할 수 있다. 또한, 도 4의 (b)와 같이 격벽의 돌출부(112e)가 제 2 격벽의 상부 폭(W2)에서부터 점진적으로 증가한 폭(W7)으로 형성되면 방전 공간이 확보가 보다 용이할 수 있다. 이와 같이 방전 공간을 확보하는 이유와 효과에 대해서는 도 3에서 이미 충분히 설명하였으므로 여기서는 생략하기로 한다.

또한, 지금까지는 제 2 격벽에 격벽 돌출부가 형성되는 것에 대해 설명하였으나 제 1 격벽에 격벽 돌출부가 형성될 수도 있고 제 1 격벽 및 제 2 격벽 모두에 격벽 돌출부가 형성될 수도 있다.

도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널에 있어서, 블랙 층의 배치구조를 설명하기 위한 도이다.

먼저, 도 5의 (a)를 참조하면, 제 1 전극(102)과 제 2 전극(103)이 각각 투명 전극(102a,103a)과 버스 전극(102b,103b)으로 형성될 경우, 블랙 층(102c, 103c)은 투명 전극과 버스 전극 사이에 각각 형성된다.

투명 전극(102a, 103a)의 선 폭 범위 내라면 버스 전극(102b, 103b)은 어느 위치에 형성되어도 무관하나 바람직하게는 버스 전극(102b, 103b)이 투명 전극(102a, 103a)의 선 폭 가운데에 위치할 수 있다. 따라서, 블랙 층(102c, 103c)도 투명 전극(102a, 103a)의 선 폭 가운데에 위치할 수 있다. 이와 같이, 블랙 층(102c, 103c)과 버스 전극(102b, 103b)을 겹쳐지게 형성하는 방전시 발생하게 되는 가시광의 개구율을 증가시켜 휘도특성을 향상시키기 위함이다.

또한, 블랙 층(102c, 103c)의 선 폭은 버스 전극(102b, 103b)의 선 폭과 대략 동일한 것이 바람직하다. 이와 같이, 블랙 층(102c, 103c)과 버스 전극(102b, 103b)의 선 폭을 대략 동일하게 형성되는 이유는 버스 전극(102b, 103b)에 의한 외부 광의 반사를 방지하기에 가장 적절하기 때문이다.

도 5의 (b)를 참조하면, 블랙 층(102d)은 제 2 격벽(112b)의 상부 상에 형성되는 격벽 돌출부(112c)와 대응되는 위치에 형성될 수 있다. 또한, 블랙 층(102d)은 격벽 돌출부(112c)를 중심으로 해서 격벽 돌출부(112c)와 가까운 거리에 있는 투명 전극(102a,103a)과 버스 전극(102b,103b) 사이에 거쳐 형성될 수 있다.

이와 같이 형성되는 이유와 효과는 도 3의 (a)의 이유 및 효과와 대략 동일하므로 여기서는 생략하기로 한다.

지금까지 제 2 격벽을 중심으로 하여 설명하였으나 제 1 격벽도 제 2 격벽과 대략 동일하게 적용될 수 있으며 제 2 격벽에 의해 나타난 효과도 대략 동일하게 나타날 수 있다.

또한, 지금까지 설명한 일실시 예에 따른 플라즈마 디스플레이 패널의 구동 방법을 알아보면 다음과 같다.

도 6은 본 발명의 일실시 예들에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위한 도이다.

먼저, 본 발명의 실시 예들에 따른 플라즈마 디스플레이 패널은 도면에 도시되어 있지 않지만, 한 프레임이 복수 개의 서브필드를 포함하고, 각 서브필드들은 적어도 리셋기간, 어드레스기간, 서스테인 기간을 포함하여 동작한다. 이 경우, 도 6에 도시된 바와 같이, 리셋기간 이전에 프리리셋 기간을 두어 이후 리셋기간에 인가되는 제 2 상승 신호의 최대치 전압을 줄일 수 있다.

이에 대해 구체적으로 설명한, 리셋 기간 이전의 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 신호를 인가하고, 1 전극(Y)에 제 1 하강 신호가 인가되는 동안 제 1 하강 신호와 반대 극성 방향의 제1 서스테인 바이어스 신호를 제 2 전극(Z)에 인가한다.

여기서, 제 1 전극(Y)에 인가되는 제 1 하강 신호는 -Vpr 전압까지 점진적으로 하강하는 것이 바람직하다.이 경우 제 1 하강 신호는 그라운드 레벨(GND)의 전압으로부터 점진적으로 하강할 수 있다.

제 1 서스테인 바이어스 신호는 서스테인 바이어스 전압(V3)을 실질적으로 일정하게 유지하는 것이 바람직하다. 여기서, 서스테인 바이어스 전압(V3)은 이후 의 서스테인 기간에서 인가되는 서스테인 신호(SUS)의 전압(Vs)과 실질적으로 동일할 수 있다.

이와 같이, 프리 리셋 기간에서 제 1 전극(Y)에 제 1 하강 신호가 인가되고, 이와 함께 제 2 전극(Z)에 제 1 서스테인 바이어스 신호가 인가되면 제 1 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 제 2 전극(Z) 상에는 제 1 전극(Y)과 반대 극성의 벽 전하들이 쌓인다.

이에 따라, 이후의 리셋 기간에서 충분한 세기의 셋 업 방전을 발생시킬 수 있게 되고, 이에 따라 초기화를 충분히 안정적으로 수행할 수 있게 된다.

심지어는, 방전 셀 내에 벽 전하의 양이 부족한 경우에서도 충분한 세기의 셋 업 방전을 발생시킬 수 있다.

이상에서 설명한 프리 리셋 기간은 프레임(Frame)의 모든 서브필드에서 리셋 기간 이전에 포함될 수 있다.

또는, 구동 시간을 확보하는 관점에서 프레임의 서브필드 중에서 계조 가중치가 가장 작은 하나의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되거나 또는 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋 기간이전에 프리 리셋 기간이 포함되는 것도 가능한 것이다.

또는, 이러한 프리 리셋 기간은 모든 서브필드에서 생략되는 것도 가능한 것이다.

프리 리셋 기간 이후, 초기화를 위한 리셋 기간의 셋 업(Set-Up) 기간에서는 제 1 전극(Y)에 제 1 하강 신호와 반대 극성 방향의 상승 신호를 인가한다.

여기서, 상승 신호는 대략 V1 전압까지 급하게 상승하는 제 1 상승 신호와 대략 제 V1 전압부터 V2전압까지 점진적으로 상승하는 제 2 상승 신호를 포함하는 것이 바람직하다. 가장 바람직하게는 V1의 전압은 Vsc 전압이고 V2의 전압은 Vsc+Vs 전압일 때이다.

이때, 구동부(미도시)는 제 2 전극(Z)에 제 1 서스테인 바이어스 신호의 서스테인 바이어스 전압(V3)보다 낮은 전압을 갖는 제 2 서스테인 바이어스 신호를 인가하는 것이 바람직하다.

여기서, 제 2 서스테인 바이어스 신호는 제 2 서스테인 바이어스 신호의 서스테인 바이어스 전압(V4)을 실질적으로 유지하는 것이 바람직하고, 아울러 이러한 제 2 서스테인 바이어스 신호의 서스테인 바이어스 전압(V4)은 그라운드 레벨(GND)의 전압일 수 있다.

이러한 셋 업 기간에서는 상승 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋 업 방전이 일어난다. 이 셋 업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.

여기서, 제 2 상승 신호의 기울기는 제 1 상승 신호의 기울기보다 더 완만한 것이 바람직하다. 이와 같이, 제 2 상승 신호의 기울기를 제 1 상승 신호보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압을 상대적으로 빠르게 상승시키고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승시키는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 절감시킬 수 있다.

이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.

이때, 구동부(미도시)는 제 3 전극(X)에 Va 전압까지 상승하는 정극성 신호를 인가할 수 있다. 또한, 패널의 특성에 따라 제 3 전극(X)에 Va 전압까지 상승하는 정극성 신호를 생략할 수도 있다.

셋 업 기간 이후의 셋 다운(Set-Down) 기간에서 구동부(미도시)는 상승 신호 이후에 이러한 상승 신호와 반대 극성 방향의 제 2 하강 신호를 스캔 전극(Y)에 인가한다.

여기서, 제 2 하강 신호는 V2전압부터 점진적으로 하강하는 것이 바람직하다. 또한, 제 2 하강 신호의 끝단에서부터 스캔 바이어스 신호까지 상승하는 폭은 Vsc 전압인 것이 바람직하다.

이때, 구동부(미도시)는 리셋 기간에서 제 1 전극(Y)에 제 2 하강 신호가 인가되는 동안의 일부에서는 즉 셋 다운 기간이 끝날 무렵과 어드레스 기간이 시작될 무렵에 제 3 서스테인 바이어스 신호를 인가하여 제 3 서스테인 바이어스 신호의 서스테인 전압(V5)을 유지할 수 있다. 여기서 제 3 서스테인 바이어스 신호의 서스테인 전압(V5)은 실질적으로 서스테인 바이어스 전압(Vs)의 반을 유지할 수 있는 제 3 서스테인 바이어스 신호를 인가하는 것이 바람직하다.

이는 제 2 전극(Z)과 제 1 전극(Y) 간의 전압 차에 의한 오방전을 방지하기 위함이다.

이에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋 다운 방전이 발생한다. 이 셋 다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.

어드레스 기간에는 제 1 전극(Y)으로 스캔 기준 전압(-Vy)의 스캔 바이어스 기준 신호가 인가되고, 이러한 스캔 바이어스 기준 신호의 스캔 기준 전압으로부터 하강하는 부극성 스캔 전압(-Vy)이 제 1 전극(Y)들에 순차적으로 인가됨과 동시에 스캔 전압에 대응되어 제 3 전극에 정극성의 데이터 전압이 인가된다.

또한, 여기서 제 1 하강 신호의 전압(Vpr)의 크기는 부극성 스캔 바이어스 기준 신호의 전압(-Vy)의 1 배 초과 3배 이하, 즉 Vy < Vpr < 3Vy인 관계로 성립될 때 바람직하다.

이러한 스캔 바이어스 기준 신호의 스캔 기준 전압과 데이터 전압의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 전압이 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.

어드레스 방전에 의해 선택된 셀 들 내에는 서스테인 바이어스 전압(Vs)의 서스테인 신호(SUS)가 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 제 2 전극(Z)에는 셋 다운 기간과 어드레스 기간 동안에 제 1 전극(Y)과의 전압 차를 줄여 제 1 전극(Y)과의 오방전이 일어나지 않도록 제 4 서스테인 바이어스 신호의 서스테인 전압(V6)이 공급된다. 제 4 서스테인 바이어스 신호의 서스테인 전압(V6)은 서스테인 바이어스 전압(Vs)과 대략 동일한 것이 바람직하다.

서스테인 기간에는 제 1 전극(Y)과 제 2 전극(Z)들에 교번적으로 서스테인 바이어스 전압(Vs)의 서스테인 바이어스 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 바이어스 신호(SUS)의 서스테인 바이어스 전압(Vs)이 더해지면서 매 서스테인 바이어스 신호(SUS)가 인가될 때마다 제 1 전극(Y)과 제 2 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

지금까지 설명한 플라즈마 디스플레이 패널의 구동 방법은 이에 한정되는 것이 아니며 패널의 특성에 따라 변화될 수 있다.

이상에서 보는 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 설명한 바와 같이, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선하여 고효율과 고해상도를 유지하면서 플라즈마 디스플레이 패널을 구동하기 적합한 패널의 정전 용량 값을 가질 수 있는 효과가 있다.

또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선하여 넓은 방전 공간 확보하여 안정전인 방전을 유도하는 효과가 있다.

또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 개선하여 명실 콘트라스트가 개선되는 효과가 있다.

Claims (7)

1. 제 1 전극과 제 2 전극이 서로 나란하게 형성된 전면기판;

   상기 전면기판과 합착되는 후면기판; 및

   상기 전면기판과 후면기판 사이에서 방전 셀을 구획하는 격벽

   을 포함하고,

   상기 제 1 전극과 제 2 전극 간의 간격은 100㎛ 이상 200㎛ 이고,

   상기 격벽의 상부 폭은 상기 격벽의 하부 폭보다 작게 형성되고,

   상기 격벽의 상부 상에는 상기 격벽의 상부 폭보다 크고 상기 격벽의 하부 폭보다 작은 폭을 갖는 격벽의 돌출부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 제 1 전극과 제 2 전극 각각은 상기 격벽의 돌출부 끝단의 연장 라인에 접하여 위치하거나 상기 방전 셀 중앙부 방향으로 일정간격 이격되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 격벽의 하부 폭은 100㎛ 이상 120㎛ 이하로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 격벽의 상부 폭은 50㎛ 이상 60㎛ 이하로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
5. 제 1 항에 있어서,

   상기 격벽의 돌출부 폭에서 상기 격벽의 상부 폭을 제외한 부분의 상기 격벽의 돌출부 폭은 격벽의 폭 대비 10% 이상 15% 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
6. 제 1 항에 있어서,

   상기 격벽의 돌출부 두께는 상기 격벽의 높이 대비 10% 이상 15% 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
7. 제 1 항에 있어서,

   상기 제 1 전극과 제 2 전극은 각각 투명전극과 버스전극을 구비하고,

   상기 투명전극과 버스전극 사이에 블랙 층이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.

Images