KR100670297B1

KR100670297B1 - 플라즈마 디스플레이 패널

Info

Publication number: KR100670297B1
Application number: KR1020050015366A
Authority: KR
Inventors: 홍종기; 강태경
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-02-24
Filing date: 2005-02-24
Publication date: 2007-01-17
Also published as: KR20060094311A

Abstract

플라즈마 디스플레이 패널을 개시한다. 본 발명은 다수의 제 1 방전 전극이 배치된 제 1 패널;과, 이와 교차하는 방향으로 배치되어서 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과, 제 1 및 제 2 패널 사이에 배치된 격벽;과, 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고, 격벽의 높이(H₁)와 형광체층의 도포된 높이(H₂)는 0.78 ≤ H₂/H₁ ≤ 0.97를 만족하는 것으로서, 격벽의 높이와 형광체층이 도포된 높이와, M 전극과 어드레스 전극간의 간격과, 형광체층이 도포된 높이를 특정한 수식으로 한정하여서 오방전이 발생하지 않는다.

Description

플라즈마 디스플레이 패널{Plasma display panel}

도 1은 종래의 플라즈마 디스플레이 패널을 도시한 단면도,

도 2는 본 발명의 일 실시예에 따른 플라즈마 표시장치의 구성도,

도 3은 도 2의 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,

도 4는 도 3의 Ⅰ-Ⅰ선을 따라 절개 도시한 단면도,

도 5는 도 3의 전극 라인에 인가되는 신호들의 파형도,

도 6 내지 도 8은 도 5의 벽전하 분포 변화를 도시한 것으로서,

도 6은 벽전하 소거 시간동안의 벽전하 분포를 도시한 단면도,

도 7은 리셋후 어드레스 방전 전의 벽전하 분포를 도시한 단면도,

도 8은 어드레스 방전시의 벽전하 분포를 도시한 단면도.

<도면의 주요 부분에 대한 부호의 간단한 설명>

300...플라즈마 디스플레이 패널 310...전면 패널

311...전면 기판 312...X 전극

313...Y 전극 314...M 전극

315...전면 유전체층 316...보호막층

360...배면 패널 361...배면 기판

362...어드레스 전극 363...배면 유전체층

364...격벽 365...형광체층

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 다전극 구조에서 어드레싱시의 오방전을 방지하기 위하여 방전 전극간의 간격과, 격벽과, 형광체층의 높이를 특정한 수식으로 한정한 플라즈마 디스플레이 패널에 관한 것이다.

통상적으로, 플라즈마 디스플레이 패널(plasma display panel)은 복수의 방전 전극이 형성된 두 기판 사이에 방전 가스를 주입하여 방전시키고, 이로 인하여 발생되는 자외선에 의하여 형광체층의 형광 물질을 여기시켜 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치(flat display device)를 말한다.

이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.

도 1을 참조하면, 종래의 3전극 면방전형 플라즈마 디스플레이 패널(100)은 전면 기판(110)과, 이와 평행하게 배치된 배면 기판(120)과, 상기 전면 기판(110)의 내면에 교대로 배치된 X 및 Y 전극(131)(132)과, 상기 X 및 Y 전극(131)(132)을 매립하는 전면 유전체층(140)과, 상기 전면 유전체층(140)의 표면에 증착된 보호막층(150)과, 상기 배면 기판(120)의 내면에 형성되며, 상기 X 및 Y 전극 (131)(132) 과 교차하는 방향으로 배치된 어드레스 전극(160)과, 상기 어드레스 전극(160)을 매립하는 배면 유전체층(170)과, 상기 배면 유전체층(170) 상에 배치된 격벽(180)과, 상기 격벽(180)의 내측으로 도포된 적,녹,청색의 형광체층(190)을 포함하고 있다.

상기와 같은 구조의 플라즈마 디스플레이 패널(100)의 작용을 간략하게 살펴보면, Y 전극(132)과 어드레스 전극(160)에 전기적 신호를 인가하여 방전 셀을 선택한 다음에, X 및 Y 전극(131)(132)에 교대로 전기적 신호를 인가하여 전면 기판(110)의 표면으로부터 면방전이 일어나서 자외선이 발생되고, 선택된 방전 셀의 형광체층(190)으로부터 가시광이 방출되어서 정지 화상 또는 동 영상을 구현할 수가 있다.

최근 들어서는, 평판 표시 장치가 대형화됨에 따라서, 플라즈마 디스플레이 패널은 디스플레이 방전 유지 전극 사이의 방전 갭에 별도의 전압이 인가되는 방전 전극을 개재시켜서 다전극 구조를 채용하여서, 방전 유지 전극쌍 사이에 롱갭 방전(long gap discharge)을 발생시켜서 휘도를 향상시킬 수 있는 구조가 연구 개발중이다. 이때, 방전 전극간의 간격과, 격벽과 형광체층과의 높이가 특정한 수치를 가지도록 설계하여서 어드레싱시의 방전이 제대로 발생하는 것이 요구된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 다전극 구조에서 격벽의 높이와 형광체층의 높이를 특정한 수식으로 한정하여서 어드레스의 오방전을 방지한 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 디스플레이 유지 방전 전극인 X 및 Y 전극 사이에 M 전극을 설치하고, M 전극과 어드레스 전극간의 간격과, 형광체층의 높이를 특정한 수식으로 한정하여서 어드레스 오방전을 방지한 플라즈마 디스플레이 패널을 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,

다수의 제 1 방전 전극이 배치된 제 1 패널;과,

상기 제 1 방전 전극과 교차하는 방향으로 배치되어서 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과,

상기 제 1 및 제 2 패널 사이에 배치되어서, 방전 셀을 한정하는 격벽;과,

상기 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고,

상기 격벽의 높이와 형광체층의 도포된 높이는 하기 수학식 1을 만족하는 것을 특징으로 한다.

<수학식 1>

0.78 ≤ H₂/H₁ ≤ 0.97

여기서, H₁는 상기 격벽의 높이이고, H₂는 형광체층의 높이이다.

또한, 상기 제 1 방전 전극은 상기 전면 패널의 일방향을 따라서 교대로 배치된 X 전극과, Y 전극과, 상기 X 및 Y 전극 사이의 방전 갭에 배치된 M 전극으로 이루어지고, 상기 제 2 방전 전극은 상기 Y 전극과 어드레싱되는 어드레스 전극으로 이루어진 것을 특징으로 한다.

게다가, 상기 격벽의 높이와, M 전극과 Y 전극의 간격은 하기 수학식 2를 만족하는 것을 특징으로 한다.

<수학식 2>

1.25 ≤ H₂/G ≤ 1.55

여기서, H₂는 상기 격벽의 높이이고, G는 M 전극과 Y 전극의 간격이다.

더욱이, 상기 M 전극은 투명한 전극 라인과, 상기 투명한 전극 라인상에 중첩된 버스 전극 라인으로 이루어진 것을 특징으로 한다.

아울러, 상기 투명 전극 라인은 상기 버스 전극 라인보다 상대적으로 폭이 넓게 형성된 것을 특징으로 한다.

나아가, 상기 M 전극의 폭은 상기 X 및 Y 전극의 폭보다 상대적으로 좁게 형성된 것을 특징으로 한다.

또한, 상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 한다.

이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.

도 2는 본 발명의 일 실시예에 따른 4전극 면방전형 플라즈마 디스플레이 패널(300)을 채용한 플라즈마 표시장치 조립체(200)의 구성도이다.

도면을 참조하면, 상기 플라즈마 표시장치 조립체(200)는 플라즈마 디스플레이 패널(300)과, 영상 처리부(201)와, 논리 제어부(202)와, 어드레스 구동부(203)와, X 구동부(204)와, Y 구동부(205)와, M 구동부(206)를 포함하고 있다.

상기 영상 처리부(201)는 외부 영상 신호를 처리하여 적,녹,청색의 디지털 영상 데이터와, 클럭 신호와, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(202)는 영상 처리부(201)로부터의 내부 영상 신호에 따라 구동-제어 신호들(S_M, S_A, S_X, S_Y)을 발생시킨다.

상기 어드레스 구동부(203)는 논리 제어부(202)로부터의 어드레스 신호들(S_A)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인(A₁, ... ,Am)에 인가한다.

상기 X 구동부(204)는 논리 제어부(202)로부터 X 구동-제어 신호(S_X)에 따라 동작하여 X 전극 라인(X₁, ... ,Xm)을 구동한다. 상기 Y 구동부(205)는 논리 제어부(202)로부터 Y 구동-제어 신호(S_Y)에 따라 동작하여 Y 전극 라인(Y₁, ... ,Yn)을 구동한다. 상기 M 구동부(206)는 논리 제어부(202)로부터 M 구동-제어 신호(S_M)에 따라 동작하여 M 전극 라인(M₁, ... ,Mn)을 구동한다. 이때, M 전극 라인(M₁, ... ,Mn) 각각에 주사 펄스가 순차적으로 인가됨과 동시에 어드레스 전극 라인(A₁, ... ,Am) 중에서 선택된 어드레스 전극 라인에 데이터 펄스가 인가되는 어드레싱이 수 행된다.

다음에, 어드레싱에 의하여 선택된 방전 셀들이 디스플레이-유지 방전을 일으키도록 모든 X 전극 라인(X₁, ... ,Xm)과 모든 Y 전극 라인(Y₁, ... ,Yn) 사이에 교류 전압이 인가된다.

이에 따라, 모든 X 및 Y 전극 라인쌍에 의하여 방전 셀들이 설정될 수가 있다.

또한, 상기 어드레싱에 의하여 선택된 방전 셀의 X 및 Y 전극 공히 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되고, 선택되지 않은 방전 셀의 X 및 Y 전극중 적어도 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다.

예컨대, 연속적으로 배열된 4개의 M 전극 라인에 있어서, 선택된 두 방전 셀들 사이에 선택되지 않은 두 방전 셀들이 있는 경우, 선택되지 않은 두 방전 셀 각각의 X 및 Y 전극중 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 따라서, 모든 X 및 Y 전극 라인에 의하여 방전 셀들이 설정되면서도 순차적(progressive) 구동 방식이 적용될 수가 있다.

도 3은 도 2의 4전극 면방전형 플라즈마 디스플레이 패널(300)을 도시한 것이다.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(300)은 전면 패널(310)과, 상기 전면 패널(310)과 결합되는 배면 패널(360)을 포함하고 있다. 상기 전면 및 배면 패널(310)(360)의 대향되는 내면 가장자리에는 이들을 밀폐시켜서 방전 공간을 형성하도록 프릿트 글래스(frit glass)가 도포되어진다.

상기 전면 패널(310)에는 투명한 기판, 이를테면 소다 라임 글래스(soda lime glss)와 같은 전면 기판(311)이 마련되어 있다. 상기 전면 기판(311)의 내표면에는 X 및 Y 전극(312)(313)이 배치되어 있다.

상기 X 및 Y 전극(312)(313)은 패널(300)의 X 방향을 따라서 스트립형으로 배치되어 있으며, 단위 방전 셀내에 서로 대향되게 한 쌍씩 위치하고 있다. 상기 X 전극(312)은 제 1 투명 전극 라인(312a)과, 상기 제 1 투명 전극 라인(312a)의 표면의 일 가장자리를 따라서 배치된 제 1 버스 전극 라인(312b)으로 이루어지며, 상기 Y 전극(313)은 제 2 투명 전극 라인(313a)과, 상기 제 2 투명 전극 라인(313a)의 표면의 일 가장자리를 따라서 배치된 제 2 버스 전극 라인(313b)으로 이루어져 있다.

이때, 한 쌍의 X 및 Y 전극(312)(313) 사이에는 이들의 롱갭 방전(long gap discharge)을 유도하기 위하여 또 다른 방전 전극인 M 전극(314)이 배치되어 있다. 상기 M 전극(314)은 상기 X 및 Y 전극(312)(313)과 나란한 방향으로 배치되어 있다. 상기 M 전극(314)은 제 3 투명 전극 라인(314a)과, 상기 제 3 투명 전극 라인(314a)의 표면의 중앙을 따라서 배치된 제 3 버스 전극 라인(314b)으로 이루어져 있다. 상기 M 전극(314)은 상기 X 및 Y 전극(312)(313)과 마찬가지로 스트립형이며, 상기 X 및 Y 전극(312)(313)과는 다른 방전 전압이 인가된다.

상기 X 및 Y 전극(312)(313)과, 그 사이에 배치된 M 전극(314)은 이들이 각 단위 방전 셀내에 배치되어서 방전 갭으로부터 방전을 개시할 수 있는 구조라면 어느 하나의 형상이나 구조에 한정되는 것은 아니다.

이러한 제 1 내지 제 3 투명 전극 라인(312a 내지 314a)은 투명한 도전막, 예컨대 ITO막(Indium Tin Oxide Film)으로 이루어지고, 상기 제 1 내지 제 3 버스 전극 라인(312b 내지 314b)은 도전성이 우수한 금속재, 이를테면 은 페이스트(Ag paste)로 이루어지는 것이 바람직하다.

또한, 상기 제 1 내지 제 3 투명 전극 라인(312a 내지 314a)은 상기 제 1 내지 제 3 버스 전극 라인(312b 내지 314b)보다 상대적으로 폭이 넓게 형성되는 것이 바람직하다. 상기 제 1 내지 제 3 버스 전극 라인(312b 내지 314b)은 제 1 내지 제 3 투명 전극(312a 내지 314a)의 라인 저항을 줄이기 위하여 형성되는 것으로서, 전면 패널(310)의 개구율을 향상시키기 위해서 상기 제 1 내지 제 3 투명 전극(312a 내지 314a)보다 상대적으로 폭을 좁게 하여 형성되어 있다. 게다가, 상기 M 전극(314)의 전체 폭은 상기 X 및 Y 전극(312)(313)의 폭보다 상대적으로 좁게 형성되어 있다.

이러한 X 및 Y 전극(312)(313)과, M 전극(314)은 전면 유전체층(315)에 의하여 매립되어 있다. 상기 전면 유전체층(315)은 투명한 유전체, 이를테면, PbO-B₂O₃-SiO₂와 같은 고유전성의 소재를 이용하여서 전면 기판(311)상에 전면 인쇄되어 있다. 대안으로는, 상기 전면 유전체층(315)은 X 및 Y 전극(312)(313)과, M 전극(314)이 패턴화된 부분에만 선택적으로 도포될 수도 있을 것이다.

상기 전면 유전체층(315)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)로 이루어진 보호막층(316)이 형성되어 있다. 상기 보호막층(316)은 전면 유전체층(315)의 표면에 전체적으로 증착되어 있다.

상기 배면 패널(360)에는 투명한 유리 기판, 예컨대 소다 라임 글래스로 된 배면 기판(361)이 마련되어 있다. 상기 배면 기판(361)은 상기 전면 기판(311)과 대향되게 배치되어 있다.

상기 배면 기판(361)의 내표면에는 어드레스 전극(362)이 형성되어 있다. 상기 어드레스 전극(362)은 스트립형이고, 상기 X 및 Y 전극(312)(313)과 교차하는 방향으로 배치되어 있다. 상기 어드레스 전극(362)은 패널(300)의 Y 방향으로 인접하게 배치된 방전 셀을 가로질러 연장되어 있다. 상기 어드레스 전극(362)은 도전성이 우수한 금속재, 예컨대 은 페이스트로 이루어져 있다.

상기 어드레스 전극(362)은 배면 유전체층(363)에 의하여 매립되어 있다. 상기 배면 유전체층(363)은 상기 전면 유전체층(316)처럼 고유전성 소재로 이루어져 있다.

상기 전면 및 배면 패널(310)(360) 사이에는 격벽(364)이 배치되어 있다. 상기 격벽(364)은 어드레스 전극(362)이 배치된 방향과 직교하는 방향으로 배치된 제 1 격벽(364a)과, 상기 어드레스 전극(362)이 배치된 방향과 나란한 방향으로 배치된 제 2 격벽(364b)을 포함하고 있다. 상기 제 2 격벽(364b)은 인접한 한 쌍의 제 1 격벽(364a)의 내측벽으로부터 대향되는 방향으로 연장되어서 방전 셀을 한정하고 있다.

상기 제 1 및 제 2 격벽(364a)(364b)은 일체로 결합되어 있으며, 구획된 방전 셀은 매트릭스형(matrix type)이다. 대안으로는, 상기 격벽(364)은 와플형(waffle type)이나, 미앤더형(meander type)이나, 델타형(delta type)이나, 스트라이프형(stripe type)등 다양한 형상으로 제조가능하며, 이에 따른 단위 방전 셀도 원형, 사각형, 삼각형, 타원형, 육각형등 다양한 실시예가 존재한다고 할 것이다.

한편, 상기 격벽(364)의 내측벽과 배면 유전체층(363)의 윗면에는 방전 셀별로 적,녹,청색의 형광체층(365)이 코팅되어 있다. 또한, 상기 전면 및 배면 패널(310)(360)과 격벽(364)에 의하여 한정된 방전 공간에는 네온(Ne)-크세논(Xe)의 방전 가스를 주입되어 있다.

여기서, 상기 격벽(364)의 높이와, 형광체층(365)의 도포 높이와, M 전극(314)과 어드레스 전극(362)간의 간격은 특정한 관계식에 의하여 한정되어진다.

보다 상세하게는 도 4를 참조하여 설명하는 바와 같다.

도 4는 도 3의 Ⅰ-Ⅰ선을 따라 절개도시한 것이다.

도면을 참조하면, 상기 플라즈마 디스플레이 패널(300)은 전면 패널(310)과 배면 패널(360) 사이에 격벽(364)이 배치되어서 방전 셀을 한정한다. 하나의 방전 셀 내에는 전면 기판(311)의 내면에 X 전극(312)과, Y 전극(313)과, 상기 X 전극(312)과 Y 전극(313) 사이에 배치된 M 전극(314)이 배치되어 있고, 배면 기판(361)의 내면에 이들과 교차하는 방향으로 어드레스 전극(362)이 배치되어 있다.

또한, 상기 격벽(364) 내에는 방전 가스로부터 발생된 자외선에 의하여 여기되어서 가시광선을 방출하는 적,녹,청색의 형광체층(365)이 도포되어 있다. 상기 형광체층(365)은 격벽(364)의 측벽과, 배면 유전체층(363)의 윗면에 다같이 도포되어 있다. 이때, 적색의 형광체층은 (Y,Gd)BO₃;Eu⁺³으로 이루어지고, 녹색의 형광체층은 Zn₂SiO₄:Mn²⁺ 으로 이루어지고, 청색의 형광체층은 BaMgAl₁₀O₁₇:Eu²⁺으로 이루어지는 것이 바람직하다.

이때, 상기 격벽(364)의 높이(H₁)와 형광체층(365)의 도포된 높이(H₂)는 하기 수학식 1을 만족하고 있다.

<수학식 1>

0.78 ≤ H₂/H₁ ≤ 0.97

여기서, H₁는 상기 격벽(364)의 높이이고, H₂는 형광체층(365)의 높이이다.

또한, 상기 격벽(364)의 높이(H₁)와, Y 전극(313)와 M 전극(314)의 간격(G)은 하기 수학식 2를 만족하고 있다.

<수학식 2>

1.25 ≤ H₂/G ≤ 1.55

여기서, H₁는 상기 격벽(364)의 높이이고, G는 Y 전극(313)과 M 전극(314)의 간격이다.

이하, 본 발명의 일 실시예에 따른 4전극형 면방전 플라즈마 디스플레이 패널(300)의 작용을 살펴보면 다음과 같다.

도 5는 도 4의 플라즈마 디스플레이 패널(300)의 전극 라인에 인가되는 신호를 나타내는 것이고, 도 6 내지 도 8은 시간의 변화에 따른 단위 방전 셀의 벽전하 분포 변화를 나타낸 것이다.

도 5 및 도 6을 참조하면, 단위 서브 필드의 리셋팅 시간에는 모든 방전 셀들의 전극들 사이에 약한 방전들이 일어나면서 모든 방전 셀들의 벽전하들이 소거된다.

도 5 및 도 7을 참조하면, 리셋후에 어드레스 방전 이전의 벽전하 상태는 모든 방전 셀들의 전극들 사이에 약한 방전이 일어나면서, M 전극(314) 주위에 부극성 벽전하(－)들이 많아지고, 어드레스 전극(362) 주위에 정극성 벽전하(＋)들이 형성된다. 또한, X 전극(312) 주위에 부극성 벽전하(－)들이 축적되고, Y 전극(313) 주위에 정극성 벽전하(＋)들이 많아지게 된다.

도 5 및 도 8을 참조하면, 어드레스 방전시의 벽전하 상태는 어드레싱 방전으로 인하여 선택된 방전 셀의 M 전극(314) 주위에는 정극성 벽전하(＋)가 형성되고, 선택된 방전 셀의 어드레스 전극(362) 주위에는 부극성 벽전하(－)가 형성된다. 또한, 선택된 방전 셀의 X 전극(312) 주위에는 부극성 벽전하(－)가 형성되고, Y 전극(313) 주위에는 정극성 벽전하(＋)가 형성된다.

이어서, 어드레스 방전에 의하여 선택된 방전 셀의 X 전극(312)과 M 전극(313)간에 트리거 방전 이후에 X 전극(312)과 Y 전극(313)에 롱갭 방전이 일어나게 된다.

이때, 어드레스 방전시에, 어드레스 전극(362)과 M 전극(314)간의 벽전하가 바뀔 때 어드레스 전극(362)으로 이동한 부극성 벽전하(－)가 격벽(364, 도 4 참조)내에 도포된 형광체층(365)에도 영향을 주어서, 상기 형광체층(365)의 표면에도 부극성 벽전하(－)가 형성된다.

만약, 종래의 경우처럼, 형광체층(365)이 도포된 높이가 격벽(364)의 높이와 실질적으로 동일시에는 Y 전극(313)간의 거리가 가까워지면서 부극성 벽전하(－)가 형성된 형광체층(365)은 정극성 벽전하(＋)가 형성된 Y 전극(313)과 방전을 쉽게 일으켜서 2차 Y 전극(313)과 어드레스 전극(362) 방전이 일어나게 된다. 이에 따라, Y 전극(313)에 쌓여야할 정극성 벽전하(＋)이 많이 소거된다.

이러한 결과로, 디스플레이 유지 방전시에 X 전극(312)과 M 전극(313)간의 트리거 방전 이후에 X 및 Y 전극(312)(313)에 롱갭 방전이 일어나야 하나, Y 전극(313)에 정극성 벽전하(＋)가 충분하지 않아서 X 및 Y 전극(312)(313)간의 롱갭 방전이 일어나지 않는다.

반면에, 본 발명의 특징에 따른 격벽(364)의 높이(H₁)와, 형광체층(365)이 도포된 높이(H₂)는 <수학식 1>을 만족하고, 상기 격벽(364)의 높이(H₁)와, Y 전극(313)와 M 전극(314)의 간격(G)은 <수학식 2>를 만족하고 있을 경우에는 종래의 경우보다, 형광체층(365)과 Y 전극(313)간의 거리가 멀어지므로, Y 전극(313)에 쌓여야할 정극성 벽전하(＋)가 거의 소거되지 않는다. 이에 따라, 오방전이 발생하지 않게 된다.

이하, 본 출원인의 실험에 따른 격벽과, 형광체층의 상대적인 높이 변화와, 어드레스 전극과 M 전극의 간격과 형광체층의 상대적인 높이 변화에 따른 결과를 나타내면 표 1에 도시된 바와 같다.

<표 1>

	MY전극간 간격	격벽의 높이	형광체층의 높이	오방전셀수
비교예1	75	120	120	9
비교예2			118	5
실시예1			116	0
실시예2			114	0
실시예3			112	0
실시예4			110	0
실시예5			108	0
실시예6			106	0
실시예7			104	0
실시예8			102	0
실시예9			100	0
실시예10			98	0
실시예11			96	0
실시예12			94	0

(단위:㎛)

표 1을 참조하면, 격벽의 높이를 120 마이크로미터로 고정하고, M 전극과 어드레스 전극간의 간격을 75 마이크로미터로 각각 고정하고, 형광체층의 높이를 120 마이크로미터로부터 94 마이크로미터까지 2 마이크로미터씩 줄여서 오방전 방전 셀수를 측정하였다.

비교예 1과 비교예 2의 경우, 격벽의 높이가 120 마이크로미터일 때, 형광체층의 높이를 각각 120, 118 마이크로미터로 변화시킬시에 오방전 방전 셀수는 각각 9개, 5개였다.

반면에, 실시예 1 내지 실시예 12의 경우, 격벽의 높이가 120 마이크로미터 일 때, 형광체층의 높이를 각각 116, 114, 112, 110, 108, 106, 104, 102, 100, 98, 96, 94 마이크로미터로 변화시킬시에 오방전 방전 셀수는 모두 0였다.

도시되어 있지 않지만, 격벽의 높이가 120 마이크로미터일 때, 형광체층의 높이가 94 마이크로미터 미만으로 변화시킬 시에는 M 전극과 어드레스 전극간에 방전이 되지 않았다.

따라서, 이를 정리하면, 격벽의 높이와 형광체층의 높이가 상술한 바 있는 <수학식 1>을 만족하고, 격벽의 높이와, Y 및 M 전극간의 간격이 <수학식 2>를 만족하게 되면, 오방전이 발생하지 않음을 알 수 있다.

이상의 설명에서와 같이 본 발명의 플라즈마 디스플레이 패널은 다음과 같은 효과를 얻을 수 있다.

첫째, 격벽의 높이와 형광체층이 도포된 높이를 특정한 수식으로 한정하여서 오방전이 발생하지 않는다.

둘째, M 전극과 어드레스 전극간의 간격과, 형광체층이 도포된 높이를 특정한 수식으로 한정하여서 오방전이 발생하지 않는다.

셋째, 모든 X 및 Y 전극 사이에 형성된 M 전극이 주사되면서 어드레싱이 수행됨에 따라서, 모든 X 및 Y 전극에 의한 방전 셀을 설정할 수가 있다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

제 1 패널;과,

상기 제 1 패널의 일방향을 따라서 교대로 배치된 X 전극과, Y 전극과, 상기 X 및 Y 전극 사이의 방전 갭에 배치된 M 전극;과,

상기 제 1 패널과 대향되게 배치된 제 2 패널;과,

상기 제 2 패널내에서 상기 Y 전극과 교차하는 방향으로 배치되며, 상기 Y 전극과 어드레싱되는 어드레스 전극;과,

상기 제 1 및 제 2 패널 사이에 배치되어서, 방전 셀을 한정하는 격벽;과,

상기 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고,

상기 격벽의 높이와, 형광체층의 도포된 높이는 하기 수학식 1을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

<수학식 1>

0.78 ≤ H₂/H₁ ≤ 0.97

여기서, H₁는 상기 격벽의 높이이고, H₂는 형광체층의 높이이다.
삭제
제 1 항에 있어서,

상기 격벽의 높이와, M 전극과, Y 전극의 간격은 하기 수학식 2를 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

<수학식 2>

1.25 ≤ H₂/G ≤ 1.55

여기서, H₂는 상기 격벽의 높이이고, G는 M 전극과 Y 전극의 간격이다.
제 1 항에 있어서,

상기 M 전극은 투명한 전극 라인과, 상기 투명한 전극 라인상에 중첩된 버스 전극 라인으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.
제 4 항에 있어서,

상기 투명 전극 라인은 상기 버스 전극 라인보다 상대적으로 폭이 넓게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
제 1 항에 있어서,

상기 M 전극의 폭은 상기 X 및 Y 전극의 폭보다 상대적으로 좁게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
제 1 항에 있어서,

상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.