KR100615269B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100615269B1
KR100615269B1 KR1020040090149A KR20040090149A KR100615269B1 KR 100615269 B1 KR100615269 B1 KR 100615269B1 KR 1020040090149 A KR1020040090149 A KR 1020040090149A KR 20040090149 A KR20040090149 A KR 20040090149A KR 100615269 B1 KR100615269 B1 KR 100615269B1
Authority
KR
South Korea
Prior art keywords
electrode
display area
disposed
electrodes
width
Prior art date
Application number
KR1020040090149A
Other languages
English (en)
Other versions
KR20060040514A (ko
Inventor
송성호
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040090149A priority Critical patent/KR100615269B1/ko
Publication of KR20060040514A publication Critical patent/KR20060040514A/ko
Application granted granted Critical
Publication of KR100615269B1 publication Critical patent/KR100615269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes

Abstract

플라즈마 디스플레이 패널을 개시한다. 본 발명은 전면 기판의 내표면에 형성된 X 및 Y 전극과, 상기 X 및 Y 전극 사이에 배치된 M 전극을 구비하는 전면 패널;과, 배면 기판의 내표면에 형성되며, 상기 X 및 Y 전극과 교차하는 방향으로 배치된 어드레스 전극을 구비하는 배면 패널;과, 상기 전면 및 배면 패널 사이에 배치된 격벽;과, 상기 격벽내에 도포된 적,녹,청색의 형광체층;을 포함하고, M 전극은 화상을 구현하는 패널의 표시 영역에 배치되는 부분과, 외부 단자와 접속되는 패널의 비표시 영역에 배치되는 부분이 전기적으로 연결되어 이루어지고, 비표시 영역에 배치되는 전극 부분의 폭은 표시 영역에 배치되는 전극 부분의 폭보다 상대적으로 넓게 형성된 것으로서, 디스플레이 유지 방전을 일으키는 X 및 Y 전극 사이에 배치되는 M 전극의 폭이 표시 영역과 비표시 영역에서 서로 다르게 형성되며, 이러한 상대적인 폭 변화는 특정한 관계식에 의하여 정의됨으로써, 전극의 단선 불량이나 오프/쇼트 가능성을 미연에 방지할 수 있다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 종래의 주방전 전극의 구조를 일부 절제도시한 사시도,
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 일부 절제하여 도시한 분리 사시도,
도 3은 본 발명의 일 실시예에 따른 플라즈마 표시장치의 구성도,
도 4는 본 발명의 일 실시예에 따른 방전 셀의 전극을 도시한 사시도,
도 5는 도 4의 전극 라인에 인가되는 신호들의 파형도,
도 6 내지 도 11은 도 5의 벽전하 분포 변화를 도시한 것으로서,
도 6은 도 5의 t1 ∼ t2시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,
도 7은 도 5의 t2 ∼ t3 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,
도 8은 도 5의 t3 ∼ t4 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,
도 9는 도 5의 t5 ∼ t6 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,
도 10은 도 5의 t7 ∼ t8 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도,
도 11은 도 5의 t8 ∼ t12 시간에서의 방전 셀의 벽전하 분포 변화를 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
400...기판 401...표시 영역
402...비표시 영역 403...연결 영역
404...단자 영역 410...X 전극
420...Y 전극 430...M 전극
431...제 3 투명 전극 라인 432...제 3 버스 전극 라인
432a...표시 영역에 배치된 M 전극 부분
432b...연결 영역에 배치된 M 전극 부분
432c...단자 영역에 배치된 M 전극 부분
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 유지 방전 전극 사이에 배치된 M 전극이 기판의 표시 영역과 비표시 영역에서 특정한 관계식의 폭을 가지도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다.
통상적으로, 플라즈마 디스플레이 패널(plasma display panel)은 복수의 방전 전극이 형성된 두 기판 사이에 방전 가스를 주입하여 방전시키고, 이로 인하여 발생되는 자외선에 의하여 형광체층의 형광 물질을 여기시켜 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치(flat display device)를 말한다.
이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.
일본 특개평 제4-56039호에 개시된 플라즈마 디스플레이 패널(100)은 도 1에 도시된 바와 같다.
도면을 참조하면, 상기 플라즈마 디스플레이 패널(100)은 유리 기판(101)의 내면에 발광을 위한 주방전셀을 확정하는 한 쌍의 주방전 전극(102)이 X 방향으로 서로 평행하게 복수쌍 배열되어 있으며, 미도시된 배면측의 유리 기판의 내면에는 발광시킨 도트(dot)를 선택하기 위한 어드레스 전극이 배열되어 있다.
또한, 상기 유리 기판(101)의 가장자리에는 구동 회로와 접속하기 위하여 주방전 전극(102)을 확대한 단자부(103)가 형성되어 있다. 상기 주방전 전극(102)은 띠모양의 투명 전극(104)과, 상기 투명 전극(104)과 연장 방향에 따라 중첩된 버스 전극(105)을 포함한다. 상기 버스 전극(105)은 투명 전극(104)에 대하여 X 방향으로 돌출하고, 돌출된 부분은 단자부(103)를 포함하고, 유리 기판(101)상에 직접 형성되어 있다.
최근 들어서는, 플라즈마 디스플레이 패널이 대형화됨에 따라서, 복수의 주 방전 전극(102) 사이에 별도의 방전 전극인 M 전극을 개재시켜서 주방전 전극(102) 사이에 롱갭 방전(long gap discharge)을 발생시켜서 휘도를 향상시킬 수 있는 다전극형 플라즈마 디스플레이 패널이 개발중이다.
다전극형 플라즈마 디스플레이 패널은 M 전극이 방전 셀내에 배치되는 관계로 휘도의 저하를 방지하기 위하여 주방전 전극(102)에 비하여 상대적으로 폭을 좁도록 배치하게 된다.
그런데, 복수의 M 전극은 기판의 가장자리로부터 외부 단자와 접속을 위하여 하나의 그룹으로 그루핑(grouping)시에 기판의 가장자리에 배치되는 전극 부분의 간격이 화상을 구현하는 영역에 배치되는 전극 부분의 간격보다는 상대적으로 좁게 배치되어 있다. 이에 따라, M 전극은 기판의 중앙으로부터 가장자리로 인출되는 부분이 소정 각도 경사지게 형성하게 된다.
그런데, 경사지게 인출되는 전극 부분은 제조하는 과정에서 소성 공정으로 인한 수축 현상으로 인하여 폭 방향의 끝단이 부서지거나, 끊어지는 현상이 발생하게 된다. 또한, M 전극의 단락 테스트에서도, 폭이 좁게 형성되는 관계로 단락 여부를 검출하기가 용이하지 않다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 기판의 단자 영역에 배치된 M 전극 부분과 기판의 연결 영역에 배치된 M 전극 부분과의 상대적인 폭 관계를 수치화하여 전극의 단선 불량을 방지한 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,
전면 기판과, 그 내표면에 형성된 X 및 Y 전극과, 상기 X 및 Y 전극 사이에 배치된 M 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과,
상기 전면 기판과 대향되게 배치된 배면 기판과, 그 내표면에 형성되며, 상기 X 및 Y 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과,
상기 전면 및 배면 패널 사이에 배치되고, 방전 공간을 구획하는 격벽;과,
상기 격벽내에 도포된 적,녹,청색의 형광체층;을 포함하고,
상기 M 전극은 화상을 구현하는 패널의 표시 영역에 배치되는 부분과, 외부 단자와 접속되는 패널의 비표시 영역에 배치되는 부분이 전기적으로 연결되어 이루어지고,
상기 비표시 영역에 배치되는 전극 부분의 폭은 표시 영역에 배치되는 전극 부분의 폭보다 상대적으로 넓게 형성된 것을 특징으로 한다.
또한, 상기 표시 영역에 배치되는 전극 부분의 폭과, 비표시 영역에 배치되는 전극 부분의 폭은 하기 수학식을 만족하는 것을 특징으로 한다.
<수학식>
1.13 ≤ W2/W1 ≤ 2.0
여기서, W1은 표시 영역에 배치된 M 전극 부분의 폭이고, W2는 비표시 영역에 배치된 M 전극 부분의 폭이다.
게다가, 상기 M 전극은 투명한 전극 라인과, 상기 투명한 전극 라인상에 중첩된 버스 전극 라인으로 이루어진 것을 특징으로 한다.
더욱이, 상기 투명 전극 라인은 표시 영역에 배치되고, 상기 버스 전극 라인은 표시 영역으로부터 비표시 영역까지 연장되어 배치된 것을 특징으로 한다.
아울러, 상기 M 전극은 상기 X 및 Y 전극 사이의 방전 갭에 배치되고, 그 폭은 상기 X 및 Y 전극의 폭보다 상대적으로 좁게 형성된 것을 특징으로 한다.
나아가, 상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 한다.
이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 4전극 면방전형 플라즈마 디스플레이 패널(200)을 도시한 것이다.
도면을 참조하면, 상기 플라즈마 디스플레이 패널(200)은 전면 패널(210)과, 상기 전면 패널(210)과 결합되는 배면 패널(260)을 포함하고 있다. 상기 전면 및 배면 패널(210)(260)의 대향되는 내면 가장자리에는 이들을 밀폐시켜서 방전 공간 을 형성하도록 프릿트 글래스(frit glass)가 도포되어진다.
상기 전면 패널(210)에는 투명한 기판, 이를테면 소다 라임 글래스(soda lime glass)와 같은 전면 기판(211)이 마련되어 있다. 상기 전면 기판(211)의 내표면에는 X 및 Y 전극(212)(213)이 배치되어 있다.
상기 X 및 Y 전극(212)(213)은 패널(200)의 X 방향을 따라서 스트라이프형으로 배치되어 있으며, 단위 방전 셀내에 서로 대향되게 한 쌍씩 위치하고 있다. 상기 X 전극(212)은 제 1 투명 전극 라인(212a)과, 상기 제 1 투명 전극 라인(212a)의 일 가장자리를 따라서 배치된 제 1 버스 전극 라인(212b)으로 이루어지며, 상기 Y 전극(213)은 제 2 투명 전극 라인(213a)과, 상기 제 2 투명 전극 라인(212a)의 일 가장자리를 따라서 배치된 제 2 버스 전극 라인(212b)으로 이루어져 있다.
한 쌍의 X 및 Y 전극(212)(213) 사이에는 이들의 롱갭 방전(long gap discharge)을 유도하기 위하여 또 다른 방전 전극인 M 전극(214)이 배치되어 있다. 상기 M 전극(214)은 상기 X 및 Y 전극(212)(213)과 나란한 방향으로 배치되어 있다. 또한, 상기 M 전극(214)은 상기 X 및 Y 전극(212)(213)과 마찬가지로 스트라이프형이며, 상기 X 및 Y 전극(212)(213)과는 다른 방전 전압이 인가된다.
대안으로는, 상기 X 및 Y 전극(212)(213)과, M 전극(214)은 이들이 각 단위 방전 셀내에 배치되어서 전극간의 갭(gap)으로부터 방전을 개시할 수 있는 구조라면 어느 하나의 형상이나 구조에 한정되는 것은 아니다.
상기 X 및 Y 전극(212)(213)과, 그 사이에 개재되는 M 전극(214)은 전면 유전체층(215)에 의하여 매립되어 있다. 상기 전면 유전체층(215)은 투명한 유전체, 이를테면, PbO-B2O3-SiO2와 같은 고유전성의 소재를 이용하여서 전면 기판(211)상에 전면 인쇄되어 있다. 대안으로는, 상기 전면 유전체층(215)은 X 및 Y 전극(212)(213)과, M 전극(214)이 형성된 부분에만 선택적으로 도포될 수도 있을 것이다.
상기 전면 유전체층(215)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)로 이루어진 보호막층(216)이 형성되어 있다. 상기 보호막층(216)은 전면 유전체층(215)의 표면에 전체적으로 증착되어 있다.
상기 배면 패널(260)에는 투명한 유리 기판, 예컨대 소다 라임 글래스로 된 배면 기판(261)이 마련되어 있다. 상기 배면 기판(261)은 상기 전면 기판(211)과 대향되게 배치되어 있다.
상기 배면 기판(261)의 내표면에는 어드레스 전극(262)이 형성되어 있다. 상기 어드레스 전극(262)은 스트라이프형이고, 상기 X 및 Y 전극(212)(213)과 교차하는 방향으로 배치되어 있다. 상기 어드레스 전극(262)은 패널(200)의 Y 방향으로 인접하게 배치된 방전 셀을 가로질러 연장되어 있다. 상기 어드레스 전극(262)은 도전성이 우수한 금속재, 예컨대 은 페이스트로 이루어져 있다.
상기 어드레스 전극(262)은 배면 유전체층(263)에 의하여 매립되어 있다. 상기 배면 유전체층(263)은 상기 전면 유전체층(216)과 실질적으로 동일한 고유전성 소재로 이루어져 있다.
상기 전면 및 배면 패널(210)(260) 사이에는 격벽(264)이 배치되어 있다. 상 기 격벽(264)은 어드레스 전극(262)이 배치된 방향과 직교하는 방향으로 배치된 제 1 격벽(264a)과, 상기 어드레스 전극(262)이 배치된 방향과 나란한 방향으로 배치된 제 2 격벽(264b)을 포함하고 있다. 상기 제 2 격벽(264b)은 인접한 한 쌍의 제 1 격벽(264a)의 내측벽으로부터 대향되는 방향으로 연장되어서 방전 공간을 구획하고 있다.
상기 제 1 및 제 2 격벽(264a)(264b)은 일체로 결합되어 있으며, 구획된 방전 공간은 대략 사각 형상이다. 대안으로는, 상기 격벽(264)은 와플형(waffle type)이나, 미앤더형(meander type)이나, 델타형(delta type)등 다양한 형상으로 제조가능하며, 이에 따른 방전 공간도 원형, 삼각형, 육각형등 다양한 실시예가 존재한다고 할 것이다.
한편, 상기 격벽(264)의 내측벽과 배면 유전체층(263)의 윗면에는 방전 셀별로 적,녹,청색의 형광체층(265)이 코팅되어 있다. 또한, 상기 전면 및 배면 패널(210)(260)과 격벽(264)에 의하여 한정된 방전 공간에는 네온(Ne)-크세논(Xe)의 방전 가스를 주입하게 된다.
도 3은 본 발명의 일 실시예에 따른 4전극 플라즈마 디스플레이 패널을 채용한 플라즈마 표시장치(300)의 구성도이다.
도면을 참조하면, 상기 플라즈마 표시장치(300)는 플라즈마 디스플레이 패널(310), 영상 처리부(301), 논리 제어부(302), 어드레스 구동부(303), X 구동부(304), Y 구동부(305) 및 M 구동부(306)를 포함하고 있다.
상기 영상 처리부(301)는 외부 영상 신호를 처리하여 적,녹,청색의 디지털 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(302)는 영상 처리부(301)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SM, SA, SX, SY)을 발생시킨다.
상기 어드레스 구동부(303)는 논리 제어부(302)로부터의 어드레스 신호들(SA)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인(A1, ... Am)에 인가한다.
상기 M 구동부(306)는 논리 제어부(302)로부터 M 구동-제어 신호(SM)에 따라 동작하여 M 전극 라인(M1, ..., Mn)을 구동한다. X 구동부(304)는 논리 제어부(302)로부터 X 구동-제어 신호(SX)에 따라 동작하여 X 전극 라인(X1, ..., Xm )을 구동한다. 상기 Y 구동부(305)는 논리 제어부(302)로부터의 Y 구동-제어 신호(SY)에 따라 동작하여 Y 전극 라인(Y1, ..., Yn)을 구동한다.
이때, M 전극 라인(M1, ..., Mn) 각각에 주사 펄스가 순차적으로 인가됨과 동시에 어드레스 전극 라인(A1, ... Am) 중에서 선택된 어드레스 전극 라인에 데이터 펄스가 인가되는 어드레싱이 수행된다.
다음에, 어드레싱에 의하여 선택된 방전 셀들이 디스플레이-유지 방전을 일으키도록 모든 X 전극 라인(X1, ..., Xn)과 모든 Y 전극 라인(Y1, ..., Yn) 사이에 교류 전압이 인가된다.
이에 따라, 모든 X 및 Y 전극 라인쌍(X1Y1, X2Y2, ..., X nYn) 및 모든 Y 및 X 전극 라인쌍(Y1X2, Y2X3, ..., Yn -1 Xn) 에 의하여 방전 셀들이 설정될 수가 있다.
또한, 상기 어드레싱에 의하여, 선택된 방전 셀의 X 및 Y 전극 공히 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되고, 선택되지 않은 방전 셀의 X 및 Y 전극중 적어도 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다.
예컨대, 연속적으로 배열된 4개의 M 전극 라인에 있어서, 선택된 두 방전 셀들 사이에 선택되지 않은 두 방전 셀들이 있는 경우, 선택되지 않은 두 방전 셀 각각의 X 및 Y 전극중 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 따라서, 모든 X 및 Y 전극 라인 및 모든 Y 및 X 전극 라인에 의하여 방전 셀들이 설정되면서도 순차적(progressive) 구동 방식이 적용될 수가 있다.
여기서, M 전극은 화상을 구현하는 패널의 표시 영역에 배치되는 부분과 외부 단자와 외부 단자와 접속되는 패널의 비표시 영역에 배치되는 부분이 전기적으로 연결되어 있으며, 비표시 영역에 배치된 전극 부분의 폭은 표시 영역에 배치된 전극 부분의 폭보다 상대적으로 넓게 형성되며, 이러한 상대적인 폭은 특정한 수치에 의하여 한정된데에 주된 특징이 있다.
도 4는 본 발명의 일 실시예에 따른 방전 전극(410 내지 430)이 배치된 상태를 도시한 것이다.
도면을 참조하면, 기판(400)은 방전 전극(410 내지 430)에 소정의 방전 전압 을 인가하여 화상을 표시하는 표시 영역(display area, 401)과, 상기 방전 전극(410 내지 430)의 단부가 외부 단자와 접속되는 비표시 영역(non display area, 402)으로 구분할 수 있다.
상기 비표시 영역(402)은 표시 영역(401)의 가장자리 영역인 연결 영역(403)과, 상기 연결 영역(403)의 가장자리 영역인 단자 영역(404)으로 구분할 수 있다. 상기 연결 영역(403)은 상기 방전 전극(410 내지 430)이 표시 영역(401)으로부터 인출되는 영역이고, 상기 단자 영역(404)은 상기 방전 전극(410 내지 430)이 플렉시블 프린티드 케이블(flexible printed cable)과 같은 외부 단자와 접속되는 영역이다.
이러한 기판(400) 상에는 X 방향으로 X 전극(410)과, Y 전극(420)이 배치되어 있다. 상기 X 및 Y 전극(410)(420) 사이에는 M 전극(430)이 배치되어 있다. 상기 X 및 Y 전극(410)(420)과, M 전극(430)은 다같이 스트라이프형이며, 각 단위 방전 셀에 3 전극이 나란하게 위치하고 있다.
상기 X 전극(410)은 기판(400)의 표면에 형성된 제 1 투명 전극 라인(411)과, 상기 제 1 투명 전극 라인(411)의 일 가장자리에 형성된 제 1 버스 전극 라인(412)을 포함하고 있다. 상기 제 1 투명 전극 라인(411)은 표시 영역(401)에 배치되어 있으며, 상기 제 1 버스 전극 라인(412)은 제 1 투명 전극 라인(411)의 길이 방향을 따라 표시 영역(401)으로부터 도시되지 않은 기판(400)의 반대쪽에 구획된 비표시 영역까지 연장되어 있다.
상기 Y 전극(420)은 기판(400)의 표면에 형성된 제 2 투명 전극 라인(421) 과, 상기 제 2 투명 전극 라인(421)의 일 가장자리를 따라 배치된 제 2 버스 전극 라인(422)을 포함하고 있다. 상기 제 2 투명 전극 라인(421)은 표시 영역(401)에 배치되어 있으며, 상기 제 2 버스 전극 라인(422)은 상기 제 2 투명 전극 라인(421)의 길이 방향을 따라서 표시 영역(401)으로부터 연결 영역(403)을 경유하여 단자 영역(404)까지 연장되어 있다. 상기 제 2 버스 전극 라인(422)은 표시 영역(401)에서 제 2 투명 전극 라인(421)과 중첩되어 있다. 상기 X 및 Y 전극(410)(420)은 기판(400)의 반대되는 방향에서 서로 외부 단자와 전기적으로 접속가능하다.
상기 M 전극(430)은 기판(400)의 표면에 형성된 제 3 투명 전극 라인(431)과, 상기 제 3 투명 전극 라인(431)과 전기적으로 연결된 제 3 버스 전극 라인(432)을 포함하고 있다.
상기 제 3 투명 전극 라인(431)은 표시 영역(401)에만 배치되어 있으며, 상기 제 3 버스 전극 라인(432)은 표시 영역(401)으로부터 연장되어서 연결 영역(403)을 경유하여 단자 영역(404)까지 연장되어 있다.
이렇게 M 전극(430)은 제 3 투명 전극 라인(431)과, 상기 제 3 투명 전극 라인(431)상에 중첩된 제 3 버스 전극 라인(432)으로 이루어진 이중층 구조이다. 이때, 상기 제 3 투명 전극 라인(431)은 상기 제 3 버스 전극 라인(432)보다 폭이 넓게 형성되어 있다. 대안으로는, 상기 M 전극(430)은 제 3 버스 전극 라인(432)이나, 제 3 투명 전극 라인(431)중 어느 하나만 배치된 단일층 구조일 수도 있다.
이때, 상기 제 3 버스 전극 라인(432)은 기판(400)의 표시 영역(401)으로부 터 연결 영역(403)을 경유하여 단자 영역(404)까지 연장되어 있으며, 하나의 단일 전극 라인으로 이루어져 있다. 대안으로는 상기 제 3 버스 전극 라인(432)과 제 3 투명 전극 라인(431)은 연결 영역(403)이나 단자 영역(404)까지 중첩된 형태로 배치될 수도 있는 등 어느 하나의 구조에 한정되는 것은 아니다.
상기 제 3 버스 전극 라인(432)만 표시 영역(401)으로부터 연결 영역(403)을 거쳐 단자 영역(404)까지 인출된 경우인 본 실시예의 경우를 설명하면, 상기 제 3 버스 전극 라인(431)은 화상을 구현하는 표시 영역(401)에 배치되는 전극 부분(432a)과, 상기 표시 영역(401)으로부터 인출되는 연결 영역(402)에 배치되는 전극 부분(432b)과, 외부 단자와 접속되는 단자 영역(404)에 배치되는 전극 부분(432c)으로 구분할 수 있으며, 이들은 다같이 일체로 연결되어 있다.
이때, 비표시 영역(402)중 연결 영역(403)에 배치되는 전극 부분(432b)은 표시 영역(401)에 배치되는 전극 부분(432a)보다 상대적으로 넓게 형성되어 있다. 또한, 상기 두 전극 부분(432a)(432b)의 상대적인 폭은 하기와 같은 수학식을 만족하고 있다.
<수학식>
1.13 ≤ W2/W1 ≤ 2.0
여기서, W1은 표시 영역(401)에 배치되는 전극 부분(432a)의 폭이고, W2는 연결 영역(403)에 배치되는 전극 부분(432b)의 폭이다.
즉, 인접하는 M 전극(430)간의 단선 불량을 방지하기 위해서는 표시 및 연결 영역(401)(403)에 배치되는 전극 부분(432a)(432b)의 상대적인 폭에 대한 관계식이 상기 수학식을 만족하는 것이 바람직하다.
또한, 연결 영역(403)에 배치되는 전극 부분(432b)의 폭은 단자 영역(403)에 배치되는 전극 부분(432c)의 폭과 실질적으로 동일하다. 대안으로는, 단자 영역(403)에 배치되는 전극 부분(432c)의 폭이 연결 영역(403)에 배치되는 전극 부분(432b)의 폭보다 상대적으로 크게 형성시킬 수도 있을 것이다.
한편, 상기 M 전극(430)은 상기 X 전극(410) 및 Y 전극(420) 사이의 방전 갭에 배치되어 있으므로, 상기 M 전극(430)의 전체 폭은 개구율의 영향을 고려하여 상기 X 및 Y 전극(410)(420)의 각각의 전체 폭보다 상대적으로 좁게 형성되어 있다.
또한, 상기 제 1 내지 제 3 투명 전극 라인(411 내지 431)은 다같이 투명한 전극, 예컨대 ITO(Indium Tin Oxide)막으로 이루어지고, 상기 제 1 내지 제 3 버스 전극 라인(412 내지 432)은 도전성이 우수한 소재, 이를테면, 은 페이스트(Ag paste)나, 크롬-구리-크롬(Cr-Cu-Cr)의 다중 금속막으로 이루어지는 것이 바람직하다.
이하, 본 출원인의 실험에 의한 전극의 폭 변화에 따른 단선 불량은 표 1에 도시된 바와 같다.
<표 1>
W1 W2 단선 불량 오픈/ 쇼트여부 W2/W1 W1 W2 단선 불량 오픈/ 쇼트여부 W2/W1
75 75 9 × 1.00 75 120 0 ○ 1.60
75 80 4 × 1.07 75 125 0 ○ 1.67
75 85 0 ○ 1.13 75 130 0 ○ 1.73
75 90 0 ○ 1.20 75 135 0 ○ 1.80
75 95 0 ○ 1.27 75 140 0 ○ 1.87
75 100 0 ○ 1.33 75 145 0 ○ 1.93
75 105 0 ○ 1.40 75 150 0 ○ 2.00
75 110 0 ○ 1.47 75 155 6 ○ 2.07
75 115 0 ○ 1.53 75 160 9 ○ 2.13
여기서, W1은 표시 영역에 배치된 M 전극 부분이고, W2는 연결 영역에 배치된 M 전극 부분이다.
표 1을 참조하면, 기판의 표시 영역에 배치된 M 전극 부분(432a)의 폭(W1)과, 연결 영역에 배치된 M 전극 부분(432b)의 폭(W2)의 상대적인 변화(W2/W1 )가 1.13 이상이고, 2.0 이하일 경우에는 전극의 단선 불량은 0인데 반하여, 상대적인 폭변화가 1.13 미만이거나, 2.0 이상일 경우에는 단선 불량이 발생하는 것을 알 수 있다. 또한, M 전극 부분(432a)의 폭(W1)과, 연결 영역에 배치된 M 전극 부분(432b)의 폭(W2)의 상대적인 변화(W2/W1)가 1.13 이상이고, 2.0 이하일 경우에는 전극의 오픈/쇼트는 발생하지 않은데 반하여, 상대적인 폭변화가 1.13 미만일 경우에는 오픈/쇼트가 다같이 발생하였다. 따라서, 전극의 단선 불량이나, 오픈/쇼트를 방지하기 위해서는 상기 범위내에 들도록 M 전극의 폭을 설계해야 할 것이다.
이하, 본 발명의 일 실시예에 따른 다전극형의 플라즈마 디스플레이 패널의 작용을 살펴보면 다음과 같다.
도 5는 도 4의 플라즈마 디스플레이 패널의 전극 라인에 인가되는 신호를 나 타내는 것이고, 도 6 내지 도 11은 도 5의 t1 내지 t12 시간에서의 단위 방전 셀의 벽전하 분포 변화를 나타낸 것이다.
여기서, 상기 X 및 Y 전극(410)(420)과, M 전극(430)은 전면 유전체층(616)에 의하여 매립되어 있고, 전면 유전체층(616)의 표면에는 보호막층(617)이 증착되어 있다. 또한, 상기 X 및 Y 전극(410)(420)과 교차하는 방향으로 배치된 어드레스 전극(662)은 배면 유전체층(663)에 의하여 매립되어 있고, 그 표면에는 형광체층(667)이 도포되어 있다.
도 5를 참조하면, 단위 서브필드의 최종 시점(t12)의 직전에 최종 디스플레이-유지 펄스가 모든 X 전극 라인에 인가되므로 , 어느 한 단위 서브필드의 최종 시점(t12) 즉, 단위 서브 필드에 이어지는 단위 서브필드의 최초 시점(t1)에서는 이전 서브 필드에서 선택되었던 방전 셀들의 X 전극 주위의 부극성의 벽전하들이 형성되고, 이전 서브필드에서 선택되었던 방전 셀들의 Y 전극 주위에 정극성의 벽전하들이 형성된다.
도 5 및 도 6을 참조하면, 단위 서브필드의 리셋팅 시간(R)의 벽전하 소거 시간(t1 ∼ t2)에서는 모든 Y 전극라인에 제 2 전압(Vs)의 펄스가 인가되는 동안에 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 이 시간(t1 ∼ t2)에서, X 전극 라인과 어드레스 전극 라인에는 접지 전압(VG)이 인가된다. 이에 따라, 모든 방전 셀들의 전극 들 사이에서 약한 방전들이 일어나면서 모든 방전 셀들의 벽전하들이 소거된다.
도 5 및 도 7을 참조하면, 벽전하 축적 시간(t2 ∼ t3) 에서는 X 전극 라인 및 Y 전극 라인 및 어드레스 전극 라인에서는 접지 전압(VG)이 인가된 상태에서 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)보다 제 4 전압(VSET)만큼 더 높은 제 1 전압(VSET+Vs)까지 지속적으로 상승된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 상승되거나, 점선으로 도시된 바와 같이 선형적으로 상승될 수가 있다. 이에 따라, 모든 방전 셀들의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위에 부극성 벽전하들이 많이 형성되고, 나머지 전극들 주위에 정극성 벽전하들이 형성된다.
도 5 및 도 8을 참조하면, 벽전하 배분 시간(t3 ∼ t4)에서는, 모든 X 전극 라인과 Y 전극 라인에 인가되는 전압이 제 2 전압(VS)으로 유지되고, 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 M 전극 라인에 인가되는 전압이 제 2 전압(VS)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 하강되거나, 점선으로 도시된 바와 같이 선형적으로 하강될 수 있다. 이에 따라, 모든 방전 셀의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위의 부극성 벽전하의 일부가 X 및 Y 전극 주위로 이동한다. 또한, 어드레스 전극들 주위의 정극성 벽전하가 보다 많아진다.
이에 따라, X 전극 라인 및 Y 전극 라인의 벽전위가 어드레스 전극 라인의 벽전위보다 낮고 M 전극 라인의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다.
도 5 및 도 9를 참조하면, 이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인에 디스플레이 데이터 신호가 인가되고, 제 2 전압(VS)보다 낮은 제 5 전압(VSCAN)으로 바이어싱된 M 전극 라인에 접지 전압(VG)의 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인에 인가되는 디스플레이 데이터 신호는 방전 셀을 선택할 경우에 정극성 어드레싱 전압을, 그렇지 않을 경우에 접지 전압을 가진다. 여기서, 모든 X 전극 라인에는 접지 전압이 인가되고, 모든 Y 전극 라인에는 상기 제 2 전압(VS)이 인가된다. 이에 따라, 선택된 방전 셀에 있어서, 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 디스플레이 데이터 신호가 인가되면, 어드레싱 방전이 일어난다. 이 어드레싱 방전으로 인하여 선택된 방전 셀의 X 및 M 전극 주위에는 정극성의 벽전하가 형성되고, 선택된 방전 셀의 Y 및 어드레스 전극 주위에는 부극성의 벽전하가 형성된다.
도 5, 도 10 및 도 11을 참조하면, 이어지는 디스플레이-유지 시간(S)에 있어서, 모든 M 전극 라인에 제2 전압(VS)이 인가되고 모든 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 X 전극 라인과 모든 Y 전극 라인에 상기 제 2 전압(VS)의 디스플레이-유지 펄스가 교호하게 인가된다. 이에 따라, 어드레싱 시간 (A)에서 상기 상태로 벽전하가 형성되었던 방전 셀에서 디스플레이-유지를 위한 방전을 일으킨다. 이처럼, 어드레스 방전에 의하여 선택된 방전 셀에 X 전극 라인과 M 전극간에 트리거 방전이후에 X 및 Y 전극 라인에 롱갭 방전이 일어나게 된다.
이상의 설명에서와 같이 본 발명의 플라즈마 디스플레이 패널은 다음과 같은 효과를 얻을 수 있다.
첫째, 디스플레이 유지 방전을 일으키는 X 및 Y 전극 사이에 배치되는 M 전극의 폭이 표시 영역과 비표시 영역에서 서로 다르게 형성되며, 이러한 상대적인 폭 변화는 특정한 관계식에 의하여 정의됨으로써, 전극의 단선 불량이나 오프/쇼트 가능성을 미연에 방지할 수 있다.
둘째, 비표시 영역에서 M 전극의 폭이 확대됨에 따라서 소성시에 수축이 되더라도 끊김 현상이 없다.
셋째, 모든 X 및 Y 전극 사이에 형성된 M 전극이 주사되면서 어드레싱이 수행됨에 따라서, 모든 X 및 Y 전극에 의한 방전 셀을 설정할 수가 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 삭제
  2. 전면 기판과, 그 내표면에 형성된 X 및 Y 전극과, 상기 X 및 Y 전극 사이에 배치된 M 전극과, 이들을 매립하는 전면 유전체층을 구비하는 전면 패널;과,
    상기 전면 기판과 대향되게 배치된 배면 기판과, 그 내표면에 형성되며, 상기 X 및 Y 전극과 교차하는 방향으로 배치된 어드레스 전극과, 이를 매립하는 배면 유전체층을 구비하는 배면 패널;과,
    상기 전면 및 배면 패널 사이에 배치되고, 방전 공간을 구획하는 격벽;과,
    상기 격벽내에 도포된 적,녹,청색의 형광체층;을 포함하고,
    상기 M 전극은 화상을 구현하는 패널의 표시 영역에 배치되는 부분과, 외부 단자와 접속되는 패널의 비표시 영역에 배치되는 부분이 전기적으로 연결되어 이루어지고,
    상기 비표시 영역에 배치되는 전극 부분의 폭은 표시 영역에 배치되는 전극 부분의 폭보다 상대적으로 넓게 형성되며,
    상기 표시 영역에 배치되는 전극 부분의 폭과, 비표시 영역에 배치되는 적어도 일부 전극 부분의 폭은 하기 수학식을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
    <수학식>
    1.13 ≤ W2/W1 ≤ 2.0
    여기서, W1은 표시 영역에 배치된 M 전극 부분의 폭이고, W2는 비표시 영역에 배치된 M 전극 부분의 폭이다.
  3. 제 2 항에 있어서,
    상기 M 전극은 투명한 전극 라인과, 상기 투명한 전극 라인상에 중첩된 버스 전극 라인으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 투명 전극 라인은 상기 버스 전극 라인보다 폭이 넓게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 3 항에 있어서,
    상기 투명 전극 라인은 표시 영역에 배치되고, 상기 버스 전극 라인은 표시 영역으로부터 비표시 영역까지 연장되어 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 제 2 항에 있어서,
    상기 M 전극은 단일층의 버스 전극 라인으로 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널.
  7. 제 2 항에 있어서,
    상기 M 전극은 상기 X 및 Y 전극 사이의 방전 갭에 배치되고, 그 폭은 상기 X 및 Y 전극의 폭보다 상대적으로 좁게 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  8. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020040090149A 2004-11-06 2004-11-06 플라즈마 디스플레이 패널 KR100615269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090149A KR100615269B1 (ko) 2004-11-06 2004-11-06 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090149A KR100615269B1 (ko) 2004-11-06 2004-11-06 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20060040514A KR20060040514A (ko) 2006-05-10
KR100615269B1 true KR100615269B1 (ko) 2006-08-25

Family

ID=37147461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090149A KR100615269B1 (ko) 2004-11-06 2004-11-06 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100615269B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140064A (ja) 1997-07-25 1999-02-12 Hitachi Ltd ガス放電型表示パネルおよびそれを用いた表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140064A (ja) 1997-07-25 1999-02-12 Hitachi Ltd ガス放電型表示パネルおよびそれを用いた表示装置

Also Published As

Publication number Publication date
KR20060040514A (ko) 2006-05-10

Similar Documents

Publication Publication Date Title
KR100303907B1 (ko) 면방전형pdp
EP1592039A1 (en) Plasma display panel
JP3591971B2 (ja) Ａｃ型ｐｄｐ及びその駆動方法
JPH11185634A (ja) 面放電型プラズマディスプレイパネル
JP3726667B2 (ja) Ａｃ型プラズマディスプレイ装置
KR100615269B1 (ko) 플라즈마 디스플레이 패널
KR100647632B1 (ko) 플라즈마 디스플레이 패널
KR100670297B1 (ko) 플라즈마 디스플레이 패널
KR100581921B1 (ko) 플라즈마 디스플레이 패널
KR20060058361A (ko) 플라즈마 디스플레이 패널
KR20020050817A (ko) 플라즈마 디스플레이 패널
JP4359997B2 (ja) Ａｃ型プラズマディスプレイパネル
KR100469697B1 (ko) 플라즈마 디스플레이 패널
KR100322083B1 (ko) 플라즈마 디스플레이 패널
KR100719545B1 (ko) 플라즈마 디스플레이 패널
KR100683689B1 (ko) 플라즈마 디스플레이 패널
KR100669723B1 (ko) 플라즈마 디스플레이 패널
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100823486B1 (ko) 플라즈마 디스플레이 패널
KR20050062753A (ko) 플라즈마 디스플레이 패널
KR20100019756A (ko) 플라즈마 디스플레이 패널
KR100447651B1 (ko) 플라즈마 디스플레이 패널
KR20060003640A (ko) 다전극의 간격이 다르게 형성된 플라즈마 디스플레이 패널
JP2002134033A (ja) プラズマディスプレイパネルおよびその駆動方法
KR100659084B1 (ko) 다전극 구조의 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee