JP4359997B2 - Ac型プラズマディスプレイパネル - Google Patents

Ac型プラズマディスプレイパネル Download PDF

Info

Publication number
JP4359997B2
JP4359997B2 JP2000064921A JP2000064921A JP4359997B2 JP 4359997 B2 JP4359997 B2 JP 4359997B2 JP 2000064921 A JP2000064921 A JP 2000064921A JP 2000064921 A JP2000064921 A JP 2000064921A JP 4359997 B2 JP4359997 B2 JP 4359997B2
Authority
JP
Japan
Prior art keywords
electrode
insulating substrate
plasma display
data
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000064921A
Other languages
English (en)
Other versions
JP2001256893A (ja
Inventor
浩一 五田
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2000064921A priority Critical patent/JP4359997B2/ja
Publication of JP2001256893A publication Critical patent/JP2001256893A/ja
Application granted granted Critical
Publication of JP4359997B2 publication Critical patent/JP4359997B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明はテレビ受像機および広告表示盤等の画像表示に用いるプラズマディスプレイパネルに関するものである。
【0002】
【従来の技術】
従来のAC型プラズマディスプレイパネル(以下「パネル」という)の要部構造を図5に示す。図において、第一の絶縁基板1上には、誘電体層2および保護膜層3で覆われた複数の走査電極4と維持電極5とが対を成して平行に付設されている。また、走査電極4および維持電極5は、透明電極4a、5a上にこの電極4a、5aの抵抗値を下げるための母線4b、5bを接続したものである。第二の絶縁基板6上には、絶縁体層7で覆われた複数のデータ電極8を付設し、またデータ電極8間の絶縁体層7上には、データ電極8と平行して複数の隔壁9を付設し、この隔壁9間の隔壁9側面および絶縁体層7の表面に蛍光体10を付設している。さらに、走査電極4および維持電極5とデータ電極8とが直交するように、第一の絶縁基板1と第二の絶縁基板6とを放電空間11を挟んで対向して配置している。
【0003】
このパネルにおける一つの放電セル12は、走査電極4と維持電極5の一対とデータ電極8の一つとの交点に対応する領域の放電空間11で構成される。その放電空間11には放電ガスとしてヘリウム、ネオン、アルゴン、キセノンの内の一種またはそれらの混合ガスが封入されている。また、隔壁9間のストライプ状の絶縁体層7の表面に赤色、緑色、青色に発光する蛍光体10R、10G、10Bを順次配置し、この蛍光体10R、10G、10Bの1組に対応する3つの放電セルにより1つの画素を成している。
【0004】
次に、上記パネルの動作について説明する。
【0005】
このパネルの電極配列図は、図6に示すように、M行×N列の放電セルからなるマトリックス構成であり、行方向にはM行の走査電極SCN1〜SCNMおよび維持電極SUS1〜SUSMが配列されており、列方向にはN列のデータ電極D1〜DNが配列されている。また、このパネルに用いたタイミングチャートを図7に示す。
【0006】
図6および図7に示すように、書き込み期間では、全ての維持電極SUS1〜SUSMを0(V)に保持した後に、第一行目の表示を行う放電セルに対応する所定のデータ電極D1〜DNに正の書き込みパルス電圧+Vw(V)を、第一行目の走査電極SCN1に負の走査パルス電圧−Vs(V)をそれぞれ印加すると、所定のデータ電極D1〜DNと第一行目の走査電極SCN1との交点部において書き込み放電が起こる。次に、第二行目の表示を行う放電セルに対応する所定のデータ電極D1〜DNに正の書き込みパルス電圧+Vw(V)を、第二行目の走査電極SCN2に負の走査パルス電圧−Vs(V)をそれぞれ印加すると、所定のデータ電極D1〜DNと第二行目の走査電極SCN2との交点部において書き込み放電が起こる。次に、上記同様の動作が順次に行われて、最後に第M行目の表示を行う放電セルに対応する所定のデータ電極D1〜DNに正の書き込みパルス電圧+Vw(V)を、第M行目の走査電極SCNMに負の走査パルス電圧−Vs(V)をそれぞれ印加すると、所定のデータ電極D1〜DNと第M行目の走査電極SCNMとの交点部において書き込み放電が起こる。
【0007】
次の維持期間では、全ての走査電極SCN1〜SCNMを一旦0(V)に保持すると共に、全ての維持電極SUS1〜SUSMに負の維持パルス電圧−Vm(V)を印加すると、書き込み放電を起こした前記交点部における走査電極SCN1〜SCNMと維持電極SUS1〜SUSMとの間に維持放電が起こる。次に全ての走査電極SCN1〜SCNMと全ての維持電極SUS1〜SUSMとに負の維持パルス電圧−Vm(V)を交互に印加することにより、表示する放電セルにおいて維持放電が継続して起こる。この維持放電の発光によりパネル表示が行われる。
【0008】
次の消去期間では、全ての走査電極SCN1〜SCNMを一旦0(V)に保持すると共に、全ての維持電極SUS1〜SUSMに消去パルス電圧−Ve(V)を印加すると、消去放電を起こして放電が停止する。以上の動作によりAC型プラズマディスプレイパネルの一画面が表示される。
【0009】
一方、上記従来のパネルは、維持パルス電圧−Vm(V)および書き込みパルス電圧+Vw(V)を供給するために、維持回路および書込回路が使用されており、それぞれの回路の無効電力を低減することと、それぞれの回路用の駆動ICのコスト低減が要望されている。そこで、書き込みパルス電圧+Vw(V)より数倍高い維持パルス電圧−Vm(V)に着目して、隔壁9の高さの最適化により維持パルス電圧−Vm(V)を低下させていた。その結果、維持回路の無効電力を低減することができ、さらに比較的安価な維持回路用の駆動ICを使用することができるようになった。
【0010】
【発明が解決しようとする課題】
しかしながら、隔壁9の高さHが最適化して維持パルス電圧−Vm(V)を低下させると書き込みパルス電圧+Vw(V)が大きくなり、その結果、この書込回路の無効電力が大きくなり、さらに安価な書込回路用の駆動ICの使用が難しくなるという問題があった。
【0011】
本発明は、上記従来のパネルにおける維持回路の長所を維持して、書込回路の無効電力の低減および安価な書込回路用の駆動ICを使用することができるパネルを提供するものである。
【0012】
【課題を解決するための手段】
以上の課題を解決するために本発明は、誘電体層で覆われた平行な走査電極と維持電極との電極対が複数個配列して設けられた第一の絶縁基板と、前記電極対と直交する方向に絶縁体層で覆われた複数のデータ電極および前記データ電極間に配置され、放電空間を区画した帯状の隔壁を有する第二の絶縁基板とを備えたAC型プラズマディスプレイパネルにおいて、前記データ電極は、前記走査電極と対面する部位に前記走査電極側へ突出する突出部を有し、前記突出部は前記放電空間に突出しており、前記第二の絶縁基板面からの前記突出部の高さを、前記第二の絶縁基板面から前記隔壁の頂部までの高さの1/3以上にしたことを特徴とする
【0013】
かかる構成により、走査電極とデータ電極との距離が短くなり、書き込み放電を起動する電界が強くなる。
【0014】
また、本発明は、誘電体層で覆われた平行な走査電極と維持電極との電極対が複数個配列して設けられた第一の絶縁基板と、前記電極対と直交する方向に絶縁体層で覆われた複数のデータ電極および、放電空間を区画し、かつ前記データ電極間に配置された帯状の隔壁を有する第二の絶縁基板とを備えたAC型プラズマディスプレイパネルにおいて、前記第一の絶縁基板上の前記電極対間にブラックマトリックス膜を付設し、前記データ電極は、前記ブラックマトリックス膜と対面する部位に前記走査電極側へ突出する突出部を有し、前記突出部は前記放電空間に突出していることを特徴とする
【0015】
かかる構成により、走査電極とデータ電極との距離が短くなり、書き込み放電を起動する電界が強くなる。さらに、ブラックマトリックス膜により、書き込み放電の発光を遮光する。
【0016】
【発明の実施の形態】
図1〜図3は、本発明の実施の形態におけるAC型プラズマディスプレイパネル(以下パネルと略す)を示す。
【0017】
本発明の実施の形態におけるパネルは、図1に示すように、誘電体層2および保護膜層3で覆われた平行な走査電極4と維持電極5との電極対40が複数個配列して設けられたガラス製の第一の絶縁基板1と、電極対40と直交する方向に絶縁体層7で覆われた複数のデータ電極8およびデータ電極8間に配置され、放電空間11を区画した帯状の隔壁9を有するガラス製の第二の絶縁基板6とを備えている。また、隔壁9間のストライプ状の絶縁体層7の表面に赤色、緑色、青色に発光する蛍光体10R、10G、10Bを順次配置して付設し、かつ、走査電極4、維持電極5の1つの電極対40とこれと隣り合う他の電極対40との間(以下、「電極対40間」という)の第一の絶縁基板1上に黒色顔料入りガラス、酸化金属入りガラス等の材料からなるブラックマトリックス膜42を付設している。そして、走査電極4および維持電極5の一対とデータ電極8の一つとの交点に対応する領域の放電空間11で一つの放電セル12を構成し、放電空間11には放電ガス20としてヘリウム、ネオン、アルゴン、キセノンの内の一種またはそれらの混合ガスが封入されている。また、蛍光体10R、10G、10Bの1組に対応する3つの放電セル12で1つの画素を成している。
【0018】
走査電極4および維持電極5は、SnO2、ITO等の材料からなる透明電極4a、5a上にこの電極4a、5aの抵抗値を下げるための銀材料等からなる母線4b、5bを接続したものである。
【0019】
データ電極8は、銀材料等からなり、図2に示すように、走査電極4と対面する部位E1に走査電極4側へ突出する突出部41を有したものである。
【0020】
突出部41は、走査電極4の電極対40間側(ブラックマトリックス膜42側)の辺部にある母線4bと対向する位置に設けられ、データ電極8の長手方向における突出部41の長さAを走査電極の幅Bよりも狭くしたものである。このときの突出部41の長さAは、長くなるほど発光領域が狭くなりパネルの発光輝度が落ちるため、放電セル12の発光領域の観点から走査電極の幅Bの1/3以下とし、また長さAが短くなればなるほど製造が難しく、製造コストが高くなるため、製造の容易さや製造コストの観点から走査電極の幅Bの1/10以上にしている。データ電極8の幅方向における突出部41の幅Cは、隔壁間距離Dとほぼ同じにするか、また上記長さAと同様に製造の容易さや製造コストの観点から隔壁間距離Dの1/10以上にしている。また、図3に示すように、突出部41の頂部41aは、第一の絶縁基板内面1aと平行に形成し、第二の絶縁基板面6aからの突出部の高さTを、第二の絶縁基板面6aから隔壁9の頂部までの高さHより低くし、かつ、その高さHの1/3以上にしている。そして、突出部41は、絶縁体層7で覆われている。
【0021】
蛍光体10は、図3に示すように、突出部41の頂部41a、壁面部41b、第二の絶縁基板6の上面6aを覆う絶縁層表面7a、隔壁9の側面9bに付設されている。
【0022】
なお、上記本発明の実施の形態におけるパネルの動作については、電極配列およびタイミングチャートを図6および図7に示した従来のものと同じであり、これらの説明は省略する。
【0023】
次に、本発明の実施の形態におけるパネルの作用効果について説明する。
【0024】
本発明の実施の形態におけるパネルは、走査電極4と対面するデータ電極8の部位E1に走査電極4側へ突出する突出部41を有することにより、走査電極4とデータ電極8との距離が従来技術と比べ短くなり、書き込み放電を起動する電界が強くなるので、書き込みパルス電圧+Vwを低くできる。その結果、書込回路の無効電力の低減および安価な書込回路用の駆動ICの使用が可能となり、このパネルを用いた表示装置のコストと消費電力の削減を図ることができる。
【0025】
また、突出部41が電極対40間側の走査電極4の辺部と対向する位置に設けられたことにより、電極対40の放電ギャップGから突出部41が離れるので、電極対40の維持放電が安定し、高品位な画像を得ることができる。
【0026】
また、データ電極8の長手方向における突出部41の長さAを走査電極4の幅Bより狭くしたことにより、突出部41の先端に電界が集中し、書き込みパルス電圧+Vwを低くできる。
【0027】
さらに、突出部41の幅Cを隔壁間距離Dとほぼ同じにした場合には、突出部41が放電セル12の隔壁の役割を果たし、隣接する放電セル12の誤放電、誤表示を低減することができ、また、突出部41の側面部41bに蛍光体10が付設された場合には、従来技術に比べ蛍光体10の付設領域が広くなり、パネルの発光輝度および効率を向上することができる。
【0028】
(実施例)
次に本発明の効果を確認した実施例について説明する。
【0029】
本発明の実施例1のパネルは、480行×852列の42インチ用パネルを用い、突出部41の長さAを100(μm)、幅Cを100(μm)、隔壁9の高さをH=120(μm)とし、突出部41の高さTを14(μm)、40(μm)、60(μm)に変え、電極対40の放電ギャップGのセンターから突出部41のセンターまでの距離Lと書き込みパルス電圧+Vw(V)との関係を調べた。図4に書き込みパルス電圧+Vw(V)の結果を示す。なお、他の仕様は上記従来技術のパネルと同様である。
【0030】
図4から分かるように、書き込みパルス電圧+Vwは、放電ギャップGのセンターから突出部41のセンターまでの距離Lを330(μm)とした場合(走査電極4の母線4bと対向する位置)において、T=0(μm)のときが約70(V)、T=14(μm)のときが約57(V)、T=40(μm)のときが約42(V)、T=60(μm)のときが約30(V)となり、突出部41の高さTが高くなるにつれて減少する。
【0031】
以上より、本発明のパネルは、突出部41の高さTを40(μm)以上、すなわち突出部41の高さTを隔壁9の高さHの1/3以上にすることにより、書き込みパルス電圧+Vw(V)を50(V)以下にすることができることがわかる。ここで、書込回路の無効電力がこのパルス電圧の値の二乗に比例することから、無効電力は従来のパネル(T=0のときに相当する)が70(V)×70(V)/R(Ω)であるのに対し、本発明の実施例のパネルが50(V)×50(V)/R(Ω)以下となる。したがって、本発明のパネルは、従来のパネルに対し、無効電力を約1/2以下に削減することができ、また耐圧が50(V)以下の安価(従来の70%)な駆動ICを使用することができる。
【0032】
なお、本発明の実施の形態では、走査電極4側へ突出する突出部41を走査電極4と対面するデータ電極8の部位E1に設けた場合について説明したが、これに限らず、その突出部41を、ブラックマトリックス膜42と対面するデータ電極の部位に設けた場合、または走査電極4およびブラックマトリックス膜42と対面するデータ電極8の部位に設けた場合でもよい。特に突出部41をブラックマトリックス膜42と対面するデータ電極の部位に設けた場合、放電セル12の発光領域が大きくなり、かつ突出部41と走査電極4との書き込み放電の発光をブラックマトリックス膜42により遮光することができる。その結果、高コントラストの画像を得ることができる。
【0033】
また、走査電極4と対向する突出部41の頂部41aに蛍光体10が付設されたものについて説明したが、これに限らず、突出部41の頂部41aに蛍光体10がないパネル構造の場合としてもよく、さらに、突出部41の頂部41aと第一の絶縁基板内面1aとを平行に形成する例を示したが、これに限らず、突出部41の頂部41aを第一の絶縁基板内面1aに対して円弧状または△状に突出させたもの等であってもよい。
【0034】
さらに、赤、青、緑の蛍光体を用いたカラー化のパネル構造で説明したが、これに限らず、単色のみの蛍光体を用いたパネル構造、蛍光体のない放電ガスの色をそのまま表示に用いるパネル構造に適用しても目標の効果を奏する。
【0035】
【発明の効果】
以上説明したように、本発明は、走査電極と対面するデータ電極の部位に走査電極側へ突出する突出部を有することで、書込回路の無効電力および書込回路用の駆動ICのコストを削減できるので、このパネルを用いた表示装置のコストと消費電力の削減を図ることができる。
【0036】
また、本発明は、ブラックマトリックス膜と対面するデータ電極の部位に走査電極側へ突出する突出部を有することで、書込回路の無効電力および書込回路用の駆動ICのコストを削減でき、さらに、高コントラストの画像を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態としてのAC型プラズマディスプレイパネルの構成を示す一部斜視図
【図2】図1の主要部を示す平面図
【図3】図2のX−X’断面図
【図4】同断面図において、突出部の高さを変え、電極対の放電ギャップGのセンターから突出部のセンターまでの距離Lと書き込みパルス電圧との関係を示す図
【図5】従来例としてのAC型プラズマディスプレイパネルの構成を示す一部斜視図
【図6】従来例としてのAC型プラズマディスプレイパネルの電極配列図
【図7】従来例としてのAC型プラズマディスプレイパネルの動作駆動タイミング図
【符号の説明】
1 第一の絶縁基板
2 誘電体層
3 保護膜層
4 走査電極
5 維持電極
6 第二の絶縁基板
7 絶縁体層
8 データ電極
9 隔壁
10 蛍光体
11 放電空間
40 表示電極対
41 データ電極8の突出部
42 ブラックマトリックス膜

Claims (3)

  1. 誘電体層で覆われた平行な走査電極と維持電極との電極対が複数個配列して設けられた第一の絶縁基板と、前記電極対と直交する方向に絶縁体層で覆われた複数のデータ電極および前記データ電極間に配置され、放電空間を区画した帯状の隔壁を有する第二の絶縁基板とを備えたAC型プラズマディスプレイパネルにおいて、前記データ電極は、前記走査電極と対面する部位に前記走査電極側へ突出する突出部を有し、前記突出部は前記放電空間に突出しており、前記第二の絶縁基板面からの前記突出部の高さを、前記第二の絶縁基板面から前記隔壁の頂部までの高さの1/3以上にしたことを特徴とするAC型プラズマディスプレイパネル。
  2. 誘電体層で覆われた平行な走査電極と維持電極との電極対が複数個配列して設けられた第一の絶縁基板と、前記電極対と直交する方向に絶縁体層で覆われた複数のデータ電極および、放電空間を区画し、かつ前記データ電極間に配置された帯状の隔壁を有する第二の絶縁基板とを備えたAC型プラズマディスプレイパネルにおいて、前記第一の絶縁基板上の前記電極対間にブラックマトリックス膜を付設し、前記データ電極は、前記ブラックマトリックス膜と対面する部位に前記走査電極側へ突出する突出部を有し、前記突出部は前記放電空間に突出していることを特徴とするAC型プラズマディスプレイパネル。
  3. 前記第二の絶縁基板面からの前記突出部の高さを、前記第二の絶縁基板面から前記隔壁の頂部までの高さの1/3以上にしたことを特徴とする請求項記載のAC型プラズマディスプレイパネル。
JP2000064921A 2000-03-09 2000-03-09 Ac型プラズマディスプレイパネル Expired - Fee Related JP4359997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000064921A JP4359997B2 (ja) 2000-03-09 2000-03-09 Ac型プラズマディスプレイパネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000064921A JP4359997B2 (ja) 2000-03-09 2000-03-09 Ac型プラズマディスプレイパネル

Publications (2)

Publication Number Publication Date
JP2001256893A JP2001256893A (ja) 2001-09-21
JP4359997B2 true JP4359997B2 (ja) 2009-11-11

Family

ID=18584542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000064921A Expired - Fee Related JP4359997B2 (ja) 2000-03-09 2000-03-09 Ac型プラズマディスプレイパネル

Country Status (1)

Country Link
JP (1) JP4359997B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000285814A (ja) * 1999-03-31 2000-10-13 Matsushita Electric Ind Co Ltd Ac型プラズマディスプレイパネル
KR100683804B1 (ko) * 2006-02-20 2007-02-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
JP2001256893A (ja) 2001-09-21

Similar Documents

Publication Publication Date Title
JP2962039B2 (ja) プラズマディスプレイパネル
WO2004042766A1 (ja) プラズマディスプレイパネル
US6936965B1 (en) Plasma display panel
JP2002270102A (ja) プラズマディスプレーパネル
JP3641240B2 (ja) プラズマディスプレイパネルとその駆動方法
JP2006156384A (ja) プラズマディスプレイパネル及びこれを含むプラズマディスプレイ装置
JP2000357463A (ja) 交流型プラズマディスプレイパネル,プラズマディスプレイ装置及び交流型プラズマディスプレイパネルの駆動方法
JP4359997B2 (ja) Ac型プラズマディスプレイパネル
JP3644789B2 (ja) プラズマディスプレイパネル及びその駆動方法
KR100700516B1 (ko) 플라즈마 디스플레이 패널
US8026907B2 (en) Plasma display device
US7692385B2 (en) Plasma display panel with enhanced discharge efficiency and luminance
KR100562891B1 (ko) 플라즈마 디스플레이 패널
KR100647632B1 (ko) 플라즈마 디스플레이 패널
US8154476B2 (en) Plasma display device
KR100599620B1 (ko) 플라즈마 디스플레이 패널
JP4016764B2 (ja) プラズマディスプレイパネル
KR100366939B1 (ko) 플라즈마 디스플레이 패널의 전극
JP2001076627A (ja) プラズマディスプレイパネル
KR100353953B1 (ko) 플라즈마 디스플레이 패널
JP2004347767A (ja) プラズマディスプレイパネルの駆動方法
KR100615269B1 (ko) 플라즈마 디스플레이 패널
KR100612395B1 (ko) 플라즈마 디스플레이 패널
JP2002134033A (ja) プラズマディスプレイパネルおよびその駆動方法
JP4165351B2 (ja) プラズマディスプレイパネル

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070309

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Effective date: 20070412

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Effective date: 20090421

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20130821

LAPS Cancellation because of no payment of annual fees