JP2006319004A - コンデンサ実装構造及び多層回路基板 - Google Patents
コンデンサ実装構造及び多層回路基板 Download PDFInfo
- Publication number
- JP2006319004A JP2006319004A JP2005137935A JP2005137935A JP2006319004A JP 2006319004 A JP2006319004 A JP 2006319004A JP 2005137935 A JP2005137935 A JP 2005137935A JP 2005137935 A JP2005137935 A JP 2005137935A JP 2006319004 A JP2006319004 A JP 2006319004A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- terminal
- power supply
- capacitor
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 電圧変動やノイズ発生が少なく且つ機器の小型化を可能にした低コストのコンデンサ実装構造及び多層回路基板を提供する。
【解決手段】 コンデンサ実装構造は、外部電源接続部10と電源端子接続部11とが一体となった電源用パターン1と、グランド端子用パターン20と二端子コンデンサ21とで構成される回路ブロック2と、グランド端子用パターン30と二端子コンデンサ31とで構成される回路ブロック3とを具備する。具体的には、二端子コンデンサ21,31を回路ブロック2,3内に内蔵させると共に、回路ブロック2,3を電源用パターン1を含む平面Pに関して面対称になるように、電源用パターン1の上下にそれぞれ配した。
【選択図】図2
【解決手段】 コンデンサ実装構造は、外部電源接続部10と電源端子接続部11とが一体となった電源用パターン1と、グランド端子用パターン20と二端子コンデンサ21とで構成される回路ブロック2と、グランド端子用パターン30と二端子コンデンサ31とで構成される回路ブロック3とを具備する。具体的には、二端子コンデンサ21,31を回路ブロック2,3内に内蔵させると共に、回路ブロック2,3を電源用パターン1を含む平面Pに関して面対称になるように、電源用パターン1の上下にそれぞれ配した。
【選択図】図2
Description
この発明は、半導体集積回路の電源ラインに生じるノイズを除去するコンデンサを実装するためコンデンサ実装構造及びこの構造を備えた多層回路基板に関するものである。
従来、この種のコンデンサ実装構造としては、例えば特許文献1に開示されたコンデンサ実装構造がある。
図22は、この従来のコンデンサ実装構造を示す断面図である。
図22に示すように、このコンデンサ実装構造は、二端子コンデンサ101,102のそれぞれの第1外部端子101a,102aが電気的に接続されるホット側導体パターン110と、第2外部端子101b,102bがそれぞれ電気的に接続されるグランド側導体パターン111,112とを、回路基板100の表面に形成した構造となっている。そして、二端子コンデンサ101,102を、ホット側導体パターン110に対して略線対称になるように対置して実装している。さらに、回路基板100の内部にも、グランド側導体パターン113を設けており、このグランド側導体パターン113を回路基板100のビアホール121,122を介してグランド側導体パターン111,112にそれぞれ電気的に接続している。そして、グランド側導体パターン113では、共通ビアホール123をビアホール121,122から略等距離の位置に配置している。
図22は、この従来のコンデンサ実装構造を示す断面図である。
図22に示すように、このコンデンサ実装構造は、二端子コンデンサ101,102のそれぞれの第1外部端子101a,102aが電気的に接続されるホット側導体パターン110と、第2外部端子101b,102bがそれぞれ電気的に接続されるグランド側導体パターン111,112とを、回路基板100の表面に形成した構造となっている。そして、二端子コンデンサ101,102を、ホット側導体パターン110に対して略線対称になるように対置して実装している。さらに、回路基板100の内部にも、グランド側導体パターン113を設けており、このグランド側導体パターン113を回路基板100のビアホール121,122を介してグランド側導体パターン111,112にそれぞれ電気的に接続している。そして、グランド側導体パターン113では、共通ビアホール123をビアホール121,122から略等距離の位置に配置している。
しかし、上記した従来のコンデンサ実装構造では、次のような問題がある。
ホット側導体パターン110の高周波電流Iは、矢印で示すように、二端子コンデンサ101,102側にそれぞれ分岐し、グランド側導体パターン111,112とビアホール121,122とグランド側導体パターン113とを通って、共通ビアホール123で合流する。かかる場合に、グランド側導体パターン111,112とグランド側導体パターン113との間のインダクタンスが大きいと、大きな逆起電力が発生して、電圧変動やノイズ発生の原因になる。したがって、ビアホール121,122と平行な多数のビアホールをグランド側導体パターン111,112とグランド側導体パターン113との間に設けて、導体パターン111,112と113との間のインダクタンスを小さくなければならず、多数のビアホールを設けるための作業コストがかかってしまう。
また、回路基板100を厚くする場合、厚みに応じて、ビアホール121,122や共通ビアホール123の長さが長くなり、その分、ビアホールのインダクタンスが高くなってしまい、電圧変動やノイズ発生の原因となる。
しかも、グランド側導体パターン113の両側から伝わってきた電流Iが中央の共通ビアホール123で合流するので、大電流が共通ビアホール123に集中する。このため、大きな逆起電力が共通ビアホール123に発生し、これが大きな電圧変動の原因となる。
さらに、回路基板100の表面に大きなグランド側導体パターン111,112を設けているので、二端子コンデンサ101,102以外のデバイスを実装するには、回路基板100自体を大きくしなければならず、これが、機器の小型化を妨げる原因となっていた。
ホット側導体パターン110の高周波電流Iは、矢印で示すように、二端子コンデンサ101,102側にそれぞれ分岐し、グランド側導体パターン111,112とビアホール121,122とグランド側導体パターン113とを通って、共通ビアホール123で合流する。かかる場合に、グランド側導体パターン111,112とグランド側導体パターン113との間のインダクタンスが大きいと、大きな逆起電力が発生して、電圧変動やノイズ発生の原因になる。したがって、ビアホール121,122と平行な多数のビアホールをグランド側導体パターン111,112とグランド側導体パターン113との間に設けて、導体パターン111,112と113との間のインダクタンスを小さくなければならず、多数のビアホールを設けるための作業コストがかかってしまう。
また、回路基板100を厚くする場合、厚みに応じて、ビアホール121,122や共通ビアホール123の長さが長くなり、その分、ビアホールのインダクタンスが高くなってしまい、電圧変動やノイズ発生の原因となる。
しかも、グランド側導体パターン113の両側から伝わってきた電流Iが中央の共通ビアホール123で合流するので、大電流が共通ビアホール123に集中する。このため、大きな逆起電力が共通ビアホール123に発生し、これが大きな電圧変動の原因となる。
さらに、回路基板100の表面に大きなグランド側導体パターン111,112を設けているので、二端子コンデンサ101,102以外のデバイスを実装するには、回路基板100自体を大きくしなければならず、これが、機器の小型化を妨げる原因となっていた。
この発明は、上述した課題を解決するためになされたもので、電圧変動やノイズ発生が少なく且つ機器の小型化を可能にした低コストのコンデンサ実装構造及び多層回路基板を提供することを目的とする。
上記課題を解決するために、請求項1の発明は、外部電源が接続される外部電源接続部と半導体集積回路の電源端子が接続される電源端子接続部とを有してなる電源用パターンと、半導体集積回路のグランド端子に接続されるグランド端子用パターンと、電源用パターンとグランド端子用パターンとの間に介在し且つ一方の外部電極が電源用パターンに接続されると共に他方の外部電極がグランド端子用パターンに接続される二端子コンデンサとを具備したコンデンサ実装構造であって、二端子コンデンサとグランド端子用パターンとで構成される回路ブロックを、電源用パターンを含む平面に関してほぼ面対称になるように、電源用パターンの上下にそれぞれ配した構成とする。
かかる構成により、外部電源を電源用パターンの外部電源接続部から入力すると、電源端子接続部を介して、半導体集積回路の電源端子に供給される。そして、半導体集積回路のスイッチング動作に応じて、電荷が二端子コンデンサから半導体集積回路に供給され、二端子コンデンサが電荷供給用のコンデンサとして機能する。また、二端子コンデンサが電源用パターンとグランド端子用パターンとの間に介在した状態で、グランド端子用パターンに接続されているので、二端子コンデンサの他方の外部電極とグランド端子用パターンとの間のインダクタンスは非常に小さい。このため、逆起電力による電圧変動やノイズ発生はほとんどない。したがって、従来のコンデンサ実装構造のように、インダクタンスを小さくするためのビアホールを並列に多数設ける必要がなく、その分、低コストのコンデンサ実装構造を実現することができる。
また、半導体集積回路の電源端子付近で生じたノイズ電流は、電源用パターンから一方の外部電極を通じて二端子コンデンサ内に流入し、他方の外部電極からグランド端子用パターンに逃される。すなわち、二端子コンデンサは、ノイズを除去するノイズ除去用のコンデンサとしても機能する。そして、電源用パターンに存するノイズ電流は、電源用パターンに関して対称な双方の回路ブロックの二端子コンデンサに分流され、双方のグランド端子用パターンにそれぞれ逃がされる。つまり、ノイズ電流は分散され、従来のコンデンサ実装構造のように、ノイズ電流が1個所に集中する構造になっていない。このため、大電流の集中による大きな電圧変動の発生という問題は生じない。この結果、この発明のコンデンサ実装構造を用いることで、大電流を扱う大型の半導体集積回路に対応することができる。
さらに、二端子コンデンサを電源用パターンとグランド端子用パターンとの間に介在させた構成にしているので、つまり、二端子コンデンサを実装構造の内部に内蔵させた構成にしているので、この実装構造が適用される基板を大きくすることなく、他のデバイスを基板表面に実装することができる。すなわち、二端子コンデンサの内蔵化によって、他のデバイスの実装位置に制約がなくなり、その分、この実装構造を適用する機器の小型化を可能にする。
かかる構成により、外部電源を電源用パターンの外部電源接続部から入力すると、電源端子接続部を介して、半導体集積回路の電源端子に供給される。そして、半導体集積回路のスイッチング動作に応じて、電荷が二端子コンデンサから半導体集積回路に供給され、二端子コンデンサが電荷供給用のコンデンサとして機能する。また、二端子コンデンサが電源用パターンとグランド端子用パターンとの間に介在した状態で、グランド端子用パターンに接続されているので、二端子コンデンサの他方の外部電極とグランド端子用パターンとの間のインダクタンスは非常に小さい。このため、逆起電力による電圧変動やノイズ発生はほとんどない。したがって、従来のコンデンサ実装構造のように、インダクタンスを小さくするためのビアホールを並列に多数設ける必要がなく、その分、低コストのコンデンサ実装構造を実現することができる。
また、半導体集積回路の電源端子付近で生じたノイズ電流は、電源用パターンから一方の外部電極を通じて二端子コンデンサ内に流入し、他方の外部電極からグランド端子用パターンに逃される。すなわち、二端子コンデンサは、ノイズを除去するノイズ除去用のコンデンサとしても機能する。そして、電源用パターンに存するノイズ電流は、電源用パターンに関して対称な双方の回路ブロックの二端子コンデンサに分流され、双方のグランド端子用パターンにそれぞれ逃がされる。つまり、ノイズ電流は分散され、従来のコンデンサ実装構造のように、ノイズ電流が1個所に集中する構造になっていない。このため、大電流の集中による大きな電圧変動の発生という問題は生じない。この結果、この発明のコンデンサ実装構造を用いることで、大電流を扱う大型の半導体集積回路に対応することができる。
さらに、二端子コンデンサを電源用パターンとグランド端子用パターンとの間に介在させた構成にしているので、つまり、二端子コンデンサを実装構造の内部に内蔵させた構成にしているので、この実装構造が適用される基板を大きくすることなく、他のデバイスを基板表面に実装することができる。すなわち、二端子コンデンサの内蔵化によって、他のデバイスの実装位置に制約がなくなり、その分、この実装構造を適用する機器の小型化を可能にする。
請求項2の発明は、請求項1に記載のコンデンサ実装構造において、二端子コンデンサの一方の外部電極と他方の外部電極を、ビアホールを通じて電源用パターン,グランド端子用パターンにそれぞれ接続した構成とする。
請求項3の発明は、請求項1に記載のコンデンサ実装構造において、二端子コンデンサの一方の外部電極と他方の外部電極とを、電源用パターン,グランド端子用パターンにそれぞれ直接に接続した構成とする。
かかる構成により、二端子コンデンサの両外部電極が、電源用パターンとグランド端子用パターンにそれぞれ直接に接続しているので、特に、二端子コンデンサのグランド端子用パターン側の外部電極と半導体集積回路のグランド端子との間のインダクタンスを極めて小さくすることができ、この結果、ノイズ除去効果の更なる向上を図ることができる。
かかる構成により、二端子コンデンサの両外部電極が、電源用パターンとグランド端子用パターンにそれぞれ直接に接続しているので、特に、二端子コンデンサのグランド端子用パターン側の外部電極と半導体集積回路のグランド端子との間のインダクタンスを極めて小さくすることができ、この結果、ノイズ除去効果の更なる向上を図ることができる。
請求項4の発明は、請求項1ないし請求項3のいずれかに記載のコンデンサ実装構造において、二端子コンデンサは、両端部に外部電極を有するチップ型二端子コンデンサである構成とした。
請求項5の発明は、外部電源が接続される外部電源用パターンと、この外部電源用パターンと同一平面上に位置し且つ半導体集積回路の電源端子が接続される電源端子用パターンと、半導体集積回路のグランド端子に接続されるグランド端子用パターンと、外部電源用パターン及び電源端子用パターンを含む平面とグランド端子用パターンとの間に介在し、一方の外部信号電極が外部電源用パターンに接続されると共に他方の外部信号電極が電源端子用パターンに接続され且つ外部グランド電極がグランド端子用パターンに接続された三端子コンデンサとを具備するコンデンサ実装構造であって、三端子コンデンサとグランド端子用パターンとで構成される回路ブロックを、外部電源用パターン及び電源端子用パターンを含む平面に関してほぼ面対称になるように、平面の上下にそれぞれ配した構成とする。
かかる構成により、外部電源を外部電源用パターンから入力すると、三端子コンデンサの外部信号電極から他方の外部信号電極を通じて電源端子用パターンに至り、この電源端子用パターンから半導体集積回路の電源端子に供給される。三端子コンデンサは電荷供給用のコンデンサとして機能する。また、三端子コンデンサが外部電源用パターン及び電源端子用パターンを含む平面とグランド端子用パターンとの間に介在した状態で、グランド端子用パターンに接続されているので、三端子コンデンサの外部グランド電極とグランド端子用パターンとの間のインダクタンスは非常に小さく、この結果、電圧変動やノイズ発生が少ない低コストのコンデンサ実装構造を実現することができる。
また、半導体集積回路の電源端子付近で生じたノイズ電流は、電源端子用パターンから他方の外部信号電極を通じて三端子コンデンサ内に流入し、外部グランド電極からグランド端子用パターンに逃される。すなわち、三端子コンデンサは、ノイズを除去するノイズ除去用のコンデンサとしても機能する。そして、電源端子用パターンに存するノイズ電流は、電源用パターンに関して対称な双方の回路ブロックの三端子コンデンサに分流され、双方のグランド端子用パターンにそれぞれ逃がされる。この結果、この発明のコンデンサ実装構造を用いることで、大電流を扱う大型の半導体集積回路に対応することができる。
さらに、三端子コンデンサを実装構造の内部に内蔵させた構成としたので、この実装構造が適用される基板を大きくすることなく、その表面に、他のデバイスを実装することができ、その分、この実装構造を適用する機器の小型化を可能にする。
特に、三端子コンデンサは、コンデンサ自体の残留インダクタンスが二端子コンデンサに比べて非常に小さいので、更に大きなノイズ除去効果を得ることができる。
かかる構成により、外部電源を外部電源用パターンから入力すると、三端子コンデンサの外部信号電極から他方の外部信号電極を通じて電源端子用パターンに至り、この電源端子用パターンから半導体集積回路の電源端子に供給される。三端子コンデンサは電荷供給用のコンデンサとして機能する。また、三端子コンデンサが外部電源用パターン及び電源端子用パターンを含む平面とグランド端子用パターンとの間に介在した状態で、グランド端子用パターンに接続されているので、三端子コンデンサの外部グランド電極とグランド端子用パターンとの間のインダクタンスは非常に小さく、この結果、電圧変動やノイズ発生が少ない低コストのコンデンサ実装構造を実現することができる。
また、半導体集積回路の電源端子付近で生じたノイズ電流は、電源端子用パターンから他方の外部信号電極を通じて三端子コンデンサ内に流入し、外部グランド電極からグランド端子用パターンに逃される。すなわち、三端子コンデンサは、ノイズを除去するノイズ除去用のコンデンサとしても機能する。そして、電源端子用パターンに存するノイズ電流は、電源用パターンに関して対称な双方の回路ブロックの三端子コンデンサに分流され、双方のグランド端子用パターンにそれぞれ逃がされる。この結果、この発明のコンデンサ実装構造を用いることで、大電流を扱う大型の半導体集積回路に対応することができる。
さらに、三端子コンデンサを実装構造の内部に内蔵させた構成としたので、この実装構造が適用される基板を大きくすることなく、その表面に、他のデバイスを実装することができ、その分、この実装構造を適用する機器の小型化を可能にする。
特に、三端子コンデンサは、コンデンサ自体の残留インダクタンスが二端子コンデンサに比べて非常に小さいので、更に大きなノイズ除去効果を得ることができる。
請求項6の発明は、請求項5に記載のコンデンサ実装構造において、三端子コンデンサの一方の外部信号電極と他方の外部信号電極と外部グランド電極とを、ビアホールを通じて外部電源用パターン,電源端子用パターン及びグランド端子用パターンにそれぞれ接続した構成とする。
請求項7の発明は、請求項5に記載のコンデンサ実装構造において、三端子コンデンサの一方の外部信号電極と他方の外部信号電極と外部グランド電極とを、外部電源用パターン,電源端子用パターン及びグランド端子用パターンにそれぞれ直接に接続した構成とする。
請求項8の発明は、請求項5ないし請求項7のいずれかに記載のコンデンサ実装構造において、三端子コンデンサは、両端部に外部信号電極を有すると共に略中央部に外部グランド電極を有するチップ型三端子コンデンサである構成とした。
請求項9の発明に係る多層回路基板は、積層構造の請求項1ないし請求項8のいずれかに記載のコンデンサ実装構造と、それぞれが半導体集積回路の信号端子に接続された状態で各回路ブロックの外側に積層され且つ平面に関してほぼ面対称になす1対の信号層と
を具備する構成とした。
かかる構成により、請求項1ないし請求項8のいずれかに記載のコンデンサ実装構造を備えているので、電圧変動やノイズ発生が少なく且つ機器の小型化を可能にした低コストの多層回路基板を提供することができる。また、請求項1ないし請求項8のいずれかに記載のコンデンサ実装構造を備えた積層構造になっているので、1対の信号層や他の層を各回路ブロックの外側に積層して、多層回路基板を厚くしても、コンデンサ実装構造内のビアホールが長くなることはない。したがって、基板厚みによってコンデンサ実装構造内インダクタンスが増加するという事態は生じない。このため、従来の技術のように、基板厚さに対応した電圧変動やノイズが発生することはない。
を具備する構成とした。
かかる構成により、請求項1ないし請求項8のいずれかに記載のコンデンサ実装構造を備えているので、電圧変動やノイズ発生が少なく且つ機器の小型化を可能にした低コストの多層回路基板を提供することができる。また、請求項1ないし請求項8のいずれかに記載のコンデンサ実装構造を備えた積層構造になっているので、1対の信号層や他の層を各回路ブロックの外側に積層して、多層回路基板を厚くしても、コンデンサ実装構造内のビアホールが長くなることはない。したがって、基板厚みによってコンデンサ実装構造内インダクタンスが増加するという事態は生じない。このため、従来の技術のように、基板厚さに対応した電圧変動やノイズが発生することはない。
以上詳しく説明したように、請求項1ないし請求項4の発明によれば、電圧変動やノイズ発生が少ない低コストのコンデンサ実装構造を実現することができる。また、この発明のコンデンサ実装構造を、大電流を扱う大型の半導体集積回路にも適用することができる。さらに、二端子コンデンサの内蔵化によって、この実装構造を適用する機器の小型化を可能にすることができるという優れた効果がある。
特に、請求項3の発明のコンデンサ実装構造によれば、二端子コンデンサのグランド端子用パターン側の外部電極と半導体集積回路のグランド端子との間のインダクタンスを極めて小さくすることができ、この結果、ノイズ除去効果の更なる向上を図ることができるという効果がある。
請求項5ないし請求項8の発明によれば、電圧変動やノイズ発生が少なく且つ低コストで、しかも、大電流を扱う大型の半導体集積回路にも適用することができ、さらに、機器の小型化を可能にするコンデンサ実装構造を提供することができる。しかも、残留インダクタンスの極めて小さな三端子コンデンサを適用しているので、ノイズ除去効果をさらに高めることができるという効果がある。
特に、請求項7の発明のコンデンサ実装構造によれば、三端子コンデンサの外部電極と各パターンとの間のインダクタンスを極めて小さくすることができ、この結果、ノイズ除去効果のさらなる向上を図ることができるという効果がある。
請求項9の発明に係る多層回路基板によれば、電圧変動やノイズ発生が少なく且つ機器の小型化を可能にした低コストの多層回路基板を提供することができるだけでなく、動作特性が基板厚さによって影響を受けることがない優れた多層回路基板を提供することができる。
以下、この発明の最良の形態について図面を参照して説明する。
図1は、この発明の第1実施例に係るコンデンサ実装構造を示す断面図であり、図2は、第1実施例のコンデンサ実装構造の主要部材を分解して示す斜視図である。
図1に示すように、この実施例のコンデンサ実装構造は、電源用パターン1と、この電源用パターン1の上下に配された回路ブロック2,3とを備えている。
図1に示すように、この実施例のコンデンサ実装構造は、電源用パターン1と、この電源用パターン1の上下に配された回路ブロック2,3とを備えている。
電源用パターン1は、図2に示すように、外部電源接続部10と電源端子接続部11とが一体となった平板状の導体パターンであり、平面Pに含まれる。また、外部電源接続部10は、図示しない外部電源が接続される部分であり、電源端子接続部11は、図示しない半導体集積回路(以下「IC」と記す)の電源端子が接続される部分である。
図1において、回路ブロック2は、グランド端子用パターン20と二端子コンデンサ21とで構成される。
グランド端子用パターン20は、ICのグランド端子に接続される導体パターンであり、二端子コンデンサ21は、ノイズ除去用のコンデンサ及び電荷供給用のコンデンサとして機能させるためのコンデンサであり、グランド端子用パターン20と電源用パターン1との間に介在する。
図3は、二端子コンデンサ21の外観図であり、図4は、二端子コンデンサ21の等価回路図である。
二端子コンデンサ21は、図3に示すように、両端部に外部電極21a,21bを有するチップ型二端子コンデンサである。この二端子コンデンサ21は、図示しない誘電体シートにパターンを印刷して、パターンが交互に向き合うように、複数の誘電体シートを積層して構成したもので、図4に示すように、電源などの電流Iを外部電極21aから外部電極21bに通す。
かかる二端子コンデンサ21は、図1に示すように、絶縁層4で満たされた電源用パターン1−グランド端子用パターン20間に内蔵され、外部電極21aがビアホール41aを通じて電源用パターン1に接続されると共に外部電極21bがビアホール41bを通じてグランド端子用パターン20に接続されている。
グランド端子用パターン20は、ICのグランド端子に接続される導体パターンであり、二端子コンデンサ21は、ノイズ除去用のコンデンサ及び電荷供給用のコンデンサとして機能させるためのコンデンサであり、グランド端子用パターン20と電源用パターン1との間に介在する。
図3は、二端子コンデンサ21の外観図であり、図4は、二端子コンデンサ21の等価回路図である。
二端子コンデンサ21は、図3に示すように、両端部に外部電極21a,21bを有するチップ型二端子コンデンサである。この二端子コンデンサ21は、図示しない誘電体シートにパターンを印刷して、パターンが交互に向き合うように、複数の誘電体シートを積層して構成したもので、図4に示すように、電源などの電流Iを外部電極21aから外部電極21bに通す。
かかる二端子コンデンサ21は、図1に示すように、絶縁層4で満たされた電源用パターン1−グランド端子用パターン20間に内蔵され、外部電極21aがビアホール41aを通じて電源用パターン1に接続されると共に外部電極21bがビアホール41bを通じてグランド端子用パターン20に接続されている。
回路ブロック3も、回路ブロック2と同構造であり、グランド端子用パターン30と二端子コンデンサ31とで構成されている。すなわち、二端子コンデンサ31が、絶縁層4で満たされた電源用パターン1−グランド端子用パターン30間に内蔵され、外部電極31aがビアホール42aを通じて電源用パターン1に接続されると共に外部電極31bがビアホール42bを通じてグランド端子用パターン30に接続されている。
このように、回路ブロック2,3は、同構造であり、回路ブロック3は、回路ブロック2を裏返して電源用パターン1の下側に配した状態と同値である。すなわち、回路ブロック2,3は、図1及び図2に示すように、電源用パターン1を含む平面Pに関して面対称になるように、電源用パターン1の上下にそれぞれ配されている。
次に、この実施例のコンデンサ実装構造が示す作用及び効果について説明する。
図5は、この実施例のコンデンサ実装構造の等価回路図であり、図6は、ノイズ電流の除去作用を示す断面図である。
図1において、外部電源を電源用パターン1の外部電源接続部10に接続すると共に、図示しないICの電源端子を電源端子接続部11に接続した状態で、外部電源を外部電源接続部10に入力すると、電源端子接続部11を介して、ICの電源端子に供給される。そして、ICのスイッチング動作に応じて、二端子コンデンサ21,31からの電荷がビアホール41a,42aと電源用パターン1の電源端子接続部11を介してICに供給され、二端子コンデンサ21が電荷供給用のコンデンサとして機能する。
図5は、この実施例のコンデンサ実装構造の等価回路図であり、図6は、ノイズ電流の除去作用を示す断面図である。
図1において、外部電源を電源用パターン1の外部電源接続部10に接続すると共に、図示しないICの電源端子を電源端子接続部11に接続した状態で、外部電源を外部電源接続部10に入力すると、電源端子接続部11を介して、ICの電源端子に供給される。そして、ICのスイッチング動作に応じて、二端子コンデンサ21,31からの電荷がビアホール41a,42aと電源用パターン1の電源端子接続部11を介してICに供給され、二端子コンデンサ21が電荷供給用のコンデンサとして機能する。
ここで、このコンデンサ実装構造では、図5に示すように、電源用パターン1の外部電源接続部10と電源端子接続部11とが、インダクタンスL1a,L1bをそれぞれ有し、回路ブロック2(3)が、インダクタンスL2a〜L2e(L3a〜L3e)を有する。具体的には、ビアホール41a(42a)がインダクタンスL2a(L3a)、二端子コンデンサ21(31)が残留インダクタンスL2b,L2c(L3b,L3c)、ビアホール41b(42b)がインダクタンスL2d(L3d)、グランド端子用パターン20(30)がインダクタンスL2e(L3e)を有する。かかるインダクタンスは、電源の電圧変動やノイズ発生に影響を与えるものであるので、小さければ小さい程良い。ところで、この実施例のコンデンサ実装構造は、図1に示したように、二端子コンデンサ21(31)を電源用パターン1とグランド端子用パターン20(30)との間に介在させた状態で、電源端子接続部11とグランド端子用パターン20とに接続する構成であるので、二端子コンデンサ21(31)−電源用パターン1間の距離や二端子コンデンサ21(31)−グランド端子用パターン20(30)間の距離を非常に小さくすることができる。このため、ビアホール41a,41b(42a,42b)の長さは非常に短く設定されており、そのインダクタンスL2a,L2d(L2a,L2d)は非常に小さい。したがって、従来技術のように、多数のビアホール41a,41b(42a,42b)を二端子コンデンサ21(31)の外部電極とグランド端子用パターン20(30)の間に並列に設けてインダクタンスを下げる必要がなく、その分、従来の技術に比べてコストを低くすることができる。
また、二端子コンデンサ21,31は、二端子コンデンサ21,31がノイズ除去用のコンデンサとしても機能する。すなわち、ノイズ電流IがICの電源端子付近で生じると、図6に示すように、ノイズ電流Iは、電源用パターン1の電源端子接続部11からビアホール41a,42aを通じて二端子コンデンサ21,31側にそれぞれ分流され、ビアホール41b,42bを通じてグランド端子用パターン20,30に逃される。
このように、この実施例のコンデンサ実装構造では、ノイズ電流を分散させる構造にのみなっており、ノイズ電流を1個所に集中させる構造になっていない。このため、大電流の集中による大きな電圧変動の発生という問題は生じない。
このように、この実施例のコンデンサ実装構造では、ノイズ電流を分散させる構造にのみなっており、ノイズ電流を1個所に集中させる構造になっていない。このため、大電流の集中による大きな電圧変動の発生という問題は生じない。
さらに、二端子コンデンサ21(31)を電源用パターン1とグランド端子用パターン20(30)の間に内蔵させたので、グランド端子用パターン20(30)側の基板表面に、他のデバイスを実装するスペースを確保することができる。この結果、基板を大きくすることなく、他のデバイスを自由に実装することができ、その分、機器の小型化を図ることができる。
図7は、この発明の第2実施例に係るコンデンサ実装構造を示す断面図であり、図8は、二端子コンデンサ21,31の絶縁膜を示す斜視図であり、図9は、この実施例のコンデンサ実装構造の等価回路図である。
この実施例のコンデンサ実装構造は、図7に示すように、ビアホールを用いずに、二端子コンデンサ21,31を電源用パターン1及びグランド端子用パターン20,30に直接に接続した点が、上記第1実施例と異なる。
この実施例のコンデンサ実装構造は、図7に示すように、ビアホールを用いずに、二端子コンデンサ21,31を電源用パターン1及びグランド端子用パターン20,30に直接に接続した点が、上記第1実施例と異なる。
具体的には、図8に示すように、絶縁膜40を、二端子コンデンサ21(31)の外部電極21a(31a)の上面(下面)全面と外部電極21b(31b)の下面(上面)全面とにそれぞれ設け、図7に示すように、外部電極21a,21b(31a,31b)を電源用パターン1とグランド端子用パターン20(30)とに接触させた状態で、二端子コンデンサ21(31)を電源用パターン1とグランド端子用パターン20(30)との間に介在させる。
これにより、外部電極21a(31a)が絶縁膜40によってグランド端子用パターン20(30)と電気的に非接触状態となり、外部電極21aは電源用パターン1の電源端子接続部11と電気的に接続した状態になる。また、外部電極21b(31b)は絶縁膜40によって電源用パターン1と電気的に非接触状態となり、外部電極21b(31b)はグランド端子用パターン20(30)と電気的に接続した状態になる。
これにより、外部電極21a(31a)が絶縁膜40によってグランド端子用パターン20(30)と電気的に非接触状態となり、外部電極21aは電源用パターン1の電源端子接続部11と電気的に接続した状態になる。また、外部電極21b(31b)は絶縁膜40によって電源用パターン1と電気的に非接触状態となり、外部電極21b(31b)はグランド端子用パターン20(30)と電気的に接続した状態になる。
このように、この実施例のコンデンサ実装構造では、第1実施例で説明したようなビアホール41a,41b(42a,42b)を、二端子コンデンサ21(31)と電源用パターン1及びグランド端子用パターン20(30)との間に設けず、二端子コンデンサ21(31)の外部電極21a,21b(31a,31b)を電源用パターン1及びグランド端子用パターン20(30)に直接に接続しているので、図9に示すように、インダクタンスが、二端子コンデンサ21(31)の外部電極21a,21b(31a,31b)と電源用パターン1及びグランド端子用パターン20(30)との間には生じない。したがって、図5に示したビアホール41a,41b(42a,42b)によるインダクタンスL2a,L2d(L3a,L3d)がこの実施例のコンデンサ実装構造では存在しないので、実装構造全体のインダクタンスを第1実施例のインダクタンスよりさらに小さくすることができる。この結果、電圧変動防止効果ややノイズ除去効果をさらに高めることができる。
その他の構成,作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成,作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
図10は、この発明の第3実施例に係るコンデンサ実装構造の断面図であり、図11は、第3実施例のコンデンサ実装構造の主要部材を分解して示す斜視図である。
この実施例のコンデンサ実装構造は、二端子コンデンサの代わりに三端子コンデンサを用いた点が、上記第1及び第2実施例と異なる。
具体的には、図10に示すように、この実施例のコンデンサ実装構造は、外部電源用パターン1A及び電源端子用パターン1Bと、三端子コンデンサ25,35をそれぞれ有する回路ブロック2′,3′とを備えている。
この実施例のコンデンサ実装構造は、二端子コンデンサの代わりに三端子コンデンサを用いた点が、上記第1及び第2実施例と異なる。
具体的には、図10に示すように、この実施例のコンデンサ実装構造は、外部電源用パターン1A及び電源端子用パターン1Bと、三端子コンデンサ25,35をそれぞれ有する回路ブロック2′,3′とを備えている。
外部電源用パターン1Aは、図11に示すように、外部電源が接続される導体パターンであり、また、電源端子用パターン1Bは、ICの電源端子が接続される導体パターンであり、外部電源用パターン1Aと同一平面P上に位置する。
図10において、回路ブロック2′は、グランド端子用パターン20と三端子コンデンサ25とで構成されている。この三端子コンデンサ25も二端子コンデンサ21と同様に、ノイズ除去用のコンデンサ及び電荷供給用のコンデンサとして機能させるためのコンデンサであり、グランド端子用パターン20と外部電源用パターン1A及び電源端子用パターン1Bとの間に介在する。
図12は、三端子コンデンサ25の外観図であり、図13は、三端子コンデンサ25の分解斜視図であり、図14は、三端子コンデンサ25の等価回路図である。
三端子コンデンサ25は、図12に示すように、両端部に外部信号電極25a,25bを有すると共に中央部に外部グランド電極25cを有するチップ型三端子コンデンサである。
この三端子コンデンサ25は、図13に示すように、誘電体シート25dに外部信号電極25a,25bを接続する貫通電極となるパターン25eを印刷し、これらの誘電体シート25dを積層することにより構成されている。また、誘電体シート25dに外部グランド電極25cを接続するアース電極となるパターン25fを印刷し、パターン25fを印刷した誘電体シート25dをパターン25eが印刷された誘電体シート25dと交互に積層している。これにより、図14に示すように、電源などの電流Iが外部信号電極25aからパターン25eを通じて外部信号電極25bに至るようになっている。また、三端子コンデンサ25は、残留インダクタンスL2fのみであり、三端子コンデンサ25全体の残留インダクタンスが極めて小さい構造をしているので、二端子コンデンサ21に比べて、カットオフ周波数が極めて高く、挿入損失の大きい良好な特性を示す。
かかる三端子コンデンサ25は、図10に示すように、絶縁層4で満たされた外部電源用パターン1A及び電源端子用パターン1B−グランド端子用パターン20間に内蔵されている。そして、外部信号電極25aがビアホール43aを通じて外部電源用パターン1Aに接続されると共に外部信号電極25bがビアホール43bを通じて電源端子用パターン1Bに接続され、外部グランド電極25cがビアホール43cを通じてグランド端子用パターン20に接続されている。
三端子コンデンサ25は、図12に示すように、両端部に外部信号電極25a,25bを有すると共に中央部に外部グランド電極25cを有するチップ型三端子コンデンサである。
この三端子コンデンサ25は、図13に示すように、誘電体シート25dに外部信号電極25a,25bを接続する貫通電極となるパターン25eを印刷し、これらの誘電体シート25dを積層することにより構成されている。また、誘電体シート25dに外部グランド電極25cを接続するアース電極となるパターン25fを印刷し、パターン25fを印刷した誘電体シート25dをパターン25eが印刷された誘電体シート25dと交互に積層している。これにより、図14に示すように、電源などの電流Iが外部信号電極25aからパターン25eを通じて外部信号電極25bに至るようになっている。また、三端子コンデンサ25は、残留インダクタンスL2fのみであり、三端子コンデンサ25全体の残留インダクタンスが極めて小さい構造をしているので、二端子コンデンサ21に比べて、カットオフ周波数が極めて高く、挿入損失の大きい良好な特性を示す。
かかる三端子コンデンサ25は、図10に示すように、絶縁層4で満たされた外部電源用パターン1A及び電源端子用パターン1B−グランド端子用パターン20間に内蔵されている。そして、外部信号電極25aがビアホール43aを通じて外部電源用パターン1Aに接続されると共に外部信号電極25bがビアホール43bを通じて電源端子用パターン1Bに接続され、外部グランド電極25cがビアホール43cを通じてグランド端子用パターン20に接続されている。
回路ブロック3′も、回路ブロック2′と同構造であり、三端子コンデンサ35が、絶縁層4で満たされた外部電源用パターン1A及び電源端子用パターン1B−グランド端子用パターン30間に内蔵され、外部信号電極35aがビアホール44aを通じて外部電源用パターン1Aに接続されると共に外部信号電極35bがビアホール44bを通じて電源端子用パターン1Bに接続され、外部グランド電極35cがビアホール44cを通じてグランド端子用パターン30に接続されている。この回路ブロック3′も図10及び図11に示すように、外部電源用パターン1A及び電源端子用パターン1Bを含む平面Pに関して回路ブロック2′と面対称になるように、平面Pの下側に配されている。
次に、この実施例のコンデンサ実装構造が示す作用及び効果について説明する。
図15は、この実施例のコンデンサ実装構造の等価回路図であり、図16は、ノイズ電流の除去作用を示す断面図である。
図10において、外部電源を外部電源用パターン1Aに接続すると共に、ICの電源端子を電源端子用パターン1Bに接続した状態で、外部電源を外部電源用パターン1Aに入力すると、電源電流が三端子コンデンサ25,35を貫通し、電源端子用パターン1Bを介して、ICの電源端子に供給される。そして、三端子コンデンサ25,35も電荷供給用のコンデンサとして機能する。
図15は、この実施例のコンデンサ実装構造の等価回路図であり、図16は、ノイズ電流の除去作用を示す断面図である。
図10において、外部電源を外部電源用パターン1Aに接続すると共に、ICの電源端子を電源端子用パターン1Bに接続した状態で、外部電源を外部電源用パターン1Aに入力すると、電源電流が三端子コンデンサ25,35を貫通し、電源端子用パターン1Bを介して、ICの電源端子に供給される。そして、三端子コンデンサ25,35も電荷供給用のコンデンサとして機能する。
ここで、このコンデンサ実装構造では、図15に示すように、外部電源用パターン1Aと電源端子用パターン1Bとが、インダクタンスL1a,L1bをそれぞれ有し、回路ブロック2′(3′)が、インダクタンスL2a〜L2f(L3a〜L3f)を有する。具体的には、ビアホール43a,43b(44a,44b)がインダクタンスL2a(L3a)、三端子コンデンサ25(35)が残留インダクタンスL2f(L3f)、ビアホール43c(44c)がインダクタンスL2d(L3d)、グランド端子用パターン20(30)がインダクタンスL2e(L3e)を有する。そして、この実施例においても、図10に示したように、三端子コンデンサ25(35)を外部電源用パターン1A及び電源端子用パターン1Bとグランド端子用パターン20(30)との間に介在させているので、三端子コンデンサ25(35)からのビアホール43a,43b,43c(44a,44b,44c)の長さを短く設定して、インダクタンスL2a,L2d(L2a,L2d)を非常に小さくすることができる。この結果、実装構造全体のインダクタンスを小さくして、電圧変動やノイズを抑制することができる。
特に、二端子コンデンサ21,31よりも残留インダクタンスが非常に小さい三端子コンデンサ25,35を用いているので、電圧変動の抑制効果やノイズ除去効果をさらに高めることができる。
特に、二端子コンデンサ21,31よりも残留インダクタンスが非常に小さい三端子コンデンサ25,35を用いているので、電圧変動の抑制効果やノイズ除去効果をさらに高めることができる。
また、この実施例においても、図16に示すように、ノイズ電流IがICが電源端子付近で生じると、ノイズ電流Iを、電源端子用パターン1Bからビアホール43b,44bを通じて三端子コンデンサ25,35側にそれぞれ分流させ、ビアホール43c,44cを通じてグランド端子用パターン20,30に逃し、三端子コンデンサ25,35がノイズ除去用のコンデンサとして機能する。そして、ノイズ電流を1個所に集中させる構造になっていないので、上記実施例と同様に、大電流の集中による大きな電圧変動の発生という問題を回避することができる。
さらに、上記実施例と同様に、三端子コンデンサ25(35)を外部電源用パターン1A及び電源端子用パターン1Bとグランド端子用パターン20(30)の間に内蔵させたので、基板を大きくすることなく、他のデバイスを自由に実装することができ、その分、機器の小型化を図ることができる。
その他の構成,作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成,作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
図17は、この発明の第4実施例に係るコンデンサ実装構造を示す断面図であり、図18は、三端子コンデンサ25,35の絶縁膜を示す斜視図であり、図19は、この実施例のコンデンサ実装構造の等価回路図である。
この実施例のコンデンサ実装構造は、図17に示すように、ビアホールを用いずに、三端子コンデンサ25,35を外部電源用パターン1A及び電源端子用パターン1Bとグランド端子用パターン20,30とに直接に接続した点が、上記第3実施例と異なる。
この実施例のコンデンサ実装構造は、図17に示すように、ビアホールを用いずに、三端子コンデンサ25,35を外部電源用パターン1A及び電源端子用パターン1Bとグランド端子用パターン20,30とに直接に接続した点が、上記第3実施例と異なる。
具体的には、図18に示すように、絶縁膜40を、三端子コンデンサ25(35)の外部信号電極25a,25b(35a,35b)の上面にそれぞれ設ける。そして、図17に示すように、絶縁膜40をグランド端子用パターン20(30)側に向けた状態で、外部電極25a,25b,25c(35a,35b,35c)を外部電源用パターン1A,電源端子用パターン1B,グランド端子用パターン20(30)に接触させる。これにより、外部信号電極25a,25b(35a,35b)が絶縁膜40によってグランド端子用パターン20(30)と電気的に非接触状態となり、外部グランド電極25c(35c)のみがグランド端子用パターン20(30)と電気的に接続した状態になる。そして、外部信号電極25a,25bは、外部電源用パターン1A,電源端子用パターン1Bと電気的に接続した状態になる。
このように、この実施例のコンデンサ実装構造では、三端子コンデンサ25(35)を外部電源用パターン1Aと電源端子用パターン1Bとグランド端子用パターン20(30)とに直接に接続しているので、図19に示すように、インダクタンスが、三端子コンデンサ25(35)の外部電極25a,25b,25c(35a,35b,35c)と外部電源用パターン1A,電源端子用パターン1B,グランド端子用パターン20(30)との間には生じない。この結果、電圧変動防止効果ややノイズ除去効果をさらに高めることができる。
その他の構成,作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
その他の構成,作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
図20は、この発明の第5実施例に係る多層回路基板の分解斜視図であり、図21は、第5実施例の多層回路基板の断面図である。
この実施例は、多層回路基板であり、この多層回路基板は、上記第3実施例のコンデンサ実装構造を具備する。
すなわち、図20に示すように、中央部に第3実施例のコンデンサ実装構造を有し、IC5を当該構造内に内蔵している。そして、1対の信号層6,7を回路ブロック2′,3′の外側に積層して、外部電源用パターン1A及び電源端子用パターン1Bを含む平面Pに関して面対称に設定した。
この実施例は、多層回路基板であり、この多層回路基板は、上記第3実施例のコンデンサ実装構造を具備する。
すなわち、図20に示すように、中央部に第3実施例のコンデンサ実装構造を有し、IC5を当該構造内に内蔵している。そして、1対の信号層6,7を回路ブロック2′,3′の外側に積層して、外部電源用パターン1A及び電源端子用パターン1Bを含む平面Pに関して面対称に設定した。
具体的には、外部電源用パターン1A及び電源端子用パターン1Bを絶縁層4上の平面P内に配して、電源層を構成し、IC5をこの電源層内に配置した。そして、この電源層の上側及び下側に、三端子コンデンサ25,35を配すると共に、中継パターン2B,3Bを設けた。また、グランド端子用パターン20,30を三端子コンデンサ25,35の上,下に配して、グランド層を構成し、上側のグランド層の上に、絶縁層4を介して信号層6を積層すると共に、下側のグランド層の下に、絶縁層を介して信号層7外側に積層した。
各信号層6(7)は、配線パターン60,61(70,71)等で構成されており、各配線パターン60,61(70,71)は、IC5の信号端子に接続されている。
各信号層6(7)は、配線パターン60,61(70,71)等で構成されており、各配線パターン60,61(70,71)は、IC5の信号端子に接続されている。
ここで、図21に基づいて、IC5の端子と各パターンとの電気的接続状態について説明しておく。
図20に示すように、このIC5は、BGAタイプの端子をその上面と下面とに有しており、上面の端子群が、電源層よりも上側に位置するパターンに接続し、下面の端子群が電源層よりも下側に位置するパターンに接続している。
例えば、図21に示す上側の端子群51〜54おいて、端子51が電源端子、端子52がグランド端子、端子53,54が信号端子であり、下側の端子群55〜58おいて、端子55が電源端子、端子56がグランド端子、端子57,58が信号端子であるとすると、図に示すように、電源端子51(55)は、ビアホール45b(46b)を通じて中継パターン2B(3B)に接続し、この中継パターン2B(3B)はビアホール45a(46a)を通じて電源端子用パターン1Bに接続している。また、グランド端子52(56)は、ビアホール47a(47b)を通じてグランド端子用パターン20(30)に接続している。また、信号端子53,54(57,58)は、グランド端子用パターン20(30)を非接触状態で貫通したビアホール48a,48b(49a,49b)を通じて信号層6(7)に接続している。具体的には、信号端子53(57)は、配線パターン60(70)に接続し、信号端子54(58)は、配線パターン61(71)に接続している。
図20に示すように、このIC5は、BGAタイプの端子をその上面と下面とに有しており、上面の端子群が、電源層よりも上側に位置するパターンに接続し、下面の端子群が電源層よりも下側に位置するパターンに接続している。
例えば、図21に示す上側の端子群51〜54おいて、端子51が電源端子、端子52がグランド端子、端子53,54が信号端子であり、下側の端子群55〜58おいて、端子55が電源端子、端子56がグランド端子、端子57,58が信号端子であるとすると、図に示すように、電源端子51(55)は、ビアホール45b(46b)を通じて中継パターン2B(3B)に接続し、この中継パターン2B(3B)はビアホール45a(46a)を通じて電源端子用パターン1Bに接続している。また、グランド端子52(56)は、ビアホール47a(47b)を通じてグランド端子用パターン20(30)に接続している。また、信号端子53,54(57,58)は、グランド端子用パターン20(30)を非接触状態で貫通したビアホール48a,48b(49a,49b)を通じて信号層6(7)に接続している。具体的には、信号端子53(57)は、配線パターン60(70)に接続し、信号端子54(58)は、配線パターン61(71)に接続している。
次に、この実施例の多層回路基板が示す作用及び効果について説明する。
図21において、外部電源用パターン1Aに外部電源を入力すると、電源電流は、三端子コンデンサ25,35を貫通して電源端子用パターン1Bに至る。そして、この電源電流は、ビアホール45a,46aと中継パターン2B,3Bとビアホール45b,46bを通じてIC5の電源端子51,55に供給される。
この実施例の多層回路基板は、上記第3実施例のコンデンサ実装構造を具備しているので、かかる構造の効果を享受し、電圧変動やノイズ発生が少なく且つ機器の小型化が可能で低コストの多層回路基板を実現することができる。
図21において、外部電源用パターン1Aに外部電源を入力すると、電源電流は、三端子コンデンサ25,35を貫通して電源端子用パターン1Bに至る。そして、この電源電流は、ビアホール45a,46aと中継パターン2B,3Bとビアホール45b,46bを通じてIC5の電源端子51,55に供給される。
この実施例の多層回路基板は、上記第3実施例のコンデンサ実装構造を具備しているので、かかる構造の効果を享受し、電圧変動やノイズ発生が少なく且つ機器の小型化が可能で低コストの多層回路基板を実現することができる。
また、信号層6(7)の配線パターン60,61(70,71)にデータ信号や制御信号等を入出力すると、これらの信号が、ビアホール48a,48b(49a,49b)を通じてIC5の信号端子53,54(57,58)に入出力される。
ところで、このような信号層6,7は、コンデンサ実装構造の外側に配されているので、この信号層6,7の外側にさらに他の層を積層して、多層回路基板を厚くしても、コンデンサ実装構造内のビアホール43a〜43c(44a〜44c)等のビアホール長が長くなることはない。したがって、動作特性が基板厚さによって影響を受けることがない多層回路基板を実現することができる。
その他の構成,作用及び効果は、上記第1〜第4実施例と同様であるので、その記載は省略する。
ところで、このような信号層6,7は、コンデンサ実装構造の外側に配されているので、この信号層6,7の外側にさらに他の層を積層して、多層回路基板を厚くしても、コンデンサ実装構造内のビアホール43a〜43c(44a〜44c)等のビアホール長が長くなることはない。したがって、動作特性が基板厚さによって影響を受けることがない多層回路基板を実現することができる。
その他の構成,作用及び効果は、上記第1〜第4実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第5実施例では、第3実施例のコンデンサ実装構造を具備した多層回路基板について説明したが、第1及び第2実施例のコンデンサ実装構造や第4実施例のコンデンサ実装構造を具備した多層回路基板もこの発明の範囲に含まれることは勿論である。
また、上記第5実施例では、IC5を基板のほぼ中央部に内蔵させた例を示したが、下面にのみBGAタイプの端子群を有したIC5を多層回路基板の上表面に実装して、その端子群を、信号層6,7,電源端子用パターン1B及びグランド端子用パターン20,30に接続した構成の多層回路基板もこの発明の範囲に含まれる。
例えば、上記第5実施例では、第3実施例のコンデンサ実装構造を具備した多層回路基板について説明したが、第1及び第2実施例のコンデンサ実装構造や第4実施例のコンデンサ実装構造を具備した多層回路基板もこの発明の範囲に含まれることは勿論である。
また、上記第5実施例では、IC5を基板のほぼ中央部に内蔵させた例を示したが、下面にのみBGAタイプの端子群を有したIC5を多層回路基板の上表面に実装して、その端子群を、信号層6,7,電源端子用パターン1B及びグランド端子用パターン20,30に接続した構成の多層回路基板もこの発明の範囲に含まれる。
1…電源用パターン、 1A…外部電源用パターン、 1B…電源端子用パターン、 2,2′,3,3′…回路ブロック、 2B,3B…中継パターン、 4…絶縁層、 5…IC、 6,7…信号層、 10…外部電源接続部、 11…電源端子接続部、 20,30…グランド端子用パターン、 21,31…二端子コンデンサ、 21a,21b,31a,31b…外部電極、 25,35…三端子コンデンサ、 25a,25b,35a,35b…外部信号電極、 25c,35c…外部グランド電極、 40…絶縁膜、 41a…ビアホール、 41a〜49a,41b〜49b…ビアホール、 51〜58…端子群、 60,61,70,71…配線パターン、 L1a,L1b,L2a〜L2f…インダクタンス、 P…平面。
Claims (9)
- 外部電源が接続される外部電源接続部と半導体集積回路の電源端子が接続される電源端子接続部とを有してなる電源用パターンと、半導体集積回路のグランド端子に接続されるグランド端子用パターンと、上記電源用パターンと当該グランド端子用パターンとの間に介在し且つ一方の外部電極が電源用パターンに接続されると共に他方の外部電極がグランド端子用パターンに接続される二端子コンデンサとを具備したコンデンサ実装構造であって、
上記二端子コンデンサとグランド端子用パターンとで構成される回路ブロックを、上記電源用パターンを含む平面に関してほぼ面対称になるように、電源用パターンの上下にそれぞれ配した、
ことを特徴とするコンデンサ実装構造。 - 請求項1に記載のコンデンサ実装構造において、
上記二端子コンデンサの一方の外部電極と他方の外部電極を、ビアホールを通じて上記電源用パターン,グランド端子用パターンにそれぞれ接続した、
ことを特徴とするコンデンサ実装構造。 - 請求項1に記載のコンデンサ実装構造において、
上記二端子コンデンサの一方の外部電極と他方の外部電極とを、上記電源用パターン,グランド端子用パターンにそれぞれ直接に接続した、
ことを特徴とするコンデンサ実装構造。 - 請求項1ないし請求項3のいずれかに記載のコンデンサ実装構造において、
上記二端子コンデンサは、両端部に上記外部電極を有するチップ型二端子コンデンサである、
ことを特徴とするコンデンサ実装構造。 - 外部電源が接続される外部電源用パターンと、この外部電源用パターンと同一平面上に位置し且つ半導体集積回路の電源端子が接続される電源端子用パターンと、半導体集積回路のグランド端子に接続されるグランド端子用パターンと、外部電源用パターン及び電源端子用パターンを含む上記平面と当該グランド端子用パターンとの間に介在し、一方の外部信号電極が外部電源用パターンに接続されると共に他方の外部信号電極が電源端子用パターンに接続され且つ外部グランド電極がグランド端子用パターンに接続された三端子コンデンサとを具備するコンデンサ実装構造であって、
上記三端子コンデンサとグランド端子用パターンとで構成される回路ブロックを、外部電源用パターン及び電源端子用パターンを含む上記平面に関してほぼ面対称になるように、当該平面の上下にそれぞれ配した、
ことを特徴とするコンデンサ実装構造。 - 請求項5に記載のコンデンサ実装構造において、
上記三端子コンデンサの一方の外部信号電極と他方の外部信号電極と外部グランド電極を、ビアホールを通じて上記外部電源用パターン,電源端子用パターン及びグランド端子用パターンにそれぞれ接続した、
ことを特徴とするコンデンサ実装構造。 - 請求項5に記載のコンデンサ実装構造において、
上記三端子コンデンサの一方の外部信号電極と他方の外部信号電極と外部グランド電極とを、上記外部電源用パターン,電源端子用パターン及びグランド端子用パターンにそれぞれ直接に接続した、
ことを特徴とするコンデンサ実装構造。 - 請求項5ないし請求項7のいずれかに記載のコンデンサ実装構造において、
上記三端子コンデンサは、両端部に上記外部信号電極を有すると共に略中央部に上記外部グランド電極を有するチップ型三端子コンデンサである、
ことを特徴とするコンデンサ実装構造。 - 積層構造の請求項1ないし請求項8のいずれかに記載のコンデンサ実装構造と、
それぞれが上記半導体集積回路の信号端子に接続された状態で上記各回路ブロックの外側に積層され且つ上記平面に関してほぼ面対称になす1対の信号層と
を具備することを特徴とする多層回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137935A JP2006319004A (ja) | 2005-05-10 | 2005-05-10 | コンデンサ実装構造及び多層回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137935A JP2006319004A (ja) | 2005-05-10 | 2005-05-10 | コンデンサ実装構造及び多層回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006319004A true JP2006319004A (ja) | 2006-11-24 |
Family
ID=37539427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137935A Pending JP2006319004A (ja) | 2005-05-10 | 2005-05-10 | コンデンサ実装構造及び多層回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006319004A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249412A (ja) * | 2010-05-24 | 2011-12-08 | Murata Mfg Co Ltd | 多層配線基板 |
JP2014138069A (ja) * | 2013-01-16 | 2014-07-28 | Murata Mfg Co Ltd | 多層配線基板 |
JPWO2015107810A1 (ja) * | 2014-01-17 | 2017-03-23 | 株式会社村田製作所 | ノイズフィルタ |
-
2005
- 2005-05-10 JP JP2005137935A patent/JP2006319004A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249412A (ja) * | 2010-05-24 | 2011-12-08 | Murata Mfg Co Ltd | 多層配線基板 |
JP2014138069A (ja) * | 2013-01-16 | 2014-07-28 | Murata Mfg Co Ltd | 多層配線基板 |
JPWO2015107810A1 (ja) * | 2014-01-17 | 2017-03-23 | 株式会社村田製作所 | ノイズフィルタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133813B2 (ja) | 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板 | |
JP4530181B2 (ja) | 積層型ローパスフィルタ | |
JP4299258B2 (ja) | 積層コンデンサ | |
JP4400622B2 (ja) | 積層コンデンサ | |
JP4591559B2 (ja) | 平衡不平衡変換器及び増幅回路モジュール | |
KR20010039561A (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
JP2009194096A (ja) | 部品内蔵基板、及びそれを用いた部品パッケージ | |
WO2010137379A1 (ja) | 3端子コンデンサ及び3端子コンデンサ実装構造 | |
JP2006013384A (ja) | 積層コンデンサ | |
JP2011035312A (ja) | 積層コンデンサアレイの実装構造 | |
JP2009182376A (ja) | 積層型ローパスフィルタ | |
JP2018093164A (ja) | 積層セラミック電子部品及びその実装基板 | |
JP5494586B2 (ja) | 電圧変換モジュール | |
JP2007128939A (ja) | 高周波モジュール | |
JP4807235B2 (ja) | 電子部品モジュール | |
JP2012186251A (ja) | 3端子コンデンサおよびその実装構造 | |
JP2006319004A (ja) | コンデンサ実装構造及び多層回路基板 | |
US8027170B2 (en) | Substrate and electronic device using the same | |
US20050046516A1 (en) | Noise filter | |
JP3511569B2 (ja) | 積層コンデンサ | |
JP6881726B2 (ja) | 実装基板 | |
JP4817110B2 (ja) | 多層回路基板及びicパッケージ | |
JP5880697B2 (ja) | 多チャンネル型dc−dcコンバータ | |
JP6639755B2 (ja) | ノイズフィルタ回路 | |
JP2011044895A (ja) | ノイズフィルタ |