JP2014138069A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2014138069A
JP2014138069A JP2013005687A JP2013005687A JP2014138069A JP 2014138069 A JP2014138069 A JP 2014138069A JP 2013005687 A JP2013005687 A JP 2013005687A JP 2013005687 A JP2013005687 A JP 2013005687A JP 2014138069 A JP2014138069 A JP 2014138069A
Authority
JP
Japan
Prior art keywords
pattern
multilayer wiring
wiring board
multilayer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013005687A
Other languages
English (en)
Other versions
JP6264721B2 (ja
Inventor
Hirosuke Tanaka
裕輔 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013005687A priority Critical patent/JP6264721B2/ja
Publication of JP2014138069A publication Critical patent/JP2014138069A/ja
Application granted granted Critical
Publication of JP6264721B2 publication Critical patent/JP6264721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 放熱専用のパターンを設けることなく、放熱効果を高めることが可能な多層配線基板を提供する。
【解決手段】 多層配線基板1は、配線パターン(電源ライン)20が形成された絶縁層11、及び、全面にグランドパターン30が形成された絶縁層14を含む4層の絶縁層11〜14が積層された多層配線基板1であって、多層配線基板1の内部に配設され、絶縁層11〜14よりも熱伝導率が大きい三端子コンデンサ60と、三端子コンデンサ60の第1,3外部電極61,63それぞれと配線パターン20とを接続する第1,2ビア50,51と、第2外部電極62とグランドパターン30とを接続する第3ビア52とを備えている。配線パターン20は、第1接続部103と第2接続部104とをつなぐ領域(接続パターン20c)の配線幅が、当該領域以外の配線幅よりも細く形成されている。
【選択図】 図1

Description

本発明は、多層配線基板に関する。
近年、例えばタブレットPCやスマートフォン等の携帯端末の高性能化、多機能化に伴い、ICなどの電子部品では、低電圧・大電流による高速駆動化が進んでいる。それに伴い、二次電池(バッテリ)の連続使用可能時間が短くなるという問題が生じている。このような問題を解決するために、二次電池のサイズが拡大されてきている。しかし、携帯端末自体のサイズは大きくすることが困難なため、プリント基板のサイズをより小さくすることが求められている。そのため、プリント基板が持つ熱容量は減少する傾向にある。これに対して、上述したように、IC等の電子部品では、低電圧・大電流による高速駆動化により、消費電力、すなわち発熱量が増加する傾向にある。そのため、電子部品が高密度に実装されるプリント基板の小型化を図りつつ、発熱量の大きな電子部品からの熱を効率よく放熱する技術が望まれている。
ここで、特許文献1には、プリント基板の面上に、発熱電子部品であるオペアンプの直下の領域から両側の領域にかけて放熱パターンが設けられた構成が開示されている。この構成によれば、発熱電子部品が実装された部分のプリント基板面上に放熱パターンが設けられているので、該放熱パターンが放熱板として働き、発熱電子部品から発生する熱を放熱することができる。
また、特許文献2には、回路基板上に、第1の電子部品と第2の電子部品とが実装されるとともに、該第1の電子部品の端子に接続された導電パターンと、第2の電子部品の端子に接続された導電パターンとの間に熱伝導可能なように受動部品(抵抗器)が架設された電子部品の放熱用実装構造が開示されている。この構造によれば、例えば、第1の電子部品が第2の電子部品よりも高い温度になった場合には、第1の電子部品の熱エネルギが受動部品を介して第2の電子部品へ移動する。このため、第1の電子部品、第2の電子部品及び受動部品の温度が等しくなり、温度特性を均一化することができる。
特開平6−204630号公報 特開2011−100916号公報
しかしながら、特許文献1記載の構成のように、プリント基板の表面に放熱パターンを形成する場合には、プリント基板の大型化が避けられない。そのため、近年、電子部品の高密度実装化、プリント基板の小型化が進む中で、放熱専用のパターンを設けることは困難である。
一方、特許文献2記載の電子部品の放熱用実装構造では、放熱専用のパターンは不要である。しかしながら、この構造は、任意の回路に対して適用できるものではなく、放熱できるケースが限定される。また、この構造は、第1の電子部品と第2の電子部品との間で温度勾配が生じたときに、温度の高い電子部品から温度の低い電子部品に熱を移動させるものであるため、双方の電子部品の温度勾配が小さくなると、すなわち、例えば双方の電子部品が共に高温になった場合には、放熱効果が低下する。
本発明は、上記問題点を解消する為になされたものであり、放熱専用のパターンを設けることなく、放熱効果を高めることが可能な多層配線基板を提供することを目的とする。
本発明に係る多層配線基板は、配線パターンが形成された絶縁層、及び、全面にグランドパターンが形成された絶縁層を含む複数の絶縁層が積層された多層配線基板において、多層配線基板の内部に配設され、絶縁層よりも熱伝導率が大きい電子部品と、電子部品の複数の外部電極それぞれと配線パターン、及びグランドパターンとを接続する複数のビアとを備えることを特徴とする。
本発明に係る多層配線基板によれば、配線パターン、及びグランドパターンそれぞれと複数のビアを通して接続された電子部品が内部に配設されている。ここで、該電子部品は、多層配線基板を構成する絶縁層よりも熱伝導率が大きいため、配線パターンの熱が、該電子部品を通して、熱容量の大きいグランドパターンに伝導されて放熱される。よって、放熱専用のパターンを設けることなく(すなわち多層配線基板の大型化を招くことなく)放熱効果を高めることが可能となる。なお、一般的に、携帯端末等の電子機器では、グランドパターンはネジ等を介して筐体に接続されるため、グランドパターンの熱は、該ネジ等を通して筐体に伝導されて外部に放熱される。
本発明に係る多層配線基板では、上記電子部品が積層セラミックコンデンサであることが好ましい。
この場合、積層セラミックコンデンサを形成するセラミックは、熱伝導率が大きく、熱を伝導しやすいため、グランドパターンへの放熱効果を向上させることができる。また、上記電子部品として積層セラミックコンデンサを用いることにより、配線パターンを伝わるノイズが該積層セラミックコンデンサを通してグランドパターンに落とされるため、ノイズを低減することができる。よって、この場合、放熱効果とノイズ低減効果を両立することが可能となる。
本発明に係る多層配線基板では、上記電子部品が三端子コンデンサであることが好ましい。
この場合、低ESLの三端子コンデンサを用いることでノイズ低減効果をより向上させることが可能となる。
本発明に係る多層配線基板では、複数のビアが、三端子コンデンサの外部電極と配線パターンとを接続する一対のビアを含み、一方のビアが接続された第1接続部と、他方のビアが接続された第2接続部とをつなぐ経路のインピーダンスが、一方のビア、三端子コンデンサ、他方のビアを経由して、第1接続部と前記第2接続部とをつなぐ経路のインピーダンスよりも大きくなるように、配線パターンが形成されていることが好ましい。
このようにすれば、配線パターンを伝わる高周波のノイズ成分が、インピーダンスが低い三端子コンデンサ側の経路を通り、該三端子コンデンサを通してグランドパターンに落とされる。よって、ノイズ低減効果をより向上させることが可能となる。
本発明に係る多層配線基板では、上記第1接続部と第2接続部とをつなぐ領域の配線幅が、当該領域以外の配線幅よりも細く形成されていることが好ましい。
このようにすれば、配線パターンのインピーダンスを適切に高めることができる。
本発明に係る多層配線基板では、上記複数のビアが、三端子コンデンサの外部電極と配線パターンとを接続する一対のビアを含み、配線パターンが、一方のビアが接続された第1接続部と、他方のビアが接続された第2接続部との間で分断されていることが好ましい。
このようにすれば、第1接続部と第2接続部との間がつながっている場合と比べて、三端子コンデンサを通してグランドパターンに放熱される熱量を増大することができる。また、熱を伝達する三端子コンデンサをフィルタとして使用することができ、放熱効果とノイズ低減効果をより高い水準で両立することができる。
本発明に係る多層配線基板では、上記配線パターンが電源ラインであることが好ましい。
このようにすれば、電源ラインで発生した熱、又は電源ラインを伝わる熱を、グランドパターンに放熱することができる。
本発明によれば、放熱専用のパターンを設けることなく、多層配線基板の放熱効果を高めることが可能となる。
第1実施形態に係る多層配線基板の構成を示す斜透視図である。 第2実施形態に係る多層配線基板の構成を示す斜透視図である。 第3実施形態に係る多層配線基板の構成を示す斜透視図である。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。
(第1実施形態)
まず、図1を用いて、第1実施形態に係る多層配線基板1の構成について説明する。図1は、多層配線基板1の構成を示す斜透視図である。
多層配線基板1は、図1において上側から、配線パターン20が形成された絶縁層11、絶縁層12、絶縁層13、及び、全面にグランドパターン30が形成された絶縁層14が順番に積層されて構成されている。
絶縁層11,12,13,14それぞれは、例えば、FR−4(Flame Retardant Type 4)から形成された矩形の薄板である。ここで、FR−4は、ガラス繊維の布にエポキシ樹脂をしみ込ませて熱硬化処理を施し板状に形成したもので、難燃性と低導電率とを両立した素材である。
絶縁層11上には、配線パターン20(配線層)が形成されている。なお、本実施形態では、配線パターン20は、例えば、IC等(図示省略)の電源端子に接続される電源ラインである。より詳細には、配線パターン20は、銅箔などからなり、電源回路と三端子コンデンサ60の第1外部電極(電源用貫通電極)61とを接続する配線パターン20a、三端子コンデンサ60の第3外部電極(電源用貫通電極)63とICの電源端子とを接続する配線パターン20b、及び、配線パターン20aと配線パターン20bとを接続する接続パターン20cを含んで構成されている。
配線パターン20は、第1ビア50が接続された第1接続部103と、第2ビア51が接続された第2接続部104とをつなぐ経路101のインピーダンスが、第1ビア50、三端子コンデンサ60、第2ビア51を経由して、第1接続部103と第2接続部104とをつなぐ経路102のインピーダンスよりも大きくなるように形成されている。より具体的には、配線パターン20は、第1接続部103と第2接続部104とをつなぐ領域(接続パターン20c)の配線幅が、当該領域以外(配線パターン20a,20b)の配線幅よりも細く形成されている。なお、これにより、配線パターン(電源ライン)20を伝わる高周波ノイズが、三端子コンデンサ60側に流れ易くなり、該三端子コンデンサ60を介してグランドパターン30に落とされる。
絶縁層12上(絶縁層12と絶縁層11との間)には、三端子コンデンサ60の第1外部電極61が接続される導電パッド40、及び、第3外部電極63が接続される導電パッド41が形成されている。また、絶縁層12には、チップ型の三端子コンデンサ60が埋め込まれて実装されている。すなわち、三端子コンデンサ60は、多層配線基板1の内部に配設されている。三端子コンデンサ60は、絶縁層11〜14を形成するFR−4よりも熱伝導率が大きい、例えば、チタン酸バリウムを主成分とするセラミックから形成されている。ここで、三端子コンデンサ60は、低ESLタイプの三端子型の積層セラミックコンデンサであり、ICの動作に必要な電気を供給するとともに、配線パターン20を経由して入り込むノイズや、ICの動作により発生するノイズを除去するノイズ対策部品として機能する。なお、三端子コンデンサ60は、ハンダ付けなどによって実装される。
絶縁層13上(絶縁層13と絶縁層12との間)には、三端子コンデンサ60の第2外部電極(グランド用電極)62が接続される導電パッド(図示省略)が形成されている。
絶縁層14上(絶縁層14と絶縁層13との間)には、全面に、銅箔などからなるグランドパターン30(ベタグランド層)が形成されている。すなわち、多層配線基板1は、グランドパターン30を内層として有している。
多層配線基板1を構成する絶縁層11の内部には、該絶縁層11を厚み方向に貫通し、三端子コンデンサ60の第1,第3外部電極61,63が接続される一対の導電パッド40,41それぞれと配線パターン20とを接続する第1ビア50、第2ビア51が形成されている。すなわち、導電パッド40(第1外部電極61)は、第1ビア50によって、配線パターン20(20a)と電気的に接続され、導電パッド41(第3外部電極63)は、第2ビア51によって、配線パターン20(20b)と電気的に接続されている。
また、多層配線基板1を構成する絶縁層13の内部には、該絶縁層13を厚み方向に貫通し、三端子コンデンサ60の第2外部電極62がハンダ付けされる導電パッドとグランドパターン30とを接続する第3ビア52が形成されている。すなわち、三端子コンデンサ60の第2外部電極62は、第3ビア52によって、グランド層30と電気的に接続されている。
以上、説明したように、多層配線基板1によれば、配線パターン(電源ライン)20が、第1ビア50,第2ビア51、三端子コンデンサ60、及び、第3ビア52を介してグランドパターン(グランド層)30と接続されている。一方、通常のプリント基板では、配線パターン(電源ライン)は、内層のグランド層とFR−4からなる絶縁層を介して接続されている。
ここで、配線パターン20、第1ビア50、第2ビア51、及び第3ビア52を形成する銅の熱伝導率は、401(W/m・kg)であり、比熱容量は、0.379(J/g・K)である。また、三端子コンデンサ60を形成するチタン酸バリウムの熱伝導率は、6(W/m・kg)であり、比熱容量は、0.527(J/g・K)である。一方、絶縁層11〜14を形成するFR−4の熱伝導率は、0.45(W/m・kg)であり、比熱容量は、0.95(J/g・K)である。
すなわち、本実施形態では、配線パターン(電源ライン)20とグランドパターン(グランド層)30とが、FR−4に比べて約13.3倍も熱伝導率が大きいチタン酸バリウムを主成分とするセラミックで接続されている。また、一般的なプリント基板の場合、電源層とグランド層との層間隔は30μm〜100μm程度であるが、三端子コンデンサ60(積層セラミックコンデンサ)を構成する内部電極同士の間隔は、数μm程度であり、電源に接続される内部電極とグランドに接続される内部電極との間隔が極めて小さい。そのため、配線パターン(電源ライン)20で発生した熱を、放熱板となるグランドパターン30へ伝達し易くなる。よって、熱容量が大きい内層のグランドパターン30に熱を放散し易くなり、高い放熱効果が発揮される。なお、一般的に、携帯端末等の電子機器では、グランドパターンはネジ等を介して筐体に接続されるため、グランドパターンの熱は、該ネジ等を通して筐体に伝導されて外部に放熱される。
また、上述したような構成とされることにより、経路101(接続パターン20c)のインピーダンスが経路102のインピーダンスよりも大きくなり、配線パターン(電源ライン)20を伝わる高周波ノイズが経路102(すなわち三端子コンデンサ60側)を通り、三端子コンデンサ60によって低減される。特に、三端子コンデンサ60は低ESLであるため、高いノイズ低減効果が得られる。
以上、詳細に説明したように、本実施形態によれば、比較的熱が発生しやすい電源ラインで発生した熱(又は電源ラインを伝わる熱)を、内層のグランドパターン30に効果的に放熱することができる。よって、放熱専用のパターンを設けることなく(すなわち多層配線基板1の大型化を招くことなく)放熱効果を高めることが可能となる。
特に、三端子コンデンサ60を形成するチタン酸バリウム等のセラミックは熱伝導率が大きく、熱を伝導しやすいため、本実施形態によれば、グランドパターン30への放熱効果をより向上させることができる。
また、本実施形態によれば、配線パターン20を伝わる高周波のノイズ成分が、インピーダンスが低い三端子コンデンサ60側(経路102)を通り、該三端子コンデンサ60を通してグランドパターン30に落とされことにより、ノイズを低減することができる。特に、低ESLの三端子コンデンサ60を用いることでノイズ低減効果をより向上させることができる。以上の結果、本実施形態によれば、放熱効果とノイズ低減効果を両立することが可能となる。
なお、その際に、本実施形態によれば、上記第1接続部103と第2接続部104とをつなぐ領域(接続パターン20c)の配線幅を、当該領域以外(配線パターン20a,20b)の配線幅よりも細く形成することにより、配線パターン20のインピーダンスを適切に高めることができる。
(第2実施形態)
次に、図2を用いて、第2実施形態に係る多層配線基板2の構成について説明する。ここで、図2は、多層配線基板2の構成を示す斜透視図である。なお、図2において第1実施形態と同一又は同等の構成要素については同一の符号が付されている。
上述した第1実施形態では、第1外部電極61、第3外部電極63が配線パターン(電源ライン)20に接続され、第2外部電極62がグランドパターン30に接続されていたが、本実施形態では、第1外部電極61、第3外部電極63が、第4ビア55、第5ビア56を介して、グランドパターン30に接続されるとともに、第2外部電極62が、第1ビア53、第2ビア54を介して、配線パターン(電源ライン)20に接続されている点(所謂、反転使い)で上記第1実施形態と異なっている。その他の構成は、第1実施形態と同一または同様であるので、ここでは詳細な説明を省略する。
本実施形態によっても、上記第1実施形態と同様の作用・効果を得ることができる。
(第3実施形態)
ところで、三端子コンデンサ60の定格電流が許容できれば、上述した、配線パターン20aと配線パターン20bとを接続する接続パターン20cを削除した構成とすることもできる。そこで、次に、図3を用いて、第3実施形態に係る多層配線基板3の構成について説明する。ここで、図3は、多層配線基板3の構成を示す斜透視図である。なお、図3において第1実施形態と同一又は同等の構成要素については同一の符号が付されている。
上述した第1実施形態では、第1ビア50が接続された第1接続部103と、第2ビア51が接続された第2接続部104とが接続パターン20cにより接続されていたが、多層配線基板3は、接続パターン20cを有しない点、すなわち、配線パターン22aと配線パターン22b(第1接続部103と第2接続部104)とが分断されている点で、上述した第1実施形態と異なっている。その他の構成は、多層配線基板1と同一または同様であるので、ここでは詳細な説明を省略する。
本実施形態によれば、第1接続部103と第2接続部104との間がつながっている場合と比べて、三端子コンデンサ60を通してグランドパターン30に放熱される熱量が増大する。また、熱を伝達する三端子コンデンサ60をフィルタとして使用することができるため、放熱効果とノイズ低減効果をより高い水準で両立することが可能となる。
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態では、多層配線基板1(2,3)として、4層構造のものを例にして説明したが、多層配線基板1(2,3)は4層構造に限られることなく、5層以上(又は3層以下)であってもよい。
上記実施形態では、多層配線基板1(2,3)中に埋め込まれる電子部品として三端子コンデンサを例にして説明したが、該電子部品は、三端子コンデンサには限られることなく、例えば、二端子コンデンサを用いることもできる。また、多層配線基板1(2,3)中に埋め込まれる電子部品は、コンデンサに限られることなく、例えば、インダクタや抵抗等でもよい。
上記実施形態では、配線パターン20(22)が電源ラインである場合を例にして説明したが、配線パターン20(22)は、信号ラインであってもよい。
また、多層配線基板1(2,3)を構成する絶縁層11〜14(11B〜14B)の素材はFR−4には限られない。同様に、三端子コンデンサ60の素材は、絶縁層11〜14(11B〜14B)の素材よりも熱伝導率が大きければ、セラミックには限られない。
1,2,3 多層配線基板
11,12,13,14,11B,12B,13B,14B,11C 絶縁層
20,22 配線パターン
20c 接続パターン
30 グランドパターン
40,41,42,43 導電パッド
50,53 第1ビア
51,54 第2ビア
52 第3ビア
55 第4ビア
56 第5ビア
60 三端子コンデンサ
61 第1外部電極
62 第2外部電極
63 第3外部電極

Claims (7)

  1. 配線パターンが形成された絶縁層、及び、全面にグランドパターンが形成された絶縁層を含む複数の絶縁層が積層された多層配線基板において、
    前記多層配線基板の内部に配設され、前記絶縁層よりも熱伝導率が大きい電子部品と、
    前記電子部品の複数の外部電極それぞれと前記配線パターン、及び前記グランドパターンとを接続する複数のビアとを備えることを特徴とする多層配線基板。
  2. 前記電子部品は、積層セラミックコンデンサであることを特徴とする請求項1に記載の多層配線基板。
  3. 前記電子部品は、三端子コンデンサであることを特徴とする請求項1に記載の多層配線基板。
  4. 前記複数のビアは、前記三端子コンデンサの外部電極と前記配線パターンとを接続する一対のビアを含み、
    前記配線パターンは、一方のビアが接続された第1接続部と、他方のビアが接続された第2接続部とをつなぐ経路のインピーダンスが、前記一方のビア、前記三端子コンデンサ、前記他方のビアを経由して、前記第1接続部と前記第2接続部とをつなぐ経路のインピーダンスよりも大きくなるように形成されていることを特徴とする請求項3に記載の多層配線基板。
  5. 前記配線パターンは、前記第1接続部と前記第2接続部とをつなぐ領域の配線幅が、当該領域以外の配線幅よりも細く形成されていることを特徴とする請求項4に記載の多層配線基板。
  6. 前記複数のビアは、前記三端子コンデンサの外部電極と前記配線パターンとを接続する一対のビアを含み、
    前記配線パターンは、一方のビアが接続された第1接続部と、他方のビアが接続された第2接続部との間で分断されていることを特徴とする請求項3に記載の多層配線基板。
  7. 前記配線パターンは電源ラインであることを特徴とする請求項1〜6のいずれか1項に記載の多層配線基板。
JP2013005687A 2013-01-16 2013-01-16 多層配線基板の放熱構造 Active JP6264721B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013005687A JP6264721B2 (ja) 2013-01-16 2013-01-16 多層配線基板の放熱構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013005687A JP6264721B2 (ja) 2013-01-16 2013-01-16 多層配線基板の放熱構造

Publications (2)

Publication Number Publication Date
JP2014138069A true JP2014138069A (ja) 2014-07-28
JP6264721B2 JP6264721B2 (ja) 2018-01-24

Family

ID=51415422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013005687A Active JP6264721B2 (ja) 2013-01-16 2013-01-16 多層配線基板の放熱構造

Country Status (1)

Country Link
JP (1) JP6264721B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10645798B2 (en) 2016-04-14 2020-05-05 Murata Manufacturing Co., Ltd. Composite component-embedded circuit board and composite component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363568A (ja) * 2003-05-09 2004-12-24 Matsushita Electric Ind Co Ltd 回路素子内蔵モジュール
JP2006319004A (ja) * 2005-05-10 2006-11-24 Murata Mfg Co Ltd コンデンサ実装構造及び多層回路基板
JP2010226033A (ja) * 2009-03-25 2010-10-07 Mitsubishi Materials Corp ノイズ対策コンデンサ実装方法
JP2012186251A (ja) * 2011-03-04 2012-09-27 Murata Mfg Co Ltd 3端子コンデンサおよびその実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363568A (ja) * 2003-05-09 2004-12-24 Matsushita Electric Ind Co Ltd 回路素子内蔵モジュール
JP2006319004A (ja) * 2005-05-10 2006-11-24 Murata Mfg Co Ltd コンデンサ実装構造及び多層回路基板
JP2010226033A (ja) * 2009-03-25 2010-10-07 Mitsubishi Materials Corp ノイズ対策コンデンサ実装方法
JP2012186251A (ja) * 2011-03-04 2012-09-27 Murata Mfg Co Ltd 3端子コンデンサおよびその実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10645798B2 (en) 2016-04-14 2020-05-05 Murata Manufacturing Co., Ltd. Composite component-embedded circuit board and composite component

Also Published As

Publication number Publication date
JP6264721B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP4195883B2 (ja) 多層モジュール
JP2010129877A (ja) 電子部品モジュール
US10609844B1 (en) Power converter
KR20170121424A (ko) 적층형 커패시터 및 그 실장 기판
JP2005026263A (ja) 混成集積回路
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2008130694A (ja) 電子部品モジュール
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2004363568A (ja) 回路素子内蔵モジュール
JP6264721B2 (ja) 多層配線基板の放熱構造
JP6007566B2 (ja) 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP6651999B2 (ja) 複合デバイス
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
JP4817110B2 (ja) 多層回路基板及びicパッケージ
KR102281468B1 (ko) 칩 내장형 기판 및 이의 제조 방법
JP2018129419A (ja) 回路基板、電子装置
JP5464110B2 (ja) 電圧変換モジュール
JP2005110406A (ja) パワー変換モジュールデバイスおよびそれを用いた電源装置
JP2007258478A (ja) 複合回路部品およびこれを備える半導体装置
JP2019096754A (ja) 部品内蔵基板
JP2005191411A (ja) 高周波集積回路装置
JP2004047866A (ja) 半導体装置
JP6083143B2 (ja) チップインダクタ内蔵配線基板
WO2023190611A1 (ja) 高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6264721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150