JP2019096754A - 部品内蔵基板 - Google Patents
部品内蔵基板 Download PDFInfo
- Publication number
- JP2019096754A JP2019096754A JP2017225476A JP2017225476A JP2019096754A JP 2019096754 A JP2019096754 A JP 2019096754A JP 2017225476 A JP2017225476 A JP 2017225476A JP 2017225476 A JP2017225476 A JP 2017225476A JP 2019096754 A JP2019096754 A JP 2019096754A
- Authority
- JP
- Japan
- Prior art keywords
- insulator
- capacitor
- cavity
- wiring conductor
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半導体素子が安定して作動できる部品内蔵基板を提供することを課題とする。【解決手段】第1キャビティ8を有する第1絶縁体1と、第1キャビティ8内にあり第1対電極9を備えた第1コンデンサ2と、第1絶縁体1にあり第1対電極9の上面を底面とする第1ビアホール10と、第1絶縁体1上にあり第1キャビティ8上に第2キャビティ11を有する第2絶縁体3と、第2キャビティ11内にあり第2対電極12を備えた第2コンデンサ4と、第2絶縁体3にあり第2対電極12の上面を底面とする第2ビアホール13と、第1絶縁体1の上面および第2絶縁体3の上面の間に位置するスルーホール14と、第1絶縁体1の上面およびスルーホール14内に位置する配線導体5と、を有しており第1絶縁体1の上面の配線導体5は、第1対電極9とスルーホール14内の配線導体5とを電気的に接続している電源用配線導体5Pおよび接地用配線導体5Gを含んでいる。【選択図】図1
Description
本開示は、複数のコンデンサを有する部品内蔵基板に関するものである。
携帯型のゲーム機や通信機器に代表される電子機器の小型化、高機能化が進むに伴い、高機能な半導体素子を搭載する部品内蔵基板の開発が進められている。
高機能な半導体素子は、作動直後から多くの演算処理を行うことができる。演算処理には多くの電荷を要する。このため、半導体素子は、作動直後から速やかに十分な電荷の供給を受けることができないと、作動が不安定になってしまう虞がある。
本開示の部品内蔵基板は、第1キャビティを有する平板状の第1絶縁体と、第1キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第1対電極を備えた第1コンデンサと、第1絶縁体に位置しており、第1対電極の上面を底面とする複数の第1ビアホールと、第1絶縁体上に位置しており、第1キャビティ上に第2キャビティを有する第2絶縁体と、第2キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第2対電極を備えた第2コンデンサと、第2絶縁体に位置しており、第2対電極の上面を底面とする複数の第2ビアホールと、少なくとも第1絶縁体の上面および第2絶縁体の上面の間に位置する複数のスルーホールと、第1絶縁体の上面、第2絶縁体の上面、第1ビアホール内、第2ビアホール内、およびスルーホール内に位置する配線導体と、を有しており第1絶縁体の上面の配線導体は、第1対電極とスルーホール内の配線導体とを電気的に接続している電源用配線導体および接地用配線導体を含んでいることを特徴とするものである。
本開示の部品内蔵基板によれば、半導体素子が安定して作動することが可能な部品内蔵基板を提供することができる。
図1を基に、本開示の部品内蔵基板Aの第1実施例を説明する。部品内蔵基板Aは、第1絶縁体1と、第1コンデンサ2と、第2絶縁体3と、第2コンデンサ4と、配線導体5と、積層用絶縁層6と、ソルダーレジスト7とを備えている。部品内蔵基板Aの上面には、半導体素子Sが搭載される。
第1絶縁体1は、第1コア用絶縁層1aと、第1被覆用絶縁層1bとを含んでいる。第1コア用絶縁層1aは、部品内蔵基板Aの剛性を確保して平坦性を保持する機能を有している。第1被覆用絶縁層1bは、第1コンデンサ2を後述する第1キャビティ8内において被覆して固定する機能を有している。
第1コア用絶縁層1aは、例えば剛性を有するガラスクロスにエポキシ樹脂、あるいはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁材料を含んでいる。このような第1コア用絶縁層1aは、例えばガラスクロスにエポキシ樹脂を含浸した半硬化状態のプリプレグを、加熱しながら平坦にプレス加工することで形成される。
第1コア用絶縁層1aは、第1キャビティ8を有している。第1キャビティ8は、平面視において、例えば第1コア用絶縁層1aの上面から下面にかけて貫通している四角形状の開口を有している。第1キャビティ8内には、第1対電極9を備えた第1コンデンサ2が位置している。平面視における第1キャビティ8の寸法は、第1コンデンサ2の寸法よりも例えば130〜150μm大きく設定されている。130μm以上であれば、第1コンデンサ2の挿入が容易である。150μm以下であれば、ガラスクロスの存在しない領域が比較的小さいため、剛性向上に対して有利である。
第1キャビティ8は、例えば第1コア用絶縁層1aの上下面における第1キャビティ8に対応する領域の周囲に金属層のマスクを形成しておき、マスク内に露出する第1コア用絶縁層1aをレーザー加工により切断することで形成される。つまり、マスク内に露出していた第1コア用絶縁層1aの一部を切断除去する孔あけ加工を行うことで形成される。
第1被覆用絶縁層1bは、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含んでいる。第1被覆用絶縁層1bは、第1コア用絶縁層1aの上面、下面および第1キャビティ8内に位置している。このような第1被覆用絶縁層1bは、例えばエポキシ樹脂を含むフィルムを、真空下で第1コア用絶縁層1aの上面および下面を覆うように貼着して熱硬化することで形成される。このときに、第1コンデンサ2の上面等も第1被覆用絶縁層1bで被覆する。
第1絶縁体1は、第1対電極9の上面を底面とする複数の第1ビアホール10を有している。第1ビアホール10の径は、例えば70〜80μmに設定されている。このような第1ビアホール10は、例えばレーザー加工により形成される。
第1コンデンサ2は、例えばチップタイプ積層セラミックコンデンサが挙げられ、搭載される半導体素子Sへの電荷の供給源になる静電容量を有している。第1コンデンサ2が半導体素子Sの近く(第2絶縁体3の厚み程度の距離)にあるので、第1コンデンサ2から半導体素子Sへの電荷の供給効率を高められる。第1コンデンサ2は、例えば直方体形状をしている。
第1コンデンサ2は、第1キャビティ8内に位置している。そして、第1被覆用絶縁層1bが、第1コンデンサ2と第1キャビティ8との隙間を充填するように位置することで第1コンデンサ2が第1キャビティ8内に封止して固定されている。第1被覆用絶縁層1bは、第1コンデンサ2の上面および下面も、第1ビアホール10とつながっている部分を除いて、被覆している。
第1コンデンサ2は、長手方向における両端に、互いに電気的に独立した第1対電極9を有している。第1対電極9の内の一つは、電源用として機能する第1電源用電極9Pであり、もう一つは接地用として機能する第1接地用電極9Gである。それぞれの電極長さは、例えば200〜300μmに設定されている。
第2絶縁体3は、第1絶縁体1上に位置しており、第2コア用絶縁層3aと、第2被覆用絶縁層3bとを含んでいる。第2コア用絶縁層3aは、部品内蔵基板Aの剛性を確保して平坦性を保持する機能を有している。第2被覆用絶縁層3bは、第2コンデンサ4を後述する第2キャビティ11内において被覆して固定する機能を有している。
第2コア用絶縁層3aは、例えば剛性を有するガラスクロスにエポキシ樹脂、あるいはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁材料を含んでいる。このような第2コア用絶縁層3aは、例えばガラスクロスにエポキシ樹脂を含浸した半硬化状態のプリプレグを、加熱しながら平坦にプレス加工することで形成される。
第2コア用絶縁層3aは、第2キャビティ11を有している。第2キャビティ11内には、第2対電極12を備えた第2コンデンサ4が位置している。平面視における第2キャビティ11の寸法は、第2コンデンサ4の寸法よりも例えば130〜150μm大きく設定されている。130μm以上であれば、第2コンデンサ4の挿入が容易である。150μm以下であれば、ガラスクロスの存在しない領域が比較的小さいため、剛性向上に対して有利である。第2キャビティ11は、例えばレーザー加工により形成される。
第2被覆用絶縁層3bは、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含んでいる。第2被覆用絶縁層3bは、第2コア用絶縁層3aの上面、下面および第2キャビティ11内に位置している。
このような第2絶縁体3は、例えば次のように形成される。まず、粘着シート上に第2キャビティ11が形成された第2コア用絶縁層3aを載置する。次に第2コンデンサ4を第2キャビティ11内に挿入して粘着シート上に仮置きする。次に、第2被覆用絶縁層3b用のフィルムを第2コア用絶縁層3aの上面に貼着して熱硬化する。このとき、第2被覆用絶縁層3bが、第2キャビティ11内の一部に入り込み、第2コンデンサ4と接着する。次に、第2被覆用絶縁層3b用のフィルムを第1絶縁体1上に貼着しておき、第2コア用絶縁層3aの下面を第1絶縁体1上のフィルムに置いて、加熱しながら平坦にプレス加工する。これにより、第2被覆用絶縁層3bが、第2キャビティ11内の残部に入り込み、第2コンデンサ4を封止して第1絶縁体1上に第2絶縁体3が形成される。
第2絶縁体3は、第2対電極12の上面を底面とする複数の第2ビアホール13を有している。第2ビアホール13の径は、例えば70〜80μmに設定されている。このような第2ビアホール13は、例えばレーザー加工により形成される。
第2コンデンサ4は、例えばチップタイプ積層セラミックコンデンサが挙げられ、電荷の供給源になる静電容量を有している。第2コンデンサ4は、第1コンデンサ2よりも半導体素子Sからの距離が短いため電荷供給時の導通抵抗を小さくして、電荷供給をより容易に行うことができる。この第2コンデンサ4が第1コンデンサ2と併用されているので半導体素子Sへの電荷供給が容易であるとともに、供給できる静電容量の向上にも有利である。第2コンデンサ4は、例えば直方体形状をしている。
第2コンデンサ4は、第2キャビティ11内に位置している。そして、第2被覆用絶縁層3bが、第2コンデンサ4と第2キャビティ11との隙間を充填するように位置することで第2コンデンサ4が第2キャビティ11内に封止して固定されている。
第2コンデンサ4は、長手方向における両端に、互いに電気的に独立した第2対電極12を有している。第2対電極12の内の一つは、電源用として機能する第2電源用電極12Pであり、もう一つは接地用として機能する第2接地用電極12Gである。それぞれの電極長さは、例えば200〜300μmに設定されている。第2コンデンサ4は、第1コンデンサ2と比べて、平面視における外形は同じであるが、厚みは小さい。
第1絶縁体1および第2絶縁体3は、第2絶縁体3の上面から第1絶縁体1の下面にわたり複数のスルーホール14を有している。スルーホール14の径は、例えば150〜250μmに設定されている。スルーホール14は、例えばドリル加工、ブラスト加工あるいはレーザー加工により形成される。スルーホール14は、後述する配線導体5の配置により、第2絶縁体3の上面と第1絶縁体1の下面との間を電気的に導通させる。
配線導体5は、例えばセミアディティブ法により、銅めっき等の良導電性金属により形成されている。配線導体5は、第1絶縁体1の上下面、第2絶縁体3の上面、第1ビアホール10内、第2ビアホール13内、スルーホール14内、積層用絶縁層6の上下面、および積層用絶縁層6に位置する後述の第3ビアホール15内に位置している。
第2絶縁体3上の積層用絶縁層6上面に位置する配線導体5の一部は、半導体素子等の電子部品と接続するための第1パッド16として機能する。第1絶縁体1の下にある積層用絶縁層6下面に位置する配線導体5の一部は、マザーボード等の外部基板と接続するための第2パッド17として機能する。
配線導体5は、電源用配線導体5P、接地用配線導体5G、および信号用配線導体5Sを含んでいる。また、第1パッド16は、電源用第1パッド16P、接地用第1パッド16G、および信号用第1パッド16Sを含んでいる。さらに、第2パッド17は、電源用第2パッド17P、接地用第2パッド17G、および信号用第2パッド17Sを含んでいる。
電源用第1パッド16Pと電源用第2パッド17Pとは、電源用配線導体5Pを介して電気的に接続されている。接地用第1パッド16Gと接地用第2パッド17Gとは、接地用配線導体5Gを介して電気的に接続されている。信号用第1パッド16Sと信号用第2パッド17Sとは、信号用配線導体5Sを介して電気的に接続されている。
電源用配線導体5Pおよび接地用配線導体5Gは、例えば部品内蔵基板Aの上面に実装される半導体素子S等の電子部品に対して、電荷を供給する経路としての機能を有している。これらの電源用配線導体5Pおよび接地用配線導体5Gは、電荷を供給する便宜上、経路長を短く設定するのが良い。本開示では、この経路長の短縮(詳細は後述)が実現されている。これにより、電荷の移動時間の短縮および経路の抵抗値低減による電荷供給効率の向上に有利である。
電源用配線導体5Pは、例えば第2絶縁体3上面、スルーホール14内、第1絶縁体1上下面、および第3ビアホール15内に位置している。そして、第2絶縁体3上面の電源用配線導体5Pは、第2コンデンサ4の第2電源用電極12Pと接続されている。さらに、第1絶縁体1上面の電源用配線導体5Pは、第1コンデンサ2の第1電源用電極9Pと接続されている。このように、第1電源用電極9Pと電源用配線導体5Pとが、半導体素子に近い第1絶縁体1の上面側で接続されており、電荷供給のための経路長の短縮を実現している。
接地用配線導体5Gは、第2絶縁体3上面、スルーホール14内、第1絶縁体1上下面、および第3ビアホール15内に位置している。そして、第2絶縁体3上面の接地用配線導体5Gは、第2コンデンサ4の第2接地用電極12Gと接続されている。さらに、第1絶縁体1上面の接地用配線導体5Pは、第1コンデンサ2の第1接地用電極9Gと接続されている。このように、第1接地用電極9Gと接地用配線導体5Gとが、半導体素子Sに近い第1絶縁体1の上面側で接続されており、電荷供給のための経路長の短縮を実現している。したがって、第1コンデンサ2および第2コンデンサ4から、例えば従来よりも多くの電荷を、短い経路長の経路を介して、半導体素子Sに容易に供給できる。
第1絶縁体1上面の電源用配線導体5Pおよび接地用配線導体5Gは、例えばプレーン形状を有しており、第1コンデンサ2から半導体素子Sへの経路の抵抗値の低減に有利である。厚みは、例えば10〜25μmに設定されている。
信号用配線導体5Sは、例えば半導体素子Sと外部基板との間で電気信号の伝播を行う機能を有している。信号用配線導体5Sは、積層用絶縁層6の上下面、第2絶縁体3上面、スルーホール14内、第1絶縁体1下面、および第3ビアホール15内に位置している。
積層用絶縁層6は、第1絶縁体1の下面および第2絶縁体3の上面に位置している。積層用絶縁層6は、配線導体5を配置する領域を確保する機能を有している。積層用絶縁層6は、配線導体5を底面とする複数の第3ビアホール15を有している。積層用絶縁層6の上下に位置する配線導体5は、第3ビアホール15内の配線導体5により電気的に接続される。
ソルダーレジスト7は、上側の積層用絶縁層6の上面および下側の積層用絶縁層6の下面に位置しており、配線導体5を外部環境から保護している。上側のソルダーレジスト7は、開口7aを有しており、配線導体5の一部が第1パッド16として開口7a内に露出している。下側のソルダーレジスト7は、開口7bを有しており、配線導体5の一部が第2パッド17として開口7b内に露出している。
このように、本開示に係る第1実施例の部品内蔵基板Aによれば、第1絶縁体1上面の配線導体5は、第1コンデンサ2の第1対電極9とスルーホール14内の配線導体5とを電気的に接続している電源用配線導体5Pおよび接地用配線導体5Gを含んでいる。このように、第1コンデンサ2と半導体素子Sとの間の電荷供給経路である電源用配線導体5Pおよび接地用配線導体5Gが、第1絶縁体1の上面側に位置しているため、半導体素子Sまでの経路長の短縮が可能になる。これにより、第2半導体素子4よりも半導体素子Sに遠い位置にある第1コンデンサ2からも、半導体素子Sが速やかに電荷の供給を受けることが可能になる。その結果、半導体素子が、作動直後から速やかに十分な電荷の供給を受けて安定した作動が可能な部品内蔵基板を提供することができる。
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の第1実施例においては、第2コンデンサ4が第1コンデンサ2の直上に位置している場合を示したが、図2に示す第2実施例のように、第1キャビティ8と第2キャビティ11とが、第1対電極9および第2対電極12の各電極の並びが同じになる方向で、それぞれの一部のみが重なるように位置していても構わない。
第1キャビティ8と第2キャビティ11とが互いに重なり合う範囲は、例えば、最大値として、平面視における第1キャビティ8および第2キャビティの面積の50%程度に設定される。第1キャビティ8と第2キャビティ11とが互いに重なり合う位置は、例えば両者が長方形状であるときの互いの短辺側の端部分同士である。つまり、互いに長辺方向にずれている。このときに、長辺方向に加えて短辺方向にもずれていて構わない。また、短辺方向にのみずれていても構わない。
この場合には、平面視において、第1キャビティ8の開口と第2キャビティ11の開口とが重なり合う領域を低減することができる。言い換えれば、平面視において剛性保持用のガラスクロスの存在しない領域を低減することができる。このため、部分的に剛性が弱い領域があることで生じる反りを低減するという点で有利である。これにより、部品内蔵基板Bと半導体素子Sとの接続性を向上させて、信頼性に優れた部品内蔵基板Bを提供することができる。
また、上述の第1実施例においては、部品内蔵基板Aが、第1絶縁体1内の第1コンデンサ2、および第2絶縁体3内の第2コンデンサ4のみを有している場合を示したが、図3に示すように、部品内蔵基板Cが、下面に第3コンデンサ20を有していても構わない。
この場合には、まず第1コンデンサ2および第2コンデンサ4により、作動直後の半導体素子に対して電荷が速やかに供給されるとともに、第3コンデンサ20により継続して半導体素子に対して十分な電荷が供給される。これにより、半導体素子が継続的に十分な電荷を受けることが可能になり、半導体素子Sが安定して作動することが可能な部品内蔵基板Cを提供することができる。
また、第1コンデンサ2の静電容量を第2コンデンサ4の静電容量よりも大きくしても構わない。例えば、第2コンデンサ4の静電容量を1μF、第1コンデンサ2の静電容量を2.2〜15μFに設定した場合、作動直後の半導体素子Sに対して十分な電荷を供給する点でさらに有利である。
1 第1絶縁体
2 第1コンデンサ
3 第2絶縁体
4 第2コンデンサ
5 配線導体
5G 接地用配線導体
5P 電源用配線導体
8 第1キャビティ
9 第1対電極
10 第1ビアホール
11 第2キャビティ
12 第2対電極
13 第2ビアホール
14 スルーホール
A 部品内蔵基板
2 第1コンデンサ
3 第2絶縁体
4 第2コンデンサ
5 配線導体
5G 接地用配線導体
5P 電源用配線導体
8 第1キャビティ
9 第1対電極
10 第1ビアホール
11 第2キャビティ
12 第2対電極
13 第2ビアホール
14 スルーホール
A 部品内蔵基板
Claims (3)
- 第1キャビティを有する平板状の第1絶縁体と、
前記第1キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第1対電極を備えた第1コンデンサと、
前記第1絶縁体に位置しており、前記第1対電極の上面を底面とする複数の第1ビアホールと、
前記第1絶縁体上に位置しており、前記第1キャビティ上に第2キャビティを有する第2絶縁体と、
前記第2キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第2対電極を備えた第2コンデンサと、
前記第2絶縁体に位置しており、前記第2対電極の上面を底面とする複数の第2ビアホールと、
少なくとも前記第1絶縁体の上面および前記第2絶縁体の上面の間に位置する複数のスルーホールと、
前記第1絶縁体の上面、前記第2絶縁体の上面、前記第1ビアホール内、前記第2ビアホール内、および前記スルーホール内に位置する配線導体と、を有しており
前記第1絶縁体の上面の前記配線導体は、前記第1対電極と前記スルーホール内の前記配線導体とを電気的に接続している電源用配線導体および接地用配線導体を含んでいることを特徴とする部品内蔵基板。 - 平面視において、前記第1コンデンサと前記第2コンデンサとは、前記第1対電極および前記第2対電極における各電極の並びが同じになる方向で、それぞれの一部のみが重なっている状態で位置していることを特徴とする請求項1に記載の部品内蔵基板。
- 前記第1絶縁体側の最表面に第3コンデンサをさらに有していることを特徴とする請求項1または請求項2に記載の部品内蔵基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225476A JP2019096754A (ja) | 2017-11-24 | 2017-11-24 | 部品内蔵基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017225476A JP2019096754A (ja) | 2017-11-24 | 2017-11-24 | 部品内蔵基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019096754A true JP2019096754A (ja) | 2019-06-20 |
Family
ID=66971982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017225476A Pending JP2019096754A (ja) | 2017-11-24 | 2017-11-24 | 部品内蔵基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019096754A (ja) |
-
2017
- 2017-11-24 JP JP2017225476A patent/JP2019096754A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6626697B2 (ja) | 配線基板およびその製造方法 | |
EP1761119B1 (en) | Ceramic capacitor | |
EP2705735B1 (en) | Method for manufacturing printed circuit board | |
US20160155713A1 (en) | Semiconductor package and method of manufacturing the same | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
US9578749B2 (en) | Element embedded printed circuit board and method of manufacturing the same | |
JP2010129992A (ja) | 配線基板 | |
JP2013229548A (ja) | 電子部品内蔵基板及びその製造方法 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
TW201536130A (zh) | 內建零件的配線基板及其製造方法 | |
KR102127827B1 (ko) | 인덕터를 포함하는 인쇄 회로 기판 | |
US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
JP2019096754A (ja) | 部品内蔵基板 | |
JP2015109346A (ja) | 部品内蔵配線基板及びその製造方法 | |
KR102054966B1 (ko) | 인쇄회로기판 제조 방법 | |
JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
KR20160009391A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
JP2015141953A (ja) | 部品内蔵配線基板及びその製造方法 | |
JP6264721B2 (ja) | 多層配線基板の放熱構造 | |
KR101360814B1 (ko) | 고밀도 패키지 기판 구조 및 제조방법 | |
JP2018160569A (ja) | 半導体素子搭載基板 | |
JP2016207763A (ja) | 部品内蔵配線基板およびその製造方法 | |
KR20110130604A (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 |