KR102054966B1 - 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR102054966B1
KR102054966B1 KR1020120129689A KR20120129689A KR102054966B1 KR 102054966 B1 KR102054966 B1 KR 102054966B1 KR 1020120129689 A KR1020120129689 A KR 1020120129689A KR 20120129689 A KR20120129689 A KR 20120129689A KR 102054966 B1 KR102054966 B1 KR 102054966B1
Authority
KR
South Korea
Prior art keywords
terminal
electronic component
electrode
circuit board
substrate
Prior art date
Application number
KR1020120129689A
Other languages
English (en)
Other versions
KR20140062836A (ko
Inventor
박성열
함석진
박정태
한승헌
노정은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120129689A priority Critical patent/KR102054966B1/ko
Priority to JP2013024909A priority patent/JP2014099577A/ja
Priority to US13/765,650 priority patent/US9192050B2/en
Publication of KR20140062836A publication Critical patent/KR20140062836A/ko
Application granted granted Critical
Publication of KR102054966B1 publication Critical patent/KR102054966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 실시 예에 따른 인쇄회로기판 제조 방법은 본체의 적어도 일측면에 전극이 형성된 전자 부품을 제공하는 단계, 전극 및 본체의 상부에 형성된 터미널 단자를 형성하는 단계, 캐비티가 형성된 기판을 제공하는 단계, 터미널 단자가 형성된 전자 부품을 기판의 캐비티에 실장하는 단계, 및 기판 및 전자 부품 상부에 빌드업층을 형성하는 단계를 포함할 수 있다.

Description

인쇄회로기판 제조 방법{METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판 제조 방법에 관한 것이다.
일반적으로 회로기판은 저항, 축전기, 인덕터, 변압기, 필터, 기계적 스위치, 릴레이 등의 다양한 능동소자 및 수동소자를 포함하고 있다. 한편, 전자기기는 각각의 소자들이 본래의 기능을 잘 수행할 수 있도록 체계적으로 연결되어 있어 회로에 전원이 인가되면 전자기기를 구성하고 있는 여러 가지 수동 소자들 또는 능동 소자들은 각각 그들의 기능을 수행하게 된다.
특히, 반도체 패키지에서 프로파일 감소와 다양한 기능을 요구하는 시장의 경향에 따라 인쇄회로기판 구현에 있어서도 다양한 기술이 요구된다. 최근에는 차세대 다기능성 및 소형 패키지 기술의 일환으로써 임베디드 기판의 개발이 주목받고 있다. 임베디드 기판(Embedded Printed Circuit Board)은 수동 소자 또는 능동 소자와 같은 전자 부품을 기판의 내층에 삽입시켜 기판 내부 자체에서 그 역할을 수행할 수 있도록 한 기술이다. (미국 등록특허 제5879964호) 그러나 전자 부품을 내장하는 인쇄회로기판을 제조함에 있어서, 내장된 전자 부품과 외부의 회로층의 배열의 불량, 전자 부품의 전극에 비아 형성하는 경우 전극이 손상되어 신뢰성이 낮아질 수 있다.
본 발명의 일 측면에 따르면, 빌드업층과 전자 부품 간의 신뢰성 있는 전기적 연결이 가능한 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면에 따르면, 빌드업층과 전자 부품의 전기적 연결 시, 전자 부품의 전극이 손상되는 것을 방지할 수 있는 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면에 따르면, 기판에 내장된 다수개의 전자 부품들 간의 전기적 연결이 가능한 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따르면, 본체의 적어도 일측면에 전극이 형성된 전자 부품을 제공하는 단계, 상기 전극 및 상기 본체의 상부에 터미널 단자를 형성하는 단계, 캐비티가 형성된 기판을 제공하는 단계, 상기 터미널 단자가 형성된 상기 전자 부품을 상기 기판의 캐비티에 실장하는 단계, 및 상기 기판 및 상기 전자 부품 상부에 빌드업층을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
상기 터미널 단자를 형성하는 단계 이전에 상기 전자 부품의 전극 상부 및 상기 전자 부품의 본체 상부에 도전성 페이스트를 도포하는 단계를 더 포함할 수 있다.
상기 터미널 단자는 상기 도전성 페이스트 상부에 형성될 수 있다.
상기 터미널 단자를 형성하는 단계에서 상기 터미널 단자는 도전성 페이스트로 형성될 수 있다.
상기 터미널 단자를 형성하는 단계에서 상기 터미널 단자는 도금 방식으로 형성될 수 있다.
상기 터미널 단자를 형성하는 단계는 외부의 터미널 단자를 상기 전극 상부 및 상기 본체 상부에 부착하여 수행될 수 있다.
상기 외부의 터미널 단자는 용접 방식 또는 도전성 접착제를 이용하여 상기 전극 상부 및 상기 전극 상부에 부착될 수 있다.
상기 빌드업층을 형성하는 단계에서 상기 빌드업층은 1층 이상의 절연층 및 회로층을 포함할 수 있다.
상기 빌드업층은 상기 터미널 단자 상부와 접속되는 비아를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 제1 본체의 적어도 일측에 제1 전극이 형성된 제1 전자 부품 및 제2 본체의 적어도 일측에 제2 전극이 형성된 제2 전자 부품을 제공하는 단계, 상기 제1 전자 부품 상부에 상기 제2 전자 부품을 실장하는 단계, 상기 제2 본체 상부 및 상기 제2 전극 상부, 상기 제2 전극 측면 및 상기 제1 전극 측면에 형성된 터미널 단자를 형성하는 단계, 캐비티가 형성된 기판을 제공하는 단계, 상기 터미널 단자가 형성된 상기 제1 전자 부품 및 제2 전자 부품을 상기 기판의 캐비티에 실장하는 단계, 및 상기 기판 및 상기 제2 전자 부품 상부에 빌드업층을 형성하는 단계를 포함할 수 있다.
상기 제1 전자 부품 상부에 상기 제2 전자 부품을 실장하는 단계에서 상기 제1 전자 부품과 상기 제2 전자 부품은 접착제로 접착될 수 있다.
상기 제1 전자 부품 상부에 상기 제2 전자 부품을 실장하는 단계 이전에 상기 제2 본체 상부, 상기 제2 전극 상부, 상기 제2 전극 측면 및 상기 제1 전극 측면에 도전성 페이스트를 도포하는 단계를 더 포함할 수 있다.
상기 터미널 단자는 상기 도전성 페이스트 상부에 형성될 수 있다.
상기 터미널 단자를 형성하는 단계에서 상기 터미널 단자는 도전성 페이스트로 형성될 수 있다.
상기 터미널 단자를 형성하는 단계에서 상기 터미널 단자는 도금 방식으로 형성될 수 있다.
상기 터미널 단자를 형성하는 단계에서 상기 터미널 단자는 외부의 터미널 단자를 상기 제1 전극 측면, 상기 제2 본체 상부, 상기 제2 전극 상부 및 제2 전극 측면에 부착하여 형성될 수 있다.
상기 외부의 터미널 단자는 용접 방식 또는 도전성 접착제를 이용하여 상기 제1 전극 및 상기 제2 전극에 부착될 수 있다.
상기 빌드업층을 형성하는 단계에서 상기 빌드업층은 1층 이상의 절연층 및 회로층을 포함할 수 있다.
상기 빌드업층은 상기 터미널 단자 상부와 접속되는 비아를 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인쇄회로기판 제조 방법은 터미널 단자에 의해서 빌드업층과 전자 부품 간의 신뢰성 있는 전기적 연결이 가능하다.
본 발명의 실시 예에 따른 인쇄회로기판 제조 방법은 빌드업층과 전자 부품의 전기적 연결 시, 전자 부품의 전극이 손상되는 것을 방지할 수 있다.
본 발명의 실시 예에 따르면, 인쇄회로기판 제조 방법은 기판에 내장된 다수개의 전자 부품들 간의 전기적 연결이 가능하다.
도 1 내지 도 6은 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 7 내지 도 13은 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
본 발명의 실시 예에 따른 인쇄회로기판 제조 방법
도 1 내지 도 6은 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 1을 참조하면, 전자 부품(110)이 제공된다. 전자 부품(110)은 기판(140)과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품일 수 있다. 예를 들어, 전자 부품(110)은 능동 소자 또는 수동 소자일 수 있다.
전자 부품(110)의 적어도 일측면에는 전극(112)이 형성될 수 있다. 전자 부품(110)의 전극(112)은 기판과 전자 부품(110) 간의 전기적 연결을 수행하는 구성부일 수 있다. 본 발명의 실시 예에서 전자 부품(110)의 전극(112)은 본체(111)의 양측면에 형성됨이 도시되었다. 그러나 이는 일 실시 예로 전자 부품(110)의 형태로 한정되는 것은 아니다. 당업자에 의해서 전자 부품(110)에 형성된 전극(112)의 구조는 용이하게 설계 변경될 수 있다.
도 2를 참조하면, 전자 부품(110)에 도전성 페이스트(120)를 도포할 수 있다. 예를 들어, 전자 부품(110)의 전극(112) 상부 및 본체(111) 상부에 도전성 페이스트(120)를 도포할 수 있다. 도전성 페이스트(120)는 추후 형성될 터미널 단자(130)와 전자 부품(110) 간의 접착 신뢰성을 향상시키기 위해 형성될 수 있다. 도 2의 도전성 페이스트(120)를 도포하는 단계는 전자 부품(110)과 추후 형성될 터미널 단자(130) 간의 접착력 향상을 위한 것으로, 당업자의 선택에 의해서 생략될 수 있다.
도 3을 참조하면, 전자 부품(110)에 터미널 단자(130)를 형성할 수 있다. 본 발명의 실시 예에 따르면, 전극(112) 상부 및 본체(111) 상부에 터미널 단자(130)를 형성할 수 있다. 이때, 전극(112) 상부 및 본체(111) 상부에 도전성 페이스트(120)가 도포된 경우, 터미널 단자(130)는 도전성 페이스트(120) 상부에 형성될 수 있다. 또는, 전극(112) 상부 및 본체(111) 상부에 도전성 페이스트(120)가 도포되는 단계가 생략된 경우, 터미널 단자(130)는 전극(112) 상부 및 본체(111) 상부에 형성될 수 있다.
터미널 단자(130)는 전기 전도성 재질로 형성될 수 있다. 예를 들어, 터미널 단자(130)는 전극(112) 상부 및 본체(111) 상부에 도금 방식으로 형성될 수 있다. 또는 터미널 단자(130)는 미리 형성된 외부의 터미널 단자(130)를 전극(112) 상부 및 본체(111) 상부에 부착함으로 형성될 수 있다. 이때, 외부의 터미널 단자(130)는 용접방식 또는 도전성 접착제를 이용하여 전자 부품(110)에 부착될 수 있다. 또한, 터미널 단자(130)는 도전성 페이스트로 형성될 수 있다.
도 4를 참조하면, 캐비티(141)가 형성된 기판(140)을 제공할 수 있다. 기판(140)은 절연재로 형성될 수 있다. 절연재는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열 가소성 수지 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있다. 또한, 절연재는 광 경화성 수지 등이 될 수 있으나, 특별히 이에 한정되는 것이 아니다. 또한, 기판(140)은 미도시 되었지만, 절연재에 1층 이상의 회로층이 형성될 수 있다.
캐비티(141)는 기판(140)에 전자 부품(110)을 내장하기 위해 천공되는 영역이다. 캐비티(141)가 형성되는 방법은 특별히 한정되지 않는다. 예를 들어, 캐비티(141)는 레이저 드릴에 의해 형성될 수 있다.
도 5를 참조하면, 전자 부품(110)을 기판(140)에 실장할 수 있다. 터미널 단자(130)가 형성된 전자 부품(110)을 기판의 캐비티(141)에 삽입될 수 있다. 이때, 미도시 되었지만, 전자 부품(110)과 접촉되는 캐비티(141)의 일면에 접착제가 도포될 수 있다.
도 6을 참조하면, 기판(140) 및 전자 부품(110) 상부에 빌드업층(150)이 형성될 수 있다. 전자 부품(110)이 내장된 기판(140) 상부에 빌드업층(150)이 형성됨으로써, 전자 부품(110)을 내장한 인쇄회로기판(100)이 형성될 수 있다. 여기서, 빌드업층(150)은 1층 이상의 절연층(151) 및 회로층(152)을 포함할 수 있다. 빌드업층(150)은 기판(140)에 내장된 전자 부품(110)과 전기적으로 연결될 수 있다. 절연층(151)은 기판(140)의 상부뿐만 아니라, 캐비티(141) 내에 위치한 전자 부품(110)과 캐비티(141) 내벽 간의 공간에도 형성될 수 있다. 회로층(152)과 전극(112)이 비아(153)에 의해서 연결됨으로써, 빌드업층(150)과 전자 부품(110)이 전기적으로 연결될 수 있다. 이때, 터미널 단자(130)가 전자 부품(110)의 전극(112)과 본체(111) 상부에 걸쳐 형성됨으로써, 비아(153)와 접촉할 수 있는 영역이 증가할 수 있다. 즉, 비아(153) 형성 시, 전자 부품(110)과 전기적 연결이 가능한 영역이 증가함으로써, 전자 부품(110)과 빌드업층(150) 간의 전기적 연결에 대한 신뢰성을 향상시킬 수 있다. 또한, 비아(153)가 전극(112) 대신 터미널 단자(130)의 상면에 접속되도록 형성됨으로써, 비아(153) 형성 시, 발생할 수 있는 전극(112) 손상을 방지할 수 있다.
본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법
도 7 내지 도 13은 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 7을 참조하면, 제1 전자 부품(210) 및 제2 전자 부품(220)이 제공된다. 예를 들어, 제1 전자 부품(210) 및 제2 전자 부품(220)은 능동 소자 또는 수동 소자와 같이 기판(260)과 전기적으로 연결되어 일정 기능을 담당할 수 있는 부품이 될 수 있다. 제1 전자 부품(210)은 제1 본체(211)의 적어도 일측면에 제1 전극(212)이 형성될 수 있다. 또한, 제2 전자 부품(220)은 제2 본체(221)의 적어도 일측면에는 제2 전극(222)이 형성될 수 있다. 본 발명의 실시 예에 따르면, 제1 전극(212)은 제1 본체(211)의 양측면에 형성될 수 있다. 또한, 제2 전극(222)은 제2 본체(221) 양측면에 형성될 수 있다.
도 8을 참조하면, 제1 전자 부품(210) 및 제2 전자 부품(220)에 도전성 페이스트(230)를 도포할 수 있다. 도전성 페이스트(230)는 추후 형성될 터미널 단자(250)와 제1 전자 부품(210) 및 제2 전자 부품(220) 간의 접착 신뢰성을 향상시키기 위해 형성될 수 있다. 제1 전자 부품(210)에서 도전성 페이스트(230)는 제1 전극(212)의 측면에 도포될 수 있다. 또한, 제2 전자 부품(220)에서 도전성 페이스트(230)는 제2 전극(222)의 상면, 제2 전극(222)의 측면 및 제2 본체(221) 상면에 형성될 수 있다. 도전성 페이스트(230)를 도포하는 단계는 제1 전자 부품(210) 및 제2 전자 부품(220)과 추후 형성될 터미널 단자(250)와의 접착력 향상을 위한 것으로, 당업자의 선택에 의해 생략될 수 있다.
도 9를 참조하면, 제1 전자 부품(210) 상부에 제2 전자 부품(220)을 실장할 수 있다. 이때, 제1 전자 부품(210)과 제2 전자 부품(220)은 접착제(240)에 의해서 접착될 수 있다. 즉, 제1 전자 부품(210) 상부에 접착제(240)를 도포한 후 제2 전자 부품(220)을 실장할 수 있다. 예를 들어, 접착제(240)는 에폭시 수지 등이 될 수 있다.
본 발명의 실시 예에서 제1 전자 부품(210)과 제2 전자 부품(220)에 도전성 페이스트(230)를 도포한 후, 제1 전자 부품(210) 상부에 제2 전자 부품(220)을 실장이 수행됨을 설명하였다. 그러나 이에 한정되지 않으며, 제1 전자 부품(210) 상부에 제2 전자 부품(220)을 실장한 후 도전성 페이스트(230)를 도포하는 순서로 진행될 수 있다.
도 10을 참조하면, 제1 전자 부품(210) 및 제2 전자 부품(220)에 터미널 단자(250)가 형성될 수 있다. 제1 전자 부품(210) 및 제2 전자 부품(220)에 도전성 페이스트(230)가 도포된 경우, 터미널 단자(250)는 도전성 페이스트(230) 상부에 형성될 수 있다. 따라서, 터미널 단자(250)의 하부는 제1 전극(212)의 측면에 도포된 도전성 페이스트(230) 상에 형성될 수 있다. 또한, 터미널 단자(250)의 상부는 제2 전극(222) 상면, 제2 전극(222) 측면 및 제2 본체(221) 상면에 도포된 도전성 페이스트(230) 상에 형성될 수 있다.
제1 전자 부품(210) 및 제2 전자 부품(220)에 도전성 페이스트(230)의 도포 단계가 생략된 경우, 터미널 단자(250)는 제1 전극(212), 제2 전극(222) 및 제2 본체(221)에 직접 접촉하도록 형성될 수 있다. 이때, 터미널 단자(250)의 하부는 제1 전극(212)의 측면에 형성될 수 있다. 또한, 터미널 단자(250)의 상부는 제2 전극(222)의 상면, 제2 전극(222)의 측면 및 제2 본체(221)의 상면에 형성될 수 있다.
터미널 단자(250)는 전기 전도성 재질로 형성될 수 있다. 예를 들어, 터미널 단자(250)는 도금 방식으로 형성될 수 있다. 또는 터미널 단자(250)는 미리 형성된 외부의 터미널 단자(250)를 제1 전자 부품(210) 및 제2 전자 부품(220)에 부착함으로 형성될 수 있다. 이때, 외부의 터미널 단자(250)는 용접방식 또는 도전성 접착제를 이용하여 제1 전자 부품(210) 및 제2 전자 부품(220)에 부착될 수 있다. 또한, 터미널 단자(250)는 도전성 페이스트로 형성될 수 있다.
이와 같이 형성된 터미널 단자(250)에 의해서 제1 전극(212) 및 제2 전극(222)은 전기적으로 연결될 수 있다. 즉, 터미널 단자(250)에 의해 제1 전자 부품(210) 및 제2 전자 부품(220)은 상호 전기적으로 연결될 수 있다.
도 11을 참조하면, 캐비티(261)가 형성된 기판(260)을 제공할 수 있다. 기판(260)은 절연재로 형성될 수 있다. 절연재는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열 가소성 수지 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있다. 또한, 절연재는 광 경화성 수지 등이 될 수 있으나, 특별히 이에 한정되는 것이 아니다. 또한, 기판(260)은 미도시 되었지만, 절연재에 1층 이상의 회로층이 형성될 수 있다.
캐비티(261)는 기판(260)에 제1 전자 부품(210) 및 제2 전자 부품(220)을 내장하기 위해 천공되는 영역이다. 캐비티(261)가 형성되는 방법은 특별히 한정되지 않는다. 예를 들어, 캐비티(261)는 레이저 드릴에 의해 형성될 수 있다.
도 12를 참조하면, 제1 전자 부품(210) 및 제2 전자 부품(220)을 기판(260)에 실장할 수 있다. 터미널 단자(250)가 형성된 제1 전자 부품(210) 및 제2 전자 부품(220)을 기판의 캐비티(261)에 삽입될 수 있다. 이때, 미도시 되었지만, 제1 전자 부품(210)과 접촉되는 캐비티(261)의 일면에 접착제가 도포될 수 있다.
도 13을 참조하면, 기판(260) 및 제2 전자 부품(220) 상부에 빌드업층(270)이 형성될 수 있다. 제1 전자 부품(210) 및 제2 전자 부품(220)이 내장된 기판(260)에 빌드업층(270)을 형성함으로써, 다수개의 전자 부품들(210, 220)이 실장된 인쇄회로기판(200)을 형성할 수 있다. 여기서, 빌드업층(270)은 1층 이상의 절연층(271) 및 회로층(272)을 포함할 수 있다. 절연층(271)은 기판(260)의 상부뿐만 아니라, 캐비티(261) 내에 위치한 전자 부품들(210, 220)과 캐비티(261) 내벽 간의 공간에도 형성될 수 있다. 빌드업층(270)은 기판(260)에 내장된 제1 전자 부품(210) 및 제2 전자 부품(220)과 전기적으로 연결될 수 있다. 비아(273)에 의해서 회로층(272)과 제1 전극(212) 및 제2 전극(222)과 전기적으로 연결된 터미널 단자(250)가 연결됨으로써, 빌드업층(270)과 제1 전자 부품(210) 및 제2 전자 부품(220)이 전기적으로 연결될 수 있다. 이때, 터미널 단자(250)가 제2 전자 부품(220)의 제2 전극(222) 상면과 제2 본체(221) 상면에 걸쳐 형성됨으로써, 비아(273)와 전자 부품들(210, 220) 간의 전기적 연결이 가능한 영역이 증가할 수 있다. 즉, 비아(273) 형성 시, 기판에 내장된 전자 부품들(210, 220)과 전기적 연결이 가능한 영역이 증가함으로써, 전자 부품들(210, 220)과 빌드업층(270) 간의 전기적 연결에 대한 신뢰성을 향상시킬 수 있다. 또한, 비아(273)가 제2 전극(222) 대신 터미널 단자(250)의 상면에 접속되도록 형성됨으로써, 비아(273) 형성에 의한 제2 전극(222) 손상을 방지할 수 있다.
본 발명의 실시 예에 따르면, 터미널 단자가 전자 부품의 본체 상면, 전극 상면 및 전극 측면으로 형성됨을 예시로 설명하였으나, 터미널 단자와 전자 부품 간의 접촉 구조는 이에 한정되지 않는다. 터미널 단자는 전자 부품의 전극과 전기적으로 연결되며, 전자 부품의 전극과 연결되며 본체 상면에 형성된다면, 그 구조는 당업자에 의해서 용이하게 변경될 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200: 인쇄회로기판
110: 전자 부품
111: 본체
112: 전극
120, 230: 도전성 페이스트
130, 250: 터미널 단자
140, 260: 기판
141, 261: 캐비티
150, 270: 빌드업층
151, 271: 절연층
152, 272: 회로층
153, 273: 비아
210: 제1 전자 부품
211: 제1 본체
212: 제1 전극
220: 제2 전자 부품
221: 제2 본체
222: 제2 전극
240: 접착제

Claims (19)

  1. 본체의 적어도 일측면에 전극이 형성된 전자 부품을 제공하는 단계;
    상기 전극 상부 및 상기 본체 상부의 적어도 일부를 덮도록 도전성 페이스트를 도포하는 단계;
    상기 도전성 페이스트 상에 터미널 단자를 형성하는 단계;
    캐비티가 형성된 기판을 제공하는 단계;
    상기 터미널 단자가 형성된 상기 전자 부품을 상기 기판의 캐비티에 실장하는 단계; 및
    상기 기판 및 상기 전자 부품 상부에 빌드업층을 형성하는 단계;
    를 포함하고,
    상기 터미널 단자는, 상기 도전성 페이스트의 표면과 밀착되며 상기 본체의 상면의 적어도 일부까지 연장 형성되는,
    인쇄회로기판 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 터미널 단자를 형성하는 단계에서,
    상기 터미널 단자는 도금 방식으로 형성되는 인쇄회로기판 제조 방법.
  6. 청구항 1에 있어서,
    상기 터미널 단자를 형성하는 단계는,
    외부의 터미널 단자를 상기 전자 부품의 전극 상부 및 상기 전자 부품의 본체 상부에 부착하여 수행되는 인쇄회로기판 제조 방법.
  7. 청구항 6에 있어서,
    상기 외부의 터미널 단자는 용접 방식 또는 도전성 접착제를 이용하여 상기 전극 상부 및 상기 본체 상부에 부착되는 인쇄회로기판 제조 방법.
  8. 청구항 1에 있어서,
    상기 빌드업층을 형성하는 단계에서,
    상기 빌드업층은 1층 이상의 절연층 및 회로층을 포함하는 인쇄회로기판 제조 방법.
  9. 청구항 1에 있어서,
    상기 빌드업층은 상기 터미널 단자 상부와 접속되는 비아를 포함하는 인쇄회로기판 제조 방법.
  10. 제1 본체의 적어도 일측에 제1 전극이 형성된 제1 전자 부품 및 제2 본체의 적어도 일측에 제2 전극이 형성된 제2 전자 부품을 제공하는 단계;
    상기 제1 전자 부품 상부에 상기 제2 전자 부품을 실장하는 단계;
    상기 제2 본체 상부, 상기 제2 전극 상부, 상기 제2 전극 측면 및 상기 제1 전극 측면에 도전성 페이스트를 도포하는 단계;
    상기 도전성 페이스트 상에 터미널 단자를 형성하는 단계;
    캐비티가 형성된 기판을 제공하는 단계;
    상기 터미널 단자가 형성된 상기 제1 전자 부품 및 제2 전자 부품을 상기 기판의 캐비티에 실장하는 단계; 및
    상기 기판 및 상기 제2 전자 부품 상부에 빌드업층을 형성하는 단계;
    를 포함하고,
    상기 터미널 단자는, 상기 도전성 페이스트의 표면과 밀착되며 상기 제2본체의 상면의 적어도 일부까지 연장 형성되는,
    인쇄회로기판 제조 방법.
  11. 청구항 10에 있어서,
    상기 제1 전자 부품 상부에 상기 제2 전자 부품을 실장하는 단계에서,
    상기 제1 전자 부품과 상기 제2 전자 부품은 접착제로 접착되는 인쇄회로기판 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 청구항 10에 있어서,
    상기 터미널 단자를 형성하는 단계에서,
    상기 터미널 단자는 도금 방식으로 형성되는 인쇄회로기판 제조 방법.
  16. 청구항 10에 있어서,
    상기 터미널 단자를 형성하는 단계에서,
    상기 터미널 단자는 외부의 터미널 단자를 상기 제1 전극 측면, 상기 제2 본체 상부, 상기 제2 전극 상부 및 상기 제2 전극 측면에 부착하여 형성되는 인쇄회로기판 제조 방법.
  17. 청구항 16에 있어서,
    상기 외부의 터미널 단자는 용접 방식 또는 도전성 접착제를 이용하여 상기 제1 전극, 상기 제2 본체 및 상기 제2 전극에 부착되는 인쇄회로기판 제조 방법.
  18. 청구항 10에 있어서,
    상기 빌드업층을 형성하는 단계에서,
    상기 빌드업층은 1층 이상의 절연층 및 회로층을 포함하는 인쇄회로기판 제조 방법.
  19. 청구항 10에 있어서,
    상기 빌드업층은 상기 터미널 단자 상부와 접속되는 비아를 포함하는 인쇄회로기판 제조 방법.




KR1020120129689A 2012-11-15 2012-11-15 인쇄회로기판 제조 방법 KR102054966B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120129689A KR102054966B1 (ko) 2012-11-15 2012-11-15 인쇄회로기판 제조 방법
JP2013024909A JP2014099577A (ja) 2012-11-15 2013-02-12 プリント回路基板の製造方法
US13/765,650 US9192050B2 (en) 2012-11-15 2013-02-12 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120129689A KR102054966B1 (ko) 2012-11-15 2012-11-15 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20140062836A KR20140062836A (ko) 2014-05-26
KR102054966B1 true KR102054966B1 (ko) 2019-12-12

Family

ID=50680291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120129689A KR102054966B1 (ko) 2012-11-15 2012-11-15 인쇄회로기판 제조 방법

Country Status (3)

Country Link
US (1) US9192050B2 (ko)
JP (1) JP2014099577A (ko)
KR (1) KR102054966B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9433091B1 (en) 2015-10-21 2016-08-30 International Business Machines Corporation Customizing connections of conductors of a printed circuit board
US9859254B1 (en) * 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2010050335A (ja) * 2008-08-22 2010-03-04 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864467A (ja) * 1994-08-25 1996-03-08 Kyocera Corp 複合セラミックコンデンサ
KR100253116B1 (ko) 1997-07-07 2000-04-15 윤덕용 Le방법을 이용한 칩사이즈 패키지의 제조방법
JPH1140460A (ja) * 1997-07-16 1999-02-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP4441325B2 (ja) * 2004-05-18 2010-03-31 新光電気工業株式会社 多層配線の形成方法および多層配線基板の製造方法
KR100908345B1 (ko) * 2005-03-02 2009-07-20 로무 가부시키가이샤 칩 저항기와 그 제조 방법
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270991A (ja) * 2001-03-13 2002-09-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2010050335A (ja) * 2008-08-22 2010-03-04 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法および部品内蔵モジュール

Also Published As

Publication number Publication date
JP2014099577A (ja) 2014-05-29
US20140130347A1 (en) 2014-05-15
US9192050B2 (en) 2015-11-17
KR20140062836A (ko) 2014-05-26

Similar Documents

Publication Publication Date Title
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
TWI530241B (zh) A multi - layer circuit board manufacturing method for embedded electronic components
US20160155713A1 (en) Semiconductor package and method of manufacturing the same
TW200509368A (en) Circuit module and manufacturing method thereof
WO2011084216A3 (en) Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US10129982B2 (en) Embedded board and method of manufacturing the same
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20120045893A (ko) 반도체 패키지 모듈
KR101693747B1 (ko) 전자소자 내장 기판 및 그 제조 방법
US20150296625A1 (en) Printed circuit board
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US9485878B2 (en) Substrate structure having electronic components and method of manufacturing substrate structure having electronic components
US9661759B2 (en) Printed circuit board and method of manufacturing the same
JP5265650B2 (ja) 埋め込み回路基板の製造方法
KR102054966B1 (ko) 인쇄회로기판 제조 방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
US20140131083A1 (en) Printed circuit board and method for manufacturing the same
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
JP2016207763A (ja) 部品内蔵配線基板およびその製造方法
JP2014216580A (ja) 配線基板およびその製造方法
JP2019096754A (ja) 部品内蔵基板
JP2014150090A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right