JPWO2015107810A1 - ノイズフィルタ - Google Patents

ノイズフィルタ Download PDF

Info

Publication number
JPWO2015107810A1
JPWO2015107810A1 JP2015557736A JP2015557736A JPWO2015107810A1 JP WO2015107810 A1 JPWO2015107810 A1 JP WO2015107810A1 JP 2015557736 A JP2015557736 A JP 2015557736A JP 2015557736 A JP2015557736 A JP 2015557736A JP WO2015107810 A1 JPWO2015107810 A1 JP WO2015107810A1
Authority
JP
Japan
Prior art keywords
terminal
circuit board
external terminal
terminal capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015557736A
Other languages
English (en)
Other versions
JP6197882B2 (ja
Inventor
昭夫 金崎
昭夫 金崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015107810A1 publication Critical patent/JPWO2015107810A1/ja
Application granted granted Critical
Publication of JP6197882B2 publication Critical patent/JP6197882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

表面側３端子コンデンサ（１１）と裏面側３端子コンデンサ（２１）とは、互いに対向した位置で、回路基板（２）の表面（２Ａ）と裏面（２Ｂ）とに、それぞれ設けられる。表面側３端子コンデンサ（１１）の第１外部端子（１５）および第２外部端子（１６）は、ホット側導体パターン（３Ａ），（３Ｂ）に電気的に接続される。裏面側３端子コンデンサ（２１）の第３外部端子（２７），（２８）は、グランド側導体パターン（５Ａ），（５Ｂ）に電気的に接続される。表面側３端子コンデンサ（１１）の第３外部端子（１７），（１８）と、裏面側３端子コンデンサ（２１）の第１外部端子（２５）および第２外部端子（２６）とは、ビア（７Ａ），（７Ｂ）を用いて電気的に接続される。これにより、表面側３端子コンデンサ（１１）と裏面側３端子コンデンサ（２１）とは、電気的に直列接続される。

Description

本発明は、電源のノイズ対策に用いて好適なノイズフィルタに関するものである。
一般に、電源用のノイズフィルタとして、ホットラインとグランドラインとの間に２端子コンデンサや３端子コンデンサを接続したものが知られている（例えば、特許文献１参照）。
特開２００３−２８２３４８号公報
ところで、特許文献１に記載されたノイズフィルタでは、ホットラインとグランドラインとの間にコンデンサを１個だけ接続しているため、フェールセーフ機能を備えておらず、例えばコンデンサにクラックが入るとホットとグランドとの間が短絡する虞がある。これに対し、ホットラインとグランドラインとの間に複数個のコンデンサを直列接続することによって、フェールセーフ機能を実現することができる。しかしながら、コンデンサの内部にはインダクタンスが生じるのに加え、複数個のコンデンサを接続する接続線路にもインダクタンスが生じる。このため、複数個のコンデンサを直列接続した構成では、これらを十分に考慮しないと、等価直列インダクタンス（ＥＳＬ）が増加し、高周波帯域でのノイズ低減の性能が低下するという問題がある。
本発明は前述の問題に鑑みなされたものであり、本発明の目的は、フェールセーフ機能を備えると共に、高周波帯域でもノイズ低減効果が得られるノイズフィルタを提供することにある。
（１）．上記課題を解決するために、本発明は、チップ素体と、前記チップ素体の内部に設けられた貫通電極と、前記貫通電極に対向するように前記チップ素体の内部に設けられた内部電極と、前記チップ素体の両端面にそれぞれ設けられ前記貫通電極に電気的に接続された第１外部端子および第２外部端子と、前記チップ素体の側面に設けられ前記内部電極に電気的に接続された第３外部端子とを有する３端子コンデンサを、ホット側導体パターンとグランド側導体パターンとを有する回路基板に実装してなるノイズフィルタであって、前記回路基板の表面と裏面とには、互いに対向した位置で前記３端子コンデンサをそれぞれ設け、前記回路基板の表面に設けた前記３端子コンデンサの第１外部端子および第２外部端子には、前記ホット側導体パターンとグランド側導体パターンとのうちいずれか一方を電気的に接続し、前記回路基板の裏面に設けた前記３端子コンデンサの第３外部端子には、前記ホット側導体パターンとグランド側導体パターンとのうちいずれか他方を電気的に接続し、前記回路基板の表面に設けた前記３端子コンデンサの第３外部端子と、前記回路基板の裏面に設けた前記３端子コンデンサの第１外部端子および第２外部端子とは、前記回路基板に設けたビアを用いて電気的に接続し、前記回路基板の表面に設けた前記３端子コンデンサと前記回路基板の裏面に設けた前記３端子コンデンサとを、前記ホット側導体パターンと前記グランド側導体パターンとの間に電気的に直列接続したことを特徴としている。
本発明によれば、ノイズフィルタは、回路基板の表面に設けた３端子コンデンサと回路基板の裏面に設けた３端子コンデンサとを電気的に直列接続している。これにより、例えば、一方の３端子コンデンサが振動等によりクラックを生じて短絡を起こす場合でも、他方の３端子コンデンサによって、ホット側導体パターンとグランド側導体パターンとの間を絶縁することができ、フェールセーフ機能を実現することができる。
また、本発明によるノイズフィルタは、回路基板の表面と裏面とには、互いに対向した位置で各３端子コンデンサをそれぞれ設け、回路基板の表面に設けた３端子コンデンサと回路基板の裏面に設けた３端子コンデンサとを回路基板に設けたビアを用いて電気的に接続している。これにより、回路基板の両面に設けた２個の３端子コンデンサを接続線路となるビアによって接続することができ、例えば２個の３端子コンデンサを回路基板の表面のみに設けた場合に比べて、２個の３端子コンデンサ間の接続線路を短くすることができ、接続線路のインダクタンスを小さくすることができる。これに加えて、本発明によるノイズフィルタは３端子コンデンサを用いるから、２端子コンデンサを用いた場合に比べて、コンデンサ内部でのインダクタンスを低下させることができる。この結果、等価直列インダクタンスを小さくすることができ、高周波に亘ってノイズ低減効果を得ることができる。
（２）．本発明では、前記ビアは、前記回路基板に複数個設けられ、前記回路基板の表面に設けた前記３端子コンデンサの第３外部端子と前記回路基板の裏面に設けた前記３端子コンデンサの第１外部端子との間、および、前記回路基板の表面に設けた前記３端子コンデンサの第３外部端子と前記回路基板の裏面に設けた前記３端子コンデンサの第２外部端子との間は、互いに異なる前記ビアを用いて電気的に接続している。
本発明によれば、ビアは回路基板に複数個設けられ、回路基板の表面に設けられた３端子コンデンサと回路基板の裏面に設けられた３端子コンデンサとを電気的に接続している。ここで、例えば２個の３端子コンデンサを互いに略直交した状態で配置することによって、表面側の３端子コンデンサの第３外部端子と裏面側の３端子コンデンサの第１外部端子および第２外部端子とを、互いに近付けて配置することができる。このため、裏面側の３端子コンデンサの第１外部端子および第２外部端子に応じた位置に、複数個のビアを設けることによって、表面側の３端子コンデンサの第３外部端子と裏面側の３端子コンデンサの第１外部端子との間、および、表面側の３端子コンデンサの第３外部端子と裏面側の３端子コンデンサの第２外部端子との間を容易に接続することができる。この結果、回路基板の厚さ寸法程度の短いビアを用いて２個の３端子コンデンサを直列接続することができるから、等価直列インダクタンスを小さくすることができる。
また、複数個のビアを用いて２個の３端子コンデンサを直列接続するから、２個の３端子コンデンサ間に複数の電流経路を形成することができる。このため、単一のビアを用いて２個の３端子コンデンサを直列接続した場合に比べて、複数個のビアによる合成インダクタンスを小さくすることができる。この結果、等価直列インダクタンスを小さくして、高周波に亘ってノイズ低減効果を得ることができる。
本発明の第１の実施の形態によるノイズフィルタを示す斜視図である。 図１中のノイズフィルタを示す平面図である。 ノイズフィルタを図２中の矢示III−III方向からみた模式断面図である。 ノイズフィルタを図２中の矢示IV−IV方向からみた模式断面図である。 ３端子コンデンサを示す分解斜視図である。 ノイズフィルタを示す等価回路図である。 本発明の第１の実施の形態および比較例において、Ｓ２１の周波数特性を示す特性線図である。 本発明の第２の実施の形態によるノイズフィルタを示す図１と同様な位置の斜視図である。 本発明の第２の実施の形態によるノイズフィルタを示す図３と同様な位置の模式断面図である。 本発明の変形例によるノイズフィルタを示す図３と同様な位置の模式断面図である。 本発明の他の変形例によるノイズフィルタを示す図３と同様な位置の模式断面図である。
以下、本発明の第１の実施の形態によるノイズフィルタについて、図面を参照しつつ詳細に説明する。
まず、図１ないし図７を用いて本発明の第１の実施の形態によるノイズフィルタ１について説明する。図１ないし図４に、本発明の第１の実施の形態によるノイズフィルタ１を示す。ノイズフィルタ１は、回路基板２、ホット側導体パターン３Ａ，３Ｂ、グランド側導体パターン５Ａ，５Ｂ、接続用電極４Ａ，４Ｂ，６Ａ，６Ｂ、ビア７Ａ，７Ｂ、３端子コンデンサ１１，２１等を備えている。なお、以下では、回路基板２の厚さ方向をＺ方向とし、回路基板２の表面２Ａに沿った横方向および縦方向をＸ方向およびＹ方向とする。
回路基板２は、例えばエポキシ樹脂等の絶縁性材料を用いて平板状に形成されている。この回路基板２の表面２Ａには、２個のホット側導体パターン３Ａ，３Ｂと、２個の接続用電極４Ａ，４Ｂとが設けられている。図１および図２に示すように、ホット側導体パターン３Ａ，３Ｂは、Ｙ方向に向けて延びると共に、回路基板２の中央部付近で互いに離間している。これらのホット側導体パターン３Ａ，３Ｂには、電源電圧が供給される。
図２に示すように、接続用電極４Ａ，４Ｂは、回路基板２でホット側導体パターン３Ａ，３Ｂが離間した部位の周囲に位置して、ホット側導体パターン３Ａ，３Ｂを挟んでＸ方向の一側と他側（図２中の左側と右側）にそれぞれ配置されている。
回路基板２の裏面２Ｂには、２個のグランド側導体パターン５Ａ，５Ｂと、２個の接続用電極６Ａ，６Ｂとが設けられている。グランド側導体パターン５Ａ，５Ｂは、Ｙ方向に向けて延びると共に、回路基板２の中央部付近で互いに離間している。グランド側導体パターン５Ａ，５Ｂは、回路基板２でホット側導体パターン３Ａ，３Ｂと対向した部位に位置して、ホット側導体パターン３Ａ，３Ｂと略平行に形成されている。これらのグランド側導体パターン５Ａ，５Ｂには、グランドが接続される。
接続用電極６Ａ，６Ｂは、回路基板２でグランド側導体パターン５Ａ，５Ｂが離間した部位の周囲に位置して、グランド側導体パターン５Ａ，５Ｂを挟んでＸ方向の一側と他側にそれぞれ配置されている。これらの接続用電極６Ａ，６Ｂは、回路基板２で接続用電極４Ａ，４Ｂと対向した部位に配置されている。
回路基板２には、回路基板２の厚さ方向（Ｚ方向）に貫通するビア７Ａ，７Ｂが設けられている。図１に示すように、ビア７Ａ，７Ｂは、例えば回路基板２を貫通する貫通孔の内側にめっきによって導体を形成した貫通ビアであり、導電性を有する。これらのビア７Ａ，７Ｂは、回路基板２の表面２Ａに設けられた２個の接続用電極４Ａ，４Ｂと、回路基板２の裏面２Ｂに設けられた２個の接続用電極６Ａ，６Ｂとをそれぞれ電気的に接続する。
回路基板２の表面２Ａと裏面２Ｂとには、互いに対向し、略直交した状態で積層セラミックコンデンサからなる３端子コンデンサ１１，２１（以下、表面側３端子コンデンサ１１、裏面側３端子コンデンサ２１という）が実装されている。表面側３端子コンデンサ１１は、チップ素体１２、貫通電極１３、内部電極１４、第１外部端子１５、第２外部端子１６、第３外部端子１７，１８等を含んで構成されている。
チップ素体１２は、誘電体層１２Ａ〜１２Ｆとなるセラミックグリーンシートを厚さ方向に積み重ねてプレスし、焼成することによって構成されている。誘電体層１２Ａ〜１２Ｆは、例えばチタン酸バリウム（ＢａＴｉＯ3）系セラミック等の誘電体材料を用いて略直方体状に形成されている。
図５に示すように、誘電体層１２Ａ，１２Ｂ間および誘電体層１２Ｃ，１２Ｄ間には、チップ素体１２の内部を長さ方向（長辺方向）に貫通した貫通電極１３がそれぞれ設けられている。この貫通電極１３は、略平板状をなしてチップ素体１２の長辺に沿って延びている。貫通電極１３の長さ方向の一端は、第１外部端子１５に電気的に接続され、貫通電極１３の長さ方向の他端は、第２外部端子１６に電気的に接続されている。
また、誘電体層１２Ｂ，１２Ｃ間および誘電体層１２Ｄ，１２Ｅ間には、各貫通電極１３に対向するように略平板状をなす内部電極１４がそれぞれ設けられている。この内部電極１４は、長さ方向の中央部でチップ素体１２の内部を幅方向（短辺方向）に貫通すると共に、貫通電極１３に対向するようにチップ素体１２の長さ方向に沿って広がっている。これにより、内部電極１４は、略十字状に形成されている。図３に示すように、内部電極１４は、幅方向の両端が第３外部端子１７，１８に電気的に接続されている。ここで、貫通電極１３および内部電極１４は、例えば導電性金属薄膜によって形成されている。
第１外部端子１５は、チップ素体１２の長さ方向の一端面に設けられ、貫通電極１３と電気的に接続されている。また、第２外部端子１６は、チップ素体１２の長さ方向の他端面に設けられ、貫通電極１３と電気的に接続されている。
第３外部端子１７，１８は、第１外部端子１５および第２外部端子１６が設けられたチップ素体１２の両端面と直交する側面にそれぞれ設けられ、内部電極１４と電気的に接続されている。ここで、各外部端子１５〜１８は、例えば導電性金属からなる焼結電極層上にＮｉめっき層等を形成されてなるものである。
一方、回路基板２の裏面２Ｂには裏面側３端子コンデンサ２１が設けられている。裏面側３端子コンデンサ２１は、誘電体層２２Ａ〜２２Ｆからなるチップ素体２２、貫通電極２３、内部電極２４、第１外部端子２５、第２外部端子２６、第３外部端子２７，２８等を含んで構成されている。
ここで、裏面側３端子コンデンサ２１は、表面側３端子コンデンサ１１とほぼ同様に構成されている。従って、裏面側３端子コンデンサ２１のチップ素体２２、貫通電極２３、内部電極２４、第１外部端子２５、第２外部端子２６、第３外部端子２７，２８は、表面側３端子コンデンサ１１のチップ素体１２、貫通電極１３、内部電極１４、第１外部端子１５、第２外部端子１６、第３外部端子１７，１８にそれぞれ対応する。このため、これらの詳細な説明は省略する。
なお、誘電体層１２Ａ〜１２Ｆ，２２Ａ〜２２Ｆの層数、貫通電極１３，２３の個数、および、内部電極１４，２４の個数は、図１ないし図５に示したものに限らず、仕様等に応じて適宜設定されるものである。また、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１は、必ずしも同一である必要なく、例えば貫通電極１３，２３の個数や内部電極１４，２４の個数が相違することによって、互いに異なる静電容量を有するものでもよい。
次に、回路基板２に対する表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１との実装状態について説明する。
表面側３端子コンデンサ１１は、回路基板２の表面２Ａに表面実装される。このとき、第１外部端子１５、第２外部端子１６は、例えば、はんだ８によってホット側導体パターン３Ａ，３Ｂに接合され、第３外部端子１７，１８は、例えば、はんだ８によって接続用電極４Ａ，４Ｂに接合される。これにより、第１外部端子１５は一方のホット側導体パターン３Ａに電気的に接続され、第２外部端子１６は他方のホット側導体パターン３Ｂに電気的に接続される。また、２個の第３外部端子１７，１８は接続用電極４Ａ，４Ｂにそれぞれ電気的に接続される。
一方、裏面側３端子コンデンサ２１は、回路基板２の裏面２Ｂに表面実装される。このとき、第１外部端子２５、第２外部端子２６は、例えば、はんだ８によって接続用電極６Ａ，６Ｂに接合され、第３外部端子２７，２８は、例えば、はんだ８によってグランド側導体パターン５Ａ，５Ｂに接合される。これにより、第１外部端子２５は一方の接続用電極６Ａに電気的に接続され、第２外部端子２６は他方の接続用電極６Ｂに電気的に接続される。また、２個の第３外部端子２７，２８はグランド側導体パターン５Ａ，５Ｂにそれぞれ電気的に接続される。従って、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１とは、ホット側導体パターン３Ａ，３Ｂとグランド側導体パターン５Ａ，５Ｂとの間に電気的に直列接続される。
このとき、表面側３端子コンデンサ１１の第３外部端子１７と裏面側３端子コンデンサ２１の第１外部端子２５との間と、表面側３端子コンデンサ１１の第３外部端子１８と裏面側３端子コンデンサ２１の第２外部端子２６との間とは、互いに異なるビア７Ａ，７Ｂを用いて電気的に接続される。具体的には、表面側３端子コンデンサ１１の一方の第３外部端子１７は、接続用電極４Ａを介してビア７Ａの上端に電気的に接続される。また、ビア７Ａの下端は、接続用電極６Ａを介して裏面側３端子コンデンサ２１の第１外部端子２５に電気的に接続される。
これに対し、表面側３端子コンデンサ１１の他方の第３外部端子１８は、接続用電極４Ｂを介してビア７Ｂの上端に電気的に接続される。また、ビア７Ｂの下端は、接続用電極６Ｂを介して裏面側３端子コンデンサ２１の第２外部端子２６に電気的に接続される。この構成により、裏面側３端子コンデンサ２１を表面側３端子コンデンサ１１の鉛直線上に配置することができ、回路基板２の厚さ寸法程度の短いビア７Ａ，７Ｂを用いて２個の３端子コンデンサ１１，２１を直列接続することができる。
本実施の形態によるノイズフィルタ１は上述のように構成されるものであり、次にその作動について説明する。
例えば、一方のホット側導体パターン３Ａに電源側のホットラインを接続し、他方のホット側導体パターン３Ｂにデバイス（図示せず）側のホットラインを接続する。また、グランド側導体パターン５Ａ，５Ｂにグランドラインを接続する。これにより、ホット側導体パターン３Ａ，３Ｂには電源電圧が供給され、グランド側導体パターン５Ａ，５Ｂはグランド電位に保持される。
そして、ホットラインに電源用の直流電流が供給されると、直流電流は、表面側３端子コンデンサ１１の一方のホット側導体パターン３Ａ、第１外部端子１５、貫通電極１３、第２外部端子１６、他方のホット側導体パターン３Ｂを介して各デバイスに供給される。このとき、ホット側導体パターン３Ａ，３Ｂとグランド側導体パターン５Ａ，５Ｂとの間は、３端子コンデンサ１１，２１によって絶縁されているため、直流電流がグランド側導体パターン５Ａ，５Ｂに流れることはない。
一方、図１ないし図４に示すように、ホット側導体パターン３Ａ，３Ｂに高周波のノイズ電流ｉha，ｉhb（高周波電流）が供給されると、これらのノイズ電流ｉha，ｉhbは、表面側３端子コンデンサ１１の貫通電極１３から内部電極１４に侵入し、２つに分岐して第３外部端子１７，１８から接続用電極４Ａ，４Ｂに向けて流れる。第３外部端子１７から流出したノイズ電流ｉvaは、一方の電流経路として、接続用電極４Ａ、ビア７Ａ、接続用電極６Ａを通じて裏面側３端子コンデンサ２１の第１外部端子２５に向けて流れる。これに対し、第３外部端子１８から流出したノイズ電流ｉvbは、他方の電流経路として、接続用電極４Ｂ、ビア７Ｂ、接続用電極６Ｂを通じて裏面側３端子コンデンサ２１の第２外部端子２６に向けて流れる。このように、２つの電流経路を介して裏面側３端子コンデンサ２１に供給されたノイズ電流ｉva，ｉvbは、裏面側３端子コンデンサ２１の貫通電極２３から内部電極２４に侵入し、再び２つに分岐してノイズ電流ｉga，ｉgbとなって第３外部端子２７，２８から流出する。これら２つのノイズ電流ｉga，ｉgbは、第３外部端子２７，２８からグランド側導体パターン５Ａ，５Ｂに向けて流れる。
このとき、ノイズフィルタ１の等価回路は図６に示す通りとなる。図６において、ホットライン（ＨＯＴ）は、表面側３端子コンデンサ１１の貫通電極１３によって接続されているから、直流電流は、表面側３端子コンデンサ１１の内部をそのまま通過する。これに対し、表面側３端子コンデンサ１１および裏面側３端子コンデンサ２１は、ホットライン（ＨＯＴ）とグランドライン（ＧＮＤ）との間に直列接続されている。このため、ノイズ電流は、ビア７Ａ，７Ｂを介して、裏面側３端子コンデンサ２１に供給され、グランドラインに向けて流れていく。これにより、ノイズフィルタ１は、ホットラインを流れるノイズ電流を除去することができる。
以上の構成により、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１を回路基板２の両面に配置するので、２個の３端子コンデンサを回路基板の表面のみに設けた場合に比べて、接続線路のインダクタンスを小さくすることができる。これは、回路基板２上で線路を引き回さず、ビア７Ａ，７Ｂを介して回路基板２の厚さ寸法程度の短い距離で表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１を接続できるからである。
また、ノイズフィルタ１は３端子コンデンサ１１，２１を用いているので、２端子コンデンサを用いる場合と比べて、コンデンサ内部でのインダクタンスを低下させ、等価直列インダクタンスを小さくすることができる。これは、貫通電極１３，２３のインダクタンスはＴ型フィルタのインダクタのように働き、かつ、第３外部端子１７，１８，２７，２８は３端子コンデンサ１１，２１の側面両端に並列的に接続されるので、その結果インダクタンスを小さくできるからである。
以上の効果を確認するために、実施の形態によるノイズフィルタ１について、挿入損失を表すＳパラメータのＳ21の周波数特性をシミュレーションによって求めた。その結果を図７に示す。図７には、実施の形態によるノイズフィルタ１の結果と対比するために、比較例としてホットラインとグランドラインとの間に既存の２端子コンデンサを直列接続した場合の周波数特性も併せて記載した。なお、比較例による２端子コンデンサの静電容量と、実施の形態による３端子コンデンサ１１，２１の静電容量とは、同じ値とした。
図７に示すように、比較例の２端子コンデンサでは、１０ＭＨｚ付近までは周波数が高くなるに従って挿入損失が増加、即ちノイズの減衰量が増加している。しかしながら、比較例では、１０ＭＨｚ付近を境に、挿入損失が減少、即ちノイズの減衰量が減少する。これは、コンデンサ内部の残留インダクタンスにより等価直列インダクタンスが影響しているためであると考えられる。
これに対し、本実施の形態によるノイズフィルタ１でも、１０ＭＨｚ付近を境に、挿入損失が減少しているが、比較例に比べて、挿入損失が全体的に大きくなっている。特に、１００ＭＨｚ以上の高周波帯域においてノイズ低減効果は、比較例に比べて１０ｄＢ程度改善されることが分かる。このように、ノイズフィルタ１では、接続線路の短縮化および３端子コンデンサ１１，２１を用いることにより、比較例に比べて、高周波帯域での挿入損失を増加させることができ、高周波に亘ってノイズ低減効果を得ることができる。
かくして、第１の実施の形態によれば、ノイズフィルタ１は、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１とを電気的に直列接続している。これにより、例えば、表面側３端子コンデンサ１１が振動等によりクラックを生じて短絡を起こす場合でも、裏面側３端子コンデンサ２１によって、ホット側導体パターン３Ａ，３Ｂとグランド側導体パターン５Ａ，５Ｂとの間を絶縁することができ、フェールセーフ機能を実現することができる。同様に、裏面側３端子コンデンサ２１が短絡を起こす場合でも、表面側３端子コンデンサ１１によってフェールセーフ機能を実現することができる。
また、ノイズフィルタ１は、回路基板２の表面２Ａと裏面２Ｂとには、互いに対向した位置で各３端子コンデンサ１１，２１をそれぞれ設け、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１とを回路基板２に設けたビア７Ａ，７Ｂを用いて電気的に接続している。これにより、回路基板２の両面に設けた２個の３端子コンデンサ１１，２１を接続線路となるビア７Ａ，７Ｂによって接続することができる。このため、例えば２個の３端子コンデンサを回路基板の表面のみに設けた場合に比べて、２個の３端子コンデンサ１１，２１間の接続線路を短くすることができ、接続線路のインダクタンスを小さくすることができる。これに加えて、ノイズフィルタ１は３端子コンデンサ１１，２１を用いるから、２端子コンデンサを用いた場合に比べて、コンデンサ内部でのインダクタンスを低下させることができる。即ち、３端子コンデンサ１１，２１は、２端子コンデンサに比べて挿入損失が大きく、ノイズ低減効果が大きい。この結果、ノイズフィルタ１の等価直列インダクタンスを小さくすることができ、高周波に亘ってノイズ低減効果を得ることができる。
また、第１の実施の形態によれば、ビア７Ａ，７Ｂは回路基板２に設けられ、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１とを電気的に接続している。この場合、２個の３端子コンデンサ１１，２１を互いに略直交した状態で配置することによって、表面側３端子コンデンサ１１の第３外部端子１７と裏面側３端子コンデンサ２１の第１外部端子２５とを近付けて配置することができると共に、表面側３端子コンデンサ１１の第３外部端子１８と裏面側３端子コンデンサ２１の第２外部端子２６とを近付けて配置することができる。このため、裏面側３端子コンデンサ２１の第１外部端子２５および第２外部端子２６に応じた位置に、ビア７Ａ，７Ｂを設けることによって、表面側３端子コンデンサ１１の第３外部端子１７と裏面側３端子コンデンサ２１の第１外部端子２５との間、および、表面側３端子コンデンサ１１の第３外部端子１８と裏面側３端子コンデンサ２１の第２外部端子２６との間を容易に接続することができる。この結果、回路基板２の厚さ寸法程度の短いビア７Ａ，７Ｂを用いて２個の３端子コンデンサ１１，２１を直列接続することができるから、等価直列インダクタンスを小さくすることができる。
また、２個のビア７Ａ，７Ｂを用いて表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１とを直列接続するから、３端子コンデンサ１１，２１間に複数の電流経路を形成することができる。このため、単一のビアを用いて３端子コンデンサ１１，２１を直列接続した場合に比べて、２個のビア７Ａ，７Ｂによる合成インダクタンスを小さくすることができる。この結果、等価直列インダクタンスを小さくして、高周波に亘ってノイズ低減効果を得ることができる。
さらに、ノイズフィルタ１では、ビア７Ａ，７Ｂの個数の増加、回路基板２の内層に貫通電極１３，２３と並列接続されたプレーン（電極層）の挿入、回路基板２の厚さ寸法の低下等のレイアウトの最適化により、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１間の等価直列インダクタンスを、さらに低下させることができる。
次に、図８および図９に、本発明の第２の実施の形態によるノイズフィルタを示す。第２の実施の形態の特徴は、回路基板中にプレーン電極を備えることにある。なお、第２の実施の形態では、前述した第１の実施の形態と同一の構成については同一の符号を付し、その説明は省略する。
第２の実施の形態によるノイズフィルタ３１は、回路基板３２、ホット側導体パターン３Ａ，３Ｂ、グランド側導体パターン５Ａ，５Ｂ、接続用電極４Ａ，４Ｂ，６Ａ，６Ｂ、ビア７Ａ，７Ｂ、３端子コンデンサ１１，２１等を備えている。
回路基板３２は、例えばエポキシ樹脂等の絶縁性材料を用いた絶縁層３２Ａ，３２Ｂの間に、プレーン電極３２Ｃが設けられた多層基板で構成されている。また、プレーン電極３２Ｃは、例えば導電性薄膜によって平板状に形成され、各３端子コンデンサ１１，２１を覆う外形寸法を有し、３端子コンデンサ１１，２１間に配置されている。さらに、プレーン電極３２Ｃは、回路基板３２を貫通して延びるビア７Ａ，７Ｂの厚さ方向の途中位置に接続されている。これにより、ビア７Ａ，７Ｂはプレーン電極３２Ｃによって電気的に接続されている。
かくして、第２の実施の形態でも、第１の実施の形態とほぼ同様の作用効果を得ることができる。
なお、前記第１，第２の実施の形態では、内部電極１４，２４は単一の平板状に形成するものとした。しかし、本発明はこれに限らず、例えば図１０に示す第１の変形例によるノイズフィルタ４１のような構成としてもよい。即ち、表面側３端子コンデンサ４２では、例えば２個の内部電極４３を同一層で幅方向の両端側にそれぞれ配置すると共に、これら２個の内部電極４３は互いに接触しないように離間して設けられている。この場合、一方の内部電極４３は第３外部端子１７に電気的に接続され、他方の内部電極４３は第３外部端子１８に電気的に接続されている。さらに、裏面側３端子コンデンサ４４も内部電極４３とほぼ同様な内部電極４５を備えている。この場合、一方の内部電極４５は第３外部端子２７に電気的に接続され、他方の内部電極４５は第３外部端子２８に電気的に接続されている。
また、前記第１，第２の実施の形態では、内部電極１４，２４は、その両端部を２個の第３外部端子１７，１８，２７，２８に接続するものとした。しかし、本発明はこれに限らず、例えば図１１に示す第２の変形例によるノイズフィルタ５１のような構成としてもよい。即ち、表面側３端子コンデンサ５２では、第３外部端子１７に電気的に接続された内部電極５３と、第３外部端子１８に電気的に接続された内部電極５４とを備える。このとき、内部電極５３は、第３外部端子１８と接触しないように、第３外部端子１８と離間して配置される。同様に、内部電極５４は、第３外部端子１７から離間して配置される。そして、内部電極５３，５４は、厚さ方向で異なる位置に配置されると共に、厚さ方向に対して交互に設けられる。さらに、裏面側３端子コンデンサ５５も、内部電極５３，５４とほぼ同様な内部電極５６，５７を備えている。この場合、内部電極５３と同様に、内部電極５６は第３外部端子２７に電気的に接続され、内部電極５７は第３外部端子２８に電気的に接続される。
なお、前記第１，第２の実施の形態では、表面側３端子コンデンサ１１の第１外部端子１５および第２外部端子１６にホットラインであるホット側導体パターン３Ａ，３Ｂを電気的に接続し、裏面側３端子コンデンサ２１の第３外部端子２７，２８にグランドラインであるグランド側導体パターン５Ａ，５Ｂを電気的に接続する構成とした。しかし、本発明はこれに限らず、例えば、表面側３端子コンデンサの第１外部端子および第２外部端子にグランドラインを電気的に接続し、裏面側３端子コンデンサの第３外部端子にホットラインを電気的に接続する構成としてもよい。
また、前記第１の実施の形態では、表面側３端子コンデンサ１１と裏面側３端子コンデンサ２１とを略直交した状態で回路基板２の表面２Ａと裏面２Ｂとにそれぞれ配置する構成とした。しかし、本発明はこれに限らず、例えば、表面側３端子コンデンサと裏面側３端子コンデンサとを略平行な状態で、回路基板の表面と裏面とにそれぞれ配置する構成としてもよい。このことは、第２の実施の形態においても同様である。
また、前記第１の実施の形態では、回路基板２にビア７Ａ，７Ｂを２個設ける構成とした。しかし、本発明はこれに限らず、例えば、回路基板にビアを１個のみ設ける構成としてもよいし、ビアを３個以上設けて、表面側３端子コンデンサと裏面側３端子コンデンサとを電気的に接続する構成としてもよい。その場合、回路基板上に設けた各導体パターンは、表面側３端子コンデンサと裏面側３端子コンデンサが電気的に直列接続するように配置すればよい。このことは、第２の実施の形態においても同様である。
また、前記第１，第２の実施の形態では、３端子コンデンサ１１，２１の第３外部端子１７，１８，２７，２８は、チップ素体１２，２２の２つの側面にそれぞれ別個に設ける構成とした。しかし、本発明はこれに限らず、例えば、３端子コンデンサのチップ素体の２つの側面に設けた第３外部端子を互いに接続して、全体として共通化した１個の第３外部端子を設けてもよい。
１，３１，４１，５１ ノイズフィルタ
２，３２ 回路基板
２Ａ 表面
２Ｂ 裏面
３Ａ，３Ｂ ホット側導体パターン
４Ａ，４Ｂ，６Ａ，６Ｂ 接続用電極
５Ａ，５Ｂ グランド側導体パターン
７Ａ，７Ｂ ビア
１１，４２，５２ 表面側３端子コンデンサ
１２，２２ チップ素体
１３，２３ 貫通電極
１４，２４，４３，４５，５３，５４，５６，５７ 内部電極
１５，２５ 第１外部端子
１６，２６ 第２外部端子
１７，１８，２７，２８ 第３外部端子
２１，４４，５５ 裏面側３端子コンデンサ

Claims (2)

  1. チップ素体と、前記チップ素体の内部に設けられた貫通電極と、前記貫通電極に対向するように前記チップ素体の内部に設けられた内部電極と、前記チップ素体の両端面にそれぞれ設けられ前記貫通電極に電気的に接続された第１外部端子および第２外部端子と、前記チップ素体の側面に設けられ前記内部電極に電気的に接続された第３外部端子とを有する３端子コンデンサを、ホット側導体パターンとグランド側導体パターンとを有する回路基板に実装してなるノイズフィルタであって、
    前記回路基板の表面と裏面とには、互いに対向した位置で前記３端子コンデンサをそれぞれ設け、
    前記回路基板の表面に設けた前記３端子コンデンサの第１外部端子および第２外部端子には、前記ホット側導体パターンとグランド側導体パターンとのうちいずれか一方を電気的に接続し、
    前記回路基板の裏面に設けた前記３端子コンデンサの第３外部端子には、前記ホット側導体パターンとグランド側導体パターンとのうちいずれか他方を電気的に接続し、
    前記回路基板の表面に設けた前記３端子コンデンサの第３外部端子と、前記回路基板の裏面に設けた前記３端子コンデンサの第１外部端子および第２外部端子とは、前記回路基板に設けたビアを用いて電気的に接続し、
    前記回路基板の表面に設けた前記３端子コンデンサと前記回路基板の裏面に設けた前記３端子コンデンサとを、前記ホット側導体パターンと前記グランド側導体パターンとの間に電気的に直列接続したことを特徴とするノイズフィルタ。
  2. 前記ビアは、前記回路基板に複数個設けられ、
    前記回路基板の表面に設けた前記３端子コンデンサの第３外部端子と前記回路基板の裏面に設けた前記３端子コンデンサの第１外部端子との間、および、前記回路基板の表面に設けた前記３端子コンデンサの第３外部端子と前記回路基板の裏面に設けた前記３端子コンデンサの第２外部端子との間は、互いに異なる前記ビアを用いて電気的に接続してなる請求項１に記載のノイズフィルタ。
JP2015557736A 2014-01-17 2014-12-11 ノイズフィルタ Active JP6197882B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014006690 2014-01-17
JP2014006690 2014-01-17
PCT/JP2014/082819 WO2015107810A1 (ja) 2014-01-17 2014-12-11 ノイズフィルタ

Publications (2)

Publication Number Publication Date
JPWO2015107810A1 true JPWO2015107810A1 (ja) 2017-03-23
JP6197882B2 JP6197882B2 (ja) 2017-09-20

Family

ID=53542713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015557736A Active JP6197882B2 (ja) 2014-01-17 2014-12-11 ノイズフィルタ

Country Status (3)

Country Link
US (1) US9998084B2 (ja)
JP (1) JP6197882B2 (ja)
WO (1) WO2015107810A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6784505B2 (ja) * 2016-04-14 2020-11-11 太陽誘電株式会社 コンデンサ実装構造
WO2018025342A1 (ja) * 2016-08-03 2018-02-08 三菱電機株式会社 ノイズフィルタ回路
DE102020104571A1 (de) * 2020-02-21 2021-08-26 Schaeffler Technologies AG & Co. KG Leistungsumrichtersystem
JPWO2023127380A1 (ja) * 2021-12-27 2023-07-06

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256697A (ja) * 1997-03-14 1998-09-25 Fujitsu Ltd チップ型部品の実装構造
JP2006319004A (ja) * 2005-05-10 2006-11-24 Murata Mfg Co Ltd コンデンサ実装構造及び多層回路基板
JP2007305642A (ja) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd 多層回路基板及び電子装置
JP2009032821A (ja) * 2007-07-25 2009-02-12 Denso Corp 二端子素子の実装構造
JP2011146454A (ja) * 2010-01-13 2011-07-28 Murata Mfg Co Ltd ノイズ対策構造
JP2011249412A (ja) * 2010-05-24 2011-12-08 Murata Mfg Co Ltd 多層配線基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3948321B2 (ja) 2002-03-26 2007-07-25 株式会社村田製作所 ３端子コンデンサの実装構造
US20120256704A1 (en) * 2011-03-01 2012-10-11 Greatbatch Ltd. Rf filter for an active medical device (amd) for handling high rf power induced in an associated implanted lead from an external rf field

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256697A (ja) * 1997-03-14 1998-09-25 Fujitsu Ltd チップ型部品の実装構造
JP2006319004A (ja) * 2005-05-10 2006-11-24 Murata Mfg Co Ltd コンデンサ実装構造及び多層回路基板
JP2007305642A (ja) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd 多層回路基板及び電子装置
JP2009032821A (ja) * 2007-07-25 2009-02-12 Denso Corp 二端子素子の実装構造
JP2011146454A (ja) * 2010-01-13 2011-07-28 Murata Mfg Co Ltd ノイズ対策構造
JP2011249412A (ja) * 2010-05-24 2011-12-08 Murata Mfg Co Ltd 多層配線基板

Also Published As

Publication number Publication date
US20160322951A1 (en) 2016-11-03
US9998084B2 (en) 2018-06-12
WO2015107810A1 (ja) 2015-07-23
JP6197882B2 (ja) 2017-09-20

Similar Documents

Publication Publication Date Title
KR101820596B1 (ko) 복합 전자 부품
US8526162B2 (en) Feedthrough multilayer capacitor
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
US10395837B2 (en) Multilayer ceramic capacitor
KR20080022505A (ko) 적층 콘덴서
KR100936902B1 (ko) 적층형 관통 콘덴서 어레이
JP4911036B2 (ja) 積層コンデンサおよびその実装構造
JP6197882B2 (ja) ノイズフィルタ
JP4925779B2 (ja) 積層コンデンサ
KR101051620B1 (ko) 적층 콘덴서
JP5708245B2 (ja) 貫通型積層コンデンサ
KR102097323B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102609148B1 (ko) 전자 부품 및 그 실장 기판
JP6363444B2 (ja) 積層型コンデンサ
JP2007005694A (ja) 積層コンデンサ
JP2015041735A (ja) コンデンサ素子
US10297391B2 (en) Composite electronic component
JP2009038333A (ja) 貫通型積層コンデンサ
KR102584978B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20180063781A (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR20180112647A (ko) 적층형 전자 부품
JP2010278602A (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170807

R150 Certificate of patent or registration of utility model

Ref document number: 6197882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150