JP2006013384A

JP2006013384A - 積層コンデンサ

Info

Publication number: JP2006013384A
Application number: JP2004192086A
Authority: JP
Inventors: Masaaki Togashi; 正明富樫; Tatsuya Fukunaga; 達也福永
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-06-29
Filing date: 2004-06-29
Publication date: 2006-01-12
Anticipated expiration: 2024-06-29
Also published as: JP4108650B2; TW200605112A; CN1716476A; CN100533614C; US20050286203A1; KR20060048708A; TWI256655B; US7054134B2; KR100702642B1

Abstract

【課題】ＣＰＵ等に安定な電圧供給を図るため、等価直列インダクタンス（ＥＳＬ）低減させた積層コンデンサを提供する。
【解決手段】積層コンデンサ１は、誘電体素体２と、複数の内部電極１０Ａ〜１７Ａと、引出し電極１０Ｂ〜１７Ｂとを備えている。誘電体素体２は、シート状の複数の誘電体層２Ａ〜２Ｉの積層体であって、少なくとも一側面２１を有している。各内部電極１０Ａ〜１７Ａは、誘電体層２Ａ〜２Ｉの面積内に収まる導体からなり、誘電体層２Ａ〜２Ｉとそれぞれ交互に積層されている。また、各内部電極１０Ａ〜１７Ａは、それぞれが該一側面２１近傍に位置する第１縁部１０Ｃ〜１７Ｃを有している。一の引出し電極は、該一側面２１上であって該積層方向と直交した方向において他の引出し電極と重なる部分Ａを有する。
【選択図】図１

Description

本発明は、積層コンデンサに関し、ＣＰＵ等に電圧の安定供給を図るため、特に等価直列インダクタンス（ＥＳＬ）を低減させた積層コンデンサに関する。

近年、デジタル電子機器に搭載される中央処理装置（ＣＰＵ）に電力を供給するための電源電圧が消費電力の低減のために低電圧化されている。ところが、供給される電圧が低電圧となると電源電圧のわずかな変動が回路の誤動作の原因となるため、電源電圧の安定度が重要となってくる。一方、ＣＰＵの動作周波数は高速化、高周波数化しているため、ＣＰＵへの負荷電流には大電流が必要とされている。

しかしながら、電源電圧が低電圧であるため、負荷電流が急激に変化した際に、配線の有するインダクタンスによる電圧ディップが無視できなくなり、回路に誤動作を与えることとなる。そのため、ＣＰＵの電源回路には、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続される形で電源の安定化対策に使用されるようになった。そして、電流の高速で過渡的な変動時に、この積層セラミックコンデンサの素早い充放電によって積層セラミックコンデンサからＣＰＵへ電流を供給し、電源の電圧変動を抑えるようにしている。

ところが、今日ではＣＰＵの動作周波数が一層高周波化しているため、電流変動ｄｉ／ｄｔは、より高速かつ大きなものとなっている。一方、電圧変動ΔＶは、ΔＶ＝ＥＳＬ×ｄｉ／ｄｔの式によって表せるため、電流変動ｄｉ／ｄｔと共にデカップリングコンデンサ自身の有する等価直列インダクタンス（ＥＳＬ）も電圧変動に大きく影響することとなる。このＥＳＬを低減させることにより、電源の電圧変動を抑えられることが知られており、ＥＳＬを低減させることが可能な積層コンデンサの様々な形状が提案されている。

積層コンデンサにＥＳＬが生じる原因としては、内部電極を流れる電流の影響が考えられる。積層コンデンサは、一般に、シート状の誘電体層と、誘電体層よりも面積の小さい内部電極とを交互に積層させて誘電体素体とした構造であり、内部電極から誘電体素体の外面に引出された引出し電極から電流の供給が行われ、内部電極内を電流が流れることによりインダクタンスが発生する。

従来の積層コンデンサでは、各引出し電極の幅を広くして隣り合う引出し電極間の距離を縮めることにより、電流の流れる経路を短くしている。電流の流れる経路が短くなることにより、電流により生じる磁束も減少し、ＥＳＬも低減される。（例えば、特許文献１参照）。

また、他の積層コンデンサでは、引出し電極の長さＬと幅Ｗとの比率を最適化することにより、ＥＳＬの低減を図っている（例えば、特許文献２参照）。さらに、他の従来の積層コンデンサでは、隣接する引出し電極同士の極性を異ならせることにより、電流によって各引出し電極生じる磁束を互いに打ち消し合わせ、ＥＳＬの低減を図っている（例えば、特許文献３参照）。
特開２０００−２０８３６１号公報特開２００１−１８５４４１号公報特開２００１−２８４１７１号公報

しかしながら、近年では、デジタル信号の高速化が一層進み、１ＧＨｚ以上のクロック周波数で動作するようなデジタル機器も現れている。コンデンサのインダクタンス成分は、コンデンサの急速な充放電を妨げるように働くため、大電流の急速な変化に追随することを目的とするデカップリングコンデンサでは、インダクタンス成分はできるだけ小さい方が良い。

そこで、本発明は、ＣＰＵ等に電圧の安定供給を図るため、ＥＳＬを更に低減させた積層コンデンサを提供することを目的とする。

上記目的を達成するために、本発明の積層コンデンサは、誘電体素体と、複数の内部電極と、引出し電極とを備えている。誘電体素体は、シート状の複数の誘電体層からなる積層体であって、少なくとも一側面を有している。各内部電極は、誘電体層の面積内に収まる導体からなり、誘電体層とそれぞれ交互に積層されている。また、各内部電極は、それぞれが該一側面近傍に位置する第１縁部を有している。一の引出し電極は、該一側面上であって該積層方向と直交した方向において他の引出し電極と重なる部分を有することを特徴としている。

該一側面上の該重なる部分には絶縁被膜が施されていることが好ましい。このような構成によると、引出し電極間にはんだブリッジ等のショート不良が生じにくい。

該一側面上であって積層方向と直交した方向に離間しながら並んで複数設けられ、該一側面においてそれぞれ引出し電極と接続された外部電極を更に備えていることが好ましい。このような構成によると、外部電極を備えたことにより基板等への実装が容易となる。

本発明の積層コンデンサによれば、ＥＳＬを低減させることができるため、ＣＰＵに供給される電圧の変動を抑制することができる。

本発明の実施の形態による積層コンデンサ１について図１及び図２を参照しながら説明する。図１は、積層コンデンサ１の斜視図であり、図２は、積層コンデンサ１の分解斜視図である。図１、図２に示すように、積層コンデンサ１は、誘電体素体２と、第１〜第８電極１０〜１７と、外部電極４０〜４７とを備えている。誘電体素体２は、シート状で略長方形の誘電体層２Ａ〜２Ｉを積層させた構成となっており、長手方向にある第１側面２１と、第１側面に対向する第２側面２２を有している（図２では、２Ａにのみ図示した。）。誘電体素体２は、セラミックグリーンシートである誘電体層２Ａ〜２Ｉを積層させた積層体を焼成することにより製造される。

第１〜第８電極１０〜１７は、卑金属材料であるニッケル、ニッケル合金、銅、銅合金又はこれらの金属を主成分とする金属合金により構成された導体である。第１〜第８電極は、誘電体層２Ａを除く誘電体層２Ｂ〜２Ｉ上にそれぞれ配置されることで、第１〜第８電極１０〜１７とそれぞれ交互に積層されている。また、第１〜第８電極１０〜１７は、内部電極１０Ａ〜１７Ａと、引出し電極１０Ｂ〜１７Ｂとを備えている。各内部電極１０Ａ〜１７Ａは、略同形状であり、それぞれ各誘電体層２Ａ〜２Ｉの面積内に収まるように配置され、積層された方向（以下、積層方向と称す。）において略重なる。各内部電極１０Ａ〜１７Ａは、第１側面２１近傍に位置する第１縁部１０Ｃ〜１７Ｃ及び第２側面２２近傍に位置する第２縁部１０Ｄ〜１７Ｄを有している。

各引出し電極１０Ｂ〜１３Ｂは、それぞれ第１縁部１０Ｃ〜１３Ｃから誘電体素体２の第１側面２１まで引出されており、各引出し電極１４Ｂ〜１７Ｂは、それぞれ第２縁部１４Ｄ〜１７Ｄから誘電体素体２の第２側面２２まで引出されている。また、積層方向において隣り合う引出し電極同士は、第１の側面２１上であって積層方向と直交する方向（以下、直交方向と称す。）においても隣り合う。ここで、各引出し電極は、隣り合う引出し電極と積層方向から見て重なる部分Ａを有する。

外部電極４０〜４３は、第１側面２１に設けられ、直交方向に互いに離間しながらそれぞれ引出し電極１０Ｂ〜１３Ｂと接続されている。外部電極４４〜４７は、第２側面２２に設けられ、直交方向において互いに離間しながらそれぞれ引出し電極１４Ｂ〜１７Ｂと接続されている。このように外部電極を設けたことにより、積層コンデンサ１は、基板等への実装が容易となる。なお、外部電極は、直交方向において隣り合う外部電極と接続された引出し電極とは、積層方向から見て重なる部分を有しない。

また、直交方向において隣り合う外部電極間には絶縁被膜５０が設けられている。各引出し電極は、第１側面２１側から見ると、重なり部分Ａにおいて極めて近接した配置となる。そのため、実装時等において、極めて容易にはんだブリッジ等を引き起こすことが考えられる。しかしながら、本実施の形態による積層コンデンサ１には、各外部電極間には絶縁被膜５０が設けられているため、実装時における各外部電極間並びに重なり部分Ａにおける引出し電極間のはんだブリッジ等によるショート不良を防止することができる。

積層コンデンサ１は、上記のような構成で、外部電極４０、４２、４４、４６を電源側に、外部電極４１、４３、４５、４７を接地側に接続した状態で使用される。そのため、隣り合う引出し電極同士には、互いに逆方向に電流が流れる。この電流により発生する磁束は隣り合う引出し電極同士で互いに打ち消しあい、積層コンデンサ１の有するＥＳＬを低減させることができる。その場合、積層方向においても直交方向においても、各引出し電極間の距離が短ければ短いほど好ましい。磁気結合が強まり、打ち消し合う磁束が増加するためである。また、引出し電極の直交方向の幅も広いほど打ち消し合う磁束が増加するため、好ましい。更に、同様の理由で、各外部電極の直交方向の幅も広いほど好ましい。

本実施の形態による積層コンデンサ１では、各引出し電極は、重なる部分Ａを有し、この重なり部分Ａにおいても磁束が相殺されることから、重なり部分を有しない従来のコンデンサよりもＥＳＬを低減でき、ＣＰＵに供給される電圧の変動を抑制することができる。

本発明による積層コンデンサ１は、上述した実施の形態に限定されず、特許請求の範囲に記載した範囲で種々の変形や改良が可能である。例えば、図３に示すように積層数を更に増やしても良い。この場合、図２に示した誘電体素体２Ｂ〜２Ｉの積層体の組を更に数組積層させることとなる。また、図４に示すように、引出し電極は、１つの内部電極から複数引出されていても良い。この場合、１つの内部電極から引出される複数の引出し電極は、同極性となる。更に、外部電極４０〜４７及び絶縁被膜５０は、必ずしもなくても良い。この場合、各引出し電極を基板等に直接接続することとなる。

本実施の形態による積層コンデンサの斜視図である。本実施の形態による積層コンデンサの分解斜視図である。積層数を増やした本実施の形態による積層コンデンサの斜視図である。引出し電極を１つの内部電極から複数引出した本実施の形態による積層コンデンサの斜視図である。

符号の説明

１積層コンデンサ
２誘電体素体（積層体）
１０Ａ-１７Ａ内部電極
１０Ｂ-１７Ｂ引出し電極
１０Ｃ-１７Ｃ第１の縁部
１０Ｄ-１７Ｄ第２の縁部
２Ａ-２Ｉ誘電体層
２１第１側面
２２第２側面
４０-４７外部電極
５０絶縁被膜
Ａ重なり部分

Claims

シート状の複数の誘電体層からなる積層体であって少なくとも一側面を有する誘電体素体と、
該誘電体層とそれぞれ交互に積層され、該誘電体層の面積内に収まる導体からなり、それぞれが該一側面近傍に位置する第１縁部を有する複数の内部電極と、
それぞれの該内部電極の該第１縁部から該誘電体素体の該一側面まで引出された引出し電極とを備えた積層コンデンサであって、
一の引出し電極は、該一側面上であって該積層方向と直交した方向において他の引出し電極と重なる部分を有することを特徴とする積層コンデンサ。
該一側面上の該重なる部分には絶縁被膜が施されていることを特徴とする請求項１に記載の積層コンデンサ。
該一側面上であって該積層方向と直交した方向に離間しながら並んで複数設けられ、該一側面においてそれぞれ該引出し電極と接続された外部電極を更に備えたことを特徴とする請求項１又は２のいずれか一項に記載の積層コンデンサ。