JP2001284170A - 積層型電子部品及び積層型電子部品の製造方法 - Google Patents
積層型電子部品及び積層型電子部品の製造方法Info
- Publication number
- JP2001284170A JP2001284170A JP2000094686A JP2000094686A JP2001284170A JP 2001284170 A JP2001284170 A JP 2001284170A JP 2000094686 A JP2000094686 A JP 2000094686A JP 2000094686 A JP2000094686 A JP 2000094686A JP 2001284170 A JP2001284170 A JP 2001284170A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrodes
- internal electrodes
- electronic component
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
なることを防止するだけでなく、製造コストを低減す
る。 【解決手段】 誘電体素体12内にセラミック層12A
を介して16枚の内部電極14〜20が4つのブロック
22、24、26、28ごとに別れて配置され、各内部
電極からそれぞれ1箇所の引出部が引き出される。これ
ら各引出部に接続される端子電極31、34が誘電体素
体12の側面12Cにそれぞれ配置され、同一の側面1
2C内で相互に隣り合う端子電極同士の極性が相互に異
なるようにする。
Description
タンス(ESL)を低減しつつ等価直列抵抗(ESR)
が極端に小さくなることを防止した積層型電子部品及び
積層型電子部品の製造方法に係り、特に多端子型積層コ
ンデンサ及びその製造方法に好適なものである。
デンサが幅広く用いられており、LSIの電源回路にお
いても、積層セラミックチップコンデンサが用いられて
いる。一方、図8に示すコンデンサの配置されたCPU
等のLSIの電源回路では、LSIの動作時において、
図9に示すように急激な電流変動が発生することがあ
り、この電流変動に伴って配線のL、R及びコンデンサ
のESL、ESRにより電源回路の電圧が大幅に変動
(矢印Aで示す)して、LSIの動作に支障を来す場合
がある。尚、図8において、Cはコンデンサの静電容量
を表し、ESLはコンデンサ内の等価直列インダクタン
スを表し、ESRは等価直列抵抗を表す。
ESLで表す等価直列インダクタンスが低いコンデンサ
を用いて急激な電流変動に伴う電圧変動を抑制し、電源
回路の安定化対策を行ってきた。特に、近年のCPU
は、動作の高速化に伴って動作周波数の高周波化及び高
電流化が進んでいる為、より一層の低ESL化が要求さ
れている。この為、積層セラミックチップコンデンサの
一例とされる多端子型のコンデンサにおいては、図10
の矢印B、Cで示す流れる電流の方向を隣り合う端子電
極間で相互に逆方向になるように制御している。これに
より磁束が相殺されてインダクタンスが低減されるのに
伴って、コンデンサのより一層の低ESL化を図ってい
た。
の低ESL化された多端子型のコンデンサを基にして、
以下に従来のコンデンサを説明する。図11及び図12
に示すように、従来の低ESL化された多端子型コンデ
ンサ110の本体部分は、直方体形状の積層体112に
より構成されており、静電容量が積層体112を形成す
るセラミック素地によって得られるように、2つの内部
電極114、116がセラミック素地を介して重なり合
う構造とされている。
12が有する4つの側面の内の相互に対向する2つの側
面にそれぞれ2つづつ引き出される引出部114Aを有
し、また、内部電極116は、引出部114Aが引き出
されたのと同じ2つの側面にそれぞれ2つづつ引き出さ
れる引出部116Aを有している。つまり、引出部11
4A及び引出部116Aはそれぞれ計4つづつ存在する
ことになる。そして、引出部114Aと接続される端子
電極118及び、引出部116Aと接続される端子電極
120が、これら2つの側面にそれぞれ設置されてい
る。尚この際、図11及び図12に示すように、積層体
112の側面において隣り合う端子電極118、120
の極性が交互に逆となるように、引出部114A、11
6Aが配置されている。
Aの極性が異なることから、端子電極118、120か
ら流れ込む高周波電流によって発生する磁束が、これら
隣り合う引出部114A、116A同士で互いに打ち消
し合わされて、ESLが低減されるようになっている。
尚、これらの多端子型積層コンデンサに関する技術を開
示した公報として、特開平9−17693号公報や米国
特許公報USP5880925号等が知られている。
化はコンデンサのESRで表す等価直列抵抗にも大きく
依存するが、従来の低ESL化されたコンデンサにおい
ては、上記のように引出部114A、116Aがそれぞ
れ複数づつ存在するのに伴って、引出部114A、11
6Aの電気抵抗は小さくなり、結果としてESRが極端
に小さくなることから、このようなコンデンサを用いた
電源回路は安定性に欠けていた。つまり、従来の低ES
L化されたコンデンサは、ESRが極端に小さい為に、
周辺回路のインダクタンスによって共振現象を招いたと
きに、大きく電圧が落ち込んだり、或いはリンギングな
どの減衰振動を起こし易かった。
は、回路が高集積化されるのに伴って、一つのコンデン
サ内に多数枚の内部電極を有した構造のものが要求され
るようになったが、内部電極の枚数に合わせてそれぞれ
引出部のパターンを相違させた内部電極を作製しようと
すると、製造工程が煩雑化して製造コストが増大するお
それがあった。本発明は上記事実を考慮し、低ESL化
を図りつつESRが極端に小さくなることを防止するだ
けでなく、製造コストを低減し得る積層型電子部品及び
積層型電子部品の製造方法を提供することを目的とす
る。
子部品は、引出部が相互に異なったパターンで引き出さ
れた複数枚の内部電極が、誘電体層を介して隔てられつ
つ誘電体層を積層して形成された誘電体素体内にそれぞ
れ配置される積層型電子部品であって、1枚の内部電極
から引き出される引出部がそれぞれ一つとされると共
に、これら複数枚の内部電極を一つのブロックとしてブ
ロックが複数形成され、内部電極が形成する平面と直交
する軸廻りで回転されて相互に異なる回転位置とした状
態で複数のブロックが積層されたことを特徴とする。
誘電体層を介して隔てられつつ複数枚の内部電極が、誘
電体層を積層して形成された誘電体素体内にそれぞれ配
置される。これら複数枚の内部電極から、相互に異なっ
たパターンで引出部が引き出されているが、1枚の内部
電極から引き出されるこの引出部がそれぞれ一つとされ
る。さらに、これら複数枚の内部電極を一つのブロック
としてこのブロックが複数形成され、内部電極が形成す
る平面と直交する軸廻りでブロックが回転されて相互に
異なる回転位置とした状態で複数のブロックが積層され
ている。この結果、本請求項に係る積層型電子部品への
通電の際に、引出部を介して外部の回路とそれぞれ接続
される各ブロックの複数の内部電極が、相互に対向しつ
つ並列に配置されるコンデンサの電極となる。
極から相互に異なったパターンでそれぞれ一つの引出部
が引き出される構成となっているので、相互に異なる内
部電極の隣り合って位置する引出部同士で正負の電流を
相互に逆方向に流して磁束を相殺させることにより、積
層型電子部品自体が持つ寄生インダクタンスが少なくな
って、等価直列インダクタンスが低減される。
から引き出される引出部をそれぞれ一つとして、例えば
端子電極にそれぞれ接続することにより、この一つの引
出部に電流が集中して流れ、引出部における電気抵抗を
増加させることが可能となる。そして、このように引出
部における電気抵抗が増加する結果、隣り合う引出部間
で正負の電流を相互に逆方向に流して磁束を相殺する低
ESL化技術を採用しても、ESRが過小となることが
防止される。
を一つのブロックとし、内部電極が形成する平面と直交
する軸廻りでブロックが回転されて相互に異なる回転位
置とした状態で複数のブロックが積層されている。この
為、多数枚の内部電極を有した構造の積層型電子部品で
あっても、同一構造のブロックを複数積層することによ
り、内部電極の枚数に合わせてそれぞれ引出部のパター
ンを相違させた内部電極を作製する必要が無くなるの
で、製造工程が単純化されて製造コストが低減される。
請求項1の積層型電子部品と同様の構成の他に、誘電体
素体が六面体形状に形成され、この六面体形状の誘電体
素体の4つの側面にそれぞれ複数の端子電極が配置さ
れ、引出部を介して内部電極の何れかにこの端子電極が
それぞれ接続されるという構成を有している。従って、
積層型電子部品として最も製造し易い六面体形状に誘電
体素体が形成されるだけでなく、六面体形状の4つの側
面に端子電極をそれぞれ配置したことから、複数枚の内
部電極を有したブロックを4ブロック配置できるように
なるので、製造工程を単純化しつつ多数枚の内部電極を
有した積層型電子部品が得られるようになった。
誘電体素体の4つの側面にそれぞれ設けられるので、各
側面の各端子電極が交互に正負となるように高周波電流
を端子電極に流した場合、隣り合う引出部同士で正負の
電流が相互に逆方向に流れて磁束を相殺させる効果が、
4つの側面でそれぞれ生じて、等価直列インダクタンス
が一層低減される。一方、本請求項でも請求項1と同様
に一つの引出部に電流が集中して流れる形となって、引
出部における電気抵抗が増大するので、低ESL化を図
りつつESRが極端に小さくなることが防止される。
請求項2の積層型電子部品と同様の構成の他に、誘電体
素体の同一の側面内に複数の端子電極が設けられ、同一
の側面内で隣り合う端子電極同士が相互に異なる内部電
極に接続されるという構成を有している。従って、誘電
体素体の同一の側面内で隣り合う端子電極同士が相互に
異なる内部電極に接続されているので、隣り合う端子電
極の極性が相互に異なるように電流が流されることで、
引出部で発生する磁束が相互に逆向きに引出部内に流れ
る電流によって互いに打ち消し合い、請求項1の等価直
列インダクタンスを低減する効果が一層確実に生じるよ
うになる。
は、一つの引出部を引き出した内部電極を誘電体層上に
複数パターン形成し、次に、相互に異なるパターンの内
部電極が形成された誘電体層同士を積層して同一構造の
ブロックを複数形成し、この後、内部電極が形成する平
面と直交する軸廻りで回転されて相互に異なる回転位置
とした状態で複数のブロックを積層して誘電体素体を形
成したことを特徴とする。
によれば、一つの引出部を引き出した内部電極を誘電体
層上に複数パターン形成した後に、相互に異なるパター
ンの内部電極が形成された誘電体層同士を積層すること
で、同一構造のブロックを複数形成する。そして、内部
電極が形成する平面と直交する軸廻りで回転されて相互
に異なる回転位置とした状態で、これら複数のブロック
が積層されて誘電体素体が形成される。つまり、請求項
1と同様に、複数枚の内部電極から相互に異なったパタ
ーンでそれぞれ一つの引出部が引き出されているので、
請求項1と同様に磁束を相殺させることにより、積層型
電子部品自体が持つ寄生インダクタンスが少なくなっ
て、等価直列インダクタンスが低減される。
から引き出される引出部をそれぞれ一つとすることによ
り、この一つの引出部に電流が集中して流れる為、請求
項1と同様に、引出部における電気抵抗が増加するのに
伴って、低ESL化技術を採用しても、ESRが過小と
なることが防止される。さらに、本請求項では、複数枚
の内部電極が一つのブロックとされ、内部電極が形成す
る平面と直交する軸廻りでブロックが回転されて相互に
異なる回転位置とした状態で複数のブロックが積層され
る為、多数枚の内部電極を有した構造の積層型電子部品
であっても、製造工程が単純化されて製造コストが低減
される。
によれば、請求項4の積層型電子部品の製造方法と同様
の構成の他に、複数のブロックを積層して誘電体素体を
形成する際に、誘電体素体が六面体形状に形成され、こ
の六面体形状の誘電体素体の4つの側面にそれぞれ複数
の端子電極が配置され、引出部を介して内部電極の何れ
かにこの端子電極がそれぞれ接続されるという構成を有
している。従って、積層型電子部品として最も製造し易
い六面体形状に誘電体素体が形成されるだけでなく、六
面体形状の4つの側面に端子電極をそれぞれ配置したこ
とから、請求項2と同様に、製造工程を単純化しつつ多
数枚の内部電極を有した積層型電子部品が得られるよう
になった。
誘電体素体の4つの側面にそれぞれ設けられるので、請
求項2と同様に、磁束を相殺させる効果が4つの側面で
それぞれ生じて、等価直列インダクタンスが一層低減さ
れる。また、請求項2と同様に、一つの引出部に電流が
集中して流れる形となって、引出部における電気抵抗が
増大するので、低ESL化を図りつつESRが極端に小
さくなることが防止された。
品及び積層型電子部品の製造方法の実施の形態を図面に
基づき説明する。本発明の一実施の形態に係る積層型電
子部品であるアレイ型の多端子型積層コンデンサ10を
図1から図4に示す。これらの図に示すように、誘電体
層とされるセラミックグリーンシートを複数枚積層した
積層体を焼成することで得られた直方体状の焼結体であ
る誘電体素体12を主要部として、多端子型積層コンデ
ンサ10が構成されている。
は、面状の第1の内部電極14が配置されており、誘電
体素体12内においてセラミック層12Aを隔てた第1
の内部電極14の下方には、同じく面状の第2の内部電
極16が配置されている。同じく誘電体素体12内にお
いてセラミック層12Aを隔てた第2の内部電極16の
下方には、同じく面状の第3の内部電極18が配置さ
れ、同じく誘電体素体12内においてセラミック層12
Aを隔てた第3の内部電極18の下方には、同じく面状
の第4の内部電極20が配置されている。
4の内部電極20までが誘電体素体12内においてセラ
ミック層12Aを介して隔てられつつ相互に対向して配
置されることになる。そして、これら第1の内部電極1
4から第4の内部電極20までの中心は、誘電体素体1
2の中心とほぼ同位置に配置されており、また、第1の
内部電極14から第4の内部電極20までの縦横寸法
は、対応する誘電体素体12の辺の長さより小さくされ
ている。
極14の左側の端部から手前方向に向かって電極が1箇
所引き出されることで、第1の内部電極14に1つの引
出部14Aが形成されている。また、第2の内部電極1
6の左側寄りの部分から手前方向に向かって電極が1箇
所引き出されることで、第2の内部電極16に1つの引
出部16Aが形成されている。
分から手前方向に向かって電極が1箇所引き出されるこ
とで、第3の内部電極18に1つの引出部18Aが形成
されている。また、第4の内部電極20の右側の端部か
ら手前方向に向かって電極が1箇所引き出されること
で、第4の内部電極20に1つの引出部20Aが形成さ
れている。以上より、引出部14A〜20Aまでの計4
ヵ所の引出部分が相互に重ならない位置で内部電極14
〜20からそれぞれ引き出されている。
される引出部14A〜20Aを有した4枚の内部電極1
4〜20が第1ブロック22とされ、この第1ブロック
22と同じ構造のブロックを以下のように複数有してい
る。つまり、内部電極14〜20が形成する平面と直交
する軸Z廻りでブロックを90°回転して引出部14A
〜20Aが図4の右方向に向かって引き出された状態
で、第1ブロック22の下方に第2ブロック24が積層
されている。また、内部電極14〜20が形成する平面
と直交する軸Z廻りでブロックを180°回転して引出
部14A〜20Aが図4の奥方向に向かって引き出され
た状態で、第2ブロック24の下方に第3ブロック26
が積層されており、同じく内部電極14〜20が形成す
る平面と直交する軸Z廻りでブロックを270°回転し
て引出部14A〜20Aが図4の左方向に向かって引き
出された状態で、第3ブロック26の下方に第4ブロッ
ク28が積層されている。
の多端子型積層コンデンサ110と同じく、図1から図
3に示すように、第1ブロック22における内部電極1
4の引出部14Aに接続される第1の端子電極31、同
じく内部電極16の引出部16Aに接続される第2の端
子電極32、同じく内部電極18の引出部18Aに接続
される第3の端子電極33及び、同じく内部電極20の
引出部20Aに接続される第4の端子電極34が、誘電
体素体12の手前側の側面12Cにそれぞれ配置されて
いる。
内部電極14の引出部14Aから第4の内部電極20の
引出部20Aまでがこれら内部電極の図4の手前側の側
面12Cで相互に重ならずに位置しているので、これら
引出部14A〜20Aを介して、隣り合う端子電極31
〜34同士が相互に異なる内部電極14、16、18、
20に順次接続される形となり、例えば隣り合う端子電
極同士が相互に逆の極性で使用できる。
ブロック24に対応してこれら端子電極31〜34が誘
電体素体12の右側の側面12Bに配置され、同じく第
3ブロック26に対応してこれら端子電極31〜34が
誘電体素体12の奥側の側面12Cに配置され、同じく
第4ブロック28に対応してこれら端子電極31〜34
が誘電体素体12の左側の側面12Bに配置されてい
る。以上より、本実施の形態では、多端子型積層コンデ
ンサ10の直方体である六面体形状とされる誘電体素体
12の4つの側面12B、12Cに端子電極31〜34
がそれぞれ配置されることになる。
ンデンサ10の製造方法を、図4に基づき説明する。先
ず、多端子型積層コンデンサ10の製造に際しては、コ
ンデンサとして機能する誘電体材料よりなる複数枚のセ
ラミックグリーンシート30A、30B、30C、30
Dを用意する。
18A、20Aを引き出した内部電極14、16、1
8、20を形成するために、セラミックグリーンシート
30A、30B、30C、30Dの上面に、それぞれ例
えば導電ペーストが印刷又はスパッタされてこれらの内
部電極14、16、18、20に応じたパターンの電極
部分を設ける。この後、それぞれ平面形状を正方形とし
たセラミックグリーンシート30A〜30Dをこの図の
順序で積層して同一構造のブロックを少なくとも4つ形
成する。
6A、18A、20Aが図4の手前方向に引き出される
ようにブロックを回転して配置することで、このブロッ
クを第1ブロック22とする。この後、それぞれ1箇所
の引出部14A、16A、18A、20Aが図4の右方
向に引き出されるように、内部電極14〜20が形成す
る平面と直交する軸Z廻りで第1ブロック22に対して
90°回転された状態で、第1ブロック22の下方に上
記同一構造のブロックを配置する。そして、この第1ブ
ロック22の下方に配置されたブロックを第2ブロック
24とする。
6A、18A、20Aが図4の奥方向に引き出されるよ
うに、内部電極14〜20が形成する平面と直交する軸
Z廻りで第1ブロック22に対して180°回転された
状態で、第2ブロック24の下方に上記同一構造のブロ
ックを配置する。そして、この第2ブロック24の下方
に配置されたブロックを第3ブロック26とする。同じ
くそれぞれ1箇所の引出部14A、16A、18A、2
0Aが図4の左方向に引き出されるように、内部電極1
4〜20が形成する平面と直交する軸Z廻りで第1ブロ
ック22に対して270°回転された状態で、第3ブロ
ック26の下方に上記同一構造のブロックを配置する。
そして、この第3ブロック26の下方に配置されたブロ
ックを第4ブロック28とする。
置とした状態でこれら複数のブロック22〜28を積層
して六面体形状の誘電体素体を形成する。そして、内部
電極14の引出部14Aに接続される第1の端子電極3
1、内部電極16の引出部16Aに接続される第2の端
子電極32、内部電極18の引出部18Aに接続される
第3の端子電極33及び、内部電極20の引出部20A
に接続される第4の端子電極34をこれら積層されたセ
ラミックグリーンシートの周囲に配置する。
電極31〜34間の部分をこれらセラミックグリーンシ
ートと同一の材料で覆って、これらを一体焼成する。こ
の結果、これらセラミックグリーンシートがセラミック
層12Aとなると共に、この六面体形状の誘電体素体1
2の4つの側面12B、12C全てに4つづつの端子電
極31〜34がそれぞれ配置された多端子型積層コンデ
ンサ10を得ることができる。尚、多端子型積層コンデ
ンサ10を大量生産する場合には、予め上記のブロック
を多数作製しておいて、多数の製品をそれぞれ上記の工
程で製造すれば良い。
ラミック層12Aを介して隔てられつつ4枚の内部電極
14〜20が、セラミック層12Aを積層して形成され
た六面体形状の誘電体素体12内に積層されてそれぞれ
配置されており、これら4枚の内部電極14〜20か
ら、相互に異なったパターンでそれぞれ一つの引出部1
4A〜20Aが引き出されている。さらに、これら4枚
の内部電極14〜20を一つのブロックとしてこのブロ
ックが複数形成され、内部電極14〜20が形成する平
面と直交する軸Z廻りでこれらブロックが回転されて相
互に異なる回転位置とした状態で4つのブロック22〜
28が積層されている。
の4つの側面にそれぞれ4つの端子電極31〜34が配
置され、引出部14A〜20Aを介して内部電極14〜
20の何れかにこの端子電極31〜34がそれぞれ接続
されている。この結果、本実施の形態に係る多端子型積
層コンデンサ10への通電の際に、引出部14A〜20
Aを介して外部の回路とそれぞれ接続される各ブロック
の4枚の内部電極14〜20が、相互に対向しつつ並列
に配置されるコンデンサの電極となる。
4枚の内部電極14〜20を一つのブロックとし、相互
に異なる回転位置とした状態で4つのブロック22〜2
8が積層されている。この為、本実施の形態のように1
6枚の内部電極14〜20を有した構造の多端子型積層
コンデンサ10であっても、同一構造のブロックを4つ
積層することにより、内部電極14〜20の枚数に合わ
せてそれぞれ引出部14A〜20Aのパターンを相違さ
せた内部電極14〜20を作製する必要が無くなるの
で、製造工程が単純化されて製造コストが低減される。
ンデンサ10として最も製造し易い六面体形状に誘電体
素体12が形成されるだけでなく、六面体形状の4つの
側面に端子電極31〜34がそれぞれ配置されている。
この為、4枚の内部電極14〜20を有したブロックが
4ブロック配置できるようになるので、これによって
も、製造工程を単純化しつつ多数枚の内部電極14〜2
0を有した多端子型積層コンデンサ10を得られるよう
になった。
状の誘電体素体12の4つの側面12B、12Cにそれ
ぞれ4つの端子電極31〜34が配置されており、ま
た、4枚の内部電極14〜20から相互に異なったパタ
ーンで引き出されたそれぞれ一つの引出部14A〜20
Aを介して、同一の側面12B、12C内で隣り合うこ
れらの端子電極31〜34同士が相互に異なる内部電極
14〜20に接続される構造となっている。
ンデンサ10において、隣り合う端子電極31〜34間
の極性が相互に異なるように交互に正負となる高周波電
流が、端子電極31〜34にそれぞれ流された場合、隣
り合う引出部14A〜20A間において電流が相互に逆
方向に流されるので、磁束を相殺させる効果がこれら4
つの側面12B、12Cでそれぞれ生じて、多端子型積
層コンデンサ10自体が持つ寄生インダクタンスが少な
くなって、等価直列インダクタンスが低減される。
20の部分から引き出されて端子電極31〜34に接続
される引出部14A〜20Aを一つづつとすることによ
り、この一つの引出部に電流が集中して流れ、引出部1
4A〜20Aにおける電気抵抗を増加させることが可能
となる。そして、このように引出部14A〜20Aにお
ける電気抵抗が増加する結果として、隣り合う引出部間
で正負の電流を相互に逆方向に流して磁束を相殺する低
ESL化技術を採用しても、ESRが過小となることが
防止される。
つの多端子型積層コンデンサ10内に4つのコンデンサ
が実質的に組み込まれた形となっている為、多端子型積
層コンデンサ10の数を減らすことで、さらに製造コス
トが削減されると共に、回路が高集積化されるのに伴っ
て要求される省スペース化も図られることになった。
ンデンサ10と他のコンデンサとの間での等価直列イン
ダクタンス値及び等価直列抵抗値を比較する試験を行っ
た結果を下記に示す。尚、ここで比較される他のコンデ
ンサは、1枚の内部電極にそれぞれ4つの引出部を有す
ることで、低ESL化された多端子型積層コンデンサで
あって、本実施の形態の多端子型積層コンデンサ10と
同じく16枚の内部電極を有したものである。また、試
験に用いた各コンデンサの静電容量は1μFである。
多端子型積層コンデンサの等価直列インダクタンスは1
26pHであり、等価直列抵抗値は2.4mΩであっ
た。これに対して、本実施の形態に係る多端子型積層コ
ンデンサ10の等価直列インダクタンスは30pHであ
り、等価直列抵抗値は9.8mΩであった。つまり、本
実施の形態の多端子型積層コンデンサ10の等価直列イ
ンダクタンスが従来の多端子型積層コンデンサに比較し
て小さくなるだけでなく、本実施の形態の多端子型積層
コンデンサ10の等価直列抵抗値が従来の多端子型積層
コンデンサに比較して4倍程度に大きくなっていた。
モデルから従来のコンデンサの等価直列抵抗値がほぼR
/16となるのに対して、図5(B)に示す等価直列抵
抗のモデルから本実施の形態の多端子型積層コンデンサ
10の等価直列抵抗値がほぼR/4となるからと推定さ
れる。尚、この図5でRは各引出部における電気抵抗を
表す。
電圧変動を比較したものを図6に示す。つまり、図6
(A)に示す従来のコンデンサは大きな電圧変動を生じ
るのに対して、等価直列抵抗値が大きくなった結果とし
て図6(B)に示す本実施の形態の多端子型積層コンデ
ンサ10の電圧変動は遙に小さくなり、電源回路の安定
化が図られることなった。
ンデンサ10の使用例を図7に基づき説明する。図7に
示すように、グランド端子GNDと所定の電位を有した
端子Vとの間に、本実施の形態の多端子型積層コンデン
サ10がLSIチップと並列で配置されている。そし
て、多端子型積層コンデンサ10の4つの側面にそれぞ
れ配置される端子電極31〜34の内の相互に隣合った
端子電極同士が、前述のように相互に逆の極性となるよ
うに接続されてそれぞれ4層の内部電極14〜20が一
つのコンデンサを構成している。
サ10の一つの側面に位置する端子電極31〜34及
び、この端子電極31〜34と接続される内部電極14
〜20で、一つのコンデンサを構成するようにすれば、
4つの側面で4つのコンデンサをそれぞれ構成するの
で、実質的に4つのコンデンサが個々にLSIチップと
並列に接続される形に配線することもできる。
デンサ10は、4枚の内部電極14〜20を4回分積層
して16枚の内部電極を有する構造とされているもの
の、各ブロックの内部電極の枚数は4枚に限定されず、
例えば2枚づつとして4つのコンデンサから構成される
構造としても良く、また全体の内部電極の枚数も16枚
に限定されることなく、ブロックの数を増やすことによ
ってさらに多くの枚数としても良い。そして、このよう
に多数の内部電極を有する構造とすれば、さらに多数の
回路に対応することもできるようになる。
ESRが極端に小さくなることを防止するだけでなく、
製造コストが低減された構造の積層型電子部品を提供す
ることが可能となる。
デンサを示す断面図であって、図3の1−1矢視線断面
に対応する図である。
デンサを示す断面図であって、図3の2−2矢視線断面
に対応する図である。
デンサを示す斜視図である。
工程において用いられる複数枚のセラミックグリーンシ
ート及び電極形状を示す分解斜視図である。
(A)は従来のコンデンサの等価直列抵抗のモデルを示
し、(B)は本実施の形態の多端子型積層コンデンサの
等価直列抵抗のモデルを示す。
の関係を表すグラフを示す図であって、(A)は従来の
コンデンサの電流と電圧の関係を表すグラフを示す図で
あり、(B)は本実施の形態の多端子型積層コンデンサ
の電流と電圧の関係を表すグラフを示す図である。
使用状態を示す図である。
る。
の関係を表すグラフを示す図である。
示す図である。
である。
おいて用いられるセラミックグリーンシート及び電極形
状を示す分解斜視図である。
Claims (5)
- 【請求項1】 引出部が相互に異なったパターンで引き
出された複数枚の内部電極が、誘電体層を介して隔てら
れつつ誘電体層を積層して形成された誘電体素体内にそ
れぞれ配置される積層型電子部品であって、 1枚の内部電極から引き出される引出部がそれぞれ一つ
とされると共に、これら複数枚の内部電極を一つのブロ
ックとしてブロックが複数形成され、 内部電極が形成する平面と直交する軸廻りで回転されて
相互に異なる回転位置とした状態で複数のブロックが積
層されたことを特徴とする積層型電子部品。 - 【請求項2】 誘電体素体が六面体形状に形成され、こ
の六面体形状の誘電体素体の4つの側面にそれぞれ複数
の端子電極が配置され、引出部を介して内部電極の何れ
かにこの端子電極がそれぞれ接続されたことを特徴とす
る請求項1記載の積層型電子部品。 - 【請求項3】 誘電体素体の同一の側面内に複数の端子
電極が設けられ、同一の側面内で隣り合う端子電極同士
が相互に異なる内部電極に接続されたことを特徴とする
請求項2に記載の積層型電子部品。 - 【請求項4】 一つの引出部を引き出した内部電極を誘
電体層上に複数パターン形成し、 次に、相互に異なるパターンの内部電極が形成された誘
電体層同士を積層して同一構造のブロックを複数形成
し、 この後、内部電極が形成する平面と直交する軸廻りで回
転されて相互に異なる回転位置とした状態で複数のブロ
ックを積層して誘電体素体を形成したことを特徴とする
積層型電子部品の製造方法。 - 【請求項5】 複数のブロックを積層して誘電体素体を
形成する際に、誘電体素体が六面体形状に形成され、こ
の六面体形状の誘電体素体の4つの側面にそれぞれ複数
の端子電極が配置され、引出部を介して内部電極の何れ
かにこの端子電極がそれぞれ接続されることを特徴とす
る請求項4記載の積層型電子部品の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094686A JP3563664B2 (ja) | 2000-03-30 | 2000-03-30 | 積層型電子回路部品及び積層型電子回路部品の製造方法 |
US09/612,369 US6441459B1 (en) | 2000-01-28 | 2000-07-07 | Multilayer electronic device and method for producing same |
TW089128180A TW470982B (en) | 2000-01-28 | 2000-12-28 | Multilayer electronic device and method for producing same |
EP01101649A EP1120800B1 (en) | 2000-01-28 | 2001-01-26 | Multilayer electronic device and method for producing same |
US10/195,450 US6657848B2 (en) | 2000-01-28 | 2002-07-16 | Multilayer electronic device and method for producing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094686A JP3563664B2 (ja) | 2000-03-30 | 2000-03-30 | 積層型電子回路部品及び積層型電子回路部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284170A true JP2001284170A (ja) | 2001-10-12 |
JP3563664B2 JP3563664B2 (ja) | 2004-09-08 |
Family
ID=18609705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094686A Expired - Lifetime JP3563664B2 (ja) | 2000-01-28 | 2000-03-30 | 積層型電子回路部品及び積層型電子回路部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3563664B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6999300B2 (en) | 2004-03-19 | 2006-02-14 | Tdk Corporation | Multilayer capacitor |
KR100572512B1 (ko) | 2003-09-29 | 2006-04-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 다단자형 적층 세라믹 전자부품의 제조방법 |
US7050289B2 (en) | 2004-02-26 | 2006-05-23 | Tdk Corporation | Multilayer capacitor |
KR100674840B1 (ko) | 2004-07-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 |
WO2007060818A1 (ja) * | 2005-11-22 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 積層コンデンサ |
WO2007060817A1 (ja) * | 2005-11-22 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 積層コンデンサ |
US7310217B2 (en) | 2004-12-24 | 2007-12-18 | Murata Manufacturing Co., Ltd. | Monolithic capacitor and mounting structure thereof |
JP2008160162A (ja) * | 2008-03-24 | 2008-07-10 | Tdk Corp | 積層コンデンサの実装構造 |
JP2008199047A (ja) * | 2008-03-24 | 2008-08-28 | Tdk Corp | 積層コンデンサの実装構造 |
US7586174B2 (en) | 2005-07-29 | 2009-09-08 | Tdk Corporation | Multilayer capacitor |
US7616427B2 (en) | 2006-05-22 | 2009-11-10 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
JP4912324B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置 |
-
2000
- 2000-03-30 JP JP2000094686A patent/JP3563664B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100572512B1 (ko) | 2003-09-29 | 2006-04-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 다단자형 적층 세라믹 전자부품의 제조방법 |
US7050289B2 (en) | 2004-02-26 | 2006-05-23 | Tdk Corporation | Multilayer capacitor |
US6999300B2 (en) | 2004-03-19 | 2006-02-14 | Tdk Corporation | Multilayer capacitor |
KR100674840B1 (ko) | 2004-07-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 |
US7310217B2 (en) | 2004-12-24 | 2007-12-18 | Murata Manufacturing Co., Ltd. | Monolithic capacitor and mounting structure thereof |
US7586174B2 (en) | 2005-07-29 | 2009-09-08 | Tdk Corporation | Multilayer capacitor |
WO2007060817A1 (ja) * | 2005-11-22 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 積層コンデンサ |
WO2007060818A1 (ja) * | 2005-11-22 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 積層コンデンサ |
JP4912324B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置 |
US7616427B2 (en) | 2006-05-22 | 2009-11-10 | Murata Manufacturing Co., Ltd. | Monolithic ceramic capacitor |
JP2008160162A (ja) * | 2008-03-24 | 2008-07-10 | Tdk Corp | 積層コンデンサの実装構造 |
JP2008199047A (ja) * | 2008-03-24 | 2008-08-28 | Tdk Corp | 積層コンデンサの実装構造 |
JP4720840B2 (ja) * | 2008-03-24 | 2011-07-13 | Tdk株式会社 | 積層コンデンサの実装構造 |
Also Published As
Publication number | Publication date |
---|---|
JP3563664B2 (ja) | 2004-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100884902B1 (ko) | 적층 커패시터 및 그 실장구조 | |
KR101068275B1 (ko) | 적층콘덴서 | |
JP4166235B2 (ja) | 積層コンデンサ | |
US20030026059A1 (en) | Multilayer ceramic electronic device | |
KR101018254B1 (ko) | 적층형 칩 캐패시터 | |
US20060120018A1 (en) | Multi-layer chip capacitor | |
JP2002118032A (ja) | 積層型電子部品 | |
JP3746989B2 (ja) | 積層コンデンサ | |
JP3563665B2 (ja) | 積層型電子回路部品 | |
KR20060041626A (ko) | 적층콘덴서 | |
JP3930245B2 (ja) | 積層型電子部品 | |
JP3901697B2 (ja) | 積層コンデンサ | |
JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 | |
JP3923723B2 (ja) | 積層型電子部品 | |
JP2004296940A (ja) | 積層コンデンサ | |
JP2006203167A (ja) | 積層コンデンサおよびその実装構造 | |
JP3853152B2 (ja) | 電子部品の実装構造 | |
JP2002299152A (ja) | コンデンサ | |
JP2006203258A (ja) | 積層コンデンサおよびその実装構造 | |
US20090097187A1 (en) | Multi-layer ceramic capacitor with low self-inductance | |
US7733628B2 (en) | Multilayer chip capacitor | |
JPH0855758A (ja) | 積層コンデンサ | |
JP4255084B2 (ja) | 電子部品の実装構造 | |
JP2004103883A (ja) | 積層コンデンサ | |
JP4046296B2 (ja) | 積層型電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3563664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |