JP2006203258A - 積層コンデンサおよびその実装構造 - Google Patents

Abstract

【課題】積層コンデンサにおいて、低ＥＳＬ化および高ＥＳＲ化の双方を図る。
【解決手段】コンデンサ本体８において、第１のコンデンサ部１１と第２のコンデンサ部１２とを積層方向に並ぶように配置しながら、第１のコンデンサ部１１が積層方向での少なくとも一方端に位置するようにし、それによって、実装面２５により近い側に第１のコンデンサ部１１が位置するようにする。第１のコンデンサ部１１の共振周波数を、第２のコンデンサ部１２の共振周波数より高くして、第１のコンデンサ部１１が低ＥＳＬ化に寄与するようにしながら、第２のコンデンサ部１２の１層あたりのＥＳＲを、第１のコンデンサ部１１の１層あたりのＥＳＲより高くなるようにして、第２のコンデンサ部１２が高ＥＳＲ化に寄与するようにする。
【選択図】図２

Description

この発明は、積層コンデンサおよびその実装構造に関するもので、特に、高周波回路において有利に適用される積層コンデンサおよびその実装構造に関するものである。

数ＧＨｚのような高周波領域において、ＭＰＵ（マイクロプロセッシングユニット）等のための電源回路に用いられるデカップリングコンデンサとして、たとえば特開平１１−１４４９９６号公報（特許文献１）に記載のような構造の積層コンデンサが知られている。この積層コンデンサによれば、多端子構造にしながら、隣り合う端子を逆極性にすることによって、正極から負極への電流の流れを短くし、電流の流れを多様にし、さらに、電流の方向を互いに逆方向に向けるようにして磁束の相殺を行ない、それによって、ＥＳＬ（等価直列インダクタンス）の低減が図られている。

しかしながら、上記特許文献１に記載の積層コンデンサによれば、ＥＳＬの低下に伴って、ＥＳＲ（等価直列抵抗）も低下するため、インピーダンス特性が急峻になるという問題を有している。

他方、特開２００１−２８４１７０号公報（特許文献２）では、コンデンサ本体の内部に静電容量を形成するために設けられる内部電極の各々について、コンデンサ本体の表面にまで引き出されかつ外部端子電極に電気的に接続される引き出し部の数を単に１つとすることによって、積層コンデンサのＥＳＲを高めることが提案されている。

しかしながら、特許文献２に記載の構造によれば、ＥＳＲを高くすることができるものの、それに伴って、ＥＳＬが高くなり、高周波側の特性が劣化するという問題がある。
特開平１１−１４４９９６号公報 特開２００１−２８４１７０号公報

そこで、この発明の目的は、低ＥＳＬ化を図りながらも、高ＥＳＲ化を図ることができる、積層コンデンサを提供しようとすることである。

この発明の他の目的は、上述のように低ＥＳＬ化が図られた積層コンデンサの低ＥＳＬ特性を十分に発揮させることができる、積層コンデンサの実装構造を提供しようとすることである。

この発明に係る積層コンデンサは、積層された複数の誘電体層をもって構成される積層構造を有するコンデンサ本体を備えている。この発明では、上述した技術的課題を解決するため、積層コンデンサが、次のように構成されることを特徴としている。

すなわち、積層コンデンサに備えるコンデンサ本体は、第１および第２のコンデンサ部を構成している。

第１のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、第１の内部電極には、コンデンサ本体の外表面にまで引き出される複数の第１の引出し部が形成され、かつ、第２の内部電極には、コンデンサ本体の外表面にまで引き出される複数の第２の引出し部が形成される。

他方、第２のコンデンサ部は、静電容量を形成するように所定の誘電体層を介して互いに対向する少なくとも１対の第３および第４の内部電極を含み、第３の内部電極には、コンデンサ本体の外表面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、第４の内部電極には、コンデンサ本体の外表面にまで引き出される少なくとも１つの第４の引出し部が形成される。

コンデンサ本体の外表面上には、上記第１、第２、第３および第４の引出し部にそれぞれ電気的に接続される第１、第２、第３および第４の外部端子電極が形成される。

そして、第１のコンデンサ部の共振周波数は、第２のコンデンサ部の共振周波数より高く、かつ、第２のコンデンサ部に含まれる１組の第３および第４の内部電極ならびにその間の誘電体層により与えられる１層あたりの等価直列抵抗は、第１のコンデンサ部に含まれる１組の第１および第２の内部電極ならびにその間の誘電体層により与えられる１層あたりの等価直列抵抗より高くされていることを特徴としている。

この発明に係る積層コンデンサにおいて、第１および第２の外部端子電極の少なくとも一方は、第３および第４の外部端子電極の少なくとも一方と共通であってもよい。

第１および第２の外部端子電極は、交互に配置されることが好ましい。

コンデンサ本体において、第１のコンデンサ部と第２のコンデンサ部とは積層方向に並ぶように配置されるとともに、第１のコンデンサ部が積層方向での少なくとも一方端に位置されることが好ましい。この場合、コンデンサ本体において、第２のコンデンサ部が２つの第１のコンデンサ部によって積層方向に挟まれるように配置されることがより好ましい。

この発明は、また、上述した第１および第２のコンデンサ部の積層方向での配置についての好ましい実施態様に係る積層コンデンサが所定の実装面上に実装された、積層コンデンサの実装構造にも向けられる。この発明に係る積層コンデンサの実装構造は、第１のコンデンサ部が実装面により近い側に位置するようにコンデンサ本体を向けた状態で、積層コンデンサが実装されることを特徴としている。

この発明に係る積層コンデンサによれば、コンデンサ本体を第１のコンデンサ部と第２のコンデンサ部とに分割し、第１のコンデンサ部の共振周波数を第２のコンデンサ部の共振周波数より高くしているので、第１のコンデンサ部がコンデンサ本体の複合特性において高周波側に影響を与えることになり、第１のコンデンサ部のＥＳＬ特性が反映され、コンデンサ本体の低ＥＳＬ化を図ることができる。

また、コンデンサ本体を第１のコンデンサ部と第２のコンデンサ部とに分割し、第１のコンデンサ部の共振周波数と第２のコンデンサ部の共振周波数とを異ならせることにより、第１のコンデンサ部のＥＳＲと第２のコンデンサ部のＥＳＲとの複合特性によって、コンデンサ本体のＥＳＲが決定されることになり、高ＥＳＲ化を図ることができる。

その結果、低ＥＳＬかつ高ＥＳＲの双方を満足させる積層コンデンサを得ることができる。

この発明に係る積層コンデンサにおいて、第１および第２の外部端子電極が交互に配置されていると、正極から負極への電流の流れをより短くし、かつ磁束の相殺をより効果的に行なうことができるので、第１のコンデンサ部でのＥＳＬをより低減することができる。

コンデンサ本体において、第１のコンデンサ部と第２のコンデンサ部とが積層方向に並ぶように配置されるとともに、第１のコンデンサ部が積層方向での少なくとも一方端に位置される場合であって、第１のコンデンサ部が実装面により近い側に位置するようにコンデンサ本体を向けた状態で、積層コンデンサが実装される場合には、正極の外部端子電極から内部電極を通って負極の外部端子電極へと流れる電流の経路をより短くすることができるので、実装構造において低ＥＳＬ化を図ることができる。したがって、低ＥＳＬ化が図られた積層コンデンサの低ＥＳＬ特性を十分に発揮させることができる。

コンデンサ本体において、第２のコンデンサ部が２つの第１のコンデンサ部によって積層方向に挟まれるように配置されていると、上述のような低ＥＳＬ化が可能な実装構造を得るにあたって、コンデンサ本体の上下についての方向性をなくすことができる。

図１ないし図４は、この発明の第１の実施形態による積層コンデンサ１を示している。ここで、図１は、積層コンデンサ１の外観を示す斜視図であり、図２は、積層コンデンサ１の実装構造を示す断面図である。なお、図２において、積層コンデンサ１は、後述する図３および図４の線ＩＩ−ＩＩに沿う断面をもって示されている。

積層コンデンサ１は、相対向する２つの主面２および３ならびにこれら主面２および３間を連結する４つの側面４、５、６および７を有する直方体状のコンデンサ本体８を備えている。コンデンサ本体８は、主面２および３の方向に延びる、たとえば誘電体セラミックからなる積層された複数の誘電体層９をもって構成される積層構造を有している。

コンデンサ本体８は、図２に示すように、第１および第２のコンデンサ部１１および１２を構成している。この実施形態では、第１のコンデンサ部１１と第２のコンデンサ部１２とは、積層方向に並ぶように配置され、しかも、第２のコンデンサ部１２が２つの第１のコンデンサ部１１によって積層方向に挟まれるように配置されている。その結果、第１のコンデンサ部１１は、コンデンサ本体８における積層方向での両端に位置される。

第１のコンデンサ部１１は、静電容量を形成するように所定の誘電体層９を介して互いに対向する少なくとも１対の第１および第２の内部電極１３および１４を備えている。他方、第２のコンデンサ部１２は、静電容量を形成するように所定の誘電体層９を介して互いに対向する少なくとも１対の第３および第４の内部電極１５および１６を備えている。

この実施形態では、より大きな静電容量を得るため、第１および第２の内部電極１３および１４の対の数ならびに第３および第４の内部電極１５および１６の対の数は、複数とされる。

図３は、第１のコンデンサ部１１の内部構造を示す平面図であり、（ａ）は、第１の内部電極１３が通る断面を示し、（ｂ）は、第２の内部電極１４が通る断面を示している。

図３（ａ）に示すように、第１の内部電極１３には、コンデンサ本体８の外表面、すなわち側面４〜７にまで引き出される複数、たとえば７つの第１の引出し部１７が形成されている。また、図３（ｂ）に示すように、第２の内部電極１４には、コンデンサ本体８の外表面、すなわち側面４〜７にまで引き出される複数、たとえば７つの第２の引出し部１８が形成されている。

コンデンサ本体８の側面４〜７の各々上には、第１の引出し部１７にそれぞれ電気的に接続される複数、たとえば７つの第１の外部端子電極１９、ならびに第２の引出し部１８にそれぞれ電気的に接続される複数、たとえば７つの第２の外部端子電極２０が形成されている。第１および第２の外部端子電極１９および２０は、図１および図２に示されるように、側面４〜７上から主面２および３の各々の一部上にまで延びるように形成されている。

第１の引出し部１７がそれぞれ引き出される側面４〜７上での各位置は、第２の引出し部１８がそれぞれ引き出される各位置と異なっており、したがって、第１の外部端子電極１９が設けられる側面４〜７上での各位置は、第２の外部端子電極２０の各位置と異なっている。そして、第１の外部端子電極１９と第２の外部端子電極２０とは、側面４〜７上において、交互に配置されている。

図４は、第２のコンデンサ部１２の内部構造を示す平面図であり、（ａ）は、第３の内部電極１５が通る断面を示し、（ｂ）は、第４の内部電極１６が通る断面を示している。

図４（ａ）に示すように、第３の内部電極１５には、コンデンサ本体８の外表面、すなわち側面５および７にまで引き出される少なくとも１つ、たとえば２つの第３の引出し部２１が形成されている。また、図４（ｂ）に示すように、第４の内部電極１６には、コンデンサ本体８の外表面、すなわち側面５および７にまで引き出される少なくとも１つ、たとえば２つの第４の引出し部２２が形成されている。

この実施形態では、第３の引出し部２１は、前述した第１の外部端子電極１９に電気的に接続され、第４の引出し部２２は、前述した第２の外部端子電極２０に電気的に接続されている。すなわち、第１の外部端子電極１９のいくつかは、第３の引出し部２１に電気的に接続されるべき第３の外部端子電極と共通であり、第２の外部端子電極２０のいくつかは、第４の引出し部２２に電気的に接続されるべき第４の外部端子電極と共通である。

上述のように、第３および第４の引出し部２１および２２が、それぞれ、第１および第２の引出し部１７および１８と共通する第１および第２の外部端子電極１９および２０に電気的に接続されていると、積層コンデンサ１自身において、第１のコンデンサ部１１と第２のコンデンサ部１２とを並列に接続した状態とすることができる。

なお、後述する実施形態のように、第３および第４の引出し部２１および２２にそれぞれ接続されるべき第３および第４の外部端子電極を、第１および第２の外部端子電極とは別に設けてもよい。

以上説明した第１の実施形態では、各々１つの第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の各々の数は、各々１つの第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の各々の数より少ない。すなわち、前者が２つであり、後者が７つである。そのため、内部電極１３〜１６の材料等の他の条件が同じであれば、第１のコンデンサ部１１のＥＳＬを、第２のコンデンサ部１２のＥＳＬよりも低くすることができ、その結果、第１のコンデンサ部１１の共振周波数を、第２のコンデンサ部１２の共振周波数よりも高くすることができる。

他方、前述したように、第３および第４の引出し部２１および２２の各々の数が、第１および第２の引出し部１７および１８の各々の数より少ないため、内部電極１３〜１６あるいは引出し部１７、１８、２１および２２がＥＳＲに及ぼす影響が第１のコンデンサ部１１と第２のコンデンサ部１２とで変わらないとすれば、第２のコンデンサ部１２に含まれる１組の第３および第４の内部電極１５および１６ならびにその間の誘電体層９により与えられる１層あたりのＥＳＲを、第１のコンデンサ部１１に含まれる１組の第１および第２の内部電極１３および１４ならびにその間の誘電体層９により与えられる１層あたりのＥＳＲより高くすることができる。

以上のようなことから、積層コンデンサ１の特性は、第１のコンデンサ部１１による低ＥＳＬ特性が有効に働くとともに、第１のコンデンサ部１１のＥＳＲ特性と第２のコンデンサ部１２のＥＳＲ特性とが反映された高ＥＳＲ特性となる。したがって、積層コンデンサ１によれば、低ＥＳＬ化および高ＥＳＲ化の双方を実現することができる。

図２には、配線基板２４によって与えられた実装面２５上に、積層コンデンサ１が実装された構造が示されている。配線基板２４の実装面２５上には、いくつかの導電ランド２６および２７が設けられていて、第１および第２の外部端子電極１９および２０が、それぞれ、導電ランド２６および２７に半田付け（図示せず。）等によって電気的に接続される。

上述のような実装構造において、第１のコンデンサ部１１が実装面２５により近い側に位置するようにコンデンサ本体８を向けた状態で、積層コンデンサ１が実装されている。

上述のような積層コンデンサ１の実装状態において、第１の外部端子電極が正極となり、第２の外部端子電極２０が負極となる時点において、正極から内部電極１３〜１６を通って負極へと流れる電流の流れのループを考慮した場合、より高周波になるほど、図２において破線の矢印２８で示すように、最下層から２つの内部電極１３（ａ）および１４（ａ）に流れる電流がＥＳＬ値により大きく影響するようになる。そのため、前述したように、第１のコンデンサ部１１を実装面２５により近い側に位置させると、積層コンデンサ１の実装状態において、一層の低ＥＳＬ化を図ることができる。

なお、第１の実施形態のように、第２のコンデンサ部１２が２つの第１のコンデンサ部１１によって積層方向に挟まれるように配置されていると、コンデンサ本体８の上下についての方向性をなくすことができる。したがって、図２に示すように、主面３を実装面２５側に向けても、図示しないが、主面２を実装面２５側に向けても、上述のような低ＥＳＬ化を図ることができる。

図５は、上述した積層コンデンサ１が与える等価回路を模式的に示している。図５に示した要素と図１ないし図４に示した各要素との対応関係がわかるように、図５において、図１ないし図４に示した要素に相当する要素には同様に参照符号が付されている。

図５において、第１ないし第４の内部電極１３〜１６の各々について、１つの内部電極が１本の線で示されている。第１のコンデンサ部１１においては、第１および第２の内部電極１３および１４が２対図示されるとともに、これら２対の第１および第２の内部電極１３および１４の間に点線を表示することによって、さらに多数の第１および第２の内部電極１３および１４を備え得ることが示唆されている。同様に、第２のコンデンサ部１２においても、第３および第４の内部電極１５および１６が２対図示されるとともに、これら２対の第３および第４の内部電極１５および１６の間に点線を表示することによって、さらに多数の第３および第４の内部電極１５および１６を備え得ることが示唆されている。

なお、図５と前述の図２とを対比したとき、第１のコンデンサ部１１における第１および第２の内部電極１３および１４の数が一致しないが、これは、図２では、第１および第２の内部電極１３および１４の代表的なもののみが図示されていると理解すればよい。

図５に示すように、引出し部１７、１８、２１および２２の各々について、１つの引出し部のそれぞれに関連して、ＥＳＲ２９およびＥＳＬ３０が形成されている。

図６は、この実施形態による積層コンデンサ１の好ましい用途を説明するためのもので、積層コンデンサ１をデカップリングコンデンサとして用いているＭＰＵの回路構成を示す図である。

ＭＰＵは、ＭＰＵチップ１０１およびメモリ１０２を備える。電源部１０３は、ＭＰＵチップ１０１に電源を供給するためのもので、電源部１０３からＭＰＵチップ１０１に至る電源回路には、積層コンデンサ１がデカップリングコンデンサとして機能するように接続されている。また、ＭＰＵチップ１０１からメモリ１０２側には、図示しないが、信号回路が構成されている。

上述したＭＰＵに関連して、デカップリングコンデンサとして用いられる積層コンデンサ１は、ノイズ吸収や電源の変動に対する平滑化のために用いられるばかりでなく、クイックパワーサプライとしての機能も有している。したがって、このようなデカップリングコンデンサとして用いられる積層コンデンサ１にあっては、ＥＳＬができるだけ低いことが望ましく、この点において、この実施形態に係る積層コンデンサは、デカップリングコンデンサとして有利に用いることができる。

図７は、この発明の第２の実施形態による積層コンデンサ１ａを説明するための図４に対応する図である。図７において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

前述した第１の実施形態の場合と比較して、第２の実施形態では、第３の内部電極１５には、単に１つの第３の引出し部２１が形成され、かつ、第４の内部電極１６には、単に１つの第４の引出し部２２が形成されていることを特徴としている。その他の構成については、第１の実施形態の場合と同様である。

第２の実施形態によれば、第２のコンデンサ１２に含まれる１組の第３および第４の内部電極１５および１６ならびにその間の誘電体層９により与えられる１層あたりのＥＳＲを、より高くすることができる。

図８は、この発明の第３の実施形態による積層コンデンサ１ｂを説明するための図４に対応する図である。図８において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態では、第３および第４の内部電極１５および１６のいずれか一方が、図３に示した第１および第２の内部電極１３および１４のいずれか一方と同じパターンを有していることを特徴としている。より具体的には、図８（ｂ）に示すように、第４の内部電極１６が、図３（ｂ）に示した第２の内部電極１４と同じパターンを有している。したがって、第４の内部電極１６には、７つの第４の引出し部２２が形成されている。その他の構成については、第１の実施形態の場合と実質的に同様である。

第３の実施形態によれば、各々１つの第３および第４の内部電極１５および１６についての第３および第４の引出し部２１および２２の少なくとも一方の数が、各々１つの第１および第２の内部電極１３および１４についての第１および第２の引出し部１７および１８の各々の数より少ないという条件を満たしている。したがって、第２のコンデンサ部１２に含まれる１組の第３および第４の内部電極１５および１６ならびにその間の誘電体層９により与えられる１層あたりのＥＳＲは、第１の実施形態の場合よりも低くなるものの、第１のコンデンサ部１１に含まれる１組の第１および第２の内部電極１３および１４ならびにその間の誘電体層９により与えられる１層あたりのＥＳＲより高くされることができる。

図９は、この発明の第４の実施形態による積層コンデンサ１ｃを説明するためのものである。ここで、図９（ａ）および（ｂ）は、それぞれ、図３（ａ）および（ｂ）に対応し、図９（ｃ）および（ｄ）は、それぞれ、図４（ａ）および（ｂ）に対応している。図９において、図３および図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態では、第３および第４の外部端子電極３１および３２が別途形成されていることを特徴としている。すなわち、コンデンサ本体８の短辺側の側面５および７上に形成された外部端子電極は、第１および第２の外部端子電極１９および２０ではなく、第３および第４の外部端子電極３１および３２である。これら第３および第４の外部端子電極３１および３２には、図９（ｃ）および（ｄ）に示すように、それぞれ、第３の内部電極１５の第３の引出し部２１および第４の内部電極１６の第４の引出し部２２が電気的に接続される。

他方、図９（ａ）に示すように、第１の内部電極１３には、５つの第１の引出し部１７しか形成されず、これら第１の引出し部１７は、コンデンサ本体８の長辺側の側面４および６にのみ引き出され、第１の外部端子電極１９に電気的に接続される。また、図９（ｂ）に示すように、第２の内部電極１４には、５つの第２の引出し部１８しか形成されず、これら第２の引出し部１８は、コンデンサ本体８の長辺側の側面４および６にのみ引き出され、第２の外部端子電極２０に電気的に接続される。

その他の構成については、第１の実施形態の場合と実質的に同様である。

第４の実施形態によれば、第１の実施形態の場合と比べて、第１および第２の引出し部１７および１８の各々の数以外の条件が等しいとすれば、第１のコンデンサ部１１の共振周波数がより低くなる。

図１０は、この発明の第５の実施形態による積層コンデンサ１ｄを説明するためのものである。ここで、図１０（ａ）および（ｂ）は、それぞれ、図３（ａ）および（ｂ）に対応し、図１０（ｃ）および（ｄ）は、それぞれ、図４（ａ）および（ｂ）に対応している。図１０において、図３および図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第５の実施形態では、コンデンサ本体８の短辺側の側面５および７上には、いずれの外部端子電極もが形成されないことを特徴としている。すなわち、コンデンサ本体８の長辺側の側面４および６上にのみ、第１および第２の外部端子電極１９および２０が形成される。

また、第５の実施形態では、図１０（ｃ）に示すように、第３の内部電極１５には、１つの第３の引出し部２１が形成され、第３の引出し部２１は、第１の外部端子電極１９のいずれかに電気的に接続される。また、図１０（ｄ）に示すように、第４の内部電極１６には、１つの第４の引出し部２２が形成され、第４の引出し部２２は、第２の外部端子電極２０のいずれかに電気的に接続される。

その他の構成については、第１の実施形態の場合と実質的に同様である。

第５の実施形態は、コンデンサ本体８の短辺側の側面５および７上には外部端子電極が形成されない積層コンデンサ１ｄに対しても、この発明を適用できることを明示する意義を有する。

図１１は、この発明の第６の実施形態による積層コンデンサ１ｅを説明するための図３に対応する図である。図１１において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第６の実施形態では、図１１（ａ）に示すように、第１の内部電極１３が形成された誘電体層９上には、ダミー引出し部３８が形成され、他方、図１１（ｂ）に示すように第２の内部電極１４が形成された誘電体層９上には、ダミー引出し部３９が形成される。

ダミー引出し部３８および３９は、誘電体層９の周縁部に位置される。ダミー引出し部３８は、複数の第１の引出し部１７の各間に位置し、かつ第２の外部端子電極２０に電気的に接続される。他方、ダミー引出し部３９は、複数の第２の引出し部１８の各間に位置し、かつ第１の外部電子電極１９に電気的に接続される。

上述のように、ダミー引出し部３８および３９が形成されることによって、内部電極１３および１４の厚みに起因してコンデンサ本体８に生じ得る段差を抑制することができるとともに、外部端子電極１９および２０の、コンデンサ本体８に対する接合強度を高めることができる。

図１２は、この発明の第７の実施形態による積層コンデンサ１ｆを説明するための図４に対応する図である。図１２において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第７の実施形態では、図１２（ａ）に示すように、第３の内部電極１５が形成された誘電体層９上には、ダミー引出し部４０が形成され、他方、図１２（ｂ）に示すように、第４の内部電極１６が形成された誘電体層９上には、ダミー引出し部４１が形成される。

ダミー引出し部４０および４１は、誘電体層９の短辺に沿って位置される。ダミー引出し部４０は、コンデンサ本体８の短辺側の側面５および７上に形成された第２の外部端子電極２０に電気的に接続される。他方、ダミー引出し部４１は、コンデンサ本体８の短辺側の側面５および７上に形成された第１の外部端子電極１９に電気的に接続される。

上述したダミー引出し部４０および４１は、前述の図１１に示したダミー引出し部３８および３９と実質的に同様の作用効果を奏するものである。

なお、図１２に示した第７の実施形態の変形例として、ダミー引出し部を、誘電体層９の長辺に沿ってさらに位置させることも可能である。この場合においても、各ダミー引出し部は、コンデンサ本体８の長辺側の側面４および６上に形成された第１および第２の外部端子電極１９および２０にそれぞれ電気的に接続される。

図１３は、この発明の第８の実施形態による積層コンデンサ１ｇを説明するための図である。図１３には、図３または図４に示した要素と共通する要素が多く図示されているので、図１３において、図３または図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１３には、コンデンサ本体８に備える誘電体層９のうち、内部電極が形成されないものが図示されている。このような内部電極が形成されない誘電体層９は、コンデンサ本体８の積層方向における端部に位置されたり、第１のコンデンサ部１１と第２のコンデンサ部１２との境界部分に位置されたりする。

第８の実施形態では、図１３に示すように、内部電極が形成されない誘電体層９の周縁部に沿って、複数のダミー引出し部４２が形成される。ダミー引出し部４２は、外部端子電極１９または２０に電気的に接続される。また、ダミー引出し部４２の寸法は、前述したダミー引出し部３８〜４１の各寸法と実質的に同等とされ、好ましくは、内部電極１３〜１６の各主要部と重なり合わないようにされる。

このようなダミー引出し部４２の作用効果についても、前述したダミー引出し部３８〜４１の場合と実質的に同様である。

以上のダミー引出し部に関連する第６のないし第８の実施形態は、各々単独で実施されてもよいが、好ましくは、２つ以上の実施形態が組み合わされて実施され、最も好ましくは、３つの実施形態が組み合わされて実施される。

図１４は、この発明の第９の実施形態による積層コンデンサ１ｈを説明するための図３に対応する図である。図１４において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１４（ａ）および図１４（ｂ）には、それぞれ、図３（ａ）および図３（ｂ）に示した第１および第２の内部電極１３および１４が示されている。他方、図１４（ｃ）には、ダミー内部電極４５が示されている。ダミー内部電極４５は、この実施形態では、図１４（ｂ）に示した第２の内部電極１４と同じパターンを有している。すなわち、ダミー内部電極４５には、コンデンサ本体８の側面４〜７にまで引き出される引出し部４６が形成され、引出し部４６は、第２の外部端子電極２０に電気的に接続される。

前述したように、第１のコンデンサ部１１（図２参照）を構成するため、図１４（ａ）に示した第１の内部電極１３と図１４（ｂ）に示した第２の内部電極とが互いに対向するように積層されるが、この実施形態では、上述の積層構造における、積層方向での端部および／または途中において、第２の内部電極１４と隣り合うように、少なくとも１つのダミー内部電極４５が積層される。

上述のように、ダミー内部電極４５を積層構造に含ませることによって、静電容量は増加しないが、第２の外部端子電極２０の、コンデンサ本体８に対する接合強度を高めることができる。したがって、この実施形態は、大きな静電容量を必要としないが、誘電体層９の積層数を確保しながら、外部端子電極２０の接合強度を確保したい場合において、有利に適用される。

第９の実施形態の変形例として、第１の内部電極１３と同じパターンを有するダミー内部電極が形成されてもよい。

図１５は、この発明の第１０の実施形態による積層コンデンサ１ｉを説明するための図４に対応する図である。図１５において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１５（ａ）および図１５（ｂ）には、それぞれ、図４（ａ）および図４（ｂ）に示した第３および第４の内部電極１５および１６が示されている。図１５（ｃ）には、ダミー内部電極４９が示されている。ダミー内部電極４９は、この実施形態では、図１５（ｂ）に示した第４の内部電極１６と同じパターンを有している。すなわち、ダミー内部電極４９には、コンデンサ本体８の短辺側の側面５および７にまで引き出される引出し部５０が形成され、引出し部５０は、第２の外部端子電極２０に電気的に接続される。

前述したように、第２のコンデンサ部１２（図２参照）を構成するため、図１５（ａ）に示した第３の内部電極１５と図１５（ｂ）に示した第４の内部電極１６とが互いに対向するように積層されるとき、この積層構造における、積層方向での端部および／または途中において、第４の内部電極１６と隣り合うように、少なくとも１つのダミー内部電極４９が積層される。上述したダミー内部電極４９の作用効果は、図１４（ｃ）に示したダミー内部電極４５と実質的に同様である。

第１０の実施形態の変形例として、第３の内部電極１５と同じパターンを有するダミー内部電極が形成されてもよい。

図１６は、この発明の第１１の実施形態による積層コンデンサ１ｊを説明するための図３に対応する図である。図１６において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１６（ａ）および図１６（ｂ）には、それぞれ、図３（ａ）および図３（ｂ）に示した第１および第２の内部電極１３および１４が示されている。他方、図１６（ｃ）には、ダミー内部電極５３が示されている。ダミー内部電極５３は、この実施形態では、図４（ｂ）に示した第４の内部電極と同じパターンを有している。すなわち、ダミー内部電極５３には、コンデンサ本体８の短辺側の側面５および７にまで引き出される引出し部５４が形成され、引出し部５４は、第２の外部端子電極２０に電気的に接続される。

前述したように、第１のコンデンサ部１１（図２参照）を構成するため、図１６（ａ）に示した第１の内部電極１３と図１６（ｂ）に示した第２の内部電極１４とが互いに対向するように積層されるとき、この積層構造における、積層方向での端部および／または途中において、第２の内部電極１４と隣り合うように、少なくとも１つのダミー内部電極５３が積層される。

上述のダミー内部電極５３の作用効果は、図１４および図１５にそれぞれ示したダミー内部電極４５および４９の場合と実質的に同様である。

第１１の実施形態の変形例として、図４（ａ）に示した第３の内部電極１５と同じパターンを有するダミー内部電極が形成されてもよい。

図１７は、この発明の第１２の実施形態による積層コンデンサ１ｋを説明するための図４に対応する図である。図１７において、図４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図１７（ａ）および図１７（ｂ）には、それぞれ、図４（ａ）および図４（ｂ）に示した第３および第４の内部電極１５および１６が示されている。他方、図１７（ｃ）には、ダミー内部電極５７が示されている。ダミー内部電極５７は、図３（ｂ）に示した第２の内部電極１４と同じパターンを有している。すなわち、ダミー内部電極５７には、コンデンサ本体８の側面４〜７にまで引き出される引出し部５８が形成され、引出し部５８は、第２の外部端子電極２０に電気的に接続される。

前述したように、第２のコンデンサ部１２（図２参照）を構成するため、図１７（ａ）に示した第３の内部電極１５と図１７（ｂ）に示した第４の内部電極１６とが互いに対向するように積層されるとき、この積層構造における、積層方向での端部および／または途中において、第４の内部電極１６と隣り合うように、少なくとも１つのダミー内部電極５７が積層される。

上述のダミー内部電極５７の作用効果は、図１４ないし図１６にそれぞれ示したダミー内部電極４５、４９および５３の場合と実質的に同様である。

第１２の実施形態の変形例として、図３（ａ）に示した第１の内部電極１３と同じパターンを有するダミー内部電極が形成されてもよい。

なお、上述の第９ないし第１２の実施形態は、これらを適宜組み合わせて実施することができる。より具体的には、第９および第１１の実施形態は、第１のコンデンサ部１１に関するものであり、第１０および第１２の実施形態は、第２のコンデンサ部１２に関するものであるので、第９および第１１の実施形態の各々は、第１０および第１２の実施形態の各々と任意に組み合わせて実施することができる。

図１８ないし図２１は、この発明の第１３の実施形態による積層コンデンサ６１を示している。

ここで、図１８は、積層コンデンサ６１の外観を示す斜視図であり、図１９は、積層コンデンサ６１における第１および第２のコンデンサ部６２および６３の配置状態を図解的に示す側面図である。図１８および図１９には、実装面６４が図示されている。積層コンデンサ６１は、実装状態において、実装面６４と平行な方向に積層方向を有していることを特徴としている。

積層コンデンサ６１は、相対向する２つの主面６５および６６ならびにこれら主面６５および６６間を連結する４つの側面６７、６８、６９および７０を有する直方体状のコンデンサ本体７１を備えている。コンデンサ本体７１は、主面６５および６６の方向に延びる、たとえば誘電体セラミックからなる積層された複数の誘電体層７２（図２０および図２１参照）をもって構成される積層構造を有している。

コンデンサ本体７１は、図１９に示すように、第１および第２のコンデンサ部６２および６３を構成している。第１のコンデンサ部６２と第２のコンデンサ部６３とは、実装面６４に平行な積層方向に並ぶように配置され、しかも、第２のコンデンサ部６３が２つの第１のコンデンサ部６２によって挟まれるように配置されている。その結果、第１のコンデンサ部６２は、コンデンサ本体７１における積層方向での両端に位置される。

図２０は、第１のコンデンサ部６２の内部構造を示す誘電体層７２の平面図であり、（ａ）は、第１の内部電極７３が通る断面を示し、（ｂ）は、第２の内部電極７４が通る断面を示している。他方、図２１は、第２のコンデンサ部６３の内部構造を示す誘電体層７２の平面図であり、（ａ）は、第３の内部電極７５が通る断面を示し、（ｂ）は、第４の内部電極７６が通る断面を示している。

第１のコンデンサ部６２においては、図２０に示す、少なくとも１対の第１および第２の内部電極７３および７４が、静電容量を形成するように所定の誘電体層７２を介して互いに対向している。他方、第２のコンデンサ部６３においては、図２１に示す、少なくとも１対の第３および第４の内部電極７５および７６が、静電容量を形成するように所定の誘電体層７２を介して互いに対向している。

図２０（ａ）に示すように、第１の内部電極７３には、コンデンサ本体７１の相対向する２つの側面６７および６９にまでそれぞれ引き出される各２つの第１の引出し部７７が形成されている。また、図２０（ｂ）に示すように、第２の内部電極７４には、コンデンサ本体７１の相対向する側面６７および６９にまでそれぞれ引き出される各２つの第２の引出し部７８が形成されている。

コンデンサ本体７１の側面６７および６９の各々上には、第１の引出し部７７にそれぞれ電気的に接続される各２つの第１の外部端子電極７９、ならびに第２の引出し部７８にそれぞれ電気的に接続される各２つの第２の外部端子電極８０が形成されている。第１および第２の外部端子電極７９および８０は、図１８にその一部が示されているように、側面６７および６９の各々上から主面６５および６６の各々の一部上にまで延びるように形成されている。また、第１の外部端子電極７９と第２の外部端子電極８０とは、側面６７および６９の各々上において、交互に配置されている。

図２１（ａ）に示すように、第３の内部電極７５には、コンデンサ本体７１の相対向する側面６７および６９にまでそれぞれ引き出される各１つの第３の引出し部８１が形成されている。また、図２１（ｂ）に示すように、第４の内部電極７６には、コンデンサ本体７１の相対向する側面６７および６９にまでそれぞれ引き出される各１つの第４の引出し部８２が形成されている。

この実施形態では、第３の引出し部８１は、前述した第１の外部端子電極７９に電気的に接続され、第４の引出し部８２は、前述した第２の外部端子電極８０に電気的に接続されている。

この第１３の実施形態においても、各々１つの第３および第４の内部電極７５および７６についての第３および第４の引出し部８１および８２の各々の数は、各々１つの第１および第２の内部電極７３および７４についての第１および第２の引出し部７７および７８の各々の数より少ない。そのため、内部電極７３〜７６の材料等の他の条件が同じであれば、第１のコンデンサ部６２のＥＳＬを、第２のコンデンサ部６３のＥＳＬよりも低くすることができ、その結果、第１のコンデンサ部６２の共振周波数を、第２のコンデンサ部６３の共振周波数よりも高くすることができる。

他方、前述したように、第３および第４の引出し部８１および８２の各々の数が、第１および第２の引出し部７７および７８の各々の数より少ないため、内部電極７３から７６あるいは引出し部７７、７８、８１および８２がＥＳＲに及ぼす影響が第１のコンデンサ部６２と第２のコンデンサ部６３とで変わらないとすれば、第２のコンデンサ部６３に含まれる１組の第３および第４の内部電極７５および７６ならびにその間の誘電体層７２により与えられる１層あたりのＥＳＲを、第１のコンデンサ部６２に含まれる１組の第１および第２の内部電極７３および７４ならびにその間の誘電体層７２により与えられる１層あたりのＥＳＲより高くすることができる。

このようなことから、積層コンデンサ６１の特性は、第１の実施形態による積層コンデンサ１の場合と同様、第１のコンデンサ部６２による低ＥＳＬ特性と第２のコンデンサ部６３による高ＥＳＲ特性とを複合した特性となる。したがって、積層コンデンサ６１によっても、低ＥＳＬ化および高ＥＳＲ化の双方を実現することができる。

図２２および図２３は、それぞれ、この発明の第１４および第１５の実施形態による積層コンデンサ６１ａおよび６１ｂを説明するための図１９に対応する図である。図２２および図２３において、図１９に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

前述した第１３の実施形態による積層コンデンサ６１の場合には、実装面６４と直交する方向に誘電体層７２ならびに内部電極７３〜７６が延びるようにされているので、第１の実施形態による積層コンデンサ１の場合のように、実装面６４と内部電極との距離が及ぼすＥＳＬへの影響を考慮する必要がない。したがって、第１および第２のコンデンサ部６２および６３の配置に関して、図１９に示すような配置状態の他、図２２および図２３にそれぞれ示すような配置状態をも問題なく採用することができる。

以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。

たとえば、内部電極に形成される引出し部の位置や数あるいは外部端子電極の位置や数については、さらに種々に変更することができる。

また、コンデンサ本体における第１および第２のコンデンサ部の配置については、後述する実験例からもわかるように、図示した実施形態での配置以外のものも可能である。

また、たとえば第１の実施形態では、第１および第２の内部電極１３および１４が第１のコンデンサ部１１を構成するためだけに設けられ、かつ第３および第４の内部電極１５および１６が第２のコンデンサ部１２を構成するためだけに設けられたが、第１のコンデンサ部と第２のコンデンサ部との境界部に位置する内部電極が、第１および第２のコンデンサ部の双方のための内部電極として、すなわち、第１または第２の内部電極と第３または第４の内部電極とを兼ねる内部電極として設けられてもよい。

また、たとえば第１の実施形態において、第１のコンデンサ部１１の共振周波数を第２のコンデンサ部１２の共振周波数より高くするため、第１および第２の引出し部１７および１８の数（あるいは対の数）を第３および第４の引出し部２１および２２の数（あるいは対の数）より多くしたが、このような方法に代えて、あるいはこのような方法に加えて、内部電極１３〜１６の材料、パターンおよび／または積層数の変更による方法を採用してもよい。

また、たとえば第１の実施形態では、第２のコンデンサ部１２における１層あたりのＥＳＲを第１のコンデンサ部１１における１層あたりのＥＳＲより高くするため、第３および第４の引出し部２１および２２の数を第１および第２の引出し部１７および１８の数より少なくしたが、このような方法に代えて、あるいはこのような方法に加えて、第３および／または第４の内部電極１５および／または１６の材料を比抵抗のより高いものにしたり、第３および／または第４の内部電極１５および／または１６の厚みをより薄くしたり、第３および／または第４の引出し部２１および／または２２の幅または厚みを小さくしたりする方法を採用してもよい。

次に、この発明による効果を確認するために実施した実験例について説明する。

この実験例では、周知のように、複数のセラミックグリーンシートを用意し、特定のセラミックグリーンシート上に、引出し部を有する内部電極を導電性ペーストの印刷によって形成し、内部電極が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、得られた積層体を焼成してコンデンサ本体を得、このコンデンサ本体の外表面上に外部端子電極を導電性ペーストの焼付けによって形成するという各工程を経て、表１に示した各試料に係る積層コンデンサを作製した。

各試料に係る積層コンデンサについて、コンデンサ本体の寸法は２．０ｍｍ×１．２５ｍｍ×０．５ｍｍとし、内部電極の総積層数を６４とし、静電容量を０．６８μＦとし、図１等に示した実施形態の場合と同様、外部端子電極の数を１４とした。また、内部電極の厚みを１μｍとし、引出し部の厚みを１μｍとし、引出し部の幅を１００μｍとした。

表１において、「積層配置状態」の欄に示されたＡ〜Ｅは、図２４の（Ａ）〜（Ｅ）にそれぞれ対応している。図２４には、第１および第２のコンデンサ部についての積層方向での配置状態が示されている。なお、図２４において、参照符号「３５」を付した部分は、いずれの内部電極も形成されない外層部を示している。また、図２４において、図示された積層構造物の各下面が実装面側に向いている。

表１の「第１のコンデンサ部」および「第２のコンデンサ部」の各欄には、「内部電極パターン」、「積層数」、「共振周波数」および「１層あたりＥＳＲ」が示されている。

ここで、コンデンサのＥＳＲは、電極１層あたりの抵抗をＲ、積層数をＮとしたとき、以下の式で表すことができる。
コンデンサのＥＳＲ＝Ｒ（４Ｎ−２）／Ｎ²
本件では、第１のコンデンサ部全体のＥＳＲをコンデンサのＥＳＲとして逆算して、電極１層あたりの抵抗Ｒを算出し、このＲの値を上記数式に代入し、かつＮ＝２（コンデンサ１層は内部電極２枚が対向して形成される。）を上記数式に代入することにより、「１層あたりＥＳＲ」を算出している。

それぞれの「内部電極パターン」の欄には、各試料において採用された内部電極パターンを図示する図面の番号が引用されている。なお、試料９の「第２のコンデンサ部」における「内部電極パターン」の欄に引用された「図２５」については、添付の図２５に示すような内部電極パターンを採用したものである。

図２５には、第３の引出し部２１を有する第３の内部電極１５と第４の引出し部２２を有する第４の内部電極１６とが図示されるとともに、第３および第４の引出し部２１および２２にそれぞれ電気的に接続される第３および第４の外部端子電極３１および３２が図示されている。図２５において、（１）〜（１４）は、積層順序を示している。

再び表１を参照して、「積層数」は、「第１のコンデンサ部」にあっては、第１および第２の内部電極の合計積層数を示し、「第２のコンデンサ部」にあっては、第３および第４の内部電極の合計積層数を示している。また、「第１のコンデンサ部」の「積層数」の欄における「上」および「下」の表示は、図２４（ｂ）における「第１のコンデンサ部（上）」および「第１のコンデンサ部（下）」にそれぞれ対応している。

また、「第１の引出し部数」、「第２の引出し部数」、「第３の引出し部数」および「第４の引出し部数」は、それぞれ、各々１つの対応の内部電極についての引出し部の数を示している。

表１に示すような設計とされた試料１〜９の各々について求められた「ＥＳＬ値」および「ＥＳＲ値」が、表２に示されている。

表１および表２において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

比較例としての試料１では、表１に示すように、高ＥＳＲ化に寄与する第２のコンデンサ部を備えないため、表２に示すように、低ＥＳＬ化を図ることができるものの、高ＥＳＲ化を図ることができない。

もう１つの比較例としての試料９では、表１に示すように、低ＥＳＬ化に寄与する第１のコンデンサ部を備えないため、表２に示すように、高ＥＳＲ化を図ることができるものの、低ＥＳＬ化を図ることができない。

これらに対して、この発明の範囲内にある実施例としての試料２〜８では、表１に示すように、第１および第２のコンデンサ部の双方を備えているので、表２に示すように、低ＥＳＬ化および高ＥＳＲ化の双方が図られている。

また、試料２〜７については、ＥＳＬ値は試料１とほぼ同程度の値が得られている。これは、高周波域においては、実装面側に電界が集中し、図２に示す破線の矢印２８のようなループでの特性が最も影響されるようになり、引出し部数の多い第１のコンデンサ部が実装面側に積層配置されている試料２〜７では、第１のコンデンサ部の低いＥＳＬの値が支配的になった結果である。

これに対して、実装面側に第２のコンデンサ部が配置された試料８においては、試料２〜７と比較すると、ＥＳＬ値が高くなっている。なお、試料８の構成でも、試料９と比較した場合、第１のコンデンサ部が存在する分、ＥＳＬ値を低くすることができている。

また、同じ積層配置状態で第１のコンデンサ部の積層数を変化させた試料２〜５では、ＥＳＬ値はほぼ同程度であることから、ＥＳＬ値に対する、第１のコンデンサ部の積層数による影響は少ないことがわかる。

一方、ＥＳＲ値については、積層コンデンサ全体の全体積層数に対する第２のコンデンサ部の積層数が増加するほど、ＥＳＲ値は高くなっている。また、第２のコンデンサ部の積層数が同じ試料５、試料７および試料８を比較すると、第３および第４の引出し部数が２である試料５に対して、第３および第４の引出し部数が１である試料７および試料８の方が、ＥＳＲ値は高くなっている。また、試料７および試料８では、試料９よりもＥＳＲ値が高くなっている。これは、第１のコンデンサ部のＥＳＲ値と第２のコンデンサ部のＥＳＲ値とがともに試料９のＥＳＲ値よりも高くなった結果、第１のコンデンサ部と第２のコンデンサ部とでは共振周波数が異なることによって、積層コンデンサのＥＳＲ値としても、試料９のＥＳＲ値よりも高くなるためである。

試料７および８間で比較すると、ほぼ同じ程度のＥＳＲ値であり、積層配置状態が異なっても、第２のコンデンサ部の積層数が同じであれば、ＥＳＲ値はほとんど変化しない傾向にあることがわかる。

また、試料２〜８間で比較すると、第１および第２のコンデンサ部において、積層数が多くなるほど、共振周波数が低下する傾向にある。また、試料５、試料７および試料８の第１のコンデンサ部の共振周波数から明らかなように、積層配置状態が異なっても、積層枚数が同じであれば、共振周波数はほとんど変わらない。

さらに、試料２〜７では、第１のコンデンサ部の共振周波数は、第２のコンデンサ部の共振周波数よりも高くなるように設定されている。たとえば、試料２においては、第１のコンデンサ部については総積層数が４０で共振周波数が３８ＭＨｚであり、第２のコンデンサ部については積層数が２４で共振周波数が２６ＭＨｚとなっている。第２のコンデンサ部の方が、積層数が少ないにもかかわらず、第１のコンデンサ部よりも共振周波数が低くなっているのは、引出し部数が異なるためである。この試料２において、さらに第１のコンデンサ部の積層数を増やして第２のコンデンサ部の積層数を減らした場合、両者の共振周波数差は小さくなり、さらには同じ共振周波数となる。このとき、第１のコンデンサ部と第２のコンデンサ部の共振周波数が重なった場合、両者のＥＳＲは並列と見なせるため、ＥＳＲが低下することになる。したがって、所望の高さのＥＳＲを得ることができない。

このようなことから、第１のコンデンサ部の共振周波数は、第２のコンデンサ部の共振周波数より高く設定する必要がある。

図２６には、表１および表２に示した実施例としての試料５と比較例としての試料１および９の各々についての周波数−インピーダンス特性が示されている。

図２６を参照して、試料１では、表２に示すように、ＥＳＬ値の低下に伴って、ＥＳＲ値も低下しているため、インピーダンス特性が急峻になっている。

他方、試料９では、表２に示すように、ＥＳＲ値を高くすることができるものの、それに伴って、ＥＳＬ値が高くなるため、高周波側のインピーダンス特性が劣化している。

これらに対して、試料５によれば、表２に示すように、低ＥＳＬ化および高ＥＳＲ化を図ることができ、高周波側に至るまで優れたインピーダンス特性を得ることができる。

この発明の第１の実施形態による積層コンデンサ１の外観を示す斜視図である。 図１に示した積層コンデンサ１の実装状態を示す断面図であり、積層コンデンサ１については、図３および図４の線ＩＩ−ＩＩに沿う断面をもって示している。 図２に示した第１のコンデンサ部１１の内部構造を示す平面図であり、（ａ）は、第１の内部電極１３が通る断面を示し、（ｂ）は、第２の内部電極１４が通る断面を示している。 図２に示した第２のコンデンサ部１２の内部構造を示す平面図であり、（ａ）は、第３の内部電極１５が通る断面を示し、（ｂ）は、第４の内部電極１６が通る断面を示している。 図１に示した積層コンデンサ１が与える等価回路を模式的に示す図である。 図１に示した積層コンデンサ１をデカップリングコンデンサとして用いているＭＰＵの回路構成を示す図である。 この発明の第２の実施形態による積層コンデンサ１ａを説明するための図４に対応する図である。 この発明の第３の実施形態による積層コンデンサ１ｂを説明するための図４に対応する図である。 この発明の第４の実施形態による積層コンデンサ１ｃを説明するためのもので、（ａ）および（ｂ）は、それぞれ、図３（ａ）および（ｂ）に対応し、（ｃ）および（ｄ）は、それぞれ、図４（ａ）および（ｂ）に対応している。 この発明の第５の実施形態による積層コンデンサ１ｄを説明するためのもので、（ａ）および（ｂ）は、それぞれ、図３（ａ）および（ｂ）に対応し、（ｃ）および（ｄ）は、それぞれ、図４（ａ）および（ｂ）に対応している。 この発明の第６の実施形態による積層コンデンサ１ｅを説明するための図３に対応する図である。 この発明の第７の実施形態による積層コンデンサ１ｆを説明するための図４に対応する図である。 この発明の第８の実施形態による積層コンデンサ１ｇを説明するための誘電体層９の平面図である。 この発明の第９の実施形態による積層コンデンサ１ｈを説明するための図３に対応する図である。 この発明の第１０の実施形態による積層コンデンサ１ｉを説明するための図４に対応する図である。 この発明の第１１の実施形態による積層コンデンサ１ｊを説明するための図３に対応する図である。 この発明の第１２の実施形態による積層コンデンサ１ｋを説明するための図４に対応する図である。 この発明の第１３の実施形態による積層コンデンサ６１の外観を示す斜視図である。 図１８に示した積層コンデンサ６１における第１および第２のコンデンサ部６２および６３の配置状態を図解的に示す側面図である。 図１９に示した第１のコンデンサ部６２の内部構造を示す誘電体層７２の平面図であり、（ａ）は、第１の内部電極７３が通る断面を示し、（ｂ）は、第２の内部電極７４が通る断面を示している。 図１９に示した第２のコンデンサ部６３の内部構造を示す誘電体層７２の平面図であり、（ａ）は、第３の内部電極７５が通る断面を示し、（ｂ）は、第４の内部電極７６が通る断面を示している。 この発明の第１４の実施形態による積層コンデンサ６１ａを説明するための図１９に対応する図である。 この発明の第１５の実施形態による積層コンデンサ６１ｂを説明するための図１９に対応する図である。 この発明による効果を確認するために実施した実験例において採用された第１のコンデンサ部と第２のコンデンサ部とについての積層配置状態のいくつかの例を図解的に示す図である。 上記実験例において作製された試料９の第２のコンデンサ部における内部電極パターンを示す平面図である。 上記実験例において作製された試料１、５および９の周波数−インピーダンス特性を示す図である。

符号の説明

１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，６１，６１ａ，６１ｂ 積層コンデンサ
２，３，６５，６６ 主面
４〜７，６７〜７０ 側面
８，７１ コンデンサ本体
９，７２ 誘電体層
１１，６２ 第１のコンデンサ部
１２，６３ 第２のコンデンサ部
１３，７３ 第１の内部電極
１４，７４ 第２の内部電極
１５，７５ 第３の内部電極
１６，７６ 第４の内部電極
１７，７７ 第１の引出し部
１８，７８ 第２の引出し部
１９，７９ 第１の外部端子電極
２０，８０ 第２の外部端子電極
２１，８１ 第３の引出し部
２２，８２ 第４の引出し部
２５，６４ 実装面
３１ 第３の外部端子電極
３２ 第４の外部端子電極

Claims (6)

1. 積層された複数の誘電体層をもって構成される積層構造を有するコンデンサ本体を備え、
   前記コンデンサ本体は、第１および第２のコンデンサ部を構成していて、
   前記第１のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を含み、
   前記第１の内部電極には、前記コンデンサ本体の外表面にまで引き出される複数の第１の引出し部が形成され、かつ、前記第２の内部電極には、前記コンデンサ本体の外表面にまで引き出される複数の第２の引出し部が形成され、
   前記第２のコンデンサ部は、静電容量を形成するように所定の前記誘電体層を介して互いに対向する少なくとも１対の第３および第４の内部電極を含み、
   前記第３の内部電極には、前記コンデンサ本体の外表面にまで引き出される少なくとも１つの第３の引出し部が形成され、かつ、前記第４の内部電極には、前記コンデンサ本体の外表面にまで引き出される少なくとも１つの第４の引出し部が形成され、
   前記コンデンサ本体の外表面上には、前記第１、第２、第３および第４の引出し部にそれぞれ電気的に接続される第１、第２、第３および第４の外部端子電極が形成され、
   前記第１のコンデンサ部の共振周波数は、前記第２のコンデンサ部の共振周波数より高く、かつ、
   前記第２のコンデンサ部に含まれる１組の前記第３および第４の内部電極ならびにその間の前記誘電体層により与えられる１層あたりの等価直列抵抗は、前記第１のコンデンサ部に含まれる１組の前記第１および第２の内部電極ならびにその間の前記誘電体層により与えられる１層あたりの等価直列抵抗より高くされている、
   積層コンデンサ。
2. 前記第１および第２の外部端子電極の少なくとも一方は、前記第３および第４の外部端子電極の少なくとも一方と共通である、請求項１に記載の積層コンデンサ。
3. 前記第１および第２の外部端子電極は、交互に配置される、請求項１または２に記載の積層コンデンサ。
4. 前記コンデンサ本体において、前記第１のコンデンサ部と前記第２のコンデンサ部とは積層方向に並ぶように配置されるとともに、前記第１のコンデンサ部が積層方向での少なくとも一方端に位置される、請求項１ないし３のいずれかに記載の積層コンデンサ。
5. 前記コンデンサ本体において、前記第２のコンデンサ部が２つの前記第１のコンデンサ部によって積層方向に挟まれるように配置される、請求項４に記載の積層コンデンサ。
6. 請求項４または５に記載の積層コンデンサが所定の実装面上に実装された構造であって、前記第１のコンデンサ部が前記実装面により近い側に位置するように前記コンデンサ本体を向けた状態で、前記積層コンデンサが実装される、積層コンデンサの実装構造。

Images