KR20060041626A - 적층콘덴서 - Google Patents

적층콘덴서 Download PDF

Info

Publication number
KR20060041626A
KR20060041626A KR1020050009854A KR20050009854A KR20060041626A KR 20060041626 A KR20060041626 A KR 20060041626A KR 1020050009854 A KR1020050009854 A KR 1020050009854A KR 20050009854 A KR20050009854 A KR 20050009854A KR 20060041626 A KR20060041626 A KR 20060041626A
Authority
KR
South Korea
Prior art keywords
pair
dielectric
inner conductors
drawn out
lead
Prior art date
Application number
KR1020050009854A
Other languages
English (en)
Other versions
KR101081102B1 (ko
Inventor
마사아키 토가시
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060041626A publication Critical patent/KR20060041626A/ko
Application granted granted Critical
Publication of KR101081102B1 publication Critical patent/KR101081102B1/ko

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E06DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06BFIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/968Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members
    • E06B3/9687Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces characterised by the way the connecting pieces are fixed in or on the frame members with screws blocking the connecting piece inside or on the frame member
    • E06B3/9688Mitre joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • EFIXED CONSTRUCTIONS
    • E06DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06BFIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/96Corner joints or edge joints for windows, doors, or the like frames or wings
    • E06B3/964Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces
    • E06B3/9647Corner joints or edge joints for windows, doors, or the like frames or wings using separate connection pieces, e.g. T-connection pieces the connecting piece being part of or otherwise linked to the window or door fittings
    • E06B3/9648Mitre joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

유전체 소체와, 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와, 한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와, 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와, 한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서로서, 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부는 유전체 소체의 서로 대향하는 측면에서의 대략 동일 위치에 각각 인출되는 형태가 된다. 따라서 등가직렬 인덕턴스를 저감하여 CPU용 전원의 전압변동을 작게할 수 있는 적층콘덴서가 된다.

Description

적층콘덴서{MULTILAYER CAPACITOR}
도 1은 본 발명의 제 1실시예에 관한 다단자형 적층콘덴서의 내부전극을 도시하는 분해사시도.
도 2는 본 발명의 제 1실시예에 관한 다단자형 적층콘덴서내에서 적층되는 순서를 도 2(A)부터 도 2(H)로 나타낸 각 내부전극을 도시하는 평면도이며, 도 2(A)는 좌단측 가장 안쪽부분에 인출부를 갖는 내부전극을 도시하고 도 2(B)는 우단측 가장 안쪽 부분에 인출부를 갖는 내부전극을 도시하며, 도 2(C)는 좌단측 안쪽 밀접한 부분에 인출부를 갖는 내부전극을 도시하고, 도 2(D)는 우단측 안쪽 밀접한 부분에 인출부를 갖는 내부전극을 도시하며, 도 2(E)는 좌단측 앞쪽 밀접한 부분에 인출부를 갖는 내부전극을 도시하고, 도 2(F)는 우단측 앞쪽 밀접한 부분에 인출부를 갖는 내부전극을 도시하며 도 2(G)는 좌단측 가장 앞쪽부분에 인출부를 갖는 내부전극을 도시하고, 도 2(H)는 우단측 가장 앞쪽부분에 인출부를 가는 내부전극을 도시한다.
도 3은 본 발명의 제 1실시예에 관한 다단자형 적층콘덴서를 도시하는 사시도.
도 4는 본 발명의 제 1실시예에 관한 다단자형 적층콘덴서를 도시하는 단면도로서 도 3의 4-4시시선 단면에 대응하는 도면.
도 5는 본 발명의 제 1실시예에 관한 다단자형 적층콘덴서를 도시하는 단면도로서 도 3의 5-5시시선 단면에 대응하는 도면.
도 6은 본 발명의 제 1실시예에 관한 다단자형 적층콘덴서의 사용상태를 도시하는 회로도.
도 7은 본 발명의 제 2실시예에 관한 다단자형 적층콘덴서내에서 적층되는 순서를 도 7(A)에서 도 7(D)로 나타낸 각 내부전극을 도시하는 평면도로서, 도 7(A)는 좌단측 가장안쪽부분에 인출부를 갖는 내부전극을 도시하고, 도 7(D)는 우단측 가장안쪽 부분에 인출부를 갖는 내부전극을 도시하며, 도 7(C)은 좌단측 가장앞쪽 부분에 인출부를 갖는 내부전극을 도시하고 도 7(d)는 우단측 가장앞쪽 부분에 인출부를 갖는 내부전극을 도시한다.
도 8은 본 발명의 제 2실시예에 관한 다단자형 적층콘덴서를 도시하는 사시도.
도 9는 본 발명의 제 3실시예에 관한 다단자형 적층콘덴서내에서 적층되는 순서를 도 9(A)에서 도 9(L)로 나타낸 각 내부전극을 도시하는 평면도이고, 도 9(A)는 좌단측 가장안쪽 부분에 인출부를 갖는 내부전극을 도시하며, 도 9(B)는 우단측 가장안쪽 부분에 인출부를 갖는 내부전극을 도시하고, 도 9(C)는 좌단측 안쪽 밀접부분에 인출부를 갖는내부전극을 도시하며, 도 9(D)는 우단측 안쪽 밀접부분에 인출부를 갖는 내부전극을 도시하고, 도 9(E)는 좌단측 앞쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도 9(F)는 우단측 앞쪽 밀접부분에 인출부를 갖는 내부전극을 도시하고, 도 9(G)는 좌단측 가장앞쪽 부분에 인출부를 갖는 내부전극을 도 시하며, 도 9(H)는 우단측 가장앞쪽 부분에 인출부를 갖는 내부전극을 도시하고, 도 9(I)는 상단측 오른쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도 9(J)는 상단측 왼쪽 밀접부분에 인출부를 갖는 내부전극을 도시하고, 도 9(K)는 하단측 오른쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도 9(L)는 하단측 왼쪽 밀접부분에 인출부를 갖는 내부전극을 도시한다.
도10은 본 발명의 제 3실시예에 관한 다단자형 적층콘덴서를 도시하는 사시도.
도11은 본 발명의 제 4실시예에 관한 다단자형 적층콘덴서내에서 적층되는 순서를 도11(A)부터 도11(H)로 나타낸 각 내부전극을 도시하는 평면도이고, 도11(A)는 좌단측 가장안쪽 부분에 인출부를 갖는 내부전극을 도시하며, 도11(B)는 우단측 가장안쪽 부분에 인출부를 갖는 내부전극을 도시하고, 도11(C)는 우단측 앞쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도11(D)는 우단측 안쪽 밀접부분에 인출부를 갖는 내부전극을 도시하고, 도11(E)는 우단측 가장앞쪽 부분에 인출부를 갖는 내부전극을 도시하며, 도11(F)는 좌단측 앞쪽부분에 인출부를 갖는 내부전극을 도시하고, 도11(G)는 좌단측 안쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도11(H)은 좌단측 앞쪽 밀접부분에 인출부를 갖는 내부전극을 도시한다.
도12는 종래예에 관한 다단자형 적층콘덴서의 각 내부전극내에서 적층되는 순서를 도12(A) 내지 도 12(H)로 나타낸 각 내부전극을 도시하는 평면도이고, 도12(A)는 좌단측 가장안쪽부분에 인출부를 갖는 내부전극을 도시하며, 도12(B)는 좌단측 안쪽 밀접부분에 인출부를 갖는 내부전극을 도시하고, 도12(C)는 좌단측 앞쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도12(D)는 좌단측 가장앞쪽부분에 인출부를 갖는 내부전극을 도시하고, 도12(E)는 우단측 가장앞쪽부분에 인출부를 갖는 내부전극을 도시하며, 도12(F)는 우단측 앞쪽 밀접부분에 인출부를 갖는 내부전극을 도시하고, 도12(G)는 우단측 안쪽 밀접부분에 인출부를 갖는 내부전극을 도시하며, 도12(H)는 우단측 안쪽부분에 인출부를 갖는 내부전극을 도시한다.
본 발명은 등가직렬 인덕턴스(ESL)를 저감한 적층콘덴서에 관하며 특히 CPU용 전원의 전압변동을 작게할 수 있는 다단자형 적층세라믹 콘덴서에 적합한 것이다.
최근 정보처리장치에 이용되는 CPU(주연산처리장치)는 처리속도의 향상 및 고집적화에 의해 동작주파수가 높아짐과 동시에 소비전류가 현저히 증가하고 있다. 그리고 이에 따라 소비전력의 저감화에 의해 동작전압이 감소하는 경향에 있었다. 따라서 CPU로의 전력공급용 전원에 있어서는 보다 고속으로 상당한 전류변동이 생기게 되어 이 전류변동에 따른 전압변동을 전원의 허용치내로 억제하는 것이 매우 곤란하였다.
이 때문에 평활용 콘덴서로서의 적층콘덴서가 전원에 접속되는 형태로 CPU 주변에 배치되어 전원의 안정화 대책에 빈번하게 사용되게 되었다. 즉 전류의 순 간적인 과도한 변동시, 신속한 충방전에 의해 이 적층콘덴서로부터 CPU에 전류를 공급하고 전원의 전압변동을 억제하도록 하였다.
여기서 이 종래예의 적층콘덴서의 내부전극의 구조를 도 12(A)에서 도 12(H)에 도시하고, 이들 도면을 기초로 하여 이하에 종래예의 적층콘덴서를 설명한다. 즉 정전용량이 얻어지도록 이 적층콘덴서는 도12(A)에서 도12(H)에 도시하는 순서대로 내부전극(121~128)이 각각 설치된 세라믹층(114)이 적층되고, 유전체 소체가 형성되는 구조가 되고 있다. 그리고 이들 내부전극(121~128)은 유전체 소체의 서로 대향하는 2개의 측면에 순서대로 인출되어 적층콘덴서의 서로 대향하는 측면에 각각 설치되는 도시하지 않은 단자전극에 각 내부전극(121~128)이 접속되는 구조로 되어있다.
그러나 오늘날 CPU의 동작주파수 일층의 고주파수화에 따라 전류변동은 보다 더 고속으로 또한 커지게 되며, 적층콘덴서 자체가 갖고 있는 등가직렬 인덕턴스(ESL)가 상대적으로 커졌다. 즉 이 결과로서 이 등가직렬 인덕턴스가 전원의 전압변동에 크게 영향을 주게 되었다.
즉 CPU의 전원회로에 이용되는 종래의 적층콘덴서에서는 기생성분인 ESL이 높은데 따라 이 적층콘덴서를 갖는 회로의 종합인덕턴스가 높아졌었다. 이 결과 전류의 변동이 발생하는 데 맞추어 이 ESL이 적층콘덴서의 충방전을 저해하므로 전원의 전압변동이 커지기 쉽고 앞으로의 CPU의 고속화에는 적응할 수 없었다.
본 발명은 상기 사실을 고려하여 등가직렬 인덕턴스를 저감하고 CPU용의 전원의 전압변동을 작게할 수 있는 적층콘덴서를 제공하는 것을 목적으로 한다.
본 발명의 일 양태에 따르면 유전체층을 적층하여 형성된 유전체 소체와, 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와, 한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와, 한쌍의 제 1내부도체와 유전체층으로 구분되고 또한 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와, 한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서이며, 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 서로 대향하는 측면에서의 대략 동일 위치에 각각 인출되는 형태가 되는 적층콘덴서가 제공된다.
이와같은 적층콘덴서에 의해 다음과 같은 작용을 나타낸다.
본 양태에 관한 적층콘덴서에 의하면 유전체층을 적층하여 형성된 유전체 소체내에 동 극성이 되는 한쌍의 제 1내부도체가 유전체층으로 상호간을 구분하면서 인접하여 각각 배치되고 있다. 또 한쌍의 제 1내부도체와 유전체층으로 구분되는 유전체 소체내의 위치에 동 극성이 되는 한쌍의 제 2내부도체가 유전체층으로 상호간을 구분하면서 인접하여 각각 배치되고 있다.
또한 한쌍의 제 1내부도체로부터 제 1인출부가 각각 하나 인출됨과 동시에 한쌍의 제 2내부도체로부터 제 2인출부가 각각 하나 인출되고 있다. 단 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 서로 대향하는 측면에서의 대략 동일 위치에 각각 인출되는 형태로 되고 있다.
즉 한쌍의 제 1내부도체 및 한쌍의 제 2내부도체내의 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체는 서로 대향하면서 병렬로 배치되는 콘덴서의 전극이 되는 구조가 된다. 단 이뿐만 아니라 이들 제 1내부도체의 제 1인출부와 제 2내부도체의 제 2인출부는 유전체 소체의 서로 대향하는 측면에서의 대략 동일위치에 각각 인출되게 된다.
따라서 이 적층콘덴서로의 통전시에는 유전체층을 통해 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체가 서로 다른 극성이 된다. 그리고 이에 따라 이들 제 1인출부 및 제 2인출부의 배치관계로부터 이들 제 1내부도체내에서의 전류의 흐름과 제 2내부도체내에서의 전류의 흐름이 서로 역방향이 된다.
이상으로부터 본 양태의 적층콘덴서에서는 내부도체에 흐르는 고주파 전류에 의해 발생하는 자속이 서로 감소되도록 상쇄되어 적층콘덴서자체가 갖는 기생인덕터스를 적게하는 것으로 등가직렬 인덕턴스(ESL)가 저감되게 된다. 그리고 이에 따라 더욱 더 저 ESL화가 도모되어 회로의 종합인덕턴스가 대폭적으로 저감되게 된다. 이 결과로서 본 양태에 의하면 전원 전압의 변동을 확실하게 억제할 수 있으며 CPU의 전원용으로서 최적인 적층콘덴서가 얻어지게 된다.
본 발명의 별도 양태에 따르면 유전체층을 적층하여 형성된 유전체 소체와, 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와, 한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와, 한쌍의 제 1내부도체와 유전체층으로 구분되고 또한 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와, 한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서이며, 한쌍의 제 1내부도체 및 한쌍의 제 2내부도체를 다수조씩 갖고 이들 한쌍의 제 1내부도체와 한쌍의 제 2내부도체를 유전체 소체내에 번갈아 적층하며, 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부는 유전체 소체의 서로 대향하는 측면에서의 대략 동일 위치에 각각 인출되는 형태가 되는 적층콘덴서가 제공된다.
이와같은 적층콘덴서에 의해 다음과 같은 작용을 나타낸다.
본 양태에 관한 적층콘덴서는 상기 일 양태의 적층콘덴서와 동일한 구성을 포함하고 있다. 또한 한쌍의 제 1내부도체 및 한쌍의 제 2내부도체를 다수조씩 가지며, 이들 한쌍의 제 1내부도체와 한쌍의 제 2내부도체를 유전체 소체내에 번갈아 적층한다는 구성을 갖고 있다.
따라서 상기 일 양태의 적층콘덴서와 동일한 작용이 발생할 뿐만 아니라 한쌍의 제 1내부도체 및 한쌍의 제 2내부도체가 다수조씩 번갈아 적층되는 것으로 콘덴서의 전극이 되는 이들 내부도체를 다수 배치가능하다. 이에 따라 필요한 크기까지 정전용량을 용이하게 높일 수 있게 된다.
본 발명의 또 다른 별도 양태에 따르면 유전체층을 적층하여 형성된 유전체 소체와, 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와, 한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와, 한쌍의 제 1내부도체와 유전체층으로 구분되고 또한 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와, 한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서이며, 제 1인출부의 위치를 서로 다르게 한 형태로 한쌍의 제 1내부도체가 유전체 소체내에 다수조 배치됨과 동시에 제 2인출부의 위치를 서로 다르게 한 형태로 한쌍의 제 2내부도체가 유전체 소체내에 다수조 배치되면서 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 서로 대향하는 측면에서의 대략 동일위치에 각각 인출되는 형태가 되는 적층콘덴서가 제공된다.
이와같은 적층콘덴서에 의해 다음과 같은 작용을 나타낸다.
본 양태에 관한 적층콘덴서는 상기 일 양태의 적층콘덴서와 동일한 구성을 포함하고 있다. 또한 제 1인출부의 위치를 서로 다르게 한 형태로 한쌍의 제 1내부도체가 유전체 소체내에 다수조 배치되고 제 2인출부의 위치를 서로 다르게 한 형태로 한쌍의 제 2내부도체가 유전체 소체내에 다수조 배치된다는 구성을 갖고 있다.
따라서 상기 일 양태의 적층콘덴서와 동일한 작용이 발생할 뿐만 아니라 한쌍의 제 1내부도체 및 한쌍의 제 2내부도체의 각 인출부의 위치가 중복되지 않는 형태가 된다. 이에 따라 유전체 소체의 측면을 유호하게 살리면서 등가직렬 인덕 턴스(ESL)를 저감할 수 있게 된다.
한편 상기한 본 발명의 각 양태에 관한 적층콘덴서의 변형예로서 각 양태의 구성외에 유전체 소체의 측면에 단자전극이 다수 배치되고, 제 1인출부 및 제 2인출부가 각 단자전극에 개개로 접속된다는 구성을 가하는 것을 생각할 수 있다.
따라서 이 변형예에 의하면 상기 각 양태와 동일한 작용이 발생할 뿐만 아니라 제 1인출부에 접속되는 단자전극 및 제 2인출부에 접속되는 단자전극을 통해 외부의 회로로부터 콘덴서의 전극이 되는 제 1내부도체 및 제 2내부도체에 확실하게 통전이 가능하게 된다. 이에 따라 이들 단자전극에 의해 적층콘덴서로서의 기능이 확실하게 달성된다.
또한 상기한 본 발명의 각 양태에 관한 적층콘덴서의 별도의 변형예로서 각 양태 구성외에 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각가 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 동일 측면내에서의 서로 인접한 위치에 각각 인출된 형태의 구조를 일부에 포함하는 구성을 가하는 것을 생각할 수 있다.
즉 서로 인접하여 배치되는 제 1내부도체의 제 1인출부와 제 2내부도체의 제 2인출부가 유전체 소체의 동일 측면내에서의 서로 인접한 위치에 각각 인출된다는 구조를 갖게 된다. 이 구조를 갖는 관계로부터 이 적층콘덴서로의 통전시에 유전체층을 통해 서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체가 서로 다른 극성이 된다. 이에 따라 각 양태의 적층콘덴서와 동일한 작용이 발생할 뿐만 아니라 이들 제 1내부도체내에서의 전류 흐름과 제 2내부도체내에서의 전류흐름이 서로 역방향이 된다.
이 결과로서 상기와 같은 구조에 의해서도 내부도체내에 흐르는 고주파 전류에 의해 발생하는 자속이 서로 감소하도록 상쇄되고, 각 양태의 적층콘덴서의 작용효과가 더욱 더 높아지게 된다.
본 발명의 제 1실시예에 관한 적층콘덴서인 다단자형 적층콘덴서(10)를 도 1내지 도 6에 도시한다. 이들 도면과 같이 유전체시트인 세라믹 그린시트를 다수장 적층한 것을 소성하는 것으로 얻어진 직방체 형상의 적층체인 유전체소체(12)를 본체부분으로서 본 실시예에 관한 다단자형 적층콘덴서(10)가 구성되고 있다.
도 4에 도시하는 이 유전체 소체(12)내의 소정의 높이 위치에는 평면상의 내부전극(21)이 배치되고 있으며, 이 내부전극(21)의 도 1에서의 좌단측 가장안쪽부분에서 인출부(21A)가 인출되는 형태가 되고 있다. 또 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(21)의 아래쪽에는 마찬가지로 평면상의 내부전극(22)이 배치되고 있으며 이 내부전극(22)의 도 1에서의 우단측 가장안쪽부분에서 인출부(22A)가 인출되는 형태가 되고 있다.
마찬가지로 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(22)의 아래쪽에는 마찬가지로 평면상의 내부전극(23)이 배치되고 있으며, 이 내부전극(23)의 도 1에서의 좌단측 안쪽 밀접부분에서 인출부(23A)가 인출되는 형태가 되고 있다. 또 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(23) 아래쪽에는 마찬가지로 평면상의 내부전극(24)이 배치되고 있으며, 이 내부전극(24)의 도 1에서의 우단측 안쪽 밀접부분으로부터 인출부(24A)가 인출되는 모양이 되고 있다.
마찬가지로 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(24)의 아래쪽에는 마찬가지로 평면상의 내부전극(25)이 배치되고 있으며 이 내부전극(25)의 도 1에서의 좌단측 앞쪽 밀접부분으로부터 인출부(25A)가 인출되는 모양이 되고 있다. 또 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(25)의 아래쪽에는 마찬가지로 평면상의 내부전극(26)이 배치되고 있으며, 이 내부전극(26)의 도 1에서의 우단측 앞쪽 밀접부분으로부터 인출부(26A)가 인출되는 모양이 되고 있다.
마찬가지로 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(26)의 아래쪽에는 마찬가지로 평면상의 내부전극(27)이 배치되고 있으며, 이 내부전극(27)의 도 1에서의 좌단측 가장앞쪽부분에서 인출부(27A)가 인출되는 모양이 되고 있다. 또 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(27)의 아래쪽에는 마찬가지로 평면상의 내부전극(28)이 배치되고 있으며, 이 내부전극(28)의 도 1에서의 우단측 가장앞쪽부분에서 인출부(28a)가 인출되는 모양이 되고 있다.
한편 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(28)의 아래쪽에는 상기와 동일한 8장의 내부전극(21~28)이 같은 배열로 상기와 마찬가지로 적층되고 있다. 이 때문에 본 실시예에서는 내부전극(21~28)이 2조 배치된 모양이 되고 있다. 단 내부전극(21~28)을 또한 다수조 배치하는 구조로 해도 된다.
또한 이들 각각 장방형으로 형성된 내부전극(21)부터 내부전극(28)까지의 내 부전극의 각각의 중심은 유전체 소체(12)의 중심과 거의 동 위치에 배치되고 있다. 또 내부전극(21)으로부터 내부전극(28)까지의 종횡치수는 대응하는 유전체 소체(12)의 변 길이보다 작게 설정되고 있다.
이상으로부터 이들 내부전극(21)에서 내부전극(28)까지의 내부전극이 유전체 소체(12)내에 있어서 세라믹층(14)을 통해 구분되면서 서로 대향하여 배치되도록 적층되게 된다. 이에 따라 모두 8개소의 인출부(21A~28A)의 인출부분이 적층방향으로 서로 겹치지 않는 위치에서 내부전극(21~28)으로부터 각각 인출된 구조가 된다.
한편 도 3과 같이 내부전극(21)의 인출부(21A)에 접속되는 단자전극(31)이 유전체 소체(12)의 좌측측면(12A)에서의 가장안쪽 부분에 배치되고 있다. 내부전극(22)의 인출부(22A)에 접속되는 단자전극(32)은 유전체 소체(12)의 우측 측면(12B)에서의 가장안쪽 부분에 배치되고 있다. 또 내부전극(23)의 인출부(23A)에 접속되는 단자전극(33)이 유전체 소체(12)의 좌측 측면(12A)에서의 안쪽 밀접부분에 배치되고 있다. 내부전극(24)의 인출부(24A)에 접속되는 단자전극(34)은 유전체 소체(12)의 우측 측면(12B)에서의 안쪽 밀접부분에 배치되고 있다.
또한 내부전극(25)의 인출부(25A)에 접속되는 단자전극(35)은 유전체 소체(12)의 좌측 측면(12A)에서의 앞쪽 밀접부분에 배치되고 있다. 내부전극(26)의 인출부(26A)에 접속되는 단자전극(36)이 유전체 소체(12)의 우측 측면(12B)에서의 앞쪽 밀접부분에 배치되고 있다. 또 내부전극(27)의 인출부(27A)에 접속되는 단자전극(37)은 유전체소체(12)의 좌측 측면(12A)에서의 가장 앞쪽부분에 배치되고 있다. 내부전극(28)의 인출부(28A)에 접속되는 단자전극(38)이 유전체 소체(12)의 우측 측면(12B)에서의 가장 앞쪽 부분에 배치되고 있다.
즉 상기와 같이 내부전극(21)의 인출부(21A)로부터 내부전극(28)의 인출부(28A)까지가 이들 내부전극의 도 1에서의 좌우에서 서로 겹치지 않고 위치하게 된다. 이에 따라 서로 다른 내부전극(21~28)에 이들 인출부(21A~28A)를 통해 순서대로 접속되는 형태로 단자전극(31~38)이 유전체 소체(12)의 좌우 측면(12A)(12B)에 배치되고 있으며 예를들어 서로 인접하는 단자전극끼리가 역 극성으로 사용가능하게 된다.
이상으로부터 본 실시예에서는 도 3에 도시하는 것과 같이 다단자형 적층콘덴서(10)의 좌측 측면(12A)에 단자전극(31)(33)(35)(37)이 안쪽에서 순서대로 배치되고, 우측 측면(12B)에 단자전극(32)(34)(36)(38)이 안쪽에서 순서대로 배치되고 있다. 따라서 직방체인 육면체 형상이 되는 유전체 소체(12)의 4개의 측면내의 2개의 측면(12A)(12B)에 단자전극(31~38)이 각각 배치되게 된다.
한편 본 실시예의 다단자형 적층콘덴서(10)가 사용될 때에는 도 2(B)(c)와 같이 각각 유전체 소체(12)내에서 인접하여 배치되는 내부전극(22)과 내부전극(23)이 동 극성의 예를들어 일극이 되고, 도 2(D)(E)와 같이 마찬가지로 내부전극(24)과 내부전극(25)이 동 극성의 예를들어 +극성이 된다. 또한 같은 상황일 때 도 2(F)(G)와 같이 동 내부전극(26)과 내부전극(27)이 동 극성의 예를들어 일극이 되고, 도 2(H)(A)와 같이 마찬가지로 내부전극(28)과 내부전극(21)이 동 극성의 예를들어 +극이 된다. 단 내부전극(21~28)내에는 일반적으로 고주파 전류가 흐르게 되 는 관계로부터 다음 순간에는 상기와 역 극성이 된다.
따라서 내부전극(22)(23)이 예를들어 한쌍의 제 1내부도체를 구성하고, 도 4 및 도 5에 있어서 이들 아래쪽에 위치하는 내부전극(24)(25)이 예를들어 한쌍의 제 2내부도체를 구성하고 있다. 마찬가지로 내부전극(24)(25)의 아래쪽에 위치하는 내부전극(26)(27)이 예를들어 한쌍의 제 1내부도체를 구성하고, 이들 아래쪽에 위치하는 내부전극(28)(21)이 예를들어 한쌍의 제 2내부도체를 구성하고 있다. 이에 따라 이들 내부전극(22)(23)(26)(27)의 인출부(22A)(23A)(26A)(27A)가 제 1인출부가 되고, 또 이들 내부전극(24)(25)(28)(21)의 인출부(24A)(25A)(28A)(21A)가 제 2인출부가 된다.
이상으로부터 예를들어 내부전극(22)(23)과 내부전극(24)(25)내의 서로 인접하여 배치되는 측의 내부전극(23)과 내부전극(24)으로부터 본 실시예에서는 인출부(23A)와 인출부(24A)가 각각 인출되고 있다. 단 이들 인출부(23A)와 인출부(24A)가 도 4와 같이 유전체 소체(12)의 서로 대향하는 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되는 모양이 되게 된다.
마찬가지로 예를들어 내부전극(24)(25)과 내부전극(26)(27)내의 서로 인접하여 배치되는 측의 내부전극(25)과 내부전극(26)으로부터 인출부(25A)와 인출부(26A)가 각각 인출되고 있다. 단 이들 인출부(25A)와 인출부(26A)는 도 5와 같이 유전체 소체(12)의 서로 대향하는 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되는 형태가 되고 있다.
다음에 본 실시예에 관한 다단자형 적층콘덴서(10)의 사용예를 도 6을 기초 로 설명한다.
도 6과 같이 그랜드단자 GND와 소정위치를 갖는 단자 V사이에, 본 실시예의 다단자형 적층콘덴서(10)가 LSI칩과 병렬로 배치되고 있다. 단 다단자형 적층콘덴서(10)의 도 6에 있어서 서로 대향하는 단자전극끼리가 그랜드단자 GND 혹은 단자 V의 어느 한 서로 다른 단자에 각각 접속되는 형태가 되고 있다. 또한 이 도면에 있어서 서로 인접하는 단자전극끼리가 그랜드단자 GND 혹은 단자 V의 어느 한 서로 다른 단자에 각각 접속되는 형태로도 되어있다.
따라서 본 실시예에 관한 다단자형 적층콘덴서(10)의 양측에 배치되는 단자전극(31~38)내의 서로 대향하는 단자전극끼리 및 단자전극(31~38)내의 서로 인접한 단자전극끼리가 이 도 6의 사용예에 있어서는 서로 역 극성으로 각각 사용되게 된다.
다음에 본 실시예에 관한 다단자형 적층콘덴서(10)의 작용을 설명한다.
본 실시예에 관한 다단자형 적층콘덴서(10)에 의하면 유전체층인 세라믹층(14)을 적층하여 형성된 유전체 소체(12)내에 서로 동 극성을 갖는 한쌍의 제 1내부도체인 내부전극(22)(23)이 세라믹층(14)으로 서로를 구분하면서 인접하여 각각 배치되고 있다. 또 유전체 소체(12)내의 이들 내부전극(22)(23)과 세라믹층(14)으로 구분되는 하측의 위치에, 서로 동 극성을 갖는 한쌍의 제 2내부도체인 내부전극(24)(25)이 세라믹층(14)으로 서로를 구분하면서 인접하여 각각 배치되고 있다.
마찬가지로 유전체 소체(12)내의 이들 내부전극(24)(25)과 세라믹층(14)으로 구분되는 하측의 위치에 서로 동 극성을 갖는 한쌍의 제 1내부도체인 내부전극 (26)(27)이 세라믹층(14)으로 상호간을 구분하면서 인접하여 각각 배치되고 있다. 마찬가지로 유전체 소체(12)내의 이들 내부전극(26)(27)과 세라믹층(14)으로 구분되는 하측 위치에 상호 동 극성을 갖는 한쌍의 제 2내부도체인 내부전극(28)(21)이 세라믹층(14)으로 상호간으로 구분하면서 인접하여 각각 배치되고 있다.
그리고 본 실시예에서는 도 4 및 도 5와 같이 이들 내부전극(21~28)이 유전체 소체(12)내에 예를들어 2조 존재하는 데 따라 한쌍의 제 1내부도체와 한쌍의 제 2내부도체가 유전체 소체(12)내에 번갈아 다수 적층되는 형태가 된다.
또한 예를들어 내부전극(22)(23)으로부터 인출부(22A)(23A)가 각각 하나 인출됨과 동시에 내부전극(24)(25)으로부터 인출부(24A)(25A)가 각각 하나 인출되고 있다. 단 서로 인접하여 배치되는 측의 내부전극(23)과 내부전극(24)으로부터 각각 인출되는 인출부(23A)와 인출부(24A)는 도 4와 같이 유전체 소체(12)의 서로 대향하는 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되도록 배치되고 있다.
또 도 5와 같이 인출부(25A)와 인출부(26A)사이, 인출부(27A)와 인출부(28A)사이, 인출부(21A)와 인출부(22A)사이에서도 본 실시예에서는 마찬가지로 유전체 소체(12)의 서로 대향하는 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되도록 배치되고 있다. 그리고 유전체 소체(12)의 2개의 측면(12A)(12B)에 8개의 단자전극(31~38)이 배치됨에 따라 이들 인출부(21A~28A)가 각 단자전극(31~38)에 개개로 접속된 구조가 되고 있다.
즉 본 실시예에서는 예를들어 내부전극(22)(23) 및 내부전극(24)(25)내의 서로 인접하여 배치되는 측의 내부전극(23)과 내부전극(24)이 서로 대향하면서 병렬 로 배치되는 콘덴서의 전극이 된 구조가 되고 있다. 단 이 뿐만 아니라 내부전극(23)의 인출부(23A)와 내부전극(24)의 인출부(24A)가 상술과 같이 유전체 소체(12)의 서로 대향하는 2개의 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되도록 배치된 구조가 되고 있다.
따라서 이 다단자형 적층콘덴서(10)로의 통전시에는 세라믹층(14)을 통해 서로 인접하여 배치되는 측의 내부전극(23)과 내부전극(24)이 서로 다른 극성이 된다. 이에 따라 예를들어 이들 인출부(23A) 및 인출부(24A)의 배치관계로부터 도 2(C)(D)와 같이 이들 내부전극(23)내에서의 전류 흐름과 내부전극(24)내에서의 전류 흐름이 서로 역방향이 된다.
또 상기 본 실시예의 구조로부터 마찬가지로 인출부(25A) 및 인출부(26A)의 배치관계로부터 도 2(E)(F)와 같이 내부전극(25)내에서의 전류의 흐름과 내부전극(26)내에서의 전류 흐름이 서로 역방향이 된다. 마찬가지로 인출부(27A) 및 인출부(28A)의 배치관계로부터 도 2(G)(H)와 같이 내부전극(27)내에서의 전류 흐름과 내부전극(28)내에서의 전류 흐름이 서로 역방향이 된다. 마찬가지로 인출부(21A) 및 인출부(22A)의 배치관계로부터 도 2(A)(B)와 같이 내부전극(21)내에서의 전류 흐름과 내부전극(22)내에서의 전류 흐름이 서로 역방향이 된다.
이상으로부터 본 실시예에 관한 다단자형 적층콘덴서(10)에서는 내부전극내에 흐르는 고주파 전류에 의해 발생하는 자속이 서로 감소하도록 상쇄되고, 다단자형 적층콘덴서(10) 자체가 갖는 기생인덕턴스를 적게하는 것으로 등가직렬 인덕턴스(ESL)가 저감되게 된다. 그리고 이에 따라 더욱 더 저 ESL화를 도모할 수 있어 회로의 종합인덕턴스가 대폭적으로 저감되게 된다. 이 결과로서 본 실시예에 의하면 전원의 전압변동을 확실하게 억제할 수 있어 CPU의 전원용으로서 최적인 다단자형 적층콘덴서(10)가 얻어지게 된다.
한편 본 실시예에서는 한쌍의 제 1내부도체가 내부전극(22)(23) 및 내부전극(26)(27)의 2조를 갖고, 또 한쌍의 제 2내부도체가 내부전극(24)(25) 및 내부전극(28)(21)의 2조를 갖는 구조가 된다. 이에 따라 이들 2조가 되는 한쌍의 제 1내부도체와 마찬가지로 2조가 되는 한쌍의 제 2내부도체를 유전체 소체(12)내에 번갈아 적층하는 것으로 콘덴서의 전극이 되는 이들 내부전극을 다수 배치할 수 있게 된다. 이 때문에 필요한 크기까지 정전용량을 용이하게 높일 수 있게 되었다.
또한 이 때 본 실시예에서는 제 1인출부인 인출부(22A)(23A)(26A)(27A)의 위치를 서로 다르게 한 형태로 내부전극(22)(23)(26)(27)이 유전체 소체(12)내에 2조씩 배치되고 있다. 또 제 2인출부인 인출부(21A)(24A)(25A)(28A)의 위치를 서로 다르게 한 형태로 내부전극(21)(24)(25)(28)이 유전체 소체(12)내에 2조씩 배치되고 있다. 따라서 내부전극(22)(23)(26)(27) 및 내부전극(21)(24)(25)(28)의 각 인출부의 위치가 중복되지 않는 형태가 된다. 이 때문에 유전체 소체(12)의 2개의 측면(12A)(12B)을 유효하게 살리면서 등가직렬 인덕턴스(ESL)을 저감할 수 있게 된다.
한편 본 실시예에서는 유전체 소체(12)의 2개의 측면(12A)(12B)에 8개의 단자전극(31~38)이 배치되고 인출부(21A~28A)가 이들 각 단자전극(31~38)에 따로 따로 접속되고 있다. 이것으로부터 이들 각 단자전극(31~38)을 통해 외부의 회로로 부터 콘덴서의 전극이 되는 내부전극(21~28)에 확실하게 통전이 가능하게 되고 이들 각 단자전극(31~38)에 의해 다단자형 적층콘덴서(10)로서의 기능이 확실하게 달성가능하게 된다.
다음에 본 발명의 제 2실시예에 관한 다단자형 적층콘덴서(10)를 도 7(A)~(D) 및 도 8에 도시하고, 이들 도면을 기초로 본 실시예를 설명한다. 또한 제 1실시예에서 설명한 부재와 동일한 부재에는 동일 부호를 붙여 중복된 설명을 생략한다.
제 1실시예와 달리 도 7(A)~도 7(D)와 같이 본 실시예에서는 한쌍의 제 1내부도체가 내부전극(22)(27)만으로 이루어지고, 또 한쌍의 제 2내부도체가 내부전극(21)(28)만으로 이루어지는 구조가 되고 있다. 그리고 이들 내부전극(21)(22)(27)(28)이 유전체 소체(12)내에 다수조 배치된 형태가 되고 있다.
이에 따라 본 실시예에서는 도 8과 같이 4개의 단자전극(31)(32)(37)(38)이 유전체 소체(12)의 2개 측면(12A)(12B)에 배치된 구조가 되고 있다. 또 이에 맞추어 내부전극(21)(22)(27)(28)의 인출부(21A)(22A)(27A)(28A)가 각 단자전극(31)(32)(37)(38)에 개개로 접속되는 구조로도 되어있다.
따라서 본 실시예에 관한 다단자형 적층콘덴서(10)에서도 상기와 같은 구조가 되는 한쌍의 제 1내부도체인 내부전극(22)(27)과 한쌍의 제 2내부도체인 내부전극(28)(21)을 갖고 있다. 이것으로부터 이들 내의 내부전극(27)의 인출부(27A)와 내부전극(28)의 인출부(28A)가 제 1실시예와 마찬가지로 유전체 소체(12)의 서로 대향하는 2개의 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되는 형태가 된 다. 또 마찬가지로 내부전극(21)의 인출부(21A)와 내부전극(22)의 인출부(22A)가 유전체 소체(12)의 서로 대향하는 2개의 측면(12A)(12B)에서의 대략 동일 위치에 각각 인출되도록 배치되는 형태가 된다.
이 결과로서 본 실시예에 관한 다단자형 적층콘덴서(10)도 제 1실시예와 마찬가지로 등가직렬 인덕턴스(ESL)가 저감됨에 따라 회로의 종합인덕턴스가 대폭적으로 저감되게 된다. 그리고 이에 따라 전원의 전압변동을 확실하게 억제할 수 있게 된다.
다음에 본 발명의 제 3실시예에 관한 다단자형 적층콘덴서(10)를 도 9(A)~(L) 및 도10에 도시하고, 이들 도면을 기초로 본 실시예를 설명한다. 또한 제 1실시예에서 설명한 부재와 동일 부재에는 동일 부호를 붙이고 중복된 설명을 생략한다. 우선 도 9(A)~(H)와 같이 본 실시예에서는 제 1실시예와 동일한 배열로 8장의 내부전극(21~28)이 유전체 소체(12)내에 배치되고 있다.
단 본 실시예에서는 제 1실시예에 대해 다음과 같은 차이를 갖고 있다. 즉 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(28)의 아래쪽에는 마찬가지로 평면상의 내부전극(41)이 배치되고 있으며, 이 내부전극(41)의 도 9(I)에서의 상단오른쪽 밀접부분에서 인출부(41A)가 인출되는 형태가 되고 있다.
마찬가지로 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(41) 아래쪽에는 마찬가지로 평면상의 내부전극(42)이 배치되고 있으며 이 내부전극(42)의 도 9(J)에서의 상단측 왼쪽 밀접부분에서 인출부(42a)가 인출되는 모양이 되고 있다. 또 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(42) 아래쪽에는 마찬가지로 평면상의 내부전극(43)이 배치되고 있으며 이 내부전극(43)의 도 9(K)에서의 하단측 오른쪽 밀접부분에서 인출부(43A)가 인출되는 모양이 되고 있다. 또한 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(43) 아래쪽에는 마찬가지로 평면상의 내부전극(44)이 배치되고 있으며, 이 내부전극(44)의 도 9(L)에서의 하단측 왼쪽 밀접부분에서 인출부(44A)가 인출되는 형태가 되고 있다.
한편 유전체 소체(12)내에 있어서 세라믹층(14)을 구분한 내부전극(44)의 아래쪽에는 상기와 동일한 12장의 내부전극(21~28),(41~44)이 상기와 동일한 배열로 한조 이상 적층된 형태가 되고 있다.
즉 내부전극(21)의 인출부(21A)로부터 내부전극(28)의 인출부(28A)까지의 인출부가 제 1실시예와 마찬가지로 이들 내부전극의 도 9(A)~(H)에서의 좌우부분에서 서로 겹치지 않게 위치하고 있다. 또한 이뿐만 아니라 내부전극(41)의 인출부(41A)로부터 내부전극(44)의 인출부(44A)까지의 인출부는 이들 내부전극의 도 9(I)~(L)에서의 상하부분에서 서로 겹치지 않게 위치하게 된다.
이에 따라 도10와 같이 서로 다른 내부전극(21~28)에 이들 인출부(21A~28A)를 통해 순차로 접속되는 형태로 단자전극(31~38)이 제 1실시예와 마찬가지로, 유전체 소체(12)의 좌우 측면(12A)(12B)에 배치되고 있다. 또한 이뿐만 아니라 내부전극(41~44)에 이들 인출부(41A~44A)를 통해 순차로 접속되는 단자전극(51~54)이 유전체 소체(12)의 전후 측면(12C)(12D)에 배치되고 있다. 그리고 예를들어 서로 인접하는 단자전극서로가 상호 역 극성으로 사용할 수 있게 된다. 또한 구체적으 로는 인출부(41A)와 단자전극(51)이 접속되고 인출부(42A)와 단자전극(52)이 접속되며 인출부(43A)와 단자전극(53)이 접속되고, 인출부(44A)와 단자전극(54)이 접속되고 있다.
따라서 제 1실시예에서 내부전극(28)(21)이 한쌍의 제 2내부도체를 구성하는 대신에 본 실시예에서는 내부전극(28)(41)이 한쌍의 제 2내부도체를 구성하고 있다. 또한 내부전극(42)(43)이 한쌍의 제 1내부도체를 구성함과 동시에 내부전극(44)(21)이 한쌍의 제 2내부도체를 구성하고 있다. 이에 따라 이들 내부전극(42)(43)의 인출부(42A)(43A)도 제 1인출부가 되고, 또 이들 내부전극(41)(44)의 인출부(41A)(44A)도 제 2인출부가 된다.
이상으로부터 예를들어 내부전극(28)(41)과 내부전극(42)(43) 안의 서로 인접하여 배치되는 측의 내부전극(41)과 내부전극(42)으로부터 본 실시예에서는 인출부(41A)와 인출부(42A)가 각각 인출되고 있다. 단 이들 인출부(41A)와 인출부(42A)는 도10과 같이 유전체 소체(12)의 동일 측면(12C)내에서의 서로 인접한 위치에 각각 인출되는 모양이 된다.
마찬가지로 예를들어 내부전극(42)(43)과 내부전극(44)(21)내의 서로 인접하여 배치되는 측의 내부전극(43)과 내부전극(44)으로 이루어지고, 인출부(43A)와 인출부(44A)가 각각 인출되고 있다. 단 이들 인출부(43A)와 인출부(44A)가 도10과 같이 유전체 소체(12)의 동일 측면(12D)내에서의 서로 인접한 위치에 각각 인출되는 모양이 된다.
따라서 이 다단자형 적층콘덴서(10)로의 통전시에는 세라믹층(14)을 통해 서 로 인접하여 배치되는 측의 내부전극(41)과 내부전극(42)이 서로 다른 극성이 된다. 이에 따라 상기 구조의 관계로부터 내부전극(41)내에서의 전류 흐름과 내부전극(42)내에서의 전류흐름이 상호 역방향이 된다. 또 내부전극(43)과 내부전극(44) 사이에서도 마찬가지로 전류흐름이 역방향이 된다.
이 결과로서 본 실시예에 관한 4측면을 이용한 형태의 다단자형 적층콘덴서(10)도 제 1실시예와 마찬가지로 등가직렬 인덕턴스(ESL)가 저감됨에 따라 회로의 종합인덕턴스가 대폭적으로 저감되게 된다. 그리고 이에 따라 전원의 전압 변동을 확실하게 억제할 수 있게 된다.
다음에 본 발명의 제 4실시예에 관한 다단자형 적층콘덴서(10)를 도11(A)~(H)에 도시하고, 이들 도면을 기초로 본 실시예를 설명한다. 또한 제 1실시예에서 설명한 부재와 동일 부재에는 동일 부호를 붙여 중복된 설명을 생략한다.
도11(A)~(H)와 같이 본 실시예에서는 제 1실시예와 마찬가지로 8장의 내부전극(21~28)이 유전체 소체(12)내에 다수조 배치되고 있지만 제 1실시예와 배열이 다르다. 즉 본 실시예에서는 내부전극(22)의 아래쪽에 내부전극(26)이 위치하고 또 내부전극(24)의 아래쪽에 내부전극(28)이 위치하며 이하 내부전극(27), 내부전극(23), 내부전극(25) 순으로 배치되고 있다.
따라서 내부전극(22)(26)이 예를들어 한쌍의 제 1내부도체를 구성하고, 이들 아래쪽에 위치하는 내부전극(24)(28)이 예를들어 한쌍의 제 2내부도체를 구성하고 있다. 마찬가지로 내부전극(24)(28)의 아래쪽에 위치하는 내부전극(27)(23)이 예를들어 한쌍의 제 1내부도체를 구성하고, 이들 아래쪽에 위치하는 내부전극 (25)(21)이 예를들어 한쌍의 제 2내부도체를 구성하고 있다. 이에 따라 이들 내부전극(22)(26)(27)(23)의 인출부(22A)(26A)(27A)(23A)가 제 1인출부가 되고 또 이들 내부전극(24)(28)(25)(21)의 인출부(24A)(28A)(25A)(21A)가 제 2인출부가 된다.
이상으로부터 예를들어 내부전극(22)(26)과 내부전극(24)(28)안의 서로 인접하여 배치되는 측의 내부전극(26)과 내부전극(24)으로부터 본 실시예에서는 인출부(26A)와 인출부(24A)가 각각 인출되고 있다. 단 이들 인출부(26A)와 인출부(24A)는 유전체 소체(12)의 동일 측면(12B)내에서의 서로 인접한 위치에 각각 인출되는 모양이 된다.
마찬가지로 예를들어 내부전극(27)(23)과 내부전극(25)(21)안의 상호 인접하여 배치되는 측의 내부전극(23)의 내부전극(25)으로부터 인출부(23A)와 인출부(25A)가 각각 인출되고 있다. 단 이들 인출부(23A)와 인출부(25A)가 유전체 소체(12)의 동일측면(12A)내에서의 서로 인접한 위치에 각각 인출되는 모양이 된다.
따라서 이 다단자형 적층콘덴서(10)로의 통전시에는 세라믹층(14)을 통해 서로 인접하여 배치되는 측의 내부전극(26)과 내부전극(24)이 서로 다른 극성이 된다. 이에 따라 상기 구조의 관계로부터 내부전극(26)내에서의 전류 흐름과 내부전극(24)내에서의 전류흐름이 상호 역방향이 된다. 또 내부전극(23)과 내부전극(25)사이에서도 마찬가지로 전류의 흐름이 상호 역방향이 된다. 이 때문에 본 실시예에 관한 다단자형 적층콘덴서(10)에 의해서도 제 1실시예 및 제 3실시예와 동일한 작용효과가 얻어지게 된다.
또한 상기 실시예에 관한 다단자형 적층콘덴서(10)는 수십장의 내부전극 및 4개, 8개 혹은 12의 단자전극을 갖는 구조가 되지만 층수, 내부전극, 매수 및 단자전극의 수는 이들 수에 한정되지 않고 또한 다수로 해도 된다.
본 발명에 의하면 등가직렬 인덕턴스를 저감한 적층콘덴서를 얻을 수 있게 된다. 또 본 발명은 특히 CPU용 전원의 전압변동을 작게할 수 있는 다단자형 적층세라믹칩 콘덴서에 적합한 것이다.

Claims (20)

  1. 유전체층을 적층하여 형성된 유전체 소체와,
    상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와,
    한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와,
    한쌍의 제 1내부도체와 유전체층으로 구분되고 또한 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와,
    한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서로서,
    서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 서로 대향하는 측면에서의 대략 동일 위치에 각각 인출되는 형태가 되는 것을 특징으로 하는 적층콘덴서.
  2. 제 1항에 있어서,
    유전체 소체의 측면에 단자전극이 다수 배치되고, 제 1인출부 및 제 2인출부가 각 단자전극에 개개로 접속된 것을 특징으로 하는 적층콘덴서.
  3. 제 1항에 있어서,
    서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 동일 측면내에서의 서로 인접한 위치에 각각 인출된 형태의 구조를 일부 포함하는 것을 특징으로 하는 적층콘덴서.
  4. 제 1항에 있어서,
    유전체 소체의 2개의 측면에 단자전극이 다수씩 배치되고, 제 1인출부 및 제 2인출부가 각각 이들 2개의 측면으로 인출되어 각 단자전극에 개개로 접속된 것을 특징으로 하는 적층콘덴서.
  5. 제 1항에 있어서,
    유전체층이 세라믹 그린시트를 소결한 세라믹층이 되는 것을 특징으로 하는 적층콘덴서.
  6. 제 1항에 있어서,
    한쌍의 제 1내부도체 및 한쌍의 제 2내부도체가 각각 평면상의 내부전극에 의해 형성되고, 각 내부전극이 각 유전체층의 거의 중앙에 각각 배치되는 것을 특징으로 하는 적층콘덴서.
  7. 유전체층을 적층하여 형성된 유전체 소체와,
    상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와,
    한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와,
    한쌍의 제 1내부도체와 유전체층으로 구분되고 또한 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와,
    한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서로서,
    한쌍의 제 1내부도체 및 한쌍의 제 2내부도체를 다수조씩 갖고, 이들 한쌍의 제 1내부도체와 한쌍의 제 2내부도체를 유전체 소체내에 번갈아 적층하며,
    서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 서로 대향하는 측면에서의 대략 동일위치에 각각 인출되는 형태가 되는 것을 특징으로 하는 적층콘덴서.
  8. 제 7항에 있어서,
    한쌍의 제 1내부도체 및 한쌍의 제 2내부도체를 2조씩 유전체 소체내에 갖는 것을 특징으로 하는 적층콘덴서.
  9. 제 7항에 있어서,
    유전체 소체의 측면에 단자전극이 다수 배치되고, 제 1인출부 및 제 2인출부가 각 단자전극에 개개로 접속된 것을 특징으로 하는 적층콘덴서.
  10. 제 7항에 있어서,
    서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 동일 측면내에서의 서로 인접한 위치에 각각 인출된 형태의 구조를 일부에 포함하는 것을 특징으로 하는 적층콘덴서.
  11. 제 7항에 있어서,
    유전체 소체의 2개의 측면에 단자전극이 다수씩 배치되고, 제 1인출부 및 제 2인출부가 각각 이들 2개의 측면으로 인출되어 각 단자전극에 개개로 접속된 것을 특징으로 하는 적층콘덴서.
  12. 제 7항에 있어서,
    유전체층이 세라믹 그린시트를 소결한 세라믹층이 되는 것을 특징으로 하는 적층콘덴서.
  13. 제 7항에 있어서,
    한쌍의 제 1내부도체 및 한쌍의 제 2내부도체는 각각 평면상의 내부전극에 의해 형성되고, 각 내부전극이 각 유전체층의 거의 중앙에 각각 배치되는 것을 특징으로 하는 적층콘덴서.
  14. 유전체층을 적층하여 형성된 유전체 소체와,
    상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 1내부도체와,
    한쌍의 제 1내부도체로부터 각각 하나 인출되는 제 1인출부와,
    한쌍의 제 1내부도체와 유전체층으로 구분되고 또한 상호간이 유전체층으로 구분되면서 인접하여 각각 유전체 소체내에 배치되어 동 극성이 되는 한쌍의 제 2내부도체와,
    한쌍의 제 2내부도체로부터 각각 하나 인출되는 제 2인출부를 갖는 적층콘덴서로서,
    제 1인출부의 위치를 서로 다르게 한 형태로 한쌍의 제 1내부도체가 유전체 소체내에 다수조 배치됨과 동시에 제 2인출부의 위치를 서로 다르게 한 형태로 한쌍의 제 2내부도체가 유전체 소체내에 다수조 배치되면서,
    서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부는, 유전체 소체의 서로 대향하는 측면에서의 대략 동일위치에 각각 인출되는 형태가 되는 것을 특징으로 하는 적층콘데서.
  15. 제14항에 있어서,
    한쌍의 제 1내부도체 및 한쌍의 제 2내부도체를 2조씩 유전체 소체내에 갖는 것을 특징으로 하는 적층콘덴서.
  16. 제14항에 있어서,
    유전체 소체의 측면에 단자전극이 다수 배치되고 제 1인출부 및 제 2인출부가 각 단자전극에 개개로 접속되는 것을 특징으로 하는 적층콘덴서.
  17. 제14항에 있어서,
    서로 인접하여 배치되는 측의 제 1내부도체와 제 2내부도체로부터 각각 인출되는 제 1인출부와 제 2인출부가 유전체 소체의 동일한 측면내에서의 서로 인접한 위치에 각각 인출되는 형태의 구조를 일부에 포함하는 것을 특징으로 하는 적층콘덴서.
  18. 제14항에 있어서,
    유전체 소체의 2개의 측면에 단자전극이 다수씩 배치되고, 제 1인출부 및 제 2인출부가 각각 이들 2개의 측면으로 인출되어 각 단자전극에 개개로 접속되는 것을 특징으로 하는 적층콘덴서.
  19. 제14항에 있어서,
    유전체층이 세라믹 그린시트를 소결한 세라믹층이 되는 것을 특징으로 하는 적층콘덴서.
  20. 제14항에 있어서,
    한쌍의 제 1내부도체 및 한쌍의 제 2내부도체가 각각 평면상의 내부전극에 의해 형성되고, 각 내부전극이 각 유전체층의 거의 중앙에 각각 배치되는 것을 특징으로 하는 적층콘덴서.
KR1020050009854A 2004-02-26 2005-02-03 적층콘덴서 KR101081102B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00051623 2004-02-26
JP2004051623A JP4097268B2 (ja) 2004-02-26 2004-02-26 積層コンデンサ

Publications (2)

Publication Number Publication Date
KR20060041626A true KR20060041626A (ko) 2006-05-12
KR101081102B1 KR101081102B1 (ko) 2011-11-07

Family

ID=34879624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009854A KR101081102B1 (ko) 2004-02-26 2005-02-03 적층콘덴서

Country Status (5)

Country Link
US (1) US7050289B2 (ko)
JP (1) JP4097268B2 (ko)
KR (1) KR101081102B1 (ko)
CN (1) CN1661741B (ko)
TW (1) TWI258155B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100887124B1 (ko) * 2007-08-06 2009-03-04 삼성전기주식회사 적층형 칩 커패시터
KR100899299B1 (ko) * 2006-05-24 2009-05-27 티디케이가부시기가이샤 적층 콘덴서
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096272A (ja) * 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4213744B2 (ja) * 2005-12-22 2009-01-21 Tdk株式会社 積層コンデンサ及びその実装構造
WO2007074598A1 (ja) * 2005-12-26 2007-07-05 Sanyo Electric Co., Ltd. 電気回路装置
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
JP4896642B2 (ja) 2006-09-12 2012-03-14 Tdk株式会社 積層コンデンサ及び電子機器
US7760485B1 (en) * 2006-11-09 2010-07-20 Scientific Components Corporation Low loss and high frequency lumped capacitor
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100910527B1 (ko) * 2007-09-28 2009-07-31 삼성전기주식회사 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
US8237243B2 (en) * 2009-03-18 2012-08-07 International Business Machines Corporation On-chip capacitors with a variable capacitance for a radiofrequency integrated circuit
JP5628494B2 (ja) * 2009-08-11 2014-11-19 デクセリアルズ株式会社 共振回路
KR101994725B1 (ko) * 2013-10-25 2019-09-30 삼성전기주식회사 어레이형 적층 세라믹 전자 부품 및 그 실장 기판
JP2015084399A (ja) * 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド. アレイ型積層セラミック電子部品及びその実装基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1289443A (zh) * 1998-12-03 2001-03-28 株式会社东金 具有用于中断异常电流的薄膜电极的叠层式电子器件
JP2003051423A (ja) * 2001-08-03 2003-02-21 Tdk Corp 電子部品
JP3563665B2 (ja) 2000-03-30 2004-09-08 Tdk株式会社 積層型電子回路部品
JP3563664B2 (ja) 2000-03-30 2004-09-08 Tdk株式会社 積層型電子回路部品及び積層型電子回路部品の製造方法
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3746989B2 (ja) 2001-12-03 2006-02-22 Tdk株式会社 積層コンデンサ
TWI266342B (en) * 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899299B1 (ko) * 2006-05-24 2009-05-27 티디케이가부시기가이샤 적층 콘덴서
US7663862B2 (en) 2006-05-24 2010-02-16 Tdk Corporation Multilayer capacitor
KR100887124B1 (ko) * 2007-08-06 2009-03-04 삼성전기주식회사 적층형 칩 커패시터
KR100925628B1 (ko) * 2008-03-07 2009-11-06 삼성전기주식회사 적층형 칩 커패시터
US8233263B2 (en) 2008-03-07 2012-07-31 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor for improving ESR and ESL

Also Published As

Publication number Publication date
TW200529264A (en) 2005-09-01
US7050289B2 (en) 2006-05-23
JP4097268B2 (ja) 2008-06-11
CN1661741B (zh) 2010-05-26
CN1661741A (zh) 2005-08-31
JP2005243912A (ja) 2005-09-08
KR101081102B1 (ko) 2011-11-07
TWI258155B (en) 2006-07-11
US20050190529A1 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
KR101081102B1 (ko) 적층콘덴서
KR101068275B1 (ko) 적층콘덴서
KR100884902B1 (ko) 적층 커패시터 및 그 실장구조
JP4108650B2 (ja) 積層コンデンサ
CN100565730C (zh) 多层电容器
JP3930245B2 (ja) 積層型電子部品
JP2006203165A (ja) 積層型チップキャパシタ
JP2007142414A (ja) 積層型チップキャパシタ
JP2007317786A (ja) 積層コンデンサ
JP3746989B2 (ja) 積層コンデンサ
JP3563665B2 (ja) 積層型電子回路部品
JP3901697B2 (ja) 積層コンデンサ
JP2006013383A (ja) 積層コンデンサ
JP3923723B2 (ja) 積層型電子部品
JP3563664B2 (ja) 積層型電子回路部品及び積層型電子回路部品の製造方法
JP2011023696A (ja) 積層型チップキャパシタ
JP4091054B2 (ja) 積層型セラミックキャパシタ
JP2006013380A (ja) 積層コンデンサ
JP2008193062A (ja) 積層型チップキャパシタ
JP5353757B2 (ja) 積層コンデンサ
JP4046296B2 (ja) 積層型電子部品
JPH11251180A (ja) 積層コンデンサ
JP2006157035A (ja) 電子部品の実装構造
JP3421292B2 (ja) 積層型電子部品
JP2001210542A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 9