JP2005243912A

JP2005243912A - 積層コンデンサ

Info

Publication number: JP2005243912A
Application number: JP2004051623A
Authority: JP
Inventors: Masaaki Togashi; 正明富樫
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-02-26
Filing date: 2004-02-26
Publication date: 2005-09-08
Anticipated expiration: 2024-02-26
Also published as: TW200529264A; KR20060041626A; US7050289B2; JP4097268B2; CN1661741B; CN1661741A; KR101081102B1; TWI258155B; US20050190529A1

Abstract

【課題】等価直列インダクタンスを低減してＣＰＵ用の電源の電圧変動を小さくする積層コンデンサを得る。
【解決手段】誘電体素体１２内で隣接して配置される内部電極２２と内部電極２３とが同極性の−極となり、内部電極２４と内部電極２５とが同極性の＋極となる。内部電極２２、２３と内部電極２４、２５との内の相互に隣り合って配置される側の内部電極２３と内部電極２４とからそれぞれ引き出される引出部２３Ａと引出部２４Ａとが、誘電体素体１２の相互に対向する側面における略同一位置にそれぞれ引き出される形とされる。
【選択図】図１

Description

本発明は、等価直列インダクタンス（ＥＳＬ）を低減した積層コンデンサに係り、特にＣＰＵ用の電源の電圧変動を小さくし得る多端子型積層セラミックチップコンデンサに好適なものである。

近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなると共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵへの電力供給用の電源においては、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動を電源の許容値内に抑えることが非常に困難になった。

この為、平滑用コンデンサとしての積層コンデンサが電源に接続される形でＣＰＵの周辺に配置され、電源の安定化対策に頻繁に使用されるようになった。つまり、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサからＣＰＵに電流を供給して、電源の電圧変動を抑えるようにしていた。

ここでこの従来例の積層コンデンサの内部電極の構造を図１２に示し、この図を基にして以下に従来例の積層コンデンサを説明する。つまり、静電容量が得られるようにこの積層コンデンサは、図１２の（Ａ）から（Ｈ）に示す順で、内部電極１２１〜１２８がそれぞれ設置されたセラミック層１１４が積層されて、誘電体素体が形成される構造となっている。そして、これら内部電極１２１〜１２８は、誘電体素体の相互に対向する二つの側面に順に引き出されていて、積層コンデンサの相互に対向する側面にそれぞれ設置される図示しない端子電極に、各内部電極１２１〜１２８が接続される構造となっている。
特開２００１−２８４１７０公報特開２００１−２８４１７１公報特開２００３−１６８６２１公報

しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなり、積層コンデンサ自身が有している等価直列インダクタンス（ＥＳＬ）が相対的に大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになった。

すなわち、ＣＰＵの電源回路に用いられる従来の積層コンデンサでは、寄生成分であるＥＳＬが高いのに伴い、この積層コンデンサを有した回路の総合インダクタンスが高くなっていた。この結果、電流の変動が生じるのに合わせてこのＥＳＬが積層コンデンサの充放電を阻害する為、電源の電圧変動が大きくなり易く、今後のＣＰＵの高速化には適応できなくなりつつあった。
本発明は上記事実を考慮し、等価直列インダクタンスを低減してＣＰＵ用の電源の電圧変動を小さくし得る積層コンデンサを提供することを目的とする。

本発明の第１の積層コンデンサは、誘電体層を積層して形成された誘電体素体と、
相互間が誘電体層で隔てられつつ隣接してそれぞれ誘電体素体内に配置されて同極性となる一対の第１内部導体と、
一対の第１内部導体からそれぞれ一つ引き出される第１引出部と、
一対の第１内部導体と誘電体層で隔てられ且つ、相互間が誘電体層で隔てられつつ隣接してそれぞれ誘電体素体内に配置されて同極性となる一対の第２内部導体と、
一対の第２内部導体からそれぞれ一つ引き出される第２引出部と、
を有した積層コンデンサであって、
相互に隣り合って配置される側の第１内部導体と第２内部導体とからそれぞれ引き出される第１引出部と第２引出部とが、誘電体素体の相互に対向する側面における略同一位置にそれぞれ引き出される形とされたことを特徴とする。

本発明の第１の積層コンデンサによれば、誘電体層を積層して形成された誘電体素体内に、同極性となる一対の第１内部導体が、誘電体層で相互間を隔てつつ隣接してそれぞれ配置されている。また、一対の第１内部導体と誘電体層で隔てられる誘電体素体内の位置に、同極性となる一対の第２内部導体が、誘電体層で相互間を隔てつつ隣接してそれぞれ配置されている。

さらに、一対の第１内部導体から第１引出部がそれぞれ一つ引き出されると共に、一対の第２内部導体から第２引出部がそれぞれ一つ引き出されているが、相互に隣り合って配置される側の第１内部導体と第２内部導体とからそれぞれ引き出される第１引出部と第２引出部とが、誘電体素体の相互に対向する側面における略同一位置にそれぞれ引き出される形とされている。

つまり、一対の第１内部導体及び一対の第２内部導体の内の隣り合って配置される側の第１内部導体と第２内部導体とが、相互に対向しつつ並列に配置されるコンデンサの電極とされるだけでなく、これら第１内部導体の第１引出部と第２内部導体の第２引出部とが、誘電体素体の相互に対向する側面における略同一位置にそれぞれ引き出されていることになる。

この為、これら第１引出部及び第２引出部の配置の関係から、この積層コンデンサへの通電の際に、誘電体層を介して隣り合って配置される側の第１内部導体と第２内部導体とが相互に異なる極性となるのに伴って、これら第１内部導体内での電流の流れと第２内部導体内での電流の流れとが、相互に逆向きになる。

以上より、本発明の第１の積層コンデンサでは、内部導体内に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺されて、積層コンデンサ自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が低減されることになる。そしてこれに伴って、一層の低ＥＳＬ化が図られて、回路の総合インダクタンスが大幅に低減されるようになる。この結果として、本発明によれば電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な積層コンデンサが得られることになる。

本発明の第２の積層コンデンサによれば、本発明の第１の積層コンデンサと同様の構成の他に、一対の第１内部導体及び一対の第２内部導体を複数組ずつ有し、これら一対の第１内部導体と一対の第２内部導体とを誘電体素体内に交互に積層したという構成を有している。従って、本発明の第１の積層コンデンサと同様の作用が生じるだけでなく、一対の第１内部導体及び一対の第２内部導体が複数組ずつ交互に積層されることで、コンデンサの電極とされるこれら内部導体を多数配置可能となり、これに伴って必要な大きさまで静電容量を容易に高められるようになった。

本発明の第３の積層コンデンサによれば、本発明の第１の積層コンデンサと同様の構成の他に、第１引出部の位置を相互に相違させた形で、一対の第１内部導体が誘電体素体内に複数組配置され、第２引出部の位置を相互に相違させた形で、一対の第２内部導体が誘電体素体内に複数組配置されたという構成を有している。従って、本発明の第１の積層コンデンサと同様の作用が生じるだけでなく、一対の第１内部導体及び一対の第２内部導体の各引出部の位置が重複しない形となり、誘電体素体の側面を有効に生かしつつ、等価直列インダクタンス（ＥＳＬ）を低減可能となる。

本発明の第４の積層コンデンサによれば、本発明の第１の積層コンデンサと同様の構成の他に、誘電体素体の側面に端子電極が複数配置され、第１引出部及び第２引出部が各端子電極に個々に接続されたという構成を有している。従って、本発明の第１の積層コンデンサと同様の作用が生じるだけでなく、第１引出部及び第２引出部に接続される端子電極を介して、外部の回路からコンデンサの電極となる第１内部導体及び第２内部導体に確実に通電可能となり、これら端子電極によって積層コンデンサとしての機能が確実に達成できるようになる。

本発明の第５の積層コンデンサによれば、本発明の第１の積層コンデンサと同様の構成の他に、相互に隣り合って配置される側の第１内部導体と第２内部導体とからそれぞれ引き出される第１引出部と第２引出部とが、誘電体素体の同一の側面内における隣り合った位置にそれぞれ引き出された形の構造を一部に含むという構成を有している。

従って、本発明の第１の積層コンデンサと同様の作用が生じるだけでなく、相互に隣り合って配置される第１内部導体の第１引出部と第２内部導体の第２引出部とが、誘電体素体の同一の側面内における隣り合った位置にそれぞれ引き出されるという構造の関係から、この積層コンデンサへの通電の際に、誘電体層を介して隣り合って配置される側の第１内部導体と第２内部導体とが相互に異なる極性となるのに伴って、これら第１内部導体内での電流の流れと第２内部導体内での電流の流れとが、相互に逆向きになる。

この結果として、上記のような構造によっても、内部導体内に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺されることになり、本発明の第１の積層コンデンサの作用効果がより一層高められるようになる。

本発明によれば、等価直列インダクタンスを低減した積層コンデンサを得ることが可能となる。また本発明は特にＣＰＵ用の電源の電圧変動を小さくし得る多端子型積層セラミックチップコンデンサに好適なものである。

本発明の第１の実施の形態に係る積層コンデンサである多端子型積層コンデンサ１０を図１から図６に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層したものを焼成することで得られた直方体形状の積層体である誘電体素体１２を本体部分として、本実施の形態に係る多端子型積層コンデンサ１０が構成されている。

図４に示すこの誘電体素体１２内の所定の高さ位置には、面状の内部電極２１が配置されており、この内部電極２１の図１における左端側最奥部分から引出部２１Ａが引き出される形になっている。また、誘電体素体１２内においてセラミック層１４を隔てた内部電極２１の下方には、同じく面状の内部電極２２が配置されており、この内部電極２２の図１における右端側最奥部分から引出部２２Ａが引き出される形になっている。

同じく誘電体素体１２内においてセラミック層１４を隔てた内部電極２２の下方には、同じく面状の内部電極２３が配置されており、この内部電極２３の図１における左端側奥寄り部分から引出部２３Ａが引き出される形になっている。また、誘電体素体１２内においてセラミック層１４を隔てた内部電極２３の下方には、同じく面状の内部電極２４が配置されており、この内部電極２４の図１における右端側奥寄り部分から引出部２４Ａが引き出される形になっている。

同じく誘電体素体１２内においてセラミック層１４を隔てた内部電極２４の下方には、同じく面状の内部電極２５が配置されており、この内部電極２５の図１における左端側手前寄り部分から引出部２５Ａが引き出される形になっている。また、誘電体素体１２内においてセラミック層１４を隔てた内部電極２５の下方には、同じく面状の内部電極２６が配置されており、この内部電極２６の図１における右端側手前寄り部分から引出部２６Ａが引き出される形になっている。

同じく誘電体素体１２内においてセラミック層１４を隔てた内部電極２６の下方には、同じく面状の内部電極２７が配置されており、この内部電極２７の図１における左端側最前部分から引出部２７Ａが引き出される形になっている。また、誘電体素体１２内においてセラミック層１４を隔てた内部電極２７の下方には、同じく面状の内部電極２８が配置されており、この内部電極２８の図１における右端側最前部分から引出部２８Ａが引き出される形になっている。

他方、誘電体素体１２内においてセラミック層１４を隔てた内部電極２８の下方には、上記と同様の８枚の内部電極２１〜２８が同じ配列で上記と同様に積層されているので、本実施の形態では、内部電極２１〜２８が２組配置された形となっている。但し、内部電極２１〜２８をさらに多数組配置する構造としても良い。

尚、これらそれぞれ長方形に形成された内部電極２１から内部電極２８までの内部電極のそれぞれの中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、内部電極２１から内部電極２８までの縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。

以上より、これら内部電極２１から内部電極２８までの内部電極が、誘電体素体１２内においてセラミック層１４を介して隔てられつつ相互に対向して配置されるように積層されることになり、これに伴って、計８ヵ所の引出部２１Ａ〜２８Ａの引出部分が積層方向に相互に重ならない位置で、内部電極２１〜２８からそれぞれ引き出された構造となっている。

一方、図３に示すように、内部電極２１の引出部２１Ａに接続される端子電極３１が、誘電体素体１２の左側の側面１２Ａにおける最奥部分に配置され、内部電極２２の引出部２２Ａに接続される端子電極３２が、誘電体素体１２の右側の側面１２Ｂにおける最奥部分に配置されている。また、内部電極２３の引出部２３Ａに接続される端子電極３３が、誘電体素体１２の左側の側面１２Ａにおける奥寄り部分に配置され、内部電極２４の引出部２４Ａに接続される端子電極３４が、誘電体素体１２の右側の側面１２Ｂにおける奥寄り部分に配置されている。

さらに、内部電極２５の引出部２５Ａに接続される端子電極３５が、誘電体素体１２の左側の側面１２Ａにおける手前寄り部分に配置され、内部電極２６の引出部２６Ａに接続される端子電極３６が、誘電体素体１２の右側の側面１２Ｂにおける手前寄り部分に配置されている。また、内部電極２７の引出部２７Ａに接続される端子電極３７が、誘電体素体１２の左側の側面１２Ａにおける最前部分に配置され、内部電極２８の引出部２８Ａに接続される端子電極３８が、誘電体素体１２の右側の側面１２Ｂにおける最前部分に配置されている。

つまり、上記のように内部電極２１の引出部２１Ａから内部電極２８の引出部２８Ａまでが、これら内部電極の図１における左右で相互に重ならずに位置しているのに伴い、相互に異なる内部電極２１〜２８にこれら引出部２１Ａ〜２８Ａを介して順次接続される形で、端子電極３１〜３８が誘電体素体１２の左右の側面１２Ａ、１２Ｂに配置されていて、例えば隣り合う端子電極同士が相互に逆の極性で使用可能となる。

以上より、本実施の形態では、図３に示すように多端子型積層コンデンサ１０の左側の側面１２Ａに端子電極３１、３３、３５、３７が奥側から順に配置され、右側の側面１２Ｂに端子電極３２、３４、３６、３８が奥側から順に配置されている。従って、直方体である六面体形状とされる誘電体素体１２の４つの側面の内の２つの側面１２Ａ、１２Ｂに端子電極３１〜３８がそれぞれ配置されることになる。

この一方、本実施の形態の多端子型積層コンデンサ１０が使用される際には、図２に示すように、それぞれ誘電体素体１２内で隣接して配置される内部電極２２と内部電極２３とが同極性の例えば−極となり、同じく内部電極２４と内部電極２５とが同極性の例えば＋極となり、同じく内部電極２６と内部電極２７とが同極性の例えば−極となり、同じく内部電極２８と内部電極２１とが同極性の例えば＋極となる。但し、内部電極２１〜２８内には一般に高周波電流が流される関係から、次の瞬間には上記と逆の極性となる。

従って、内部電極２２、２３が例えば一対の第１内部導体を構成し、図４及び図５においてこれらの下方に位置する内部電極２４、２５が例えば一対の第２内部導体を構成している。同様に、内部電極２４、２５の下方に位置する内部電極２６、２７が例えば一対の第１内部導体を構成し、これらの下方に位置する内部電極２８、２１が例えば一対の第２内部導体を構成している。これに伴い、これら内部電極２２、２３、２６、２７の引出部２２Ａ、２３Ａ、２６Ａ、２７Ａが第１引出部となり、また、これら内部電極２４、２５、２８、２１の引出部２４Ａ、２５Ａ、２８Ａ、２１Ａが第２引出部となる。

以上より、本実施の形態では、例えば内部電極２２、２３と内部電極２４、２５との内の相互に隣り合って配置される側の内部電極２３と内部電極２４とからそれぞれ引き出される引出部２３Ａと引出部２４Ａとが、図４に示すように誘電体素体１２の相互に対向する側面１２Ａ、１２Ｂにおける略同一位置にそれぞれ引き出される形とされることになる。

同様に例えば内部電極２４、２５と内部電極２６、２７との内の相互に隣り合って配置される側の内部電極２５と内部電極２６とからそれぞれ引き出される引出部２５Ａと引出部２６Ａとが、図５に示すように誘電体素体１２の相互に対向する側面１２Ａ、１２Ｂにおける略同一位置にそれぞれ引き出される形とされることになる。

次に、本実施の形態に係る多端子型積層コンデンサ１０の使用例を図６に基づき説明する。
図６に示すように、グランド端子ＧＮＤと所定の電位を有した端子Ｖとの間に、本実施の形態の多端子型積層コンデンサ１０がＬＳＩチップと並列で配置されている。但し、多端子型積層コンデンサ１０の図６において相互に対向する端子電極同士が、グランド端子ＧＮＤ或いは端子Ｖの何れかの相互に異なる端子にそれぞれ接続される形となるだけでなく、この図において隣り合う端子電極同士が、グランド端子ＧＮＤ或いは端子Ｖの何れかの相互に異なる端子にそれぞれ接続される形となっている。

従って、本実施の形態に係る多端子型積層コンデンサ１０の両側に配置される端子電極３１〜３８の内の相互に対向する端子電極同士及び、端子電極３１〜３８の内の相互に隣合った端子電極同士が、この図６の使用例においては相互に逆の極性でそれぞれ使用されるようになる。

次に、本実施の形態に係る多端子型積層コンデンサ１０の作用を説明する。
本実施の形態に係る多端子型積層コンデンサ１０によれば、誘電体層であるセラミック層１４を積層して形成された誘電体素体１２内に、相互に同極性を有する一対の第１内部導体である内部電極２２、２３が、セラミック層１４で相互間を隔てつつ隣接してそれぞれ配置されている。また、誘電体素体１２内のこれら内部電極２２、２３とセラミック層１４で隔てられる下側の位置に、相互に同極性を有する一対の第２内部導体である内部電極２４、２５が、セラミック層１４で相互間を隔てつつ隣接してそれぞれ配置されている。

同じく誘電体素体１２内のこれら内部電極２４、２５とセラミック層１４で隔てられる下側の位置に、相互に同極性を有する一対の第１内部導体である内部電極２６、２７が、セラミック層１４で相互間を隔てつつ隣接してそれぞれ配置されている。同じく誘電体素体１２内のこれら内部電極２６、２７とセラミック層１４で隔てられる下側の位置に、相互に同極性を有する一対の第２内部導体である内部電極２８、２１が、セラミック層１４で相互間を隔てつつ隣接してそれぞれ配置されている。

そして、本実施の形態では、図４及び図５に示すようにこれら内部電極２１〜２８が誘電体素体１２内に例えば２組存在するのに伴い、一対の第１内部導体と一対の第２内部導体とが、誘電体素体１２内に交互に複数積層される形となっている。

さらに、例えば内部電極２２、２３から引出部２２Ａ、２３Ａがそれぞれ一つ引き出されると共に、内部電極２４、２５から引出部２４Ａ、２５Ａがそれぞれ一つ引き出されているが、相互に隣り合って配置される側の内部電極２３と内部電極２４とからそれぞれ引き出される引出部２３Ａと引出部２４Ａとが、図４に示すように誘電体素体１２の相互に対向する側面１２Ａ、１２Ｂにおける略同一位置にそれぞれ引き出されるように配置されている。

また、図５に示す引出部２５Ａと引出部２６Ａとの間、引出部２７Ａと引出部２８Ａとの間、引出部２１Ａと引出部２２Ａとの間でも、本実施の形態では、同様に誘電体素体１２の相互に対向する側面１２Ａ、１２Ｂにおける略同一位置にそれぞれ引き出されるように配置されている。そして、誘電体素体１２の二つの側面１２Ａ、１２Ｂに８つの端子電極３１〜３８が配置されるのに伴い、これら引出部２１Ａ〜２８Ａが、各端子電極３１〜３８に個々に接続された構造になっている。

つまり、本実施の形態では、例えば内部電極２２、２３及び内部電極２４、２５の内の隣り合って配置される側の内部電極２３と内部電極２４とが、相互に対向しつつ並列に配置されるコンデンサの電極とされるだけでなく、内部電極２３の引出部２３Ａと内部電極２４の引出部２４Ａとが、前述のように誘電体素体１２の相互に対向する二つの側面１２Ａ、１２Ｂにおける略同一位置にそれぞれ引き出されるように配置された構造になっている。

この為、例えばこれら引出部２３Ａ及び引出部２４Ａの配置の関係から、この多端子型積層コンデンサ１０への通電の際に、セラミック層１４を介して隣り合って配置される側の内部電極２３と内部電極２４とが相互に異なる極性となるのに伴って、図２に示すようにこれら内部電極２３内での電流の流れと内部電極２４内での電流の流れとが、相互に逆向きになる。

また上記の本実施の形態の構造から、同様に引出部２５Ａ及び引出部２６Ａの配置の関係から、図２に示すように内部電極２５内での電流の流れと内部電極２６内での電流の流れとが、相互に逆向きになる。同様に引出部２７Ａ及び引出部２８Ａの配置の関係から、内部電極２７内での電流の流れと内部電極２８内での電流の流れとが、相互に逆向きになり、同様に引出部２１Ａ及び引出部２２Ａの配置の関係から、内部電極２１内での電流の流れと内部電極２２内での電流の流れとが、相互に逆向きになる。

以上より、本実施の形態に係る多端子型積層コンデンサ１０では、内部電極内に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺されて、多端子型積層コンデンサ１０自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス（ＥＳＬ）が低減されることになる。そしてこれに伴って、一層の低ＥＳＬ化が図られて、回路の総合インダクタンスが大幅に低減されるようになる。この結果として、本実施の形態によれば電源の電圧の振動を確実に抑制できて、ＣＰＵの電源用として最適な多端子型積層コンデンサ１０が得られることになる。

一方、本実施の形態では、一対の第１内部導体が内部電極２２、２３及び内部電極２６、２７の２組有り、また、一対の第２内部導体が内部電極２４、２５及び内部電極２８、２１の２組有るのに伴い、これら２組となる一対の第１内部導体と同じく２組となる一対の第２内部導体とを誘電体素体１２内に交互に積層することで、コンデンサの電極とされるこれら内部電極を多数配置可能となり、これに伴って必要な大きさまで静電容量を容易に高められるようになった。

さらにこの際、本実施の形態では、第１引出部である引出部２２Ａ、２３Ａ、２６Ａ、２７Ａの位置を相互に相違させた形で内部電極２２、２３、２６、２７が、誘電体素体１２内に２組ずつ配置されている。また、第２引出部である引出部２１Ａ、２４Ａ、２５Ａ、２８Ａの位置を相互に相違させた形で内部電極２１、２４、２５、２８が、誘電体素体１２内に２数組ずつ配置されている。従って、内部電極２２、２３、２６、２７及び内部電極２１、２４、２５、２８の各引出部の位置が重複しない形となり、誘電体素体１２の二つに側面１２Ａ、１２Ｂを有効に生かしつつ、等価直列インダクタンス（ＥＳＬ）を低減可能となる。

他方、本実施の形態では、誘電体素体１２の二つに側面１２Ａ、１２Ｂに８つの端子電極３１〜３８が配置され、引出部２１Ａ〜２８Ａがこれら各端子電極３１〜３８に個々に接続されていることから、これら各端子電極３１〜３８を介して、外部の回路からコンデンサの電極となる内部電極２１〜２８に確実に通電可能となり、これら各端子電極３１〜３８によって多端子型積層コンデンサ１０としての機能が確実に達成できるようになる。

次に、本発明の第２の実施の形態に係る多端子型積層コンデンサ１０を図７及び図８に示し、これらの図に基づき本実施の形態を説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
第１の実施の形態と異なり、図７に示すように本実施の形態では、一対の第１内部導体が内部電極２２、２７のみからなり、また、一対の第２内部導体が内部電極２１、２８のみからなる構造とされ、これら内部電極２１、２２、２７、２８が誘電体素体１２内に複数組配置された形とされている。

これに伴い、本実施の形態では、図８に示すように４つの端子電極３１、３２、３７、３８が誘電体素体１２の二つに側面１２Ａ、１２Ｂに配置され、内部電極２１、２２、２７、２８の引出部２１Ａ、２２Ａ、２７Ａ、２８Ａが、各端子電極３１、３２、３７、３８に個々に接続される構造になっている。

従って、本実施の形態に係る多端子型積層コンデンサ１０でも、上記のような構造とされる一対の第１内部導体である内部電極２２、２７と一対の第２内部導体である内部電極２８、２１とを有していることから、これらの内の内部電極２７の引出部２７Ａと内部電極２８の引出部２８Ａとの間及び、内部電極２１の引出部２１Ａと内部電極２２の引出部２２Ａとの間が、第１の実施の形態と同様に誘電体素体１２の相互に対向する二つの側面１２Ａ、１２Ｂにおける略同一位置にそれぞれ引き出されるように配置された構造になっている。

この結果として、本実施の形態に係る多端子型積層コンデンサ１０も第１の実施の形態と同様に、等価直列インダクタンス（ＥＳＬ）が低減されるのに伴って、回路の総合インダクタンスが大幅に低減されるようになる結果として、電源の電圧の振動を確実に抑制できることになる。

次に、本発明の第３の実施の形態に係る多端子型積層コンデンサ１０を図９及び図１０に示し、これらの図に基づき本実施の形態を説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。先ず、図９に示すように本実施の形態では、第１の実施の形態と同様の配列で８枚の内部電極２１〜２８が誘電体素体１２内に配置されている。

但し、本実施の形態は、第１の実施の形態に対して以下のような相違を有している。すなわち、誘電体素体１２内においてセラミック層１４を隔てた内部電極２８の下方には、同じく面状の内部電極４１が配置されており、この内部電極４１の図９における上端側右寄り部分から引出部４１Ａが引き出される形になっている。

同じく誘電体素体１２内においてセラミック層１４を隔てた内部電極４１の下方には、同じく面状の内部電極４２が配置されており、この内部電極４２の図９における上端側左寄り部分から引出部４２Ａが引き出される形になっている。また、誘電体素体１２内においてセラミック層１４を隔てた内部電極４２の下方には、同じく面状の内部電極４３が配置されており、この内部電極４３の図９における下端側右寄り部分から引出部４３Ａが引き出される形になっている。さらに、誘電体素体１２内においてセラミック層１４を隔てた内部電極４３の下方には、同じく面状の内部電極４４が配置されており、この内部電極４４の図９における下端側左寄り部分から引出部４４Ａが引き出される形になっている。

他方、誘電体素体１２内においてセラミック層１４を隔てた内部電極４４の下方には、上記と同様の１２枚の内部電極２１〜２８、４１〜４４が上記と同じ配列で１組以上積層された形となっている。

つまり、内部電極２１の引出部２１Ａから内部電極２８の引出部２８Ａまでの引出部が、第１の実施の形態と同様にこれら内部電極の図９における左右部分で相互に重ならずに位置しているだけでなく、内部電極４１の引出部４１Ａから内部電極４４の引出部４４Ａまでの引出部が、これら内部電極の図９における上下部分で相互に重ならずに位置していることになる。

これに伴い、図１０に示すように、相互に異なる内部電極２１〜２８にこれら引出部２１Ａ〜２８Ａを介して順次接続される形で、端子電極３１〜３８が第１の実施の形態と同様に誘電体素体１２の左右の側面１２Ａ、１２Ｂに配置されているだけでなく、内部電極４１〜４４にこれら引出部４１Ａ〜４４Ａを介して順次接続される端子電極５１〜５４が誘電体素体１２の前後の側面１２Ｃ、１２Ｄに配置されていて、例えば隣り合う端子電極同士が相互に逆の極性で使用可能となる。尚、具体的には、引出部４１Ａと端子電極５１とが接続され、引出部４２Ａと端子電極５２とが接続され、引出部４３Ａと端子電極５３とが接続され、引出部４４Ａと端子電極５４とが接続されている。

従って、第１の実施の形態で内部電極２８、２１が一対の第２内部導体を構成している替わりに、内部電極２８、４１が一対の第２内部導体を構成しており、さらに、内部電極４２、４３が一対の第１内部導体を構成すると共に、内部電極４４、２１が一対の第２内部導体を構成している。これに伴い、これら内部電極４２、４３の引出部４２Ａ、４３Ａも第１引出部となり、また、これら内部電極４１、４４の引出部４１Ａ、４４Ａも第２引出部となる。

以上より、本実施の形態では、例えば内部電極２８、４１と内部電極４２、４３との内の相互に隣り合って配置される側の内部電極４１と内部電極４２とからそれぞれ引き出される引出部４１Ａと引出部４２Ａとが、図１０に示すように誘電体素体１２の同一の側面１２Ｃ内における隣り合った位置にそれぞれ引き出される形になる。

同様に例えば内部電極４２、４３と内部電極４４、２１との内の相互に隣り合って配置される側の内部電極４３と内部電極４４とからそれぞれ引き出される引出部４３Ａと引出部４４Ａとが、図１０に示すように誘電体素体１２の同一の側面１２Ｄ内における隣り合った位置にそれぞれ引き出される形になる。

従って、上記の構造の関係から、この多端子型積層コンデンサ１０への通電の際に、セラミック層１４を介して隣り合って配置される側の内部電極４１と内部電極４２とが相互に異なる極性となるのに伴って、内部電極４１内での電流の流れと内部電極４２内での電流の流れとが、相互に逆向きになり、また、内部電極４３と内部電極４４との間でも同様に電流の流れが相互に逆向きになる。

この結果として、本実施の形態に係る四側面を用いた形の多端子型積層コンデンサ１０も第１の実施の形態と同様に、等価直列インダクタンス（ＥＳＬ）が低減されるのに伴って、回路の総合インダクタンスが大幅に低減されるようになる結果として、電源の電圧の振動を確実に抑制できることになる。

次に、本発明の第４の実施の形態に係る多端子型積層コンデンサ１０を図１１に示し、これらの図に基づき本実施の形態を説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図１１に示すように本実施の形態では、第１の実施の形態と同様に８枚の内部電極２１〜２８が誘電体素体１２内に複数組配置されているが、第１の実施の形態と配列が異なっている。つまり、本実施の形態では、内部電極２２の下方に内部電極２６が位置し、また、内部電極２４の下方に内部電極２８が位置し、以下、内部電極２７、内部電極２３、内部電極２５の順に配置されている。

従って、内部電極２２、２６が例えば一対の第１内部導体を構成し、これらの下方に位置する内部電極２４、２８が例えば一対の第２内部導体を構成している。同様に、内部電極２４、２８の下方に位置する内部電極２７、２３が例えば一対の第１内部導体を構成し、これらの下方に位置する内部電極２５、２１が例えば一対の第２内部導体を構成している。これに伴い、これら内部電極２２、２６、２７、２３の引出部２２Ａ、２６Ａ、２７Ａ、２３Ａが第１引出部となり、また、これら内部電極２４、２８、２５、２１の引出部２４Ａ、２８Ａ、２５Ａ、２１Ａが第２引出部となる。

以上より、本実施の形態では、例えば内部電極２２、２６と内部電極２４、２８との内の相互に隣り合って配置される側の内部電極２６と内部電極２４とからそれぞれ引き出される引出部２６Ａと引出部２４Ａとが、誘電体素体１２の同一の側面１２Ｂ内における隣り合った位置にそれぞれ引き出される形になる。

同様に例えば内部電極２７、２３と内部電極２５、２１との内の相互に隣り合って配置される側の内部電極２３と内部電極２５とからそれぞれ引き出される引出部２３Ａと引出部２５Ａとが、誘電体素体１２の同一の側面１２Ａ内における隣り合った位置にそれぞれ引き出される形となる。

従って、上記の構造の関係から、この多端子型積層コンデンサ１０への通電の際に、セラミック層１４を介して隣り合って配置される側の内部電極２６と内部電極２４とが相互に異なる極性となるのに伴って、内部電極２６内での電流の流れと内部電極２４内での電流の流れとが、相互に逆向きになり、また、内部電極２３と内部電極２５との間でも同様に電流の流れが相互に逆向きになる。この為、本実施の形態に係る多端子型積層コンデンサ１０によっても、第１の実施の形態及び第３の実施の形態と同様の作用効果が得られようになる。

尚、上記実施の形態に係る多端子型積層コンデンサ１０は、十数枚の内部電極及び４つ、８つ或いは１２の端子電極を有する構造とされているものの、層数、内部電極の枚数及び、端子電極の数は、これらの数に限定されず、さらに多数としても良い。

本発明の第１の実施の形態に係る多端子型積層コンデンサの内部電極を示す分解斜視図である。本発明の第１の実施の形態に係る多端子型積層コンデンサ内で積層される順を（Ａ）から（Ｈ）で表した各内部電極を示す平面図である。本発明の第１の実施の形態に係る多端子型積層コンデンサを示す斜視図である。本発明の第１の実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の４−４矢視線断面に対応する図である。本発明の第１の実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の５−５矢視線断面に対応する図である。本発明の第１の実施の形態に係る多端子型積層コンデンサの使用状態を示す回路図である。本発明の第２の実施の形態に係る多端子型積層コンデンサ内で積層される順を（Ａ）から（Ｄ）で表した各内部電極を示す平面図である。本発明の第２の実施の形態に係る多端子型積層コンデンサを示す斜視図である。本発明の第３の実施の形態に係る多端子型積層コンデンサ内で積層される順を（Ａ）から（Ｌ）で表した各内部電極を示す平面図である。本発明の第３の実施の形態に係る多端子型積層コンデンサを示す斜視図である。本発明の第４の実施の形態に係る多端子型積層コンデンサ内で積層される順を（Ａ）から（Ｈ）で表した各内部電極を示す平面図である。従来例に係る多端子型積層コンデンサの各内部電極内で積層される順を（Ａ）から（Ｈ）で表した各内部電極を示す平面図である。

符号の説明

１０多端子型積層コンデンサ（積層コンデンサ）
１２誘電体素体
１２Ａ、１２Ｂ側面
１４セラミック層（誘電体層）
２２、２３内部電極（第１内部導体）
２２Ａ、２３Ａ引出部（第１引出部）
２４、２５内部電極（第２内部導体）
２４Ａ、２５Ａ引出部（第２引出部）
２６、２７内部電極（第１内部導体）
２６Ａ、２７Ａ引出部（第１引出部）
２８、２１内部電極（第２内部導体）
２８Ａ、２１Ａ引出部（第２引出部）
３１〜３８端子電極

Claims

誘電体層を積層して形成された誘電体素体と、
相互間が誘電体層で隔てられつつ隣接してそれぞれ誘電体素体内に配置されて同極性となる一対の第１内部導体と、
一対の第１内部導体からそれぞれ一つ引き出される第１引出部と、
一対の第１内部導体と誘電体層で隔てられ且つ、相互間が誘電体層で隔てられつつ隣接してそれぞれ誘電体素体内に配置されて同極性となる一対の第２内部導体と、
一対の第２内部導体からそれぞれ一つ引き出される第２引出部と、
を有した積層コンデンサであって、
相互に隣り合って配置される側の第１内部導体と第２内部導体とからそれぞれ引き出される第１引出部と第２引出部とが、誘電体素体の相互に対向する側面における略同一位置にそれぞれ引き出される形とされたことを特徴とする積層コンデンサ。
一対の第１内部導体及び一対の第２内部導体を複数組ずつ有し、これら一対の第１内部導体と一対の第２内部導体とを誘電体素体内に交互に積層したことを特徴とする請求項１記載の積層コンデンサ。
第１引出部の位置を相互に相違させた形で、一対の第１内部導体が誘電体素体内に複数組配置され、第２引出部の位置を相互に相違させた形で、一対の第２内部導体が誘電体素体内に複数組配置されたことを特徴とする請求項１記載の積層コンデンサ。
誘電体素体の側面に端子電極が複数配置され、第１引出部及び第２引出部が各端子電極に個々に接続されたことを特徴とする請求項１記載の積層コンデンサ。
相互に隣り合って配置される側の第１内部導体と第２内部導体とからそれぞれ引き出される第１引出部と第２引出部とが、誘電体素体の同一の側面内における隣り合った位置にそれぞれ引き出された形の構造を一部に含むことを特徴とする請求項１記載の積層コンデンサ。