JP5628494B2 - 共振回路 - Google Patents

Description

本発明は、静電容量素子及び共振回路に関し、より詳細には、誘電体層と電極とを交互に積層した積層型の静電容量素子及びそれを備える共振回路に関する。

従来、誘電体層と内部電極とを交互に積層して構成した種々の積層型の静電容量素子（以下、積層型容量素子という）が開発されており、その積層型容量素子は、様々な電子機器で使用されている。そして、近年の電子機器の小型化及び高性能化に伴い、上述のような構成の積層型容量素子においても、より小型で高性能の積層型容量素子の開発が望まれている。

そこで、従来、小型で高性能の積層型容量素子を得るために、種々の技術が提案されている（例えば、特許文献１及び非特許文献１参照）。特許文献１では、積層型容量素子の内部または外表面の残留応力を抑制する技術が提案されている。

また、非特許文献１には、内部電極の積層構造を、積層型容量素子の誘電体層の積層方向において電極同士が直接対向しない構造にする技術が提案されている。非特許文献１では、内部電極の積層構造をこのような構造にすることにより、積層型容量素子の容量のばらつきを低減している。

再公表特許ＷＯ ０５／０５０６７９号公報

林 克彦：「高周波用チップコンデンサの電極構造に関する検討」，電子情報通信学会論文誌Ｃ，Vol. J86-C，No.8，pp.927-933，２００３年

上述のように、近年の電子機器の小型化及び高性能化に伴い、より小型で高性能の積層型の静電容量素子の開発が望まれている。しかしながら、積層型容量素子を小型化すると、素子内の内部電極の面積が小さくなるので電極抵抗が高くなる。この場合、内部電極の電極抵抗（直流抵抗）に半比例する積層型容量素子のＱ値（Quality of factor）が低下するという問題が生じる。

本発明は、上記問題を解決するためになされたものであり、本発明の目的は、積層型容量素子の電極抵抗をより低減して、より高性能の積層型容量素子及びそれを備える共振回路を提供することを目的とする。

上記課題を解決するために、本発明の共振回路は、可変容量コンデンサと定容量コンデンサとを含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとを備える共振回路であって、前記可変容量コンデンサ及び前記定容量コンデンサは、それぞれ、第１電極と、第２電極と、第３電極と、第４電極と、第１誘電体部と、第２誘電体部と、第３誘電体部とを備える構成とする。第１電極及び第４電極は、一方の極性の信号が印加される電極であり、第２電極及び第３電極は、他方の極性の信号が印加される電極である。また、第３電極は、第２電極と対向する位置に配置される。そして、第１誘電体部は、第１電極及び第２電極間に設けられ、第２誘電体部は、第２電極及び第３電極間に設けられ、第３誘電体部は、第３電極及び第４電極間に設けられる構成とする。また、可変容量コンデンサ及び前記定容量コンデンサは、それぞれ、第１誘電体部が一つの第１誘電体層で構成され、第１電極が前記第１誘電体層の一方の表面に形成され、且つ、第２電極が第１誘電体層の他方の表面に形成されており、第１電極を第２電極の形成面に投影した際に、第１電極の投影パターンが、第２電極と重なり、第３誘電体部が一つの第３誘電体層で構成され、第３電極が第３誘電体層の一方の表面に形成され、且つ、第４電極が第３誘電体層の他方の表面に形成されており、第３電極を第４電極の形成面に投影した際に、第３電極の投影パターンが、第２電極と重なる。また、可変容量コンデンサ及び定容量コンデンサは、それぞれ、第１電極が、第１誘電体層の第１電極の形成面内における第１方向に延在した第１電極部を有し、第２電極が、第１誘電体層の第２電極の形成面内における第１方向と交差する第２方向に延在した第２電極部を有し、第３電極が、第３誘電体層の第３電極の形成面内における第２方向に延在した第３電極部を有し、第４電極が、第３誘電体層の第４電極の形成面内における第１方向に延在した第４電極部を有する静電容量素子を含み、前記可変容量コンデンサの両端子に、それぞれ接続されたバイアス除去用コンデンサを更に備える。

本発明の静電容量素子では、第１誘電体部を挟んで形成される第１電極及び第２電極、並びに、第３誘電体部を挟んで形成される第３電極及び第４電極には、それぞれ、互いに異なる極性の信号が印加される。それゆえ、第１電極及び第２電極、並びに、第３電極及び第４電極には、それぞれコンデンサが形成される。一方、第２誘電体部を挟んで対向する位置に配置される第２電極及び第３電極には、それぞれ同じ極性の信号が印加される。それゆえ、第２電極及び第３電極間にはコンデンサは形成されない。

このような構成にすることにより、所望の容量を得るために、より多くの内部電極を静電容量素子内に設けることができる。このことは、後述する本発明に係る種々の実施形態において具体的に説明する。

上述のように、本発明の共振回路に用いる静電容量素子では、より多くの内部電極を静電容量素子内に設けることができるので、静電容量素子の電極抵抗をより低減することができる。それゆえ、本発明によれば、静電容量素子のＱ値の低下を抑制することができ、より高性能の静電容量素子を提供することができる。

図１は、本発明の第１の実施形態に係る積層型容量素子の概略断面構成図である。 図２（ａ）〜（ｄ）は、第１の実施形態の積層型容量素子の分解図である。 図３は、第１の実施形態の積層型容量素子の等価回路図である。 図４は、比較例１の積層型素子の概略断面構成図である。 図５（ａ）〜（ｄ）は、比較例１の積層型容量素子の分解図である。 図６は、比較例１の積層型容量素子の等価回路図である。 図７は、変形例１の積層型容量素子の概略断面構成図である。 図８は、本発明の第２の実施形態に係る積層型容量素子の概略断面構成図である。 図９（ａ）〜（ｄ）は、第２の実施形態の積層型容量素子の分解図である。 図１０は、第２の実施形態の積層型容量素子の等価回路図である。 図１１は、比較例２の積層型容量素子の概略断面構成図である。 図１２（ａ）〜（ｄ）は、比較例２の積層型容量素子の分解図である。 図１３は、比較例２の積層型容量素子の等価回路図である。 図１４は、変形例２の積層型容量素子の概略断面構成図である。 図１５は、変形例２の積層型容量素子の等価回路図である。 図１６は、変形例３の積層型容量素子の概略断面構成図である。 図１７（ａ）及び（ｂ）は、変形例３の積層型容量素子の分解図である。 図１８は、変形例３の積層型容量素子の等価回路図である。 図１９は、一般的な積層型コンデンサの概略構成図である。 図２０は、本発明の第３の実施形態に係る積層型容量素子の概略断面構成図である。 図２１（ａ）〜（ｄ）は、第３の実施形態の積層型容量素子の分解図である。 図２２は、第３の実施形態の積層型容量素子の内部電極の概略構成図である。 図２３は、変形例４−１の積層型容量素子の内部電極の概略構成図である。 図２４は、変形例４−２の積層型容量素子の内部電極の概略構成図である。 図２５は、変形例４−３の積層型容量素子の内部電極の概略構成図である。 図２６は、変形例４−４の積層型容量素子の内部電極の概略構成図である。 図２７は、変形例４−５の積層型容量素子の内部電極の概略構成図である。 図２８は、本発明の第４の実施形態に係る非接触受信装置のブロック構成図である。

以下に、本発明の実施形態に係る積層型容量素子及びそれを備える電子機器（共振回路）の一例を、図面を参照しながら以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：積層型容量素子の基本構成例
２．第２の実施形態：コンデンサを構成する一対の内部電極が誘電体層の厚さ方向において対向しない積層型容量素子の構成例
３．第３の実施形態：コンデンサを構成する一対の内部電極の各電極部の延在方向が互いに交差する積層型容量素子の構成例
４．第４の実施形態：本発明の積層型容量素子を備える非接触受信装置の構成例

＜１．第１の実施形態＞
［積層型容量素子の構成］
図１に、本発明の第１の実施形態に係る積層型容量素子（以下、積層型コンデンサという）の概略断面図を示す。なお、本実施形態の積層型コンデンサの構成は、入力信号の種類（交流または直流）及びその信号レベルに関係なく容量がほとんど変化しないコンデンサ（以下、定容量コンデンサという）だけでなく、可変容量コンデンサにも適用することができる。

本実施形態の積層型コンデンサ１０（静電容量素子）は、５つの誘電体層１１〜１５と、４つの内部電極２１〜２４とを備える。なお、以下では、説明の便宜上適宜、誘電体層１１〜１３、１４及び１５をそれぞれ第１誘電体層〜第３誘電体層（第１誘電体部〜第３誘電体部）、下部誘電体層及び上部誘電体層と称し、内部電極２１〜２４を、それぞれ第１電極〜第４電極と称する。

本実施形態では、下部誘電体層１４上に、第４電極２４、第３誘電体層１３、第３電極２３、第２誘電体層１２、第２電極２２、第１誘電体層１１、第１電極２１及び上部誘電体層１５を、この順で積層して積層型コンデンサ１０を構成する。

また、本実施形態では、図１に示すように、第１電極２１及び第４電極２４は、外部の信号電源１００の一方の端子に接続され、第２電極２２及び第３電極２３は、信号電源１００の他方の端子に接続される。第１電極２１〜第４電極２４をこのように信号電源１００に接続することにより、積層型コンデンサ１０内では、第１電極２１及び第２電極２２間、並びに、第３電極２３及び第４電極２４間にコンデンサ（以下、内部コンデンサという）がそれぞれ形成される。なお、第２誘電体層１２を挟んで形成される第２電極２２及び第３電極２３には、同じ極性の信号が印加されるので、第２誘電体層１２には内部コンデンサは形成されない。

すなわち、本実施形態の積層型コンデンサ１０では、内部コンデンサが形成される層と、内部コンデンサが形成されない層とが交互に積層された構成となる。

まず、各誘電体層の構成について説明する。第１誘電体層１１〜第３誘電体層１３、下部誘電体層１４及び上部誘電体層１５の上面（下面）の形状は、長方形であり、その長辺と短辺の比は、例えば、２：１にすることができる。

また、本実施形態では、図１に示すように、第１誘電体層１１〜第３誘電体層１３の厚さ（例えば２μｍ程度）は同じとする。ただし、本発明はこれに限定されず、第１誘電体層１１〜第３誘電体層１３の厚さは、例えば用途、必要とする容量等に応じて適宜設定することができる。例えば、第１誘電体層１１〜第３誘電体層１３の厚さを全て異ならせても良いし、第２誘電体層１２の厚さのみを第１誘電体層１１及び第３誘電体層１３の厚さより薄くしても良い。なお、積層型コンデンサ１０の薄型化（小型化）を観点では、内部コンデンサが形成されない第２誘電体層１２の厚さを、第１誘電体層１１及び第３誘電体層１３の厚さより薄くすることが好ましい。また、下部誘電体層１４及び上部誘電体層１５の厚さは、例えば用途等に応じて適宜設定することができる。

本実施形態では、第１誘電体層１１〜第３誘電体層１３、下部誘電体層１４及び上部誘電体層１５を同じ誘電体材料で形成する。なお、本発明はこれに限定されず、各誘電体層の形成材料を変えても良い。しかしながら、製造の容易性の観点では、本実施形態のように、第１誘電体層１１〜第３誘電体層１３、下部誘電体層１４及び上部誘電体層１５を同じ誘電体材料で形成することが好ましい。

本実施形態の積層型コンデンサ１０を定容量コンデンサとして用いる場合には、各誘電体層は、比誘電率の低い常誘電体材料で形成される。常誘電体材料としては、例えば、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、ポリスチレン、ＴｉＯ_２、ＭｇＴｉＯ_２、ＭｇＴｉＯ_３、ＳｒＭｇＴｉＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５等を用いることができる。

また、本実施形態の積層型コンデンサ１０を可変容量コンデンサとして用いる場合には、各誘電体層は、比誘電率が１０００を超えるような強誘電体材料で形成される。そのような強誘電体材料で各誘電体層を形成することにより、外部から印加される制御信号に応じて各誘電体層の容量を変化させることができる。

そのような強誘電体材料としては、イオン分極を生じる強誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ_３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）、ニオブ酸カリウム（ＫＮｂＯ_３）、チタン酸鉛（ＰｂＴｉＯ_３）等が挙げられる。また、強誘電体材料として、例えば、チタン酸鉛（ＰｂＴｉＯ_３）にジルコン酸鉛（ＰｂＺｒＯ_３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。

また、強誘電体材料として、電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ^２＋の電荷面と、Ｆｅ^３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）_２・Ｏ_４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）_２・Ｏ_４としては、例えば、ＥｒＦｅ_２Ｏ_４、ＬｕＦｅ_２Ｏ_４、ＹＦｅ_２Ｏ_４が挙げられる。また、強誘電体材料として、異方性を有する強誘電体材料を用いてもよい。

次に、各内部電極の構成について説明する。図２（ａ）〜（ｄ）に、積層型コンデンサ１０の分解図を示す。なお、図２（ａ）〜（ｄ）では、説明を簡略化するため、上部誘電体層１５を省略する。図２（ａ）には、第１誘電体層１１上に形成される第１電極２１の電極構成を示す。図２（ｂ）には、第２誘電体層１２上に形成される第２電極２２の電極構成を示す。図２（ｃ）には、第３誘電体層１３上に形成される第３電極２３の電極構成を示す。そして、図２（ｄ）には、下部誘電体層１４上に形成される第４電極２４の電極構成を示す。

なお、本実施形態では、図２（ａ）〜（ｄ）に示すように、第１電極２１〜第４電極２４は、いずれもＴ字状の表面形状を有し、その寸法も全て同じとする。ただし、本発明はこれに限定されず、第１電極２１〜第４電極２４の構成（例えば、形状、寸法等）は、例えば用途、必要とする容量等を考慮して適宜設定することができる。例えば、第１電極２１〜第４電極２４を全て異なる構成にしてもよいし、同じ極性の信号が印加される内部電極間では同じ構成とし且つ異なる極性の信号が印加される内部電極間では異なる構成としてもよい。

第１電極２１は、第１誘電体層１１の一方の短辺（図２（ａ）では右側の短辺）に沿って形成された端子部２１ｂと、端子部２１ｂの中央から端子部２１ｂの延在方向（図２（ａ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部２１ａとで構成される。

第２電極２２は、第２誘電体層１２の他方の短辺（図２（ｂ）では左側の短辺）に沿って形成された端子部２２ｂと、端子部２２ｂの中央から端子部２２ｂの延在方向（図２（ｂ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部２２ａとで構成される。

第３電極２３は、第２電極２２と同様の構成であり、第３誘電体層１３の他方の短辺に沿って形成された端子部２３ｂと、端子部２３ｂの中央から端子部２３ｂの延在方向（図２（ｃ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部２３ａとで構成される。また、第３電極２３は、第２誘電体層１２を挟んで、第２電極２２と対向する位置に配置される。

第４電極２４は、第１電極２１と同様の構成であり、下部誘電体層１４の一方の短辺に沿って形成された端子部２４ｂと、端子部２４ｂの中央から端子部２４ｂの延在方向（図２（ｄ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部２４ａとで構成される。また、第４電極２４は、第１誘電体層１１〜第３誘電体層１３を挟んで、第１電極２１と対向する位置に配置される。

なお、内部コンデンサが形成される誘電体層を挟んで形成される一対の内部電極は、誘電体層の厚さ方向において、一対の内部電極の電極部同士が対向するような位置に配置される。また、内部コンデンサを構成する一対の内部電極の各電極部の延在方向の長さは、誘電体層の厚さ方向において、一対の内部電極の電極部同士が対向するように設定される。すなわち、内部コンデンサを構成する一対の内部電極のうち、一方の内部電極を他方の内部電極の形成面に投影した際に、一方の内部電極の電極部の投影パターンが他方の内部電極の電極部と重なるように一対の内部電極の配置位置及び電極部の延在長さを設定する。なお、以下では、一方の内部電極の電極部の投影パターンと他方の内部電極の電極部とが重なる領域を対向電極領域という。

また、本実施形態では、積層型コンデンサ１０内に形成される複数の内部コンデンサにおいて、対向電極領域の面積が均一となるように、各内部電極の配置位置及び電極部の延在長さを設定する。ただし、本発明はこれに限定されず、例えば、用途、必要とする容量等に応じて、内部コンデンサの対向電極領域の面積が内部コンデンサ毎に異なるように、各内部電極の配置位置及び電極部の延在長さを設定してもよい。

なお、図示しないが、積層型コンデンサ１０は、信号電源１００の一対の端子に例えばリード線等を介して接続される一対の外部端子を有する。そして、第１電極２１及び第４電極２４の端子部２１ｂ及び２４ｂは、一方の外部端子に接続され、第２電極２２及び第３電極２３の端子部２２ｂ及び２３ｂは、他方の外部端子に接続される。ただし、本発明はこれに限定されず、例えば、内部電極毎に個別に外部端子を設け、コンデンサを回路上に実装した際に、回路の配線により第１電極２１及び第４電極２４、並びに、第２電極２２及び第３電極２３がそれぞれ電気的に接続されるようにしてもよい。

また、本実施形態の積層型コンデンサ１０を可変容量コンデンサとして用いる場合には、一対の外部端子は、信号電源１００だけでなく、制御電源の端子にも接続される。この際、積層型コンデンサ１０は、バイアス除去用コンデンサを介して信号電源１００に接続され、制御電源には電流制限抵抗を介して接続される。

第１電極２１〜第４電極２４は、例えば、金属微粉末（Ｐｄ、Ｐｄ／Ａｇ、Ｎｉ等)を含む導電ペーストを用いて形成される。これにより、積層型コンデンサ１０の製造コストを低減することができる。なお、本実施形態では、第１電極２１〜第４電極２４は、同じ材料で形成する。ただし、本発明はこれに限定されない。例えば用途等に応じて、第１電極２１〜第４電極２４を互いに異なる材料で形成してもよいし、内部コンデンサを構成する一対の内部電極毎に形成材料を変えてもよい。

また、本実施形態では、第１電極２１〜第４電極２４の厚さは、同じとする。ただし、本発明はこれに限定されない。例えば用途等に応じて、第１電極２１〜第４電極２４の厚さが互いに異なるようにしてもよいし、内部コンデンサを構成する一対の内部電極毎に厚さを変えてもよい。

上述のように、本実施形態の積層型コンデンサ１０では、各内部電極の構成、並び、各誘電体層の構成を同じにするので、積層型コンデンサ１０内に形成される２つの内部コンデンサの容量（Ｃ１）は同じになる。なお、本発明はこれに限定されず、例えば用途等に応じて、各内部電極の構成、並び、各誘電体層の構成を適宜異ならせ、２つの内部コンデンサの容量が互いに異なるようにしてもよい。

図３に、本実施形態の積層型コンデンサ１０の等価回路を示す。上述のように、本実施形態では、積層型コンデンサ１０内に形成される２つの内部コンデンサの容量Ｃ１は同じになるので、積層型コンデンサ１０の等価回路は、信号電源１００に対して容量Ｃ１の２つの内部コンデンサ１６及び１７を並列接続した回路となる。この場合、本実施形態の積層型コンデンサ１０全体の容量は２×Ｃ１となる。

［積層型コンデンサの作製方法］
次に、本実施形態の積層型コンデンサ１０の作製方法の一例を簡単に説明する。まず、上述した誘電体材料からなるシート部材（厚さは、例えば２μｍ程度）を用意する。なお、このシート部材が、上述した第１誘電体層１１〜第３誘電体層１３及び下部誘電体層１４のいずれかになる。

次いで、例えばＰｄ、Ｐｄ／Ａｇ、Ｎｉ等の金属微粉末をペースト化した導電ペーストを調製する。そして、その導電ペーストを内部電極の形状（Ｔ字状）に対応する開口部が形成されたマスクを介して、シート部材の一方の表面に塗布（シルク印刷等）して内部電極を形成する。そして、本実施形態では、この一方の表面に内部電極が形成されたシート部材（以下、電極付シート部材という）を合計４枚作製する。

次いで、上述のようにして用意した４枚の電極付シート部材を、内部電極とシート部材とが交互に配置されるように積層する。この際、各内部電極が、図２（ａ）〜（ｄ）に示すような形態で配置されるように積層する。すなわち、上側の電極付シート部材から、各内部電極の端子部の位置が、シート部材の一方の短辺付近（図２では右側短辺）、他方の短辺付近（図２では左側短辺）、他方の短辺付近及び一方の短辺付近となるように４枚の電極付シート部材を積層する。次いで、別途用意した内部電極が形成されていないシート部材を、内部電極が露出した側の表面上に積層する。この別途用意したシート部材は、上部誘電体層１５になる。

次いで、その積層部材を加熱圧着する。そして、加熱圧着した部材を還元性雰囲気中で、高温焼成してシート部材と導電ペースト層（内部電極）とを一体化させる。本実施形態では、このようにして積層型コンデンサ１０を作製する。

なお、積層型コンデンサ１０の電極抵抗を低減するために、第２誘電体層１２を形成せずに、第３電極２３上に第２電極２２を直接形成して（導電ペーストを２度塗りして）、内部電極の膜厚を厚くする手法も考えられる。しかしながら、この場合、第２電極２２の形成工程を他の内部電極の形成工程と変える必要がある。それに対して、本実施形態の積層型コンデンサ１０の製造工程では、上述のように内部電極の形成工程は全て同じであるので、上記場合に比べて、より簡易に積層型コンデンサ１０を作製することができる。

［比較例１］
ここで、第１の実施形態の積層型コンデンサ１０の効果を説明する前に、従来の積層型コンデンサ（比較例１）の構成について説明する。

図４に、比較例１の積層型コンデンサの概略断面図を示す。比較例１の積層型コンデンサ３００は、第１の実施形態と同様に、主に、５つの誘電体層３１１〜３１５（第１誘電体層〜第３誘電体層、下部誘電体層及び上部誘電体層）と、４つの内部電極３２１〜３２４（第１電極〜第４電極）とで構成される。また、比較例１では、下部誘電体層３１４上に、第４電極３２４、第３誘電体層３１３、第３電極３２３、第２誘電体層３１２、第２電極３２２、第１誘電体層３１１、第１電極３２１及び上部誘電体層３１５を、この順で積層する。

さらに、比較例１の積層型コンデンサ３００では、第１電極３２１及び第３電極３２３は、外部の信号電源１００の一方の端子に接続され、第２電極３２２及び第４電極３２４は、信号電源１００の他方の端子に接続される。すなわち、比較例１の積層型コンデンサ３００では、異なる極性の信号が印加される内部電極が誘電体層を挟んで交互に積層された構成となる。各内部電極をこのように信号電源１００に接続することにより、積層型コンデンサ３００内には、誘電体層毎に内部コンデンサが形成される。

なお、比較例１では、各誘電体層の構成（例えば形状、寸法、形成材料等）は、第１の実施形態と同様とする。また、各内部電極の構成（例えば、形状、寸法、形成材料等）も、第１の実施形態と同様とする。

また、図５（ａ）〜（ｄ）に、比較例１の積層型コンデンサ３００の分解図を示す。なお、図５（ａ）〜（ｄ）では、説明を簡略化するため、上部誘電体層３１５を省略する。図５（ａ）には、第１誘電体層３１１上に形成される第１電極３２１の電極構成を示す。図５（ｂ）には、第２誘電体層３１２上に形成される第２電極３２２の電極構成を示す。図５（ｃ）には、第３誘電体層３１３上に形成される第３電極３２３の電極構成を示す。そして、図５（ｄ）には、下部誘電体層３１４上に形成される第４電極３２４の電極構成を示す。

第１電極３２１は、Ｔ字状の表面形状を有し、電極部３２１ａと、端子部３２１ｂとで構成される。端子部３２１ｂは、長方形状の第１誘電体層３１１の一方の短辺（図５（ａ）では右側の短辺）に沿って形成され、電極部３２１ａは、端子部３２１ｂの中央から端子部３２１ｂの延在方向（図５（ａ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。

第２電極３２２は、Ｔ字状の表面形状を有し、電極部３２２ａと、端子部３２２ｂとで構成される。端子部３２２ｂは、長方形状の第２誘電体層３１２の他方の短辺（図５（ｂ）では左側の短辺）に沿って形成され、電極部３２２ａは、端子部３２２ｂの中央から端子部３２２ｂの延在方向（図５（ｂ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。

第３電極３２３は、Ｔ字状の表面形状を有し、電極部３２３ａと、端子部３２３ｂとで構成される。端子部３２２ｂは、長方形状の第３誘電体層３１３の一方の短辺（図５（ｃ）では右側の短辺）に沿って形成され、電極部３２３ａは、端子部３２３ｂの中央から端子部３２３ｂの延在方向（図５（ｃ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。また、第３電極３２３は、第１誘電体層３１１及び第２誘電体層３１２を挟んで、第１電極３２１と対向する位置に配置される。

第４電極３２４は、Ｔ字状の表面形状を有し、電極部３２４ａと、端子部３２４ｂとで構成される。端子部３２４ｂは、長方形状の下部誘電体層３１４の他方の短辺（図５（ｄ）では左側の短辺）に沿って形成され、電極部３２４ａは、端子部３２４ｂの中央から端子部３２４ｂの延在方向（図５（ｄ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。また、第４電極３２４は、第２誘電体層３１２及び第３誘電体層３１３を挟んで、第２電極３２２と対向する位置に配置される。

なお、比較例１では、所定の内部電極を、誘電体層を挟んで隣に位置する内部電極の形成面に投影した際に、所定の内部電極の電極部の投影パターンが隣に位置する内部電極の電極部と重なるように、各内部電極の配置位置及び電極部の延在長さが設定されている。

また、比較例１では、積層型コンデンサ３００内に形成される複数の内部コンデンサにおいて、対向電極領域の面積が均一となるように、各内部電極の配置位置及び電極部の延在長さが設定されている。すなわち、積層型コンデンサ３００内に形成される３つの内部コンデンサの容量は同じになる。さらに、比較例１では、各誘電体層及び各内部電極の構成（例えば、形状、寸法、形成材料等）が第１の実施形態と同様である。それゆえ、比較例１の積層型コンデンサ３００の各誘電体層に形成される内部コンデンサの容量は、第１の実施形態の積層型コンデンサ（図１）内に形成される内部コンデンサの容量Ｃ１と同じになる。

図６に、比較例１の積層型コンデンサ３００の等価回路を示す。比較例１では、積層型コンデンサ３００の等価回路は、信号電源１００に対して容量Ｃ１の３つの内部コンデンサ３１６〜３１８を並列接続した回路となる。それゆえ、比較例１の積層型コンデンサ３００全体の容量は３×Ｃ１となる。

ここで、第１の実施形態の積層型コンデンサ１０及び比較例１の積層型コンデンサ３００の間で、内部電極数と内部コンデンサ数との関係を比較する。第１の実施形態の積層型コンデンサ１０では、４つの内部電極に対して容量Ｃ１の２つの内部コンデンサが形成される。一方、比較例１の積層型コンデンサ３００では、４つの内部電極に対して容量Ｃ１の３つの内部コンデンサが形成される。

それゆえ、比較例１の積層型コンデンサ３００の容量と同じ容量の積層型コンデンサを、第１の実施形態の積層型コンデンサ１０で実現する場合には、第１の実施形態の内部電極の数を比較例１のそれの１．５倍にする必要がある。すなわち、比較例１の積層型コンデンサ３００と第１の実施形態の積層型コンデンサ１０とで同じ容量のコンデンサを作製した場合、第１の実施形態の積層型コンデンサ１０の内部電極の数は、比較例１のそれより多くなる。それゆえ、第１の実施形態の積層型コンデンサ１０では、比較例１に比べて、積層型コンデンサ１０全体の電極抵抗（直流抵抗）をより小さくすることができる。

上述のように、本実施形態では、積層型コンデンサ１０全体の電極抵抗をより小さくすることができるので、Ｑ値の低下を抑制することができ、より高性能の積層型コンデンサ１０を提供することができる。

さらに、本実施形態では、積層型コンデンサ１０全体の電極抵抗をより小さくすることができるので、積層型コンデンサを可変容量コンデンサとして用いた場合には、より低い駆動電圧で積層型コンデンサの容量を変化させることができる。

また、本実施形態の積層型コンデンサ１０は、上述のように、より簡易に且つ低コストで作製することができる。それゆえ、本実施形態によれば、より簡易に且つ低コストで高性能の積層型コンデンサ１０を提供することができる。

［変形例１］
上記第１の実施形態では、３つの誘電体層１１〜１３を介して、４つの内部電極２１〜２４を積層し、積層型コンデンサ１０内部に２つの内部コンデンサを生成する例を説明したが、本発明はこれに限定されない。誘電体層及び内部電極の積層数は、例えば、用途、必要とする容量等を考慮して適宜増やすことができる。変形例１では、その一例について説明する。

図７に、変形例１の積層型コンデンサの概略断面図を示す。変形例１の積層型コンデンサ３０は、９つの誘電体層３１〜３９（第１誘電体層〜第７誘電体層、下部誘電体層及び上部誘電体層）と、８つの内部電極４１〜４８（第１電極〜第８電極）とを備える。また、変形例１では、下部誘電体層３８上に、第８電極４８、第７誘電体層３７、第７電極４７、第６誘電体層３６、第６電極４６、第５誘電体層３５、第５電極４５及び第４誘電体層３４を、この順で積層する。さらに、変形例１では、第４誘電体層３４上に、第４電極４４、第３誘電体層３３、第３電極４３、第２誘電体層３２、第２電極４２、第１誘電体層３１、第１電極４１及び上部誘電体層３９を、この順で積層する。

変形例１の積層型コンデンサ３０では、第１電極４１、第４電極４４、第５電極４５及び第８電極４８が、外部の信号電源１００の一方の端子に接続される。また、第２電極４２、第３電極４３、第６電極４６及び第７電極４７は、信号電源１００の他方の端子に接続される。

内部電極を上述のように接続することにより、第１電極４１及び第２電極４２間、第３電極４３及び第４電極４４間、第５電極４５及び第６電極４６間、並びに、第７電極４７及び第８電極４８間にそれぞれ内部コンデンサが形成される。一方、第２電極４２及び第３電極４３間、第４電極４４及び第５電極４５間、並びに、第６電極４６及び第７電極４７間には内部コンデンサが形成されない。すなわち、変形例１の積層型コンデンサ３０においても、第１の実施形態と同様に、内部コンデンサが形成される層と、内部コンデンサが形成されない層とが交互に積層された構成となる。

変形例１の積層型コンデンサ３０は、図７に示すように、第１の実施形態の積層型コンデンサ１０（図１）を２つ積層した構成である。それゆえ、変形例１では、比較例１の積層型コンデンサ３００（図４）を２つ積層した構成に比べて、積層型コンデンサ３０全体の電極抵抗をより小さくすることができる。

なお、変形例１では、第１の実施形態の積層型コンデンサ１０（図１）を２つ積層した構成例を説明したが、本発明はこれに限定されない。例えば、第１の実施形態の積層型コンデンサ１０（図１）を３つ以上備える構成としてもよい。また、変形例１の積層型コンデンサ３０（図７）において、第７電極４７及び第８電極４８を備えない構成にしてもよい。

さらに、第１の実施形態の積層型コンデンサ１０（図１）と、比較例１の積層型コンデンサ３００（図４）とを積層してもよい。この場合、積層型コンデンサの一部に、第１の実施形態の積層型コンデンサ１０と同様の構成部分を備えるので、比較例１の積層型コンデンサ３００（図４）を２つ積層した構成に比べて、積層型コンデンサ３０全体の電極抵抗をより小さくすることができる。

上述のように、変形例１においても、積層型コンデンサ３０全体の電極抵抗をより小さくすることができるので、第１の実施形態と同様の効果が得られる。

＜２．第２の実施形態＞
上記第１の実施形態では、内部コンデンサを構成する一対の内部電極が誘電体層の厚さ方向において対向する積層型コンデンサの構成例について説明したが、本発明はこれに限定されない。内部コンデンサを構成する一対の内部電極が誘電体層の厚さ方向において対向しなくてもよい。第２の実施形態では、そのような構成例を説明する。

［積層型容量素子の構成］
図８に、本発明の第２の実施形態に係る積層型コンデンサの概略断面図を示す。なお、本実施形態の積層型コンデンサの構成は、定容量コンデンサだけでなく、可変容量コンデンサにも適用することができる。

本実施形態の積層型コンデンサ５０（静電容量素子）は、５つの誘電体層５１〜５５と、４つの内部電極６１〜６４とを備える。なお、以下では、説明の便宜上適宜、誘電体層５１〜５３、５４及び５５を、それぞれ第１誘電体層〜第３誘電体層（第１誘電体部〜第３誘電体部）、下部誘電体層及び上部誘電体層と称し、内部電極６１〜６４を、それぞれ第１電極〜第４電極と称する。

本実施形態では、下部誘電体層５４上に、第４電極６４、第３誘電体層５３、第３電極６３、第２誘電体層５２、第２電極６２、第１誘電体層５１、第１電極６１及び上部誘電体層５５をこの順で積層して積層型コンデンサ５０を構成する。

また、本実施形態の積層型コンデンサ５０では、図８に示すように、第１電極６１及び第４電極６４は、外部の信号電源１００の一方の端子に接続され、第２電極６２及び第３電極６３は、信号電源１００の他方の端子に接続される。第１電極６１〜第４電極６４をこのように信号電源１００に接続することにより、積層型コンデンサ５０内では、第１電極６１及び第２電極６２間、並びに、第３電極６３及び第４電極６４間に内部コンデンサがそれぞれ形成される。なお、第２誘電体層５２を挟んで形成される第２電極６２及び第３電極６３には、同じ極性の信号が印加されるので、第２誘電体層５２には内部コンデンサは形成されない。

すなわち、本実施形態の積層型コンデンサ５０においても、第１の実施形態（図１）と同様に、内部コンデンサが形成される層と、内部コンデンサが形成されない層とが交互に積層された構成となる。

まず、各誘電体層の構成について説明する。第１誘電体層５１〜第３誘電体層５３、下部誘電体層５４及び上部誘電体層５５の上面（下面）の形状は、長方形であり、その長辺と短辺の比は、例えば、２：１にすることができる。

また、本実施形態では、図８に示すように、第１誘電体層５１〜第３誘電体層５３の厚さ（例えば２μｍ程度）は同じとする。ただし、本発明はこれに限定されず、第１誘電体層５１〜第３誘電体層５３の厚さは、例えば、用途、必要とする容量等に応じて適宜設定される。例えば、第１誘電体層５１〜第３誘電体層５３の厚さを全て異ならせても良いし、第２誘電体層５２の厚さのみを第１誘電体層５１及び第３誘電体層５３の厚さより薄くしても良い。なお、積層型コンデンサ５０の薄型化（小型化）を観点では、内部コンデンサが形成されない第２誘電体層５２の厚さを第１誘電体層５１及び第３誘電体層５３の厚さより薄くすることが好ましい。

本実施形態では、第１誘電体層５１〜第３誘電体層５３、下部誘電体層５４及び上部誘電体層５５を同じ誘電体材料で形成する。なお、本発明はこれに限定されず、各誘電体層の形成材料を誘電体層毎に変えても良い。しかしながら、製造の容易性の観点では、本実施形態のように、第１誘電体層５１〜第３誘電体層５３、下部誘電体層５４及び上部誘電体層５５を同じ誘電体材料で形成することが好ましい。なお、本実施形態の各誘電体層の形成材料としては、第１の実施形態で説明した誘電体層の形成材料と同様の材料を用いることができる。

次に、各内部電極の構成について説明する。図９（ａ）〜（ｄ）に、本実施形態の積層型コンデンサ５０の分解図を示す。なお、図９（ａ）〜（ｄ）では、説明を簡略化するため、上部誘電体層５５を省略する。図９（ａ）には、第１誘電体層５１上に形成される第１電極６１の電極構成を示す。図９（ｂ）には、第２誘電体層５２上に形成される第２電極６２の電極構成を示す。図９（ｃ）には、第３誘電体層５３上に形成される第３電極６３の電極構成を示す。そして、図９（ｄ）には、下部誘電体層５４上に形成される第４電極６４の電極構成を示す。

本実施形態では、図９（ａ）〜（ｄ）に示すように、第１電極６１〜第４電極６４は、いずれもＴ字状の表面形状を有し、その寸法も全て同じとする。ただし、本発明はこれに限定されず、例えば用途、必要とする容量等を考慮して、第１電極６１〜第４電極６４の構成（例えば、形状、寸法等）を適宜設定することができる。例えば、第１電極６１〜第４電極６４を全て異なる構成にしてもよいし、内部コンデンサを構成する一対の内部電極毎に形成材料を変えてもよい。

第１電極６１は、第１誘電体層５１の一方の短辺（図９（ａ）では右側の短辺）に沿って形成された端子部６１ｂと、端子部６１ｂの中央から端子部６１ｂの延在方向（図９（ａ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部６１ａとで構成される。

第２電極６２は、第２誘電体層５２の他方の短辺（図９（ｂ）では左側の短辺）に沿って形成された端子部６２ｂと、端子部６２ｂの中央から端子部６２ｂの延在方向（図９（ｂ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部６２ａとで構成される。

第３電極６３は、第２電極６２と同様の構成であり、第３誘電体層５３の他方の短辺に沿って形成された端子部６３ｂと、端子部６３ｂの中央から端子部６３ｂの延在方向（図９（ｃ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部６３ａとで構成される。また、第３電極６３は、第２誘電体層５２を挟んで、第２電極６２と対向する位置に配置される。

第４電極６４は、第１電極６１と同様の構成であり、下部誘電体層５４の一方の短辺に沿って形成された端子部６４ｂと、端子部６４ｂの中央から端子部６４ｂの延在方向（図９（ｄ）中のｙ方向）に直交する方向（ｘ方向）に延在した電極部６４ａとで構成される。また、第４電極６４は、第１誘電体層５１〜第３誘電体層５３を挟んで、第１電極６１と対向する位置に配置される。

なお、内部コンデンサが形成される誘電体層を挟んで形成される一対の内部電極は、誘電体層の厚さ方向において、一対の内部電極の電極部同士が対向しないような位置に配置される。また、内部コンデンサを構成する一対の内部電極の各電極部の延在方向の長さは、誘電体層の厚さ方向において、一対の内部電極の電極部同士が対向しないように設定される。すなわち、内部コンデンサを構成する一対の内部電極のうち一方の内部電極を他方の内部電極の形成面に投影した際に、一方の内部電極の電極部の投影パターンが他方の内部電極の電極部と重ならないように各内部電極の配置位置及び電極部の延在長さを設定する。

また、本実施形態では、積層型コンデンサ５０内に形成される複数の内部コンデンサの容量が同じになるように、各内部電極の配置位置及び電極部の延在長さを設定する。ただし、本発明はこれに限定されず、例えば、用途、必要とする容量等に応じて、容量が内部コンデンサ毎に異なるように、各内部電極の配置位置及び電極部の延在長さを設定してもよい。

なお、図示しないが、積層型コンデンサ５０は、信号電源１００の一対の端子に例えばリード線等を介して接続される一対の外部端子を有する。そして、第１電極６１及び第４電極６４の端子部６１ｂ及び６４ｂは、一方の外部端子に接続され、第２電極６２及び第３電極６３の端子部６２ｂ及び６３ｂは、他方の外部端子に接続される。ただし、本発明はこれに限定されず、例えば、内部電極毎に個別に外部端子を設け、コンデンサを回路上に実装した際に、回路の配線により第１電極６１及び第４電極６４、並びに、第２電極６２及び第３電極６３がそれぞれ電気的に接続されるようにしてもよい。

また、本実施形態の積層型コンデンサ５０を可変容量コンデンサとして用いる場合には、一対の外部端子は、信号電源１００だけでなく、制御電源の端子にも接続される。この際、積層型コンデンサ５０は、バイアス除去用コンデンサを介して信号電源１００に接続され、制御電源には電流制限抵抗を介して接続される。

さらに、本実施形態では、第１電極６１〜第４電極６４は、第１の実施形態で説明した内部電極の形成材料と同様の材料で形成することができる。また、本実施形態の積層型コンデンサ５０は、第１の実施形態と同様にして作製することができる。なお、本実施形態では、第１電極６１〜第４電極６４の厚さは同じとする。ただし、本発明はこれに限定されない。例えば用途等に応じて、第１電極６１〜第４電極６４の厚さを互いに異なるようにしてもよいし、内部コンデンサを構成する一対の内部電極毎に厚さを変えてもよい。

上述のように、本実施形態の積層型コンデンサ５０では、各内部電極の構成、並び、各誘電体層の構成を同じにするので、積層型コンデンサ５０内に形成される２つの内部コンデンサの容量（Ｃ２）は同じになる。なお、本発明はこれに限定されず、例えば用途等に応じて、各内部電極の構成、並び、各誘電体層の構成を適宜異ならせ、２つの内部コンデンサの容量が互いに異なるようにしてもよい。

図１０に、本実施形態の積層型コンデンサ５０の等価回路を示す。上述のように、本実施形態では、積層型コンデンサ５０内に形成される２つの内部コンデンサの容量Ｃ２は同じになるので、積層型コンデンサ５０の等価回路は、信号電源１００に対して容量Ｃ２の２つの内部コンデンサ５６及び５７を並列接続した回路となる。この場合、本実施形態の積層型コンデンサ５０全体の容量は２×Ｃ２となる。

［比較例２］
ここで、誘電体層を挟んで配置された一対の内部電極が誘電体層の厚さ方向において対向しないタイプの従来の積層型コンデンサ（例えば上記非特許文献１参照：比較例２）の構成について説明する。

図１１に、比較例２の積層型コンデンサの概略断面図を示す。比較例２の積層型コンデンサ３５０は、第２の実施形態と同様に、主に、５つの誘電体層３５１〜３５５（第１誘電体層〜第３誘電体層、下部誘電体層及び上部誘電体層）と、４つの内部電極３６１〜３６４（第１電極〜第４電極）とで構成される。また、比較例２では、下部誘電体層３５４上に、第４電極３６４、第３誘電体層３５３、第３電極３６３、第２誘電体層３５２、第２電極３６２、第１誘電体層３５１、第１電極３６１及び上部誘電体層３５５を、この順で積層する。

また、比較例２の積層型コンデンサ３５０では、第１電極３６１及び第３電極３６３は、外部の信号電源１００の一方の端子に接続され、第２電極３６２及び第４電極３６４は、信号電源１００の他方の端子に接続される。すなわち、比較例２の積層型コンデンサ３５０では、異なる極性の信号が印加される内部電極が誘電体層を挟んで交互に配置された構成となる。各内部電極をこのように信号電源１００に接続することにより、積層型コンデンサ３５０内には、誘電体層毎に内部コンデンサが形成される。

なお、比較例２では、各誘電体層の構成（例えば形状、寸法、形成材料等）は、第２の実施形態と同様とする。また、各内部電極の構成（例えば、形状、寸法、形成材料等）も、第２の実施形態と同様とする。

また、図１２（ａ）〜（ｄ）に、比較例２の積層型コンデンサ３５０の分解図を示す。なお、図１２（ａ）〜（ｄ）では、説明を簡略化するため、上部誘電体層３５５を省略する。図１２（ａ）には、第１誘電体層３５１上に形成される第１電極３６１の電極構成を示す。図１２（ｂ）には、第２誘電体層３５２上に形成される第２電極３６２の電極構成を示す。図１２（ｃ）には、第３誘電体層３５３上に形成される第３電極３６３の電極構成を示す。そして、図１２（ｄ）には、下部誘電体層３５４上に形成される第４電極３６４の電極構成を示す。

第１電極３６１は、Ｔ字状の表面形状を有し、電極部３６１ａと、端子部３６１ｂとで構成される。端子部３６１ｂは、長方形状の第１誘電体層３５１の一方の短辺（図１２（ａ）では右側の短辺）に沿って形成され、電極部３６１ａは端子部３６１ｂの中央から端子部３６１ｂの延在方向（図１２（ａ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。

第２電極３６２は、Ｔ字状の表面形状を有し、電極部３６２ａと、端子部３６２ｂとで構成される。端子部３６２ｂは、長方形状の第２誘電体層３５２の他方の短辺（図１２（ｂ）では左側の短辺）に沿って形成され、電極部３６２ａは端子部３６２ｂの中央から端子部３６２ｂの延在方向（図１２（ｂ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。

第３電極３６３は、Ｔ字状の表面形状を有し、電極部３６３ａと、端子部３６３ｂとで構成される。端子部３６３ｂは、長方形状の第３誘電体層３５３の一方の短辺（図１２（ｃ）では右側の短辺）に沿って形成され、電極部３６３ａは端子部３６３ｂの中央から端子部３６３ｂの延在方向（図１２（ｃ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。また、第３電極３６３は、第１誘電体層３５１及び第２誘電体層３５２を挟んで、第１電極３６１と対向する位置に配置される。

第４電極３６４は、Ｔ字状の表面形状を有し、電極部３６４ａと、端子部３６４ｂとで構成される。端子部３６４ｂは、長方形状の下部誘電体層３５４の他方の短辺（図１２（ｄ）では左側の短辺）に沿って形成され、電極部３６４ａは端子部３６４ｂの中央から端子部３６４ｂの延在方向（図１２（ｄ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。また、第４電極３６４は、第２誘電体層３５２及び第３誘電体層３５３を挟んで、第２電極３６２と対向する位置に配置される。

なお、比較例２では、内部コンデンサを構成する一対の内部電極のうち一方の内部電極を他方の内部電極の形成面に投影した際に、一方の内部電極の電極部の投影パターンが他方の内部電極の電極部と重ならないように、各内部電極が構成されている。また、比較例２では、積層型コンデンサ３５０内に形成される各内部コンデンサの容量（Ｃ２）が均一になるように、各内部電極の例えば配置位置及び電極部の延在長さ等が設定されている。

図１３に、比較例２の積層型コンデンサ３５０の等価回路を示す。比較例２では、積層型コンデンサ３５０の等価回路は、信号電源１００に対して容量Ｃ２の３つの内部コンデンサ３５６〜３５８を並列接続した回路となる。それゆえ、比較例２の積層型コンデンサ３５０全体の容量は３×Ｃ２となる。

ここで、第２の実施形態の積層型コンデンサ５０及び比較例２の積層型コンデンサ３５０において、内部電極数と内部コンデンサ数との関係を比較する。第２の実施形態の積層型コンデンサ５０では、４つの内部電極に対して容量Ｃ２の２つの内部コンデンサが形成される。一方、比較例２の積層型コンデンサ３５０では、４つの内部電極に対して容量Ｃ２の３つの内部コンデンサが形成される。

それゆえ、比較例２の積層型コンデンサ３５０の容量と同じ容量の積層型コンデンサを、第２の実施形態の積層型コンデンサ５０で実現する場合には、第２の実施形態の内部電極の数を比較例２のそれの１．５倍にする必要がある。すなわち、比較例２の積層型コンデンサ３５０と第２の実施形態の積層型コンデンサ５０とで同じ容量のコンデンサを作製した場合、第２の実施形態の積層型コンデンサ５０の内部電極の数は、比較例２のそれより多くなる。それゆえ、第２の実施形態の積層型コンデンサ５０では、比較例２に比べて、積層型コンデンサ５０全体の電極抵抗（直流抵抗）をより小さくすることができる。

上述のように、本実施形態では、第１の実施形態と同様に、積層型コンデンサ５０全体の電極抵抗をより小さくすることができるので、第１の実施形態と同様の効果が得られる。

また、本実施形態の積層型コンデンサ５０では、内部コンデンサを構成する一対の内部電極間の距離を、第１の実施形態のそれより大きくすることができる。それゆえ、本実施形態の積層型コンデンサ５０の構成は、容量のより小さな積層型コンデンサを作製する際に、より好適である。

［変形例２］
上記第２の実施形態の積層型コンデンサ５０（図８）では、内部コンデンサが形成されない第２電極６２及び第３電極６３間を第２誘電体層５２のみで構成する例を説明したが、本発明はこれに限定されない。第２電極６２及び第３電極６３間を複数の誘電体層と、その複数の誘電体層間に設けられた内部電極とで構成してもよい。変形例２では、その一例について説明する。

図１４に、変形例２の積層型コンデンサの概略断面図を示す。変形例２の積層型コンデンサ７０は、６つの誘電体層７１〜７６（第１誘電体層〜第４誘電体層、下部誘電体層及び上部誘電体層）と、５つの内部電極８１〜８５（第１電極〜第５電極）とを備える。

また、変形例２では、下部誘電体層７５上に、第４電極８４、第４誘電体層７４、第３電極８３、第３誘電体層７３、第５電極８５、第２誘電体層７２、第２電極８２、第１誘電体層７１、第１電極８１及び上部誘電体層７６を、この順で積層する。

変形例２では、第２電極８２及び第３電極８３間の誘電体部（第２誘電体部）を、第２誘電体層７２、第５電極８５及び第３誘電体層７３で構成したこと以外は、第２の実施形態の構成（図８）と同様である。また、各誘電体層及び各内部電極の構成も第２の実施形態のそれらと同様とする。なお、各誘電体層の厚さは同じである。ただし、第２電極８２及び第３電極８３間の誘電体層及び内部電極の積層数は、例えば、用途、必要とする容量等に応じて適宜変更できる。

変形例２の積層型コンデンサ７０では、第１電極８１及び第４電極８４は、外部の信号電源１００の一方の端子に接続され、第２電極８２、第３電極８３及び第５電極８５は、信号電源１００の他方の端子に接続される。内部電極をこのように接続することにより、変形例２では、第１電極８１及び第２電極８２間、第３電極８３及び第４電極８４間、第１電極８１及び第５電極８５間、並びに、第４電極８４及び第５電極８５間にそれぞれ内部コンデンサが形成される。

この際、変形例２では、第１電極８１及び第２電極８２間、並びに、第３電極８３及び第４電極８４間には、容量Ｃ２の内部コンデンサが形成される。また、第１電極８１及び第５電極８５間、並びに、第４電極８４及び第５電極８５間の距離は、第１電極８１及び第２電極８２間、並びに、第３電極８３及び第４電極８４間の距離の約２倍となる。それゆえ、第１電極８１及び第５電極８５間、並びに、第４電極８４及び第５電極８５間に形成される内部コンデンサの容量は約Ｃ２／２となる。

図１５に、変形例２の積層型コンデンサ７０の等価回路を示す。変形例２では、積層型コンデンサ７０の等価回路は、信号電源１００に対して容量Ｃ２の２つの内部コンデンサ７７及び７８、並びに、容量Ｃ２／２の２つの内部コンデンサ７９及び８０を並列接続した回路となる。それゆえ、変形例２の積層型コンデンサ７０全体の容量は３×Ｃ２となる。すなわち、比較例２の積層型コンデンサ７０と同様の容量が得られる。

ここで、変形例２の積層型コンデンサ７０及び比較例２の積層型コンデンサ３５０の間で、内部電極数とコンデンサ全体の容量との関係を比較する。変形例２の積層型コンデンサ７０では、上述のように、５つの内部電極を用いて、容量３×Ｃ２の積層型コンデンサを構成する。それに対して、比較例２の積層型コンデンサ３５０では、４つの内部電極を用いて、容量３×Ｃ２の積層型コンデンサを構成する。

すなわち、比較例２の積層型コンデンサ３５０と変形例２の積層型コンデンサ７０とで同じ容量のコンデンサを作製した場合、変形例２の積層型コンデンサ７０の内部電極の数は、比較例２のそれより多くなる。それゆえ、変形例２では、比較例２に比べて、積層型コンデンサ７０全体の電極抵抗（直流抵抗）をより小さくすることができ、第２の実施形態と同様の効果が得られる。

［変形例３］
上記第２の実施形態及び変形例２では、内部電極と誘電体層を交互に積層する例を説明したが、本発明はこれに限定されない。極性の異なる信号が印加される一対の内部電極を同一面に形成してもよい。変形例３では、その一例について説明する。

図１６に、変形例３の積層型コンデンサの概略断面図を示す。変形例３の積層型コンデンサ９０は、３つの誘電体層９１〜９３（誘電体層、下部誘電体層及び上部誘電体層）と、４つの内部電極１０１〜１０４（第１電極〜第４電極）とを備える。

変形例３では、誘電体層９１（第２誘電体部）の一方の表面に、第１電極１０１及び第２電極１０２が所定間隔離れて形成され、他方の表面に第３電極１０３及び第４電極１０４が所定間隔離れて形成される。また、変形例３では、上部誘電体層９３は、誘電体層９１の一方の側（図１６では上側）に配置され、下部誘電体層９２は、誘電体層９１の他方の側（図１６では下側）に配置される。

なお、変形例３では、誘電体層９１、下部誘電体層９２及び上部誘電体層９３の構成（例えば形状、寸法、形成材料等）は、それぞれ、第２の実施形態の積層型コンデンサ５０の第２誘電体層５２、下部誘電体層５４及び上部誘電体層５５と同様の構成とする。また、第１電極１０１〜第４電極１０４の構成（例えば形状、寸法、形成材料等）は、それぞれ、第２の実施形態の積層型コンデンサ５０の第１電極６１〜第４電極６４と同様の構成とする。

図１７（ａ）及び（ｂ）に、変形例３の積層型コンデンサ９０の分解図を示す。なお、図１７（ａ）及び（ｂ）では、説明を簡略化するため、上部誘電体層９３を省略する。図１７（ａ）には、誘電体層９１上に形成される第１電極１０１及び第２電極１０２の電極構成を示す。図１７（ｂ）には、下部誘電体層９２上に形成される第３電極１０３及び第４電極１０４の電極構成を示す。

第１電極１０１は、Ｔ字状の表面形状を有し、電極部１０１ａと、端子部１０１ｂとで構成される。端子部１０１ｂは、長方形状の誘電体層９１の一方の短辺（図１７（ａ）では右側の短辺）に沿って形成され、電極部１０１ａは端子部１０１ｂの中央から端子部１０１ｂの延在方向（図１７（ａ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。

第２電極１０２は、Ｔ字状の表面形状を有し、電極部１０２ａと、端子部１０２ｂとで構成される。端子部１０２ｂは、長方形状の誘電体層９１の他方の短辺（図１７（ａ）では左側の短辺）に沿って形成され、電極部１０２ａは端子部１０２ｂの中央から端子部１０２ｂの延在方向（図１７（ａ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。

第３電極１０３は、Ｔ字状の表面形状を有し、電極部１０３ａと、端子部１０３ｂとで構成される。端子部１０３ｂは、長方形状の下部誘電体層９２の一方の短辺（図１７（ｂ）では左側の短辺）に沿って形成され、電極部１０３ａは端子部１０３ｂの中央から端子部１０３ｂの延在方向（図１７（ｂ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。また、第３電極１０３は、誘電体層９１を挟んで、第２電極１０２と対向する位置に配置される。

第４電極１０４は、Ｔ字状の表面形状を有し、電極部１０４ａと、端子部１０４ｂとで構成される。端子部１０４ｂは、長方形状の下部誘電体層９２の一方の短辺（図１７（ｂ）では右側の短辺）に沿って形成され、電極部１０４ａは端子部１０４ｂの中央から端子部１０４ｂの延在方向（図１７（ｂ）中のｙ方向）に直交する方向（ｘ方向）に延在して形成される。また、第４電極１０４は、誘電体層９１を挟んで、第１電極１０１と対向する位置に配置される。

また、変形例３の積層型コンデンサ９０では、図１６に示すように、第１電極１０１及び第４電極１０４は、外部の信号電源１００の一方の端子に接続され、第２電極１０２及び第３電極１０３は、信号電源１００の他方の端子に接続される。

第１電極１０１〜第４電極１０４を上述のように信号電源１００に接続することにより、変形例３では、第１電極１０１及び第３電極１０３間、並びに、第２電極１０２及び第４電極１０４間に同じ容量（Ｃ２）の内部コンデンサがそれぞれ形成される。さらに、変形例３では、同一面に形成された第１電極１０１及び第２電極１０２間（第１誘電体部）、並びに、第３電極１０３及び第４電極１０４間（第３誘電体部）に同じ容量（Ｃ３）の内部コンデンサがそれぞれ形成される。

図１８に、変形例３の積層型コンデンサ９０の等価回路を示す。変形例３では、積層型コンデンサ９０の等価回路は、容量Ｃ２の２つの内部コンデンサ９５及び９６、並びに、容量Ｃ３の２つの内部コンデンサ９７及び９８を信号電源１００に並列接続した回路となる。それゆえ、変形例３の積層型コンデンサ９０全体の容量は２×Ｃ２＋２×Ｃ３となる。

上述のように、変形例３の積層型コンデンサ９０では、４つの内部電極に対して４つの内部コンデンサが形成される。しかしながら、同一面に形成された一対の内部電極間の内部コンデンサの全容量２×Ｃ３が容量Ｃ２より小さくなるように、同一面に形成された一対の内部電極を構成すれば、変形例３の積層型コンデンサ９０全体の容量は比較例２のそれより小さくなる。この条件を満たすためには、例えば、同一面に形成された一対の内部電極間の間隔を誘電体層９１の厚さより十分広くすればよい。

すなわち、変形例３では、同一面に形成された一対の内部電極間の間隔を適宜設定することにより、変形例３の積層型コンデンサ９０全体の容量を比較例２のそれより小さくすることができる。

この場合、比較例２の積層型コンデンサ３５０と変形例３の積層型コンデンサ９０とで同じ容量のコンデンサを作製した場合、変形例３の積層型コンデンサ９０の内部電極の数は、比較例２のそれより多くなる。それゆえ、変形例３では、比較例２に比べて、積層型コンデンサ９０全体の電極抵抗（直流抵抗）をより小さくすることができ、第２の実施形態と同様の効果が得られる。

＜３．第３の実施形態＞
［電極間の位置ずれの影響］
上記第１及び第２の実施形態では、内部コンデンサを構成する一対の内部電極の電極部の延在方向が互いに平行である例を説明した。しかしながら、このような電極構成でより小さい容量の積層型コンデンサを作製する場合、一対の内部電極間の位置ずれによる特性への影響が大きくなる。そこで、ここでは、本実施形態の積層型コンデンサの構成を説明する前に、まず、内部電極間の位置ずれにより生じる問題を、図面を参照しながら具体的に説明する。

図１９に、一般的な積層型の積層型コンデンサの概略構成を示す。なお、図１９は、積層型コンデンサの分解図である。積層型コンデンサは、一般に、板状の誘電体層４００及び誘電体層４００上に形成された上電極４０１（内部電極）からなる層と、板状の誘電体層４０３及び誘電体層４０３上に形成された下電極４０２からなる層とを積層して構成される。

上電極４０１は誘電体層４００の表面において、その一方の短辺部から誘電体層４００の長辺に沿って長さＬで延在して形成される。また、誘電体層４０３及び下電極４０２からなる層は、誘電体層４００及び上電極４０１からなる層と同じ構成である。

そして、誘電体層４００及び上電極４０１からなる層と、誘電体層４０３及び下電極４０２からなる層を積層する際、電極が形成されていない表面部（誘電体層４００及び４０３が露出している面領域）が互いに重ならないように両者の層を重ねる。これにより、上電極４０１を下電極４０２側に投影した際の投影パターンと下電極４０２とが重なる領域（対向電極領域）が形成される。

ここで、対向電極領域の面積をＳ、誘電体層４００の厚さ（電極間距離）をｄ、誘電体層４００の比誘電率をε_ｒ、そして、真空の誘電率をε_０とすると、上電極４０１及び下電極４０２間の容量Ｃは、Ｃ＝ε_０×ε_ｒ×（Ｓ／ｄ）で表される。また、各内部電極の幅をＷ、厚さをｔ、内部電極の積層数をＮ、電極の比抵抗をρとすると、積層型コンデンサの直流抵抗Ｒは、Ｒ＝ρ×Ｌ／（Ｗ×ｔ×Ｎ）で表される。

それゆえ、積層型コンデンサにおいて、小容量のコンデンサを作製するためには、内部電極間の距離ｄ（誘電体層４００の厚さ）を大きくする及び／又は対向電極領域の面積Ｓを小さくする必要がある。しかしながら、積層型コンデンサを可変容量コンデンサとして用いる場合、内部電極間の距離ｄを大きくすると、容量を変化させるための制御電圧が大きくなり（例えば、約５０〜１００Ｖ程度になる）、低電圧駆動（例えば、約５Ｖ以下）の用途には適さない。それゆえ、積層型コンデンサで小容量のコンデンサを作製するためには、対向電極領域の面積Ｓをより小さくする、すなわち、より小さな電極を形成する必要がある。

対向電極領域の面積Ｓは、電極長さＬを短くすること、または、電極の幅Ｗを狭くすることによって小さくすることができるが、この場合、電極全体が小さくなるので、電極の抵抗Ｒ（直流抵抗）が大きくなる。この問題に対して、積層型コンデンサでは、その抵抗値は電極の積層数に反比例するので、電極の積層数Ｎを増やすことにより、上記抵抗Ｒの問題を解消することができる。

しかしながら、積層型コンデンサにおいて電極の積層数Ｎが増えると、内部コンデンサが形成される誘電体層を挟んで対向する一対の内部電極間の相対的な位置ずれによる容量変化への影響が大きくなる。なお、誘電体層を挟んで対向する一対の内部電極間の相対的な位置ずれ量及び位置ずれ方向は、電極形成時の製造プロセス（例えば、マスクの位置合わせ等）の精度により変化する。

そして、積層型コンデンサにおいて、各内部コンデンサが形成される誘電体層を挟んで対向する一対の内部電極間に位置ずれが発生すると、内部コンデンサ毎にその容量が変化する。その結果、積層型コンデンサ全体の容量のばらつきが大きくなり、所望の容量を有する積層型コンデンサを安定して製造することができなくなる。このような内部電極間の位置ずれの問題は、積層型コンデンサが定容量コンデンサである場合だけでなく、可変容量コンデンサである場合にも同様に生じる。

そこで、本実施形態では、内部コンデンサを構成する一対の内部電極間に相対的な位置ずれが生じても容量のばらつきを抑制できる積層型コンデンサの構成例を説明する。

［積層型容量素子の構成］
図２０に、本発明の第３の実施形態に係る積層型コンデンサの概略断面図を示す。なお、本実施形態の積層型コンデンサの構成は、定容量コンデンサだけでなく、可変容量コンデンサにも適用することができる。

本実施形態の積層型コンデンサ１１０（静電容量素子）は、５つの誘電体層１１１〜１１５（第１誘電体層〜第３誘電体層、下部誘電体層及び上部誘電体層）と、４つの内部電極１２１〜１２４（第１電極〜第４電極）とを備える。

本実施形態では、下部誘電体層１１４上に、第４電極１２４、第３誘電体層１１３、第３電極１２３、第２誘電体層１１２、第２電極１２２、第１誘電体層１１１、第１電極１２１及び上部誘電体層１１５を、この順で積層して積層型コンデンサ１１０を構成する。

また、本実施形態の積層型コンデンサ１１０では、図２０に示すように、第１電極１２１及び第４電極１２４は、外部の信号電源１００の一方の端子に接続され、第２電極１２２及び第３電極１２３は、信号電源１００の他方の端子に接続される。第１電極１２１〜第４電極１２４をこのように信号電源１００に接続することにより、積層型コンデンサ１１０内には、第１電極１２１及び第２電極１２２間、並びに、第３電極１２３及び第４電極１２４間に内部コンデンサがそれぞれ形成される。なお、第２誘電体層１１２を挟んで形成される第２電極１２２及び第３電極１２３に印加される信号の極性は同じになり、両者の間にはコンデンサは形成されない。

まず、各誘電体層の構成について説明する。第１誘電体層１１１〜第３誘電体層１１３（第１誘電体部〜第３誘電体部）、下部誘電体層１１４及び上部誘電体層１１５の上面（下面）の形状は、長方形であり、その長辺と短辺の比は、例えば、２：１にすることができる。

本実施形態では、図２０に示すように、第１誘電体層１１１〜第３誘電体層１１３の厚さ（例えば２μｍ程度）は同じとする。ただし、本発明はこれに限定されず、第１誘電体層１１１〜第３誘電体層１１３の厚さは、例えば、用途、必要とする容量等に応じて適宜設定される。例えば、第１誘電体層１１１〜第３誘電体層１１３の厚さを全て異ならせても良いし、第２誘電体層１１２の厚さのみを第１誘電体層１１１及び第３誘電体層１１３の厚さより薄くしても良い。なお、積層型コンデンサ１１０の薄型化（小型化）を観点では、内部コンデンサが形成されない第２誘電体層１１２の厚さを第１誘電体層１１１及び第３誘電体層１１３の厚さより薄くすることが好ましい。

また、本実施形態では、第１誘電体層１１１〜第３誘電体層１１３、下部誘電体層１１４及び上部誘電体層１１５を同じ誘電体材料で形成する。なお、本発明はこれに限定されず、各誘電体層の形成材料を変えても良い。しかしながら、製造の容易性を観点では、本実施形態のように、第１誘電体層１１１〜第３誘電体層１１３、下部誘電体層１１４及び上部誘電体層１１５を同じ誘電体材料で形成することが好ましい。なお、本実施形態の各誘電体層の形成材料としては、第１の実施形態で説明した誘電体層の形成材料と同様の材料を用いることができる。

次に、各内部電極の構成について説明する。図２１（ａ）〜（ｄ）に、本実施形態の積層型コンデンサ１１０の分解図を示す。なお、図２１（ａ）〜（ｄ）では、説明を簡略化するため、上部誘電体層１１５を省略する。図２１（ａ）には、第１誘電体層１１１上に形成される第１電極１２１の電極構成を示す。図２１（ｂ）には、第２誘電体層１１２上に形成される第２電極１２２の電極構成を示す。図２１（ｃ）には、第３誘電体層１１３上に形成される第３電極１２３の電極構成を示す。そして、図２１（ｄ）には、下部誘電体層１１４上に形成される第４電極１２４の電極構成を示す。

第１電極１２１は、略Ｌ字状の形状を有し、電極部１２１ａと、端子部１２１ｂとで構成される。端子部１２１ｂは、第１誘電体層１１１の一方の短辺（図２１（ａ）上では右側の短辺）に沿って形成される。また、電極部１２１ａは、端子部１２１ｂの一方の長辺側（図２１（ａ）上では下側の長辺側）の位置から端子部１２１ｂの延在方向（図２１（ａ）中のｙ方向）に直交する方向（ｘ方向：第１方向）に延在して形成される。

第２電極１２２は、略Ｕ字状の形状を有し、電極部１２２ａと、端子部１２２ｂとで構成される。端子部１２２ｂは、Ｌ字状の形状を有し、第２誘電体層１１２の他方の短辺（図２１（ｂ）面上では左側の短辺）に沿って形成される短辺部分と、第２誘電体層１１２の一方の長辺（図２１（ｂ）面上では上側長辺）に沿って形成される長辺部分とで構成される。そして、電極部１２２ａは、端子部１２２ｂの長辺部分の端部から、その長辺部分の延在方向（図２１（ｂ）中のｘ方向）に直交する方向（ｙ方向：第２方向）に延在して形成される。すなわち、本実施形態では、第２電極１２２の電極部１２２ａの延在方向と、第１電極１２１の電極部１２１ａの延在方向とが直交する。

第３電極１２３は、第２電極１２２と同様に略Ｕ字状の形状を有し、電極部１２３ａと、端子部１２３ｂとで構成される。端子部１２３ｂは、Ｌ字状の形状を有し、第３誘電体層１１３の他方の短辺（図２１（ｃ）面上では左側の短辺）に沿って形成される短辺部分と、第３誘電体層１１３の一方の長辺（図２１（ｃ）面上では上側長辺）に沿って形成される長辺部分とで構成される。そして、電極部１２３ａは、端子部１２３ｂの長辺部分の端部から、その長辺部分の延在方向（図２１（ｃ）中のｘ方向）に直交する方向（ｙ方向：第２方向）に延在して形成される。また、第３電極１２３は、第２誘電体層１１２を挟んで、第２電極１２２と対向する位置に配置される。

第４電極１２４は、第１電極１２１と同様に略Ｌ字状の形状を有し、電極部１２４ａと、端子部１２４ｂとで構成される。端子部１２４ｂは、下部誘電体層１１４の一方の短辺（図２１（ｄ）上では右側の短辺）に沿って形成される。また、電極部１２４ａは、端子部１２４ｂの一方の長辺側（図２１（ｄ）上では下側の長辺側）の位置から端子部１２４ｂの延在方向（図２１（ｄ）中のｙ方向）に直交する方向（ｘ方向：第１方向）に延在して形成される。すなわち、本実施形態では、第４電極１２４の電極部１２４ａの延在方向と、第３電極１２３の電極部１２３ａの延在方向とが直交する。また、第４電極１２４は、第１誘電体層１１１〜第３誘電体層１１３を挟んで、第１電極１２１と対向する位置に配置される。

第１電極１２１〜第４電極１２４は、第１の実施形態で説明した内部電極の形成材料と同様の材料で形成することができる。なお、本実施形態の積層型コンデンサ１１０は、第１の実施形態と同様にして作製することができる。

さらに、本実施形態では、第１電極１２１〜第４電極１２４の厚さは同じとする。ただし、本発明はこれに限定されない。例えば用途等に応じて、第１電極１２１〜第４電極１２４の厚さを互いに異なるようにしてもよいし、内部コンデンサを構成する一対の内部電極毎に厚さを変えてもよい。

また、図示しないが、積層型コンデンサ１１０は、信号電源１００の一対の端子に例えばリード線等を介して接続される一対の外部端子を有する。そして、第１電極１２１及び第４電極１２４の端子部１２１ｂ及び１２４ｂは、一方の外部端子に接続され、第２電極１２２及び第３電極１２３の端子部１２２ｂ及び１２３ｂは、他方の外部端子に接続される。ただし、本発明はこれに限定されない。例えば、内部電極毎に個別に外部端子を設け、コンデンサを回路上に実装した際に、回路の配線により第１電極１２１及び第４電極１２４、並びに、第２電極１２２及び第３電極１２３がそれぞれ電気的に接続されるようにしてもよい。

また、本実施形態の積層型コンデンサ１１０を可変容量コンデンサとして用いる場合には、一対の外部端子は、信号電源１００だけでなく、制御電源の端子にも接続される。この際、積層型コンデンサ１１０は、バイアス除去用コンデンサを介して信号電源１００に接続され、制御電源には電流制限抵抗を介して接続される。

［内部電極の設計概要］
次に、本実施形態の積層型コンデンサ１１０の内部電極の設計概要を説明する。本実施形態の積層型コンデンサ１１０では、内部コンデンサを構成する一対の内部電極（例えば第１電極１２１及び第２電極１２２）は、誘電体層の厚さ方向において、一対の内部電極の電極部同士が交差する位置に配置される。

すなわち、本実施形態では、内部コンデンサを構成する一対の内部電極のうち一方の内部電極を他方の内部電極の形成面に投影した際に、一方の内部電極の電極部の投影パターンが他方の内部電極の電極部と交差するように、各内部電極を構成する。

また、本実施形態では、各内部電極の形状及び寸法を、必要とする容量、抵抗値及び想定される電極間の最大の位置ずれ量を考慮して各内部電極の構成を設定する。

ここで、位置ずれに対する本実施形態の積層型コンデンサ１１０の設計概要を、図２２を参照しながらより具体的に説明する。なお、図２２は、第１誘電体層１１１を挟んで形成される第１電極１２１及び第２電極１２２のうち、第１電極１２１を第２電極１２２の形成面に投影した際の第１電極１２１の投影パターン１２１ｐと、第２電極１２２との重なり状態を示す図である。

本実施形態では、第２誘電体層１１２の長辺方向（ｘ方向）及び短辺方向（ｙ方向）の位置ずれ量が最大になっても、対向電極領域Ｓａの面積が変化しないように、図２２中に示す主な寸法パラメータ（ΔＬ１、ΔＬ２及びＳ１〜Ｓ３）を設定する。より具体的には、図２２中に示す各寸法パラメータ（ΔＬ１、ΔＬ２及びＳ１〜Ｓ３）が、例えば、次のような条件を満たすように各内部電極の形状及び配置位置を設定する。

なお、図２２に示すΔＬ１は、第１電極１２１の投影パターン１２１ｐの電極部１２１ｐａの先端と、第２電極１２２の電極部１２２ａとの距離である。ΔＬ２は、第２電極１２２の電極部１２２ａの先端と、第１電極１２１の投影パターン１２１ｐの電極部１２１ｐａとの距離である。Ｓ１は、第１電極１２１の投影パターン１２１ｐの電極部１２１ｐａの先端と、第２電極１２２の端子部１２２ｂの短辺部分との距離である。Ｓ２は、第１電極１２１の投影パターン１２１ｐの端子部１２１ｐｂと、第２電極１２２の電極部１２２ａとの距離である。そして、Ｓ３は、第１電極１２１の投影パターン１２１ｐの電極部１２１ｐａと、第２電極１２２の端子部１２２ｂの長辺部分との距離である。

本実施形態では、第１電極１２１と第２電極１２２との相対的な位置ずれ量が想定される最大値になった場合でも、ΔＬ１≧０、ΔＬ２≧０、Ｓ１≧０、Ｓ２≧０及びＳ３≧０の条件が満たされるように、第１電極１２１及び第２電極１２２の構成を設計する。なお、第３電極１２３及び第４電極１２４に対しても、第１電極１２１及び第２電極１２２と同様に、設計する。なお、各内部電極の形状は、上述した設計概要の条件を満たすような形状であれば任意の形状を適用することができる。

図２２中に示す各寸法パラメータ（ΔＬ１、ΔＬ２及びＳ１〜Ｓ３）を、上記条件を満たすように各内部電極を設計することにより、内部コンデンサを構成する一対の内部電極間に位置ずれが生じても、その対向電極領域Ｓａの面積は変化しない。それゆえ、本実施形態の積層型コンデンサ１１０では、小容量の積層型コンデンサを製造する場合であっても、誘電体層を挟んで対向する一対の内部電極の位置ずれに関係なく、所望の容量の積層型コンデンサ１１０を安定して作製することができる。

また、本実施形態では、内部コンデンサを構成する一対の内部電極の電極部の幅を狭くすることで、容易により小さな容量の積層型コンデンサを作製することができる。

さらに、本実施形態では、内部コンデンサを構成する一対の内部電極の間に位置ずれが発生しても対向電極領域Ｓａの面積を一定（容量を不変）にすることができるので、一つの内部コンデンサ当たりの電極面積を小さくして積層数を増やすことができる。これにより、積層型コンデンサ全体の容量をより大きくすることができ且つ電極抵抗をより低減することができる。また、本実施形態では、電極の形成が容易であり且つ低コストである。

なお、本実施形態の積層型コンデンサ１１０では、図２０に示すように、第１の実施形態（図１）と同様に、内部コンデンサが形成される層と、内部コンデンサが形成されない層とが交互に積層された構成となる。それゆえ、本実施形態では、第１の実施形態と同様の効果が得られる。

［変形例４］
内部コンデンサを構成する一方の内部電極の電極部の延在方向と、他方の部内部電極の電極部の延在方向とが交差するタイプの積層型コンデンサの構成は、上記第３の実施形態の構成例に限定されない。変形例４では、そのようなタイプの積層型コンデンサにおいて、種々の変形例を説明する。なお、変形例４の積層型コンデンサの構成は、内部電極の構成を第３の実施形態と変えたこと以外は、第３の実施形態（図２０及び図２１）と同様とする。

（１）変形例４−１
図２３に、変形例４−１の積層型コンデンサにおける、内部コンデンサを構成する一対の内部電極の概略構成を示す。なお、図２３では、説明を簡略化するため、内部コンデンサを構成する一対の内部電極（上電極１４１及び下電極１４２）の各上面図と、誘電体層１４５の上面図とを重ねて示す。

上電極１４１は、Ｖ字状の形状を有し、電極部１４１ａと、端子部１４１ｂとで構成される。端子部１４１ｂは、誘電体層１４５の一方の短辺（図２３面上では右側の短辺）に沿って形成される。また、電極部１４１ａは、端子部１４１ｂの一方の端部から端子部１４１ｂの延在方向（図２３中のｙ方向）に対して斜め方向（直交しない方向）に延在して形成される。図２３の図面上では、電極部１４１ａは、誘電体層１４５の表面の右上の角部からそれに対向する左下の角部に向かう方向に延在する。

下電極１４２は、Ｖ字状の形状を有し、図２３中のｙ方向に対して上電極１４１と対称形状を有する。下電極１４２は、電極部１４２ａと、端子部１４２ｂとで構成される。端子部１４２ｂは、誘電体層１４５の他方の短辺（図２３面上では左側の短辺）に沿って形成される。また、電極部１４２ａは、端子部１４２ｂの一方の端部から端子部１４１ｂの延在方向（図２３中のｙ方向）に対して斜め方向（直交しない方向）に延在して形成される。図２３の図面上では、電極部１４２ａは、誘電体層１４５の表面の左上の角部からそれに対向する右下の角部に向かう方向に延在する。

なお、変形例４−１では、下電極１４２の電極部１４２ａの延在方向と、上電極１４１の電極部１４１ａの延在方向とが直交しないように構成する。また、この例では、上電極１４１の電極部１４１ａの一部と、下電極１４２の電極部１４２ａの一部とが、誘電体層１４５の厚さ方向において対向するように（対向電極領域Ｓａが形成されるように）上電極１４１及び下電極１４２の例えば寸法等が設定される。さらに、この例では、第３の実施形態と同様に、誘電体層１４５の長辺方向（ｘ方向）及び短辺方向（ｙ方向）の位置ずれ量が最大になっても、対向電極領域Ｓａが変化しないように、上電極１４１及び下電極１４２の例えば寸法、形状、配置位置等が設定される。

（２）変形例４−２
図２４に、変形例４−２の積層型コンデンサにおける、内部コンデンサを構成する一対の内部電極の概略構成を示す。なお、図２４では、説明を簡略化するため、内部コンデンサを構成する一対の内部電極（上電極１５１及び下電極１５２）の各上面図と、誘電体層１５５の上面図とを重ねて示す。

上電極１５１は、Ｖ字状の形状を有し、電極部１５１ａと、端子部１５１ｂとで構成される。端子部１５１ｂは、誘電体層１５５の一方の長辺（図２４面上では下側の長辺）に沿って形成される。また、電極部１５１ａは、端子部１５１ｂの一方の端部から端子部１５１ｂの延在方向（図２４中のｘ方向）に対して斜め方向（直交しない方向）に延在して形成される。図２４の図面上では、電極部１５１ａは、誘電体層１５５の表面の右下の角部からそれに対向する左上の角部に向かう方向に延在する。

下電極１５２は、Ｖ字状の形状を有し、図２４中のｘ方向に対して上電極１５１と対称形状を有する。下電極１５２は、電極部１５２ａと、端子部１５２ｂとで構成される。端子部１５２ｂは、誘電体層１５５の他方の長辺（図２４面上では上側の長辺）に沿って形成される。また、電極部１５２ａは、端子部１５２ｂの一方の端部から端子部１５１ｂの延在方向（図２４中のｘ方向）に対して斜め方向（直交しない方向）に延在して形成される。図２４の図面上では、電極部１５２ａは、誘電体層１５５の表面の右上の角部からそれに対向する左下の角部に向かう方向に延在する。

なお、変形例４−２では、下電極１５２の電極部１５２ａの延在方向と、上電極１５１の電極部１５１ａの延在方向とが直交するように構成する。また、この例では、上電極１５１の電極部１５１ａの一部と、下電極１５２の電極部１５２ａの一部とが、誘電体層１５５の厚さ方向において対向するように（対向電極領域Ｓａが形成されるように）上電極１５１及び下電極１５２の例えば寸法等が設定される。さらに、この例では、第３の実施形態と同様に、誘電体層１５５の長辺方向（ｘ方向）及び短辺方向（ｙ方向）の位置ずれ量が最大になっても、対向電極領域Ｓａが変化しないように、上電極１５１及び下電極１５２の例えば寸法、形状、配置位置等が設定される。

変形例４−２では、上電極１５１及び下電極１５２の各端子部を誘電体層１５５の長辺の延在方向（ｘ方向）に沿って、その近傍に形成するので、上電極１５１及び下電極１５２の電極部の長さを変形例４−１に比べて短くすることができる。それゆえ、変形例４−２では、積層型コンデンサの電極抵抗値をより低減することができる。

（３）変形例４−３
図２５に、変形例４−３の積層型コンデンサにおける、内部コンデンサを構成する一対の内部電極の概略構成を示す。なお、図２５では、説明を簡略化するため、内部コンデンサを構成する一対の内部電極（上電極１６１及び下電極１６２）の各上面図と、誘電体層１６５の上面図とを重ねて示す。

まず、上電極１６１の構成について説明する。上電極１６１は、略三角状の形状を有し、電極部１６１ａと、端子部１６１ｂとで構成される。電極部１６１ａは、誘電体層１６５の長辺に沿う方向（図２５中のｘ方向）に対して斜め方向（直交しない方向）に延在して形成される。具体的には、図２５の図面上では、電極部１６１ａは、誘電体層１６５の表面の左上の角部からそれに対向する右下の角部に向かう方向に延在する。

端子部１６１ｂは、第１端子部１６１ｃ及び第２端子部１６１ｄで構成される。第１端子部１６１ｃは、誘電体層１６５の一方の長辺（図面上では下側の長辺）に沿って、その長辺近傍に形成される。そして、第１端子部１６１ｃの一方の端部が、電極部１６１ａの一方の端部に接続される。

また、第２端子部１６１ｄは、誘電体層１６５の長辺に沿う方向（図２５中のｘ方向）に対して斜め方向（直交しない方向）に延在し且つ電極部１６１ａの延在方向と交差する方向に延在して形成される。図２５の図面上では、第２端子部１６１ｄは、誘電体層１６５の表面の右上の角部からそれに対向する左下の角部に向かう方向に延在する。そして、第２端子部１６１ｄの一方の端部は、電極部１６１ａの他方の端部（第１端子部１６１ｃと接続されていない側の端部）に接続され、他方の端部は、第１端子部１６１ｃの他方の端部に接続される。

電極部１６１ａ、第１端子部１６１ｃ及び第２端子部１６１ｄを上述のように構成することにより、上電極１６１内には、これらの部により三角状の開口部１６１ｅが画成される。なお、開口部１６１ｅの形状はこれに限定されず、任意の形状にすることができる。

次に、下電極１６２の構成について説明する。下電極１６２は、Ｖ字状の形状を有し、電極部１６２ａと、端子部１６２ｂとで構成される。下電極１６２は、上記変形例４−２（図２４）で説明した下電極１５２と同様の構成である。

なお、変形例４−３では、下電極１６２の電極部１６２ａの延在方向と、上電極１６１の電極部１６１ａの延在方向とが略直交するように構成する。また、この例では、上電極１６１の電極部１６１ａの一部と、下電極１６２の電極部１６２ａの一部とが、誘電体層１６５の厚さ方向において対向するように（対向電極領域Ｓａが形成されるように）上電極１６１及び下電極１６２の例えば寸法等が設定される。さらに、この例では、第３の実施形態と同様に、誘電体層１６５の長辺方向（ｘ方向）及び短辺方向（ｙ方向）の位置ずれ量が最大になっても、対向電極領域Ｓａが変化しないように、上電極１６１及び下電極１６２の例えば寸法、形状、配置位置等が設定される。

変形例４−３では、上電極１６１の端子部１６１ｂの領域（面積）を広くすることができるので、積層型コンデンサの電極抵抗値をより小さくすることができる。

（４）変形例４−４
図２６に、変形例４−４の積層型コンデンサにおける、内部コンデンサを構成する一対の内部電極の概略構成を示す。なお、図２６では、説明を簡略化するため、内部コンデンサを構成する一対の内部電極（上電極１７１及び下電極１７２）の各上面図と、誘電体層１７５の上面図とを重ねて示す。

まず、上電極１７１の構成について説明する。上電極１７１は、電極部１７１ａと、端子部１７１ｂとで構成される。電極部１７１ａは、誘電体層１７５の長辺に沿う方向（図２６中のｘ方向）に対して斜め方向（直交しない方向）に延在して形成される。具体的には、図２６の図面上では、電極部１７１ａは、誘電体層１７５の表面の左上の角部からそれに対向する右下の角部に向かう方向に延在する。

端子部１７１ｂは、略Ｌ字状の形状を有し、その底辺部が誘電体層１７５の一方の長辺（図２６面上では下側の長辺）に沿って、その近傍に形成される。そして、略Ｌ字状の端子部１７１ｂの一方の端部に電極部１７１ａの一方の端部が接続され、他方の端部に電極部１７１ａの他方の端部が接続される。その結果、上電極１７１内には、電極部１７１ａ及び端子部１７１ｂにより、矩形状の開口部１７１ｄが画成される。なお、開口部１７１ｄの形状はこれに限定されず、任意の形状にすることができる。

次に、下電極１７２の構成について説明する。下電極１７２は、電極部１７２ａと、端子部１７２ｂとで構成される。電極部１７２ａは、誘電体層１７５の長辺に沿う方向（図２６中のｘ方向）に対して斜め方向（直交しない方向）に延在して形成される。具体的には、図２６の図面上では、電極部１７２ａは、誘電体層１７５の表面の右上の角部からそれに対向する左下の角部に向かう方向に延在する。

端子部１７２ｂは、略Ｌ字状の形状を有し、その底辺部が誘電体層１７５の他方の長辺（図２６面上では上側の長辺）に沿って、その近傍に形成される。そして、略Ｌ字状の端子部１７２ｂの底辺部に対向する側に位置する端部に、電極部１７２ａの一方の端部が接続される。

なお、変形例４−４では、下電極１７２の電極部１７２ａの延在方向と、上電極１７１の電極部１７１ａの延在方向とが略直交するように構成する。また、この例では、上電極１７１の電極部１７１ａの一部と、下電極１７２の電極部１７２ａの一部とが、誘電体層１７５の厚さ方向において対向するように（対向電極領域Ｓａが形成されるように）上電極１７１及び下電極１７２の例えば寸法等が設定される。さらに、この例では、第３の実施形態と同様に、誘電体層１７５の長辺方向（ｘ方向）及び短辺方向（ｙ方向）の位置ずれ量が最大になっても、対向電極領域Ｓａが変化しないように、上電極１７１及び下電極１７２の例えば寸法、形状、配置位置等が設定される。

変形例４−４では、上電極１７１の端子部１７１ｂの領域（面積）を広くすることができ、且つ、下電極１７２の電極部１７２ａの延在方向の長さをより短くすることができる。それゆえ、この例では、積層型コンデンサの電極抵抗をより小さくすることができる。

（５）変形例４−５
上記第３の実施形態及び変形例４−１〜４−４では、誘電体層の長辺方向及び短辺方向の両方向において位置ずれを考慮した例を説明したが、本発明はこれに限定されない。例えば、上電極及び下電極の位置を位置合わせする装置及び製造プロセスによっては、ｘ方向またはｙ方向の一方向の位置ずれが顕著である場合がある。このような場合には、上電極及び下電極間の位置ずれの影響はｘ方向またはｙ方向のみを考慮すればよい。変形例４−５では、ｙ方向（誘電体層の短辺方向）にのみ位置ずれが顕著である場合に適用可能な積層型コンデンサの構成例を説明する。

図２７に、変形例４−５の積層型コンデンサにおける、内部コンデンサを構成する一対の内部電極の概略構成を示す。なお、図２７では、説明を簡略化するため、内部コンデンサを構成する一対の内部電極（上電極１８１及び下電極１８２）の各上面図と、誘電体層１８５の上面図とを重ねて示す。

上電極１８１は、Ｔ字状の形状を有し、電極部１８１ａと、端子部１８１ｂとで構成される。端子部１８１ｂは、誘電体層１８５の一方の短辺（図２７面上では右側の短辺）に沿って、その近傍に形成される。また、電極部１８１ａは、端子部１８１ｂの中央から端子部１８１ｂの延在方向（図２７中のｙ方向）に対して直交する方向（ｘ方向）に延在して形成される。

下電極１８２は、略Ｕ字状の形状を有し、２つの電極部１８２ａ及び１８２ｃと、端子部１８２ｂとで構成される。端子部１８２ｂは、誘電体層１８５の他方の短辺（図２７面上では左側の短辺）に沿って、その近傍形成される。電極部１８２ａ及び１８２ｃは、端子部１８２ｂの両端からそれぞれ端子部１８２ｂの延在方向（図２７中のｙ方向）と直交する方向（ｘ方向）に延在して形成される。なお、ここでは、電極部１８２ａ及び電極部１８２ｃの形状は同じとする。すなわち、下電極１８２の電極部１８２ａ及び１８２ｃの延在方向は、上電極１８１の電極部１８１ａの延在方向と平行とする。

変形例４−５では、上電極１８１及び下電極１８２間に複数の対向電極領域（図２７中のＳａ１及びＳａ２）が形成されるように、各内部電極を構成する。具体的には、上電極１８１の電極部１８１ａが、下電極１８２の電極部１８２ａ及び１８２ｃのそれぞれと誘電体層１８５の厚さ方向において対向するように、上電極１８１及び下電極１８２の例えば寸法等が設定される。さらに、この例では、誘電体層１８５の短辺方向（ｙ方向）の位置ずれ量が最大になっても、２つの対向電極領域Ｓａ１及びＳａ２の面積の総和が変化しないように、上電極１８１及び下電極１８２の例えば寸法、形状、配置位置等が設定される。

＜４．第４の実施形態＞
第４の実施形態では、上述した本発明の積層型コンデンサを備える非接触受信装置の構成例を説明する。

［非接触受信装置の構成］
本実施形態では、非接触受信装置として、非接触ＩＣ（Integrated Circuit）カードを例に挙げ説明する。図２８に、本実施形態の非接触ＩＣカードの受信系（復調系）回路部のブロック構成を示す。なお、図２８では、説明を簡略するために、信号の送信系（変調系）回路部は省略している。送信系回路部の構成は、従来の非接触ＩＣカード等と同様に
構成することができる。

非接触ＩＣカード１９０は、受信部１９１（アンテナ）と、整流部１９２と、信号処理部１９３とを備える。

受信部１９１は、共振コイル１９４及び共振コンデンサ１９５からなる共振回路を備え、非接触ＩＣカード１９０のリーダライター（不図示）から送信される信号をこの共振回路で受信する。なお、図２８では、共振コイル１９４をそのインダクタンス成分１９４ａ（Ｌ）と抵抗成分１９４ｂ（ｒ：数オーム程度）とに分けて図示している。また、受信部１９１は、共振コンデンサ１９５内の後述する可変容量コンデンサ１９７の制御電源２００と、可変容量コンデンサ１９７及び制御電源２００間に設けられた２つの電流制限抵抗２０１及び２０２とを備える。

共振コンデンサ１９５は、容量Ｃｏの定容量コンデンサ１９６と、可変容量コンデンサ１９７と、可変容量コンデンサ１９７の両端子にそれぞれ接続された２つのバイアス除去用コンデンサ１９８及び１９９とで構成される。そして、定容量コンデンサ１９６と、可変容量コンデンサ１９７並びに２つのバイアス除去用コンデンサ１９８及び１９９からなる直列回路とは、共振コイル１９４に並列接続される。

定容量コンデンサ１９６は、上記実施形態及び変形例で説明した積層型コンデンサのいずれかで構成される。定容量コンデンサ１９６を構成する各誘電体層は、第１の実施形態で説明した比誘電率の低い誘電体材料（常誘電体材料）で形成されており、入力信号の種類（交流または直流）及びその信号レベルに関係なく、その容量はほとんど変化しない。

なお、実際の回路上では、共振コイル１９４のインダクタンス成分Ｌのばらつきや信号処理部１９３内の集積回路の入力端子の寄生容量などによる受信部１９１の容量変動（数ｐＦ程度）が存在し、その変動量は非接触ＩＣカード１９０毎に異なる。それゆえ、本実施形態では、これらの影響を抑制（補正）するために、定容量コンデンサ１９６内の内部電極の電極パターンをトリミングして容量Ｃｏを適宜調整する。

可変容量コンデンサ１９７もまた、上記実施形態及び変形例で説明した積層型コンデンサのいずれかで構成される。なお、可変容量コンデンサ１９７を構成する各誘電体層は、第１の実施形態で説明した比誘電率の大きな強誘電体材料で形成される。

また、可変容量コンデンサ１９７は、電流制限抵抗２０１及び２０２を介して制御電源２００に接続される。そして、可変容量コンデンサ１９７の容量Ｃｖは、制御電源２００から印加される制御電圧に応じて変化する。

なお、バイアス除去用コンデンサ１９８及び１９９、並びに、電流制限抵抗２０１及び２０２は、制御電源から流れる直流バイアス電流（制御電流）と、受信信号電流との干渉による影響を抑制するために設けられる。具体的には、バイアス除去用コンデンサ１９８及び１９９は、信号回路の保護及び／又は分離のために設けられ、電流制限抵抗２０１及び２０２は、制御回路の保護及び／又は分離のために設けられる。

整流部１９２は、整流用ダイオード２０３と整流用コンデンサ２０４とからなる半波整流回路で構成され、受信部１９１で受信した交流電圧を直流電圧に整流して出力する。

信号処理部１９３は、主に半導体素子の集積回路（ＬＳＩ：Large Scale Integration）で構成され、受信部１９１で受信した交流信号を復調する。信号処理部１９３内のＬＳＩは整流部１９２から供給される直流電圧により駆動される。なお、ＬＳＩとしては、従来の非接触ＩＣカードと同様のものを用いることができる。

本実施形態の非接触ＩＣカード１９０において、可変容量コンデンサ１９７は、過大な受信信号により耐電圧性の低い半導体素子からなる制御回路が破壊されないようにするために用いられる。具体的には、受信信号が過大な場合に、制御電圧により可変容量コンデンサ１９７の容量Ｃｖを小さくする。これにより、可変容量コンデンサ１９７の容量低下分に対応した周波数Δｆだけ、受信部１９１の共振周波数が高域にシフトする。これにより、容量可変前の共振周波数ｆ_０における受信信号のレスポンスは、容量可変前より低くなり、受信信号のレベルが抑制される。その結果、制御回路に過大な電流信号が流れないようにすることができ、制御回路の破壊を防止することができる。

本実施形態の非接触ＩＣカードでは、定容量コンデンサ１９６及び可変容量コンデンサ１９７に、本発明の積層型コンデンサを用いているので、より高性能の非接触ＩＣカードを提供することができる。また、可変容量コンデンサ１９７に、本発明の積層型コンデンサを用いているので、より低い駆動電圧で非接触ＩＣカードを駆動することができる。

なお、本実施形態では、定容量コンデンサ１９６及び可変容量コンデンサ１９７の両方を本発明の積層型コンデンサで構成する例を説明したが、本発明はこれに限定されず、いずれか一方を本発明の積層型コンデンサで構成してもよい。また、本実施形態では、定容量コンデンサ１９６を備えない構成としてもよい。

また、本実施形態の非接触ＩＣカード１９０では、可変容量コンデンサ１９７の制御電源２００を設ける例を説明したが、本発明はこれに限定されない。例えば、整流部１９２から出力された直流電圧から、例えば抵抗分割等の手法により所望の制御電圧を抽出するような構成にしてもよい。

さらに、本実施形態では、非接触受信装置の一例として、非接触ＩＣカードを例にとり説明したが、本発明はこれに限定されない。本発明は、共振コイル及び共振コンデンサからなる共振回路を用いて非接触で情報及び／または電力を受信する任意の装置に適用可能であり、同様の効果が得られる。例えば、携帯電話等や、ワイアレス電力伝送装置にも適用可能である。なお、ワイアレス電力伝送装置では、電力を非接触で伝送する装置であるので、非接触ＩＣカードのように受信信号を復調する信号処理部を備えなくてもよい。

１０，５０，１１０…積層型コンデンサ、１１，５１，１１１…第１誘電体層、１２，５２，１１２…第２誘電体層、１３，５３，１１３…第３誘電体層、１４，５４，１１４…下部誘電体層、１５，５５，１１５…上部誘電体層、２１，６１，１２１…第１電極、２２，６２，１２２…第２電極、２３，６３，１２３…第３電極、２４，６４，１２４…第４電極、１００…信号電源、２００…制御電源

Claims (1)

1. 可変容量コンデンサと定容量コンデンサとを含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとを備える共振回路であって、
   前記可変容量コンデンサ及び前記定容量コンデンサは、それぞれ、
   一方の極性の信号が印加される第１電極と、
   他方の極性の信号が印加される第２電極と、
   前記第２電極と対向する位置に配置され、且つ、前記他方の極性の信号が印加される第３電極と、
   前記一方の極性の信号が印加される第４電極と、
   前記第１電極及び前記第２電極間に設けられた第１誘電体部と、
   前記第２電極及び前記第３電極間に設けられた第２誘電体部と、
   前記第３電極及び前記第４電極間に設けられた第３誘電体部と
   を有し、
   前記第１誘電体部が一つの第１誘電体層で構成され、前記第１電極が前記第１誘電体層の一方の表面に形成され、且つ、前記第２電極が前記第１誘電体層の他方の表面に形成されており、
   前記第１電極を前記第２電極の形成面に投影した際に、前記第１電極の投影パターンが、前記第２電極と重なり、
   前記第３誘電体部が一つの第３誘電体層で構成され、前記第３電極が前記第３誘電体層の一方の表面に形成され、且つ、前記第４電極が前記第３誘電体層の他方の表面に形成されており、
   前記第３電極を前記第４電極の形成面に投影した際に、前記第３電極の投影パターンが、前記第２電極と重なり、
   前記第１電極が、前記第１誘電体層の前記第１電極の形成面内における第１方向に延在した第１電極部を有し、
   前記第２電極が、前記第１誘電体層の前記第２電極の形成面内における前記第１方向と交差する第２方向に延在した第２電極部を有し、
   前記第３電極が、前記第３誘電体層の前記第３電極の形成面内における前記第２方向に延在した第３電極部を有し、
   前記第４電極が、前記第３誘電体層の前記第４電極の形成面内における前記第１方向に延在した第４電極部を有する静電容量素子を含み、
   前記可変容量コンデンサの両端子に、それぞれ接続されたバイアス除去用コンデンサを更に備えた共振回路。

Images