JPH1097947A - 積層コンデンサ - Google Patents
積層コンデンサInfo
- Publication number
- JPH1097947A JPH1097947A JP8252040A JP25204096A JPH1097947A JP H1097947 A JPH1097947 A JP H1097947A JP 8252040 A JP8252040 A JP 8252040A JP 25204096 A JP25204096 A JP 25204096A JP H1097947 A JPH1097947 A JP H1097947A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- internal
- interval
- internal electrode
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 低い静電容量を保ち、高いQ値を有すると共
に内部構造欠陥のない積層コンデンサを提供する。 【解決手段】 同一外部電極24に接続された2枚の内
部電極22が間隔t1をあけて平行に配置されてなる電
極対25を形成し、一方の外部電極に接続された電極対
25と、他方の外部電極24に接続された電極対25
を、誘電体層21を介して交互に積層する。さらに、誘
電体層21を介して上下に隣り合う電極対25間の対向
する内部電極22の間隔をt2に設定し、間隔t1と間
隔t2との比t2/t1が0.2<t2/t1<55.
0となるように、前記2つの間隔t1,t2の値を設定
する。これにより、内部電極22に生ずる渦電流損失が
小さくなり、各内部電極片の抵抗を低く設定でき、高周
波域における高いQ値を得ることができると共に、内部
応力歪を分散することができ、クラックやデラミネーシ
ョン等の構造欠陥の発生を防止することができる。
に内部構造欠陥のない積層コンデンサを提供する。 【解決手段】 同一外部電極24に接続された2枚の内
部電極22が間隔t1をあけて平行に配置されてなる電
極対25を形成し、一方の外部電極に接続された電極対
25と、他方の外部電極24に接続された電極対25
を、誘電体層21を介して交互に積層する。さらに、誘
電体層21を介して上下に隣り合う電極対25間の対向
する内部電極22の間隔をt2に設定し、間隔t1と間
隔t2との比t2/t1が0.2<t2/t1<55.
0となるように、前記2つの間隔t1,t2の値を設定
する。これにより、内部電極22に生ずる渦電流損失が
小さくなり、各内部電極片の抵抗を低く設定でき、高周
波域における高いQ値を得ることができると共に、内部
応力歪を分散することができ、クラックやデラミネーシ
ョン等の構造欠陥の発生を防止することができる。
Description
【0001】
【発明が属する技術分野】本発明は、積層コンデンサに
関し、特に静電容量の小さな高周波用の積層コンデンサ
に関するものである。
関し、特に静電容量の小さな高周波用の積層コンデンサ
に関するものである。
【0002】
【従来の技術】図2乃至図4に従来例の積層コンデンサ
を示す。図2は分解斜視図、図3は平面図、図4は図3
のA−A線矢視方向断面図である。
を示す。図2は分解斜視図、図3は平面図、図4は図3
のA−A線矢視方向断面図である。
【0003】図において、10は積層コンデンサで、誘
電体層11と内部電極12とを交互に積層してなる素体
13と、素体13の両端部において内部電極を交互に並
列に接続している一対の外部電極14とから構成されて
いる。
電体層11と内部電極12とを交互に積層してなる素体
13と、素体13の両端部において内部電極を交互に並
列に接続している一対の外部電極14とから構成されて
いる。
【0004】内部電極12は、誘電体層11の中央領域
付近に設けられた内部電極片12aと、外部電極14に
沿って外部電極14に接続した状態で設けられた内部電
極引出部12bとから成り、内部電極片12aは内部電
極引出部12bを介して外部電極14に接続されてい
る。
付近に設けられた内部電極片12aと、外部電極14に
沿って外部電極14に接続した状態で設けられた内部電
極引出部12bとから成り、内部電極片12aは内部電
極引出部12bを介して外部電極14に接続されてい
る。
【0005】誘電体層11は矩形のシート上のセラミッ
ク焼結体からなり、セラミック焼結体は、例えばチタン
酸マグネシウム等を主成分とする誘電体磁器材料から形
成されている。内部電極12は金属ペーストを焼結させ
た金属薄膜からなり、金属ペーストとしては、例えばP
dやAg−Pdのような貴金属材料を主成分とするもの
が使用されている。外部電極14もない部電極12と同
様の材料により形成され、表面には半田濡れ性をよくす
るために半田メッキが施されている。
ク焼結体からなり、セラミック焼結体は、例えばチタン
酸マグネシウム等を主成分とする誘電体磁器材料から形
成されている。内部電極12は金属ペーストを焼結させ
た金属薄膜からなり、金属ペーストとしては、例えばP
dやAg−Pdのような貴金属材料を主成分とするもの
が使用されている。外部電極14もない部電極12と同
様の材料により形成され、表面には半田濡れ性をよくす
るために半田メッキが施されている。
【0006】
【発明が解決しようとする課題】ところで、近年、移動
通信機器等に使用される通信用の周波数が高周波帯(G
Hz帯)へ移行してきており、これに伴って移動通信機
器等に使用される積層コンデンサも高周波帯への対応を
余儀なくされている。
通信機器等に使用される通信用の周波数が高周波帯(G
Hz帯)へ移行してきており、これに伴って移動通信機
器等に使用される積層コンデンサも高周波帯への対応を
余儀なくされている。
【0007】積層コンデンサを高周波帯へ対応させるた
めには、高周波域において低容量、例えば10pF以下
の静電容量の積層コンデンサのQ値を高める必要があ
る。
めには、高周波域において低容量、例えば10pF以下
の静電容量の積層コンデンサのQ値を高める必要があ
る。
【0008】このように高周波域において、低容量の積
層コンデンサのQ値を高めるためには、内部電極の電気
抵抗を小さくする必要がある。
層コンデンサのQ値を高めるためには、内部電極の電気
抵抗を小さくする必要がある。
【0009】内部電極の電気抵抗を小さくする方法とし
ては、内部電極の面積を広くしたり、内部電極の厚みを
厚くしたりする方法がある。
ては、内部電極の面積を広くしたり、内部電極の厚みを
厚くしたりする方法がある。
【0010】しかしながら、内部電極の面積を大きくす
ると静電容量が大きくなりすぎるので、内部電極間の距
離を広げたり、積層数を減らしたりしなければならず、
このため、内部電極間の電気抵抗が高まったり、Q値が
低下したりする。
ると静電容量が大きくなりすぎるので、内部電極間の距
離を広げたり、積層数を減らしたりしなければならず、
このため、内部電極間の電気抵抗が高まったり、Q値が
低下したりする。
【0011】また、内部電極を厚くすると、内部電極の
電気抵抗は下がるが、内部電極の局部的な累積によりそ
の部分は局部的に厚くなって内部歪みが増大したり、P
d等からなる内部電極の酸化膨張により、構造欠陥(デ
ラミネーション、クラック等)の発生率が大きくなって
しまう。
電気抵抗は下がるが、内部電極の局部的な累積によりそ
の部分は局部的に厚くなって内部歪みが増大したり、P
d等からなる内部電極の酸化膨張により、構造欠陥(デ
ラミネーション、クラック等)の発生率が大きくなって
しまう。
【0012】本発明の目的は上記の問題点に鑑み、低い
静電容量を保ち、高いQ値を有すると共に内部構造欠陥
のない積層コンデンサを提供することにある。
静電容量を保ち、高いQ値を有すると共に内部構造欠陥
のない積層コンデンサを提供することにある。
【0013】
【課題を解決するための手段】本発明は上記の目的を達
成するために、誘電体層と内部電極層とを交互に積層し
てなる直方体形状の素体と、該素体の両端部において該
内部電極層に形成された内部電極を交互に並列に接続し
ている一対の外部電極とからなる積層コンデンサであっ
て、少なくとも最外側の内部電極層を除く他の内部電極
層には同一外部電極に接続され、所定の間隔t1をあけ
て層方向に平行に配置した2枚の内部電極を設けると共
に、一方の外部電極に接続された内部電極と、該内部電
極に誘電体層を挟んで対向する他方の外部電極に接続さ
れた内部電極との間隔t2と、前記間隔t1との比t2
/t1が、0.2<t2/t1<55.0となるように
前記2つの間隔t1,t2の値が設定されている積層コ
ンデンサを提案する。
成するために、誘電体層と内部電極層とを交互に積層し
てなる直方体形状の素体と、該素体の両端部において該
内部電極層に形成された内部電極を交互に並列に接続し
ている一対の外部電極とからなる積層コンデンサであっ
て、少なくとも最外側の内部電極層を除く他の内部電極
層には同一外部電極に接続され、所定の間隔t1をあけ
て層方向に平行に配置した2枚の内部電極を設けると共
に、一方の外部電極に接続された内部電極と、該内部電
極に誘電体層を挟んで対向する他方の外部電極に接続さ
れた内部電極との間隔t2と、前記間隔t1との比t2
/t1が、0.2<t2/t1<55.0となるように
前記2つの間隔t1,t2の値が設定されている積層コ
ンデンサを提案する。
【0014】該積層コンデンサによれば、同一外部電極
に接続された同一電位の2枚の内部電極を間隔t1をあ
けて平行に配置しているので、内部電極に生ずる渦電流
損失が小さくなり、各内部電極の抵抗を低く設定でき、
高周波域における高いQ値を得ることができる。さら
に、一方の外部電極に接続された内部電極と、該内部電
極に誘電体層を挟んで対向する他方の外部電極に接続さ
れた内部電極との間隔t2と、前記間隔t1との比t2
/t1が、0.2<t2/t1<55.0となるように
前記2つの間隔t1,t2の値が設定されているので、
上下層の誘電体層を密着させることができると共に、必
要十分な設計の自由度を得ることができる。
に接続された同一電位の2枚の内部電極を間隔t1をあ
けて平行に配置しているので、内部電極に生ずる渦電流
損失が小さくなり、各内部電極の抵抗を低く設定でき、
高周波域における高いQ値を得ることができる。さら
に、一方の外部電極に接続された内部電極と、該内部電
極に誘電体層を挟んで対向する他方の外部電極に接続さ
れた内部電極との間隔t2と、前記間隔t1との比t2
/t1が、0.2<t2/t1<55.0となるように
前記2つの間隔t1,t2の値が設定されているので、
上下層の誘電体層を密着させることができると共に、必
要十分な設計の自由度を得ることができる。
【0015】
【発明の実施の形態】以下、図面に基づいて本発明の一
実施形態を説明する。図1は一実施形態における第1の
実施例の積層コンデンサを示す分解斜視図、図5は平断
面図、図6は図5のB−B線矢視方向断面図である。図
において、20は積層コンデンサで、誘電体層21と内
部電極22とを交互に積層してなる素体23と、素体2
3の両端部において内部電極22を交互に並列に接続し
ている一対の外部電極24とから構成されている。
実施形態を説明する。図1は一実施形態における第1の
実施例の積層コンデンサを示す分解斜視図、図5は平断
面図、図6は図5のB−B線矢視方向断面図である。図
において、20は積層コンデンサで、誘電体層21と内
部電極22とを交互に積層してなる素体23と、素体2
3の両端部において内部電極22を交互に並列に接続し
ている一対の外部電極24とから構成されている。
【0016】即ち、最上下層を除く中間層においては、
同一外部電極24に接続された2枚の内部電極22が間
隔t1をあけて平行に配置されてなる電極対25が形成
され、一方の外部電極に接続された電極対25と、他方
の外部電極24に接続された電極対が誘電体層21を介
して交互に積層されている。
同一外部電極24に接続された2枚の内部電極22が間
隔t1をあけて平行に配置されてなる電極対25が形成
され、一方の外部電極に接続された電極対25と、他方
の外部電極24に接続された電極対が誘電体層21を介
して交互に積層されている。
【0017】また、誘電体層21を介して上下に隣り合
う電極対25間の対向する内部電極22の間隔はt2に
設定されると共に、間隔t1と間隔t2との比t2/t
1が0.2<t2/t1<55.0となるように、前記
2つの間隔t1,t2の値が設定されている。例えば、
間隔t1を5μm以上58μm以下の所定値に、また間
隔t2を10μm以上275μm以下の所定値にそれぞ
れ設定されている。
う電極対25間の対向する内部電極22の間隔はt2に
設定されると共に、間隔t1と間隔t2との比t2/t
1が0.2<t2/t1<55.0となるように、前記
2つの間隔t1,t2の値が設定されている。例えば、
間隔t1を5μm以上58μm以下の所定値に、また間
隔t2を10μm以上275μm以下の所定値にそれぞ
れ設定されている。
【0018】さらに、誘電体層21を介して隣り合う異
なる外部電極24に接続された電極対25において、一
方の外部電極24に接続された内部電極22の先端部
は、他方の外部電極24に接続された内部電極22の先
端部と対向している。
なる外部電極24に接続された電極対25において、一
方の外部電極24に接続された内部電極22の先端部
は、他方の外部電極24に接続された内部電極22の先
端部と対向している。
【0019】これらの内部電極22は導電性ペーストの
薄膜を焼結させた金属薄膜からなり、導電性ペーストと
しては、例えばパラジウム粉末を主成分とするものが使
用されている。外部電極24も内部電極22と同様の材
料により形成され、表面には半田濡れ性をよくするため
に半田メッキが施されている。
薄膜を焼結させた金属薄膜からなり、導電性ペーストと
しては、例えばパラジウム粉末を主成分とするものが使
用されている。外部電極24も内部電極22と同様の材
料により形成され、表面には半田濡れ性をよくするため
に半田メッキが施されている。
【0020】一方、誘電体層21は、矩形のシート状の
セラミック焼結体からなり、焼結体は例えばチタン酸マ
グネシウムを主成分とするグリーンシートを焼成して形
成した誘電体磁器材料から構成されている。
セラミック焼結体からなり、焼結体は例えばチタン酸マ
グネシウムを主成分とするグリーンシートを焼成して形
成した誘電体磁器材料から構成されている。
【0021】この積層コンデンサは次のようにして製造
した。まず、誘電体の原料粉末に有機バインダーを15
重量%添加し、さらに水を50重量%加え、これらをボ
ールミルに入れて十分に混合し、誘電体磁器原料のスラ
リーを作成した。
した。まず、誘電体の原料粉末に有機バインダーを15
重量%添加し、さらに水を50重量%加え、これらをボ
ールミルに入れて十分に混合し、誘電体磁器原料のスラ
リーを作成した。
【0022】次に、このスラリーを真空脱泡器に入れて
脱泡した後、リバースロールコーターに入れ、ポリエス
テルフィルム上にこのスラリーからなる薄膜を形成し、
この薄膜をポリエステルフィルム上で100℃に加熱し
て乾燥させ、これを打ち抜いて、10cm角、厚さ約2
0μmのグリーンシートを得た。
脱泡した後、リバースロールコーターに入れ、ポリエス
テルフィルム上にこのスラリーからなる薄膜を形成し、
この薄膜をポリエステルフィルム上で100℃に加熱し
て乾燥させ、これを打ち抜いて、10cm角、厚さ約2
0μmのグリーンシートを得た。
【0023】一方、平均粒径が1.5μmのパラジウム
粉末10gと、エチルセルロース0.9gをブチルカル
ビトール3.1gに溶解させたものとを攪拌器に入れ、
10時間攪拌することにより内部電極用の導電性ペース
トを得た。
粉末10gと、エチルセルロース0.9gをブチルカル
ビトール3.1gに溶解させたものとを攪拌器に入れ、
10時間攪拌することにより内部電極用の導電性ペース
トを得た。
【0024】この後、上述した内部電極のパターンを5
0個有する各スクリーンを用いて、上記グリーンシート
の片面にこの導電性ペーストからなる内部電極のパター
ンを各々印刷し、これを乾燥させた。
0個有する各スクリーンを用いて、上記グリーンシート
の片面にこの導電性ペーストからなる内部電極のパター
ンを各々印刷し、これを乾燥させた。
【0025】次に、上記印刷面を上にしてグリーンシー
トを複数枚積層し、さらにこの積層物の上下両面に印刷
の施されていないグリーンシートを積層した。次いで、
この積層物を約50℃の温度で厚さ方向に約40トンの
圧力を加えて圧着させた。この後、この積層物を格子状
に裁断し、約50個の積層チップを得た。
トを複数枚積層し、さらにこの積層物の上下両面に印刷
の施されていないグリーンシートを積層した。次いで、
この積層物を約50℃の温度で厚さ方向に約40トンの
圧力を加えて圧着させた。この後、この積層物を格子状
に裁断し、約50個の積層チップを得た。
【0026】次に、この積層チップを雰囲気焼成可能な
炉に入れ、大気中で600℃まで加熱して、有機バイン
ダーを焼成させ、その後、炉の雰囲気を大気中雰囲気と
し、積層体チップの加熱温度を600℃から焼成温度の
1150℃(最高温度)を3時間保持した。この後、1
00℃/hrの速度で600℃まで降温し、室温まで冷
却して、焼結体チップを得た。
炉に入れ、大気中で600℃まで加熱して、有機バイン
ダーを焼成させ、その後、炉の雰囲気を大気中雰囲気と
し、積層体チップの加熱温度を600℃から焼成温度の
1150℃(最高温度)を3時間保持した。この後、1
00℃/hrの速度で600℃まで降温し、室温まで冷
却して、焼結体チップを得た。
【0027】次いで、内部電極が露出する焼結体チップ
の側面に銀とガラスフリットとビヒクルからなる導電性
ペーストを塗布して乾燥させ、これを大気中で800℃
の温度で15分間焼き付け、銀電極層を形成し、さらに
この上に銅を無電解メッキで被着させ、この上に電気メ
ッキ法でPb−Sn半田層を設けて、一対の外部電極を
形成した。これによって積層コンデンサが得られた。
の側面に銀とガラスフリットとビヒクルからなる導電性
ペーストを塗布して乾燥させ、これを大気中で800℃
の温度で15分間焼き付け、銀電極層を形成し、さらに
この上に銅を無電解メッキで被着させ、この上に電気メ
ッキ法でPb−Sn半田層を設けて、一対の外部電極を
形成した。これによって積層コンデンサが得られた。
【0028】前述の構成よりなる積層コンデンサによれ
ば、同一の外部電極24に接続された同一電位の2枚の
内部電極22を間隔t1をあけて平行に配置して電極対
25を形成しているので、内部電極22に生ずる渦電流
損失が小さくなり、各内部電極22の抵抗を低く設定で
き、高周波域における高いQ値を得ることができる。
ば、同一の外部電極24に接続された同一電位の2枚の
内部電極22を間隔t1をあけて平行に配置して電極対
25を形成しているので、内部電極22に生ずる渦電流
損失が小さくなり、各内部電極22の抵抗を低く設定で
き、高周波域における高いQ値を得ることができる。
【0029】さらに、一方の外部電極24に接続された
内部電極22と、該内部電極22に誘電体層21を挟ん
で対向する他方の外部電極24に接続された内部電極2
2との間隔t2と、前記間隔t1との比t2/t1が、
0.2<t2/t1<55.0となるように前記2つの
間隔t1,t2の値を設定しているため、上下層の誘電
体層21を密着させることができるので、内部応力歪を
分散することができ、クラックやデラミネーション等の
構造欠陥の発生を防止することができる。さらにまた、
必要十分な設計の自由度を得ることもできる。
内部電極22と、該内部電極22に誘電体層21を挟ん
で対向する他方の外部電極24に接続された内部電極2
2との間隔t2と、前記間隔t1との比t2/t1が、
0.2<t2/t1<55.0となるように前記2つの
間隔t1,t2の値を設定しているため、上下層の誘電
体層21を密着させることができるので、内部応力歪を
分散することができ、クラックやデラミネーション等の
構造欠陥の発生を防止することができる。さらにまた、
必要十分な設計の自由度を得ることもできる。
【0030】尚、前述した実施形態は一例であり、本願
発明がこれに限定されることはない。例えば、図7に示
すように同一層内に2つの電極対25を平行に設けた構
成、図8に示すように一方の外部電極24に接続された
電極対25を同一層内に2つ平行に設けると共に、他方
の外部電極に接続された電極対25をこれらの電極対2
5に跨って対向するように配置した構成、さらには図9
に示すように電極対25の先端部の形状を変形して静電
容量形成面積を調整した構成等であっても、本願発明特
有の効果を得ることができる。
発明がこれに限定されることはない。例えば、図7に示
すように同一層内に2つの電極対25を平行に設けた構
成、図8に示すように一方の外部電極24に接続された
電極対25を同一層内に2つ平行に設けると共に、他方
の外部電極に接続された電極対25をこれらの電極対2
5に跨って対向するように配置した構成、さらには図9
に示すように電極対25の先端部の形状を変形して静電
容量形成面積を調整した構成等であっても、本願発明特
有の効果を得ることができる。
【0031】
【発明の効果】以上説明したように本発明によれば、同
一外部電極に接続された2つの内部電極を間隔t1をあ
けて平行に設けることで内部電極に生ずる渦電流損失が
小さくなり、各内部電極片の抵抗を低く設定でき、高周
波域における高いQ値を得ることができると共に、間隔
t2と、前記間隔t1との比t2/t1が、0.2<t
2/t1<55.0となるように前記2つの間隔t1,
t2の値が設定されているので、上下層の誘電体層を密
着させることができ、且つ必要十分な設計の自由度を得
ることができるので、内部応力歪を分散することがで
き、クラックやデラミネーション等の構造欠陥の発生を
防止することができる。
一外部電極に接続された2つの内部電極を間隔t1をあ
けて平行に設けることで内部電極に生ずる渦電流損失が
小さくなり、各内部電極片の抵抗を低く設定でき、高周
波域における高いQ値を得ることができると共に、間隔
t2と、前記間隔t1との比t2/t1が、0.2<t
2/t1<55.0となるように前記2つの間隔t1,
t2の値が設定されているので、上下層の誘電体層を密
着させることができ、且つ必要十分な設計の自由度を得
ることができるので、内部応力歪を分散することがで
き、クラックやデラミネーション等の構造欠陥の発生を
防止することができる。
【図1】本発明の一実施形態の積層コンデンサを示す分
解斜視図
解斜視図
【図2】従来例の積層コンデンサを示す分解斜視図
【図3】従来例の積層コンデンサを示す平断面図
【図4】図3のA−A線矢視方向断面図
【図5】本発明の一実施形態の積層コンデンサを示す平
断面図
断面図
【図6】図5のB−B線矢視方向断面図
【図7】本発明の他の実施形態を示す分解斜視図
【図8】本発明の他の実施形態を示す分解斜視図
【図9】本発明の他の実施形態を示す分解斜視図
20…積層コンデンサ、21…誘電体層、22…内部電
極、23…素体、24…外部電極、25…電極対。
極、23…素体、24…外部電極、25…電極対。
Claims (1)
- 【請求項1】 誘電体層と内部電極層とを交互に積層し
てなる直方体形状の素体と、該素体の両端部において該
内部電極層に形成された内部電極を交互に並列に接続し
ている一対の外部電極とからなる積層コンデンサであっ
て、 少なくとも最外側の内部電極層を除く他の内部電極層に
は同一外部電極に接続され、所定の間隔t1をあけて層
方向に平行に配置した2枚の内部電極を設けると共に、 一方の外部電極に接続された内部電極と、該内部電極に
誘電体層を挟んで対向する他方の外部電極に接続された
内部電極との間隔t2と、前記間隔t1との比t2/t
1が、0.2<t2/t1<55.0となるように前記
2つの間隔t1,t2の値が設定されていることを特徴
とする積層コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8252040A JPH1097947A (ja) | 1996-09-24 | 1996-09-24 | 積層コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8252040A JPH1097947A (ja) | 1996-09-24 | 1996-09-24 | 積層コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1097947A true JPH1097947A (ja) | 1998-04-14 |
Family
ID=17231746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8252040A Pending JPH1097947A (ja) | 1996-09-24 | 1996-09-24 | 積層コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1097947A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005501A (ja) * | 2005-06-22 | 2007-01-11 | Tdk Corp | コンデンサ素子および非可逆回路素子 |
US7688567B2 (en) | 2005-08-05 | 2010-03-30 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
JP2011040581A (ja) * | 2009-08-11 | 2011-02-24 | Sony Corp | 静電容量素子及び共振回路 |
CN102103927A (zh) * | 2009-12-22 | 2011-06-22 | 三星电机株式会社 | 多层陶瓷电容器 |
US10141110B2 (en) | 2015-12-04 | 2018-11-27 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
KR20220023291A (ko) * | 2020-08-20 | 2022-03-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
-
1996
- 1996-09-24 JP JP8252040A patent/JPH1097947A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005501A (ja) * | 2005-06-22 | 2007-01-11 | Tdk Corp | コンデンサ素子および非可逆回路素子 |
US7688567B2 (en) | 2005-08-05 | 2010-03-30 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
US7828033B2 (en) | 2005-08-05 | 2010-11-09 | Tdk Corporation | Method of manufacturing multilayer capacitor and multilayer capacitor |
JP2011040581A (ja) * | 2009-08-11 | 2011-02-24 | Sony Corp | 静電容量素子及び共振回路 |
CN102103927A (zh) * | 2009-12-22 | 2011-06-22 | 三星电机株式会社 | 多层陶瓷电容器 |
JP2011135038A (ja) * | 2009-12-22 | 2011-07-07 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
US10141110B2 (en) | 2015-12-04 | 2018-11-27 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board having the same |
KR20220023291A (ko) * | 2020-08-20 | 2022-03-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
JP2022035385A (ja) * | 2020-08-20 | 2022-03-04 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US11972903B2 (en) | 2020-08-20 | 2024-04-30 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101882998B1 (ko) | 적층 세라믹 전자부품 | |
JP4428852B2 (ja) | 積層型電子部品およびその製法 | |
JPH09266130A (ja) | 積層コンデンサ | |
JP2003022930A (ja) | 積層セラミックコンデンサ | |
JPH09260206A (ja) | 積層コンデンサ | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JP2003022929A (ja) | 積層セラミックコンデンサ | |
JP5498973B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
JPH1097948A (ja) | 積層コンデンサ | |
JPH09260201A (ja) | 積層コンデンサ | |
JPH1097947A (ja) | 積層コンデンサ | |
JPH09129477A (ja) | 積層コンデンサ | |
JPH09260193A (ja) | 積層コンデンサ | |
JP3292436B2 (ja) | 積層コンデンサ | |
JPH1126291A (ja) | チップ型コンデンサアレイ | |
JPH09266131A (ja) | 積層電子部品 | |
JPH09260198A (ja) | 積層コンデンサ | |
JPH09260200A (ja) | 積層コンデンサ | |
JPH09260199A (ja) | 積層コンデンサ | |
JPH09260192A (ja) | 積層コンデンサ | |
JPH08191034A (ja) | 積層コンデンサ | |
JPH09260202A (ja) | 積層コンデンサ | |
JPH09260203A (ja) | 積層コンデンサ | |
JPH09260194A (ja) | 積層電子部品 | |
JPH09260204A (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021224 |